-
Die
Erfindung betrifft die Spannungsgleichrichtung, insbesondere für Wellen
im Funkfrequenzbereich.
-
Die
Erfindung findet eine vorteilhafte, aber nicht darauf beschränkte Anwendung
im Bereich tragbarer Objekte, die bei Zusammenwirken mit einem entfernten
Endgerät
in der Lage sind, Energie zurückzugewinnen,
z. B. aus dem das Endgerät
verlassenden Magnetfeld und das bei Frequenzen von einigen 100 kHz
bis zu einigen 10 MHz.
-
Man
kennt aus der statutengemäßen Erfindungsregistrierung
der Vereinigten Staaten H64, veröffentlicht
am 6. Mai 1986, einen Vollweggleichrichter, der in integrierter
Technik mit zwei Feldeffekttransistoren mit isolierten N-Kanal-Gates
(NMOS-Transistor) und zwei Dioden realisiert ist. Jedoch zeigt ein solcher
Gleichrichter funktionelle Probleme, wenn die Frequenz der eingangsseitigen
Wechselspannung einige 100 kHz überschreitet,
aufgrund der schlechten Kommutationseigenschaften der Dioden.
-
Man
könnte
genauso gut das Dokument JP-A-63 064 572 heranziehen, das die Verwendung von
als Diode verschalteten Feldeffekttransistoren zur Realisierung
eines Gleichrichters beschreibt.
-
Das
amerikanische Patent 5,479,172 beschreibt einen Gleichrichter, der
vier NMOS-Transistoren beinhaltet, von denen zwei als Diode geschaltet sind.
Der schwerwiegendste Nachteil eines solchen Gleichrichters liegt
in dem bedeutenden Spannungsabfall, d. h. der Differenz zwischen
der Eingangsspannung und der Ausgangsspannung an den Klemmen des
Gleichrichters.
-
Die
Erfindung beabsichtigt eine Lösung
für diese
Probleme anzubieten. Die Erfindung beabsichtigt insbesondere das
Problem der Kommutationszeit der Dioden zu lösen bei gleichzeitiger Minimierung des
Spannungsabfalls, insbesondere wobei ein korrektes Funktionieren
bei erhöhten
Frequenzen gewährleistet
ist.
-
Die
Erfindung schlägt
eine Gleichrichtervorrichtung gemäß den Ansprüchen 1 und 4 vor. Folglich schlägt die Erfindung
eine Gleichrichtervorrichtung vor, mit zwei Eingangsklemmen für eine Wechselspannung,
Mittel zur Gleichrichtung, die in einer integrierten Halbleiter-Substrat-Technik
hergestellt sind und zwei Ausgangsklemmen für eine gleichgerichtete Spannung,
wobei eine dieser Ausgangsklemmen im Bereich des Substrats angeschlossen
ist.
-
Nach
einer allgemeinen Eigenschaft dieser Erfindung umfassen die Mittel
zur Gleichrichtung ein paar erste Feldeffekttransistoren mit isolierten
Gates, die so ausgebildet sind, daß sie als Gleichrichtungselemente
wirken, die mit einer ihrer Drain- oder Source-Elektroden mit dem
Substrat verbunden sind und ein Paar zweit Feldeffekttransistoren
mit isolierten Gates, wobei jeder der zweiten Transistoren in gepolten
Halbleiter-Substratzellen mit kreuzweise mit den beiden Eingangsklemmen
verbundenen Gates untergebracht ist, wobei die ersten und die zweiten
Transistoren inverse Kanäle
haben und eine Drain/Source-Stromleitungsspannung aufweisen, die
kleiner als eine vorgegebene Spannung ist.
-
Wenn
die ersten Transistoren, z. B. NMOS-Transistoren, eine Kanalbreite
aufweisen, die ausreicht, sodaß die
Gate/Source-Stromleitungsspannung unterhalb der genannten vorgegebenen Spannung
bleibt, in diesem Fall die Schwellspannung einer Diode, dann könnte die
Anordnung dieser Transistoren als Gleichrichter einfach durch Zusammenschaltung
dieser Transistoren als Diode hergestellt werden, d. h. durch Verbinden
des Gates mit einer ihrer anderen Elektroden, z. B. dem Drain. Bei
einer solchen Art der Verwirklichung, sind die Sources dieser beiden
ersten als Diode geschalteten Transistoren auch mit den Eingangsklemmen
der Gleichrichtervorrichtung verbunden, unter der Voraussetzung, daß die Drains
der ersten Transistoren mit dem Substrat und ihre Gates mit ihren
Drains verbunden sind.
-
Die
Tatsache, daß eine
Drain/Source-Stromleitungsspannung (oder eine Gate/Source-Stromleitungsspannung,
solange das Gate mit dem Drain verbunden ist) vorliegt, die kleiner
als die Schwellenspannung der parasitären Source/Substrat-Diode ist, trägt zum guten
Funktionieren des Gleichrichters bei, indem diese Diffusionsdiode
effektiv geshuntet wird, also mit anderen Worten verhindert wird,
daß ein
Teil des Stroms durch diese parasitäre Diode fließt.
-
Falls
die verwendete Technologie keine ausreichend kleine Gate/Source-Stromleitungsspannung
bei einer angemessenen Breite des Transistors erlaubt, könnten die
ersten Transistoren als Gleichrichter angeordnet werden, indem eine
der Drain- oder Source-Elektroden der ersten Transistoren mit dem
Substrat und indem die Gates dieser ersten Transistoren mit einer
gewählten
Polarisationsspannung verbunden werden, die vorteilhafterweise kleiner
als die eigenleitende Schwellenspannung jedes ersten Transistors
ist (d. h. die Schwellenspannung des Transistors für eine Source/Substrat-Spannung gleich
0 Volt), also derart, daß diese
während
der Zeit des Nicht-Leitens hinreichend gesperrt bleiben.
-
In
der Praxis, insbesondere wenn die Mittel zur Gleichrichtung in 1 μm-CMOS-Technologie (1 μm kennzeichnet
die Kanallänge
des Transistors) hergestellt wird, ja sogar bei einer 0,5 μm-CMOS-Technologie,
wird die Polarisationsspannung in einem Bereich gewählt zwischen
einigen 100 mV, z. B. 400 mV, und einer oberen Grenze, die gleich
der eigenleitenden Schwellenspannung des Transistors ist, verringert
um einige 100 mV, z. B. 400 mV.
-
Die
Nutzung von zu einem Gleichrichtungselement zusammengeschalteter
Transistoren anstelle von klassischen Dioden gestattet die korrekte
Funktionsweise des Gleichrichters sogar bei erhöhten Frequenzen, z. B. bei
einigen 10 MHz. Solange eine der Elektroden der ersten Transistoren
(z. B. die Drain-Elektrode) mit dem Substrat verbunden ist, und das
Potential der anderen Elektrode (z. B. die Source-Elektrode) während der
Periode der Leitfähigkeit negativ
im Verhältnis
zu dem des Substrats ist, ist darüber hinaus der Spannungsabfall
durch Minimierung eines Effekts minimiert, der bei Fachleuten dieses
Gebiets unter dem Namen "Substrateffekt" bekannt ist.
-
Was
die zweiten Transistoren, z. B. PMOS-Transistoren betrifft, ermöglicht die
Tatsache, daß ihre
Drain/Source-Stromleitungsspannung kleiner als eine vorgegebene
Spannung sein soll, vorzugsweise der Schwellenspannung einer Diode
entspricht, z. B. 0,7 Volt, in der Praxis 0,6 Volt, insbesondere
wenn die Mittel zur Gleichrichtung in integrierter 1 μm- oder sogar
auch 0,5 μm-CMOS-Technologie hergestellt
sind, die Blockierung des vertikalen parasitären PNP- Transistors jederzeit aufrechtzuerhalten,
der aus einer solchen Struktur entsteht, die zum guten Wirkungsgrad
des Gleichrichters beiträgt.
-
Durch
Polarisierung der Halbleiter-Zellen, die die zweiten Transistoren
enthalten, z. B. indem sie mit der anderen Ausgangsklemme verbunden werden,
erzielt man zudem Mitnahmeeffekte ("Latch-Up" im Englischen) dieser Transistoren
durch Leitfähigkeit
zwischen der Zelle und dem Substrat.
-
Weiter
Vorteile und Eigenschaften der Erfindung werden bei Betrachtung
der nicht beschränkenden
Ausführungsbeispiele
und der beiliegenden Zeichnungen deutlich, bei denen:
-
1 schematisch ein erstes
Ausführungsbeispiel
eines erfindungsgemäßen Gleichrichters darstellt,
-
2 schematisch die Realisierung
der Vorrichtung aus 1 in
integrierter Technologie darstellt und die
-
3 u. 4 schematisch ein zweites Ausführungsbeispiel
eines erfindungsgemäßen Gleichrichters
zeigen.
-
In 1 bezeichnet das Bezugszeichen RDR
global ein erstes Ausführungsbeispiel
eines erfindungsgemäßen Vollweggleichrichters.
-
Dieser
Gleichrichter umfaßt
zwei Anschlußklemmen
BE1 und BE2 zum Empfang eines Wechselsignals (Rechteck, Sinus oder
eine beliebige andere Form) und zwei Ausgangsklemmen BS1 und BS2
zur Ausgabe eines gleichgerichteten kontinuierlichen Signals.
-
Eine
dieser Ausgangsklemmen, z. B. die Ausgangsklemme BS1, ist im Bereich
des Halbleiter-Substrats SBS angeschlossen (2), in dem der Gleichrichter realisiert
ist.
-
Zwischen
den Eingangsklemmen und den Ausgangsklemmen sind Mittel zur Gleichrichtung vorgesehen,
ein Paar erste Feldeffekttransistoren mit isolierten Gates, jeweils
mit T1 und T2 bezeichnet, und ein Paar zweiter Feldeffekttransistoren
mit isolierten Gates, jeweils mit T3 und T4 bezeichnet.
-
Im
Verlauf der Beschreibung wird zum Zweck der Vereinfachung, soweit
Feldeffekttransistoren mit isolierten Gates betroffen sind, zwischen
den von dem Gate abweichenden Elektroden unterschieden, indem die
Begriffe Source und Drain verwendet werden. Gleichwohl weiß der Fachmann,
daß bei
diesem Technologietyp die Transistoren symmetrisch realisiert sind,
soweit es das Verhalten ihrer beiden Elektroden Source und Drain
betrifft, so daß man
ohne Schwierigkeiten die Bezeichnungen Source und Drain austauschen
könnte.
-
In
der Schaltung in 1 sind
die Transistoren T1 und T2 über
ihre Sources S1 und S2 mit den beiden Eingangsklemmen BE1 und BE2
verbunden. Darüber
hinaus sind diese Transistoren als Dioden verschaltet, d. h. daß ihre anderen
Elektroden und zwar ihre Drains D1, D2 mit den Gates G1 und G2 verbunden
sind.
-
Außerdem sind
die beiden Drains D1 und D2 und folglich die beiden Gates G1 und
G2 direkt mit der Ausgangsklemme BS1, d. h. mit dem Halbleiter-Substrat
verbunden.
-
Während das
Paar der ersten Transistoren aus NMOS-Transistoren besteht, besteht
das zweite Paar der Transistoren T3 und T4 aus PMOS-Transistoren.
-
Die
Gates G3 und G4 dieser zweiten Transistoren sind kreuzweise mit
den Eingangsklemmen BE2 und BE1 verbunden. Die Source S3 des Transistors
T3 ist außerdem
verbunden mit der Eingangsklemme BE1, während die Source S4 des Transistors T4
mit der Eingangsklemme BE2 und die Drains D3 und D4 zusammen mit
der zweiten Ausgangsklemme BS2 verbunden sind.
-
Wie
man außerdem
in 2 sehen kann, ist die
erste Ausgangsklemme BS1 mit dem Halbleiter-Substrat SBS verbunden,
das im vorliegenden Fall P–-dotiert ist, über eine
Zwischenzone des Substrats SB12, die hoch P+-dotiert
ist.
-
Die
Drain/Source-Spannung eines jeden der leitenden Transistoren T3
und T4 ist kleiner als die Schwellenspannung der Basis-Emitter-Diode
eines vertikalen parasitären
PNP-Transistors, der aus der beschriebenen Struktur resultiert,
und somit ist dieser parasitäre
Transistor immer gesperrt.
-
Ein
Fachmann, der weiß,
daß die Drain/Source-Spannung
eines leitenden Transistors eine Funktion des Verhältnisses
W/L (wobei W die Kanalbereite und L die Kanallänge, d. h. die Drain-Source-Distanz
ist), des Wertes des Leitungsstromes und der der angewendeten Technologie
zugrundeliegenden Parameter ist, versteht es mühelos, die Transistoren T3
und T4 unter Berücksichtigung dieser
Bedingungen zu dimensionieren. In der Praxis wird man vorzugsweise
eine Drain/Source-Stromleitungsspannung wählen, die kleiner als 0,6 Volt
ist. Das könnte
erreicht werden durch Benutzung von Transistoren mit einer Kanalbreite
von ungefähr
500 μm für Momentanströme in der
Größenordnung
von Milliampere und durch Nutzung einer 1 μm-CMOS-Technologie, wobei dieser
letztere Wert die Kanallängen
der Transistoren bezeichnet.
-
Soweit
es die NMOS-Transistoren T1 und T2 betrifft, ist die Kanalbreite
ausreichend groß zu
wählen,
so daß ihre
Gate-Source-Stromleitungsspannung (also ihre Drain/Source-Stromleitungsspannung,
da das Gate und der Drain verbunden sind) unterhalb der Schwellenspannung
der parasitären Source/Substrat-Diffusionsdiode
eines jeden dieser Transistoren bleibt. Wenn das nicht der Fall
wäre, würde ein
Teil des Leitungsstroms über
diese Diffusionsdiode fließen
und damit folglich den Wirkungsgrad des Gleichrichters reduzieren.
-
In
der Praxis dimensioniert man die Transistoren so, daß eine Gate/Source-Stromleitungsspannung
vorliegt, die kleiner als 0,6 Volt ist, was in einer 0,5 μm-CMOS-Technologie
erreicht werden kann mit einer Kanalbreite in der Größenordnung
von 300 bis 500 μm
für Ströme in der
Größenordnung
von Milliampere.
-
Entsprechend
der Leitfähigkeit
eines jeden Transistors T1 und T2 wird außerdem sein Source-Potential
negativ im Verhältnis
zu dem Substrat. Die Source/Substrat-Diffusionsdiode ist also direkt polarisiert.
Aber die Schwellenspannung VT des Transistors folgt dem physikalischen
Gesetz
wobei
VTO die Eigenleitungs-Schwellenspannung
des Transistors bei einer Source/Substratspannung von 0 bezeichnet,
VSB
die Source/Substratspannung bezeichnet,
KB und 2Øf zwei
Technologie-Parameter sind,
(als Beispiel: VTO = 0,65 Volt,
KB = 0,7 und 2Øf
= 0,63 für
eine 1 μm-CMOS-Technologie).
-
Als
Konsequenz wird die Schwellenspannung VT ihren Wert entsprechend
der Leitfähigkeit des
Transistors verringern, in dem sie den Stromfluß durch den Kanal des Transistors
auf Kosten des Stroms in der Source/Substrat-Diffusionsdiode begünstigt.
-
Der
Fachmann weiß,
daß der
Substrateffekt eines Transistors, der durch einen positiven VSB-Wert
ungleich 0 hervorgerufen wird, zu einer Erhöhung der Schwellenspannung
führt.
-
Dieser
Substrateffekt, der nach dem amerikanischen Patent n° 5479172
im Bereich von als Dioden zusammengeschalteter Transistoren maximal ist,
da ihre Sources mit einer positiven Austrittsspannung verbunden
sind, wird in dem erfindungsgemäßen Gleichrichter
minimiert und trägt
deshalb zur Reduzierung des Spannungsabfalls bei.
-
Falls
die verwendete Technologie keine ausreichend geringen Gate/Source-Stromleitungsspannungen
bei einer angemessenen Breite des Transistors erlaubt, könnte der
Fachmann das in 3 dargestellte
Ausführungsbeispiel
verwenden.
-
In 3 erhalten die entsprechenden
Elemente, die eine analoge Funktion zu denen in den 1 und 2 haben
Bezugszeichen, deren Ziffern in Bezug zu denen in den 1 und 2 um 10 erhöht worden sind. Einzig die
Unterschiede zwischen 3 und
den 1 und 2 werden nun beschrieben.
-
In 3 sind die beiden als Gleichrichter verschalteten
Transistoren T11 und T12 diesmal nicht als Dioden gemäß dem Schema
in 1 zusammengeschaltet,
aber ihre jeweiligen Gates G11 und G12 sind mit einer gewählten Polarisationsspannung
VP verbunden. Diese Polarisationsspannung, die sich hinter der Schwellenspannung
der Transistoren T11 und T12 verbirgt, wird kleiner als die eigenleitende
Schwellenspannung VTO dieser Transistoren gewählt, derart, daß die Source/Substrat-Spannung,
also im vorliegenden Fall die Source/Drain-Spannung dieser Transistoren
im leitenden Zustand unterhalb der Schwellenspannung der parasitären Source/Substrat-Diffusionsdiode
bleibt. In dem Fall, in dem die Polarisationsspannung der Gates
der Transistoren die Schwellenspannung VTO dieser Transistoren übersteigt,
würden
diese während
der Zeit des Nicht-Leitens nicht ausreichend gesperrt bleiben.
-
In
der Praxis könnte
man eine Polarisationsspannung von einigen 100 Millivolt, typischerweise 0,5
Volt wählen.
Diese Polarisationsspannung könnte (wenn
sie verfügbar
ist) direkt dem Bereich der anderen, den Gleichrichter beinhaltenden
integrierten Schaltungsteile entnommen werden. Wenn diese Spannung
nicht direkt verfügbar
ist, könnte
man eine Polarisationsvorrichtung vorsehen, wie sie in 4 illustriert ist.
-
In 4 umfaßt die Polarisationseinrichtung DPL
zwei PMOS Transistoren T5 und T6, deren Sources mit der Versorgungsspannung
+ VDD verbunden sind. Die Gates dieser beiden Transistoren sind
miteinander verbunden. Das Gate von Transistor T6 ist mit dem Drain
verbunden.
-
Der
Drain des Transistors T5 ist mit dem Substrat mit Hilfe eines NMOS-Transistors T7 verbunden,
dessen Gate mit dem Drain verbunden ist. Der Drain des Transistors
T6 ist mit dem Substrat mit Hilfe der beiden NMOS-Transistoren T8
und T9 verbunden, der Drain von T9 ist mit der Source von T8 verbunden.
Die Polarisationsspannung VP wird dem Bereich des gemeinsamen Anschlusses
entnommen.
-
Die
Gates der Transistoren T7 und T8 sind miteinander verbunden, genau
wie die Gates der Transistoren T7 und T9.
-
Vergleichstests
zwischen der erfindungsgemäßen Vorrichtung
und dem Gleichrichter des oben erwähnten amerikanischen Patents
haben gezeigt, daß man
bei einer sinusförmigen
Eingangsspannung von +–5
Volt mit dem Gleichrichter nach dem Stand der Technik eine gleichgerichtete
Spannung von etwa 3,3 Volt und mit dem erfindungsgemäßen Gleichrichter
eine gleichgerichtete Spannung von etwa 4,2 Volt erhält, was
einer Differenz von 22% zu Gunsten des erfindungsgemäßen Gleichrichters
entspricht.
-
Die
vorangegangene Beschreibung bezieht sich auf Vorrichtungen, die
P-dotiertes oder P-Typ-Substrat verwenden. Selbstverständlich ist
es im Falle von N-dotierten oder N-Typ-Substraten erforderlich,
die NMOS-Transistoren durch PMOS-Transistoren und umgekehrt zu ersetzen
und gleichzeitig die Spannungsvorzeichen und den Richtungssinn der
Diffusionsdioden umzukehren.
