KR19990082042A - 전압 정류 장치 - Google Patents

전압 정류 장치 Download PDF

Info

Publication number
KR19990082042A
KR19990082042A KR1019980705762A KR19980705762A KR19990082042A KR 19990082042 A KR19990082042 A KR 19990082042A KR 1019980705762 A KR1019980705762 A KR 1019980705762A KR 19980705762 A KR19980705762 A KR 19980705762A KR 19990082042 A KR19990082042 A KR 19990082042A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
substrate
transistors
drain
Prior art date
Application number
KR1019980705762A
Other languages
English (en)
Inventor
자키 부비에
Original Assignee
엠마뉴엘 길롬므
프랑스 뗄레꽁(소시에떼 아노님)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠마뉴엘 길롬므, 프랑스 뗄레꽁(소시에떼 아노님) filed Critical 엠마뉴엘 길롬므
Publication of KR19990082042A publication Critical patent/KR19990082042A/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 전압 정류 장치에 관한 것으로서, AC 전압을 위한 2개 입력단자(BE1,BE2), 반도체 기판(SBS)내 집적기술을 사용하여 만들어진 정류수단, 및 정류된 전압을 위한 2개 출력단자(BS1,BS2)로 이루어지고, 이들 출력단자중의 한 단자(BS1)는 기판 레벨에 위치되며, 정류 수단은 기판과 연결된 그 전극(D1,D2)중의 하나와 다이오드와 같이 장착된 한쌍의 제 1 절연게이트 전계효과 트랜지스터(T1,T2), 및 2개 입력단자를 통해 연결되고 교차된 게이트로 바이어스된 반도체 웰내에 각각 배치된 한쌍의 제 2 절연게이트 전계효과 트랜지스터(T3,T4)로 이루어지고, 제 1 및 제 2 트랜지스터는 도전하는 경우 소정의 전압 이하인 드레인/소스 전압 및 반대 타입의 채널을 갖는 것을 특징으로 한다.

Description

전압 정류 장치
본 발명은 특히 무선 주파수파장에서의 전압 정류에 관한 것이다.
본 발명은 단자와 원격 협력하는동안 예를 들어 단자에 의해 생성된 자기장으로부터 에너지를 회복할 수 있고, 약 100㎑ 내지 수천 ㎒ 범위의 주파수에서 가능한 휴대용 물체 분야에 있어서 유리한, 그러나 그에 제한받지 않는 응용에 관한 것이다.
1986년 5월 6일 공개된 미국내 법정등록 제 H64 호는 2 N-채널 절연게이트 전계효과 트랜지스터(NMOS transistor) 및 2 다이오드를 갖는 집적 기술을 사용하여 만들어진 전파(全波) 정류기에 대해 개시하고 있다. 그러나, 그러한 정류기는 AC 입력전압의 주파수가 다이오드의 불량한 스위칭 특성 때문에 몇백 ㎑를 초과하는 경우에 작동 문제를 나타낸다.
미국특허 제 5 479 172 호는 4개, 그중 2개는 다이오드 장착된 NMOS 트랜지스터로 이루어진 정류기를 설명하고 있다. 이 정류기의 주요 결점은 드롭 전압, 즉 정류기의 단자를 통한 입력 전압과 출력 전압간의 차의 크기에 있다.
본 발명의 목적은 상기 문제들을 해결하는데 있다.
본 발명의 목적은 특히 고주파에서 정확한 작동을 하도록, 드롭 전압을 최소화하는 동안 다이오드의 스위칭 시간 문제를 해결하는데 있다.
따라서, 본 발명은 AC 전압을 위한 2 입력단자, 반도체 기판내 집적 기술을 이용하여 만들어진 정류 수단, 및 정류된 전압을 위한 2 출력단자로 이루어지는 전압 정류 장치를 제안하고, 상기 출력단자중의 하나는 기판 높이에 위치한다.
본 발명의 일반적인 특징에 따르면, 정류 수단은 정류기 구성요소로서 작동하도록, 그 전극, 드레인 또는 소스와 함께 배치되고, 기판과 연결된 한쌍의 제 1 절연게이트 전계효과 트랜지스터, 및 2개 입력단자를 통해 연결되고 교차된 게이트와 함께 바이어스된 반도체 웰(well)내에 각각 배치된 한쌍의 제 2 절연게이트 전계효과 트랜지스터로 이루어지고, 제 1 및 제 2 트랜지스터는 도전하는 경우 소정의 전압 이하인 드레인/소스 전압 및 반대 타입의 채널을 갖는다.
만일 NMOS 트랜지스터와 같은 제 1 트랜지스터가 도전되는 경우 상기 소정의 전압, 즉 이 예에서는 다이오드의 임계전압 이하로 유지되는 게이트/소스 전압을 위한 충분한 채널폭을 나타내면, 이러한 트랜지스터의 정류기 유사 배치는 이들 트랜지스터를 다이오드 장착하므로써, 즉 예를 들어 드레인과 같은 그들 전극중의 하나로 게이트를 연결하므로써 간단하게 생산될 수 있다. 그러한 실시예에서, 기판과 연결된 그들 드레인 및 그 각각의 드레인과 연결된 그들 게이트를 갖는 제 1 트랜지스터를 제공하여, 이들 2개 제 1 트랜지스터의 다이오드 장착 소스는 전압 정류 장치의 2개 입력단자와 각각 연결된다.
도전되는 경우 드레인/소스 전압(또는 게이트가 드레인과 연결되므로 게이트/소스 전압)이 소스/기판 표유(stray) 다이오드의 임계전압 이하라는 사실은 이러한 확산 다이오드를 효과적으로 분로하므로써 정류기의 적절한 작동에 도움이 된다, 즉 다시 말하면 전류의 일부가 이러한 표유 다이오드를 통해 흐르는 것을 방지하는 것에 도움이 된다.
만일 도전되는 경우 트랜지스터의 적당한 폭에 충분히 작은 게이트/소스 전압을 얻는 것이 사용된 기술로부터 가능하지 않다면, 비도전 주기동안 이들이 충분히 블럭상태로 남아있도록 제 1 트랜지스터의 정류기 유사 배치는 제 1 트랜지스터의 전극, 드레인 또는 소스중의 하나를 기판과 연결하고, 제 1 트랜지스터의 게이트를 각각의 제 1 트랜지스터의 고유 임계전압(즉, 0볼트의 소스/기판 전압을 위한 트랜지스터의 임계전압) 이하인 선택된 바이어스 전압과 연결하므로써 성취될 수 있다.
실제로, 특히 정류 수단이 1미크론 CMOS 집적기술(1미크론은 트랜지스터의 채널 길이를 나타냄), 또는 0.5미크론 CMOS 기술을 사용하여 만들어지는 경우, 바이어스 전압은 400㎷와 같은 몇백 ㎷와 400㎷와 같은 몇백 ㎷만큼 감소된 트랜지스터의 고유 임계전압과 동일한 상한 사이에서 선택된다.
종래의 다이오드 대신 정류기 구성요소로서 장착된 트랜지스터는 몇십 ㎒와 같은 고주파에서도 정류기가 정확하게 작동하는 것을 가능하게 한다. 또한, 이들 제 1 트랜지스터의 전극중의 하나(예들 들어 드레인)가 기판과 연결되고, 다른 전극(예를 들어 소스)의 전위가 도전주기동안의 기판의 전위에 대해 음이기 때문에, 드롭 전압은 당업자에게 "기판 효과"로 잘 알려진 효과를 최소화하여 감소된다.
예를 들어 PMOS 트랜지스터와 같은 제 2 트랜지스터가 관련되는 한, 그들 도전모드 드레인/소스 전압이 소정 전압, 예를 들어 0.7볼트 및 특히 정류 수단이 1미크론 또는 0.5미크론을 사용하여 이뤄지는 경우에는 실제로는 0.6볼트 이하라는 사실은 그러한 구조로부터 결과되는 수직 PNP 표유 트랜지스터의 블럭킹을 항상 보호하는 것이 가능하여, 정류기의 양효한 효율성에 기여한다.
또한, 이들 제 2 트랜지스터를 포함하는 반도체 웰을 바이어스, 예를 들어 다른 출력단자와 그들을 연결하므로써, 웰과 기판사이에서 도전하는 동안 이들 트랜지스터의 래치업(latch-up) 효과가 방지된다.
본 발명의 다른 이점 및 특징은 전체적으로 제한받지 않는 실시예 및 첨부된 도면을 전체적으로 검토하는 경우에 나타날 것이다.
도 1은 본 발명에 따른 정류기의 제 1 실시예의 도면,
도 2는 집적 기술을 사용하여 도 1의 장치를 실시하는 도면, 및
도 3 및 도 4는 본 발명에 따른 정류기의 제 2 실시예의 도면이다.
도 1에서, 참조 "RDR"은 본 발명에 따른 전파 정류기의 제 1 실시예를 전체적으로 나타낸다.
이 정류기는 AC 신호(장방형, 사인곡선 또는 어떤 다른 형태)를 수신하는 2 입력단자(BE1,BE2) 및 정류된 DC 신호를 방출하는 2 출력단자(BS1,BS2)로 이루어진다.
이들 출력단자중의 하나, 예를 들어 단자(BS1)는 정류기가 만들어지는 반도체 기판(SBS(도 2))의 레벨에 위치된다.
입력단자와 출력단자 사이에 제공된 정류 수단은 한쌍의 제 1 절연게이트 전계효과 트랜지스터(T1,T2), 및 한쌍의 제 2 절연게이트 전계효과 트랜지스터로 이루어진다.
본 명세서의 리마인더에서, 절연게이트 전계효과 트랜지스터가 관련되는 한, 간단하게 할 목적으로, 게이트 이외의 트랜지스터 전극은 소스 및 드레인이라는 용어을 사용하여 차별화된다. 그렇지만, 당업자는 이러한 기술타입에서 그들 2개 소스 및 드레인 전극의 행위를 고려하여 트랜지스터가 대칭적으로 만들어지므로, 소스 및 드레인 설명은 어려움없이 상호교환될 수 있다는 것을 깨달을 수 있다.
도 1의 구성에서, 두 개 트랜지스터(T1,T2)는 2 입력단자(BE1,BE2)와 연결된 그들 각각의 소스(S1,S2)를 갖는다. 또한, 이들 트랜지스터는 다이오드와 같이 장착된다, 즉 그 다른 전극, 즉 게이트(G1,G2) 각각과 연결된 드레인(D1,D2)을 갖는다.
또한, 2 드레인(D1,D2) 및 2 게이트(G1,G2)는 출력단자(BS1)와 직접적으로 연결된다, 즉 반도체기판과 연결된다.
이러한 제 1 트랜지스터 쌍이 NMOS 트랜지스터로부터 형성되는 반면, 제 2 트랜지스터(T3,T4) 쌍은 PMOS 트랜지스터로부터 형성된다.
이들 제 2 트랜지스터는 두 개 입력단자(BE2,BE1)를 교차해 그와 연결된 그 각각의 게이트(G3,G4)를 갖는다. 트랜지스터(T3)의 소스(S3)는 또한 입력단자(BE1)와 연결되는 반면, 트랜지스터(T4)의 소스(S4)는 입력단자(BE2)와 연결되고, 드레인(D3,D4)은 제 2 출력단자(BS2)와 함께 연결된다.
도 2에 특히 잘 나타나있는 바와 같이, 이들 2 트랜지스터(T3,T4)는 2 반도체 웰(CS3,CS4), 본 명세서에서는 N-도프된 반도체 웰에 각각 배치된다. 이들 2 트랜지스터 기판은 바이어스되고, 트랜지스터(T3)를 위한 "SB3" 및 트랜지스터(T4)를 위한 "SB4"로 참조된 N+도프된 기판 영역(또는 웰 영역)을 통해 출력단자(BS2)와 연결된다.
도 2에 좀더 잘 나타나있는 바와 같이, 제 1 출력단자(BS1)는 본 명세서의 경우 P-도프된 반도체 기판(SBS)과 P+오버도프된 기판영역(SB12)을 통해 연결된다.
도전되는 경우의 트랜지스터(T3,T4) 각각의 드레인/소스 전압은 상기한 구조로부터 결과되는 표유 수직 PNP 트랜지스터의 베이스/이미터 다이오드의 임계전압 이하이고, 이 표유 트랜지스터가 항상 블럭되는 그러한 방법에서 그러하다.
도전이 W/L 비율(W는 채널폭을 나타내고, L은 채널의 길이, 즉 드레인/소스 거리를 나타냄)에 종속적인 경우에 트랜지스터의 드레인/소스 전압이 도전 전류의 값 및 채택된 기술과 관련된 파라미터상에서 이러한 조건에 부합하는 방법으로 지속적으로 트랜지스터(T3,T4) 크기를 나타낼 수 있다는 것을 당업자는 인식할 것이다. 실제로, 대개 0.6볼트 이하의 도전 모드 드레인/소스 전압이 선택될 것이다. 이것은 ㎃ 단위의 순간 전류에서 약 500미크론의 채널폭을 가진 트랜지스터를 사용하고, 1미크론 CMOS 기술을 사용하므로써 얻어질 수 있고, 후자값은 트랜지스터 채널의 길이를 나타낸다.
NMOS 트랜지스터(T1,T2)가 관련되는한, 그 채널폭은 이들 트랜지스터 각각의 소스/기판 표유 확산 다이오드의 임계전압 이하로 유지되는 그 도전 모드 게이트/소스 전압 (및 게이트 및 드레인이 연결되기 때문에 도전 모드 드레인/소스 전압)에 충분하도록 크게 선택되었다. 만일 이러한 경우가 아니라면, 도전 전류의 일부는 이 확산 다이오드를 통해 흐르고, 정류기의 효율성을 감소시킨다.
실제로, 트랜지스터는 0.6볼트 이하의 도전 모드에서 게이트/소스 전압을 얻기 위한 방법으로 크기가 표시되는데, ㎃단위의 전류에서 300 내지 500미크론 단위의 채널폭을 가지고, 0.5미크론 CMOS 기술로 이것을 실현하는 것이 가능하다.
또한, 각각의 트랜지스터(T1,T2)가 도전되는 동안, 그 소스 전위는 기판의 전위에 대해 음이 된다. 그러면, 소스/기판 확산 다이오드는 포워드 바이어스된다. 이제, 트랜지스터의 임계전압(VT)이 다음의 물리규칙을 따른다.
여기서, VT0은 제로 소스/기판 전압을 위한 트랜지스터의 고유 임계전압,
VSB는 소스/기판 전압,
KB 및 2Φf는 상기 기술에 의해 주어진 파라미터이다.
(예를 들어: 1미크론 CMOS 기술에서 VT0 = 0.65볼트, KB = 0.7, 2Φf =0.63)
따라서, 임계전압(VT) 값은 트랜지스터가 도전하는 동안 감소되어, 트랜지스터의 채널내 전류의 흐름이 소스/기판 확산 다이오드내 전류의 손실에 유리하게 된다.
당업자는 양 및 비제로 값(VSB)에 의해 생산된 트랜지스터의 기판효과가 임계전압내 증가를 이끄는 것을 알 수 있을 것이다.
그들 소스가 양의 출력 전위와 연결된다는 사실에 의해 미국특허 제5479172호의 다이오드 장착 트랜지스터에 관해서는 최대가 되는 이러한 기판 효과는 본 발명에 따른 정류기에서 최소화되어, 드롭 전압을 감소시키는데 기여한다.
만일 사용된 기술이 트랜지스터의 적당한 폭에 충분하게 낮은 도전 모드에서 게이트/소스 전압을 얻는 것을 가능하게 할 수 없다면, 당업자는 도 3에 설명된 실시예를 사용할 수 있다.
이 도 3에서, 도 1 및 도 2에서 설명된 구성요소와 유사하거나 또는 그것과 유사한 기능을 갖는 구성요소는 도 1 및 도 2의 참조번호와 비교하여 그 숫자가 10씩 증가된 참조번호를 갖는다. 이제, 도 3과 도 1 및 2의 차이점만을 설명하도록 한다.
도 3에서, 정류기 장착된 2 트랜지스터(T11,T12)는 이제 도 1의 도면에 따라 다이오드 장착되기보다는, 선택된 바이어스 전압(VP)과 연결된 그 각각의 게이트(G11,G12)를 갖는다. 이 바이어스 전압은 트랜지스터(T11,T12)의 임계전압으로부터 감산되고, 이들 트랜지스터의 고유 임계전압(VT0) 이하가 되도록 선택되어, 소스/기판 전압, 즉 이 예에서 이들 트랜지스터에서의 소스/드레인 전압이 도전 모드에서 소스/기판 표유 확산 다이오드의 임계전압 이하로 유지되도록 한다. 이들 트랜지스터의 게이트의 바이어스 전압이 이들 트랜지스터의 임계전압(VT0)을 초과하는 경우, 후자는 비도전 주기동안 충분히 블럭된 상태로 유지되지 않는다.
실제로, 몇백 ㎷, 일반적으로 0.5볼트와 동일하게 바이어스 전압을 선택하는 것이 가능할 것이다. 이 바이어스 전압은 (만일 가능하다면) 정류기를 구현하는 집적 회로의 다른 부분의 레벨에 직접적으로 취해질 수 있다. 만일 이 전압이 직접적으로 유효하지 않다면, 도 4에 도시된 것과 같은 바이어스 장치를 제공하는 것이 가능할 것이다.
도 4에서, 바이어스 장치(DPL)는 그 소스가 공급 전압(+VDD)과 연결되는 2 PMOS 트랜지스터(T5,T6)로 이루어진다. 이들 2 트랜지스터의 게이트는 서로 연결된다. 트랜지스터(T6)의 게이트는 드레인과 연결된다.
트랜지스터(T5)의 드레인은 그 게이트가 드레인과 연결된 NMOS 트랜지스터(T7)를 통해 기판과 연결된다. 트랜지스터(T6)의 드레인은 2 NMOS 트랜지스터(T8,T9)를 통해 기판과 연결되고, "T9"의 드레인은 "T8"의 소스와 연결된다. 바이어스 전압(VP)은 이 공통단자에 가해진다.
트랜지스터(T7,T8)의 게이트는 트랜지스터(T7,T9)의 게이트가 연결되는 것과 같이 함께 연결된다.
본 발명에 따른 장치와 상기한 미국특허의 정류기의 비교 테스트를 보면, ±5볼트의 사인곡선 AC 입력전압에서, 종래 기술의 정류기에서 약 3.3볼트의 정류된 전압이 얻어지고, 본 발명에 따른 정류기에서는 약 4.2볼트의 정류된 전압이 얻어지며, 이것은 본 발명에 따른 정류기에서와 22%의 차이에 대응하는 것이라는 것을 볼 수 있다. 상기 명세서는 P- 또는 P-형 도프된 기판을 사용하는 장치와 관련된다. 물론, N- 또는 N-형 도프된 기판의 경우에서, NMOS 트랜지스터는 PMOS 트랜지스터로 교체되어야 하고, 그 반대에서도 마찬가지이며, 확산 다이오드의 방향 및 전압의 부호등도 반대가 되어야 한다.

Claims (11)

  1. AC 전압을 위한 2개 입력단자(BE1,BE2), 반도체 기판(SBS)내 집적기술을 사용하여 만들어진 정류수단, 및 정류된 전압을 위한 2개 출력단자(BS1,BS2)로 이루어지고,
    이들 출력단자중의 한 단자(BS1)는 기판 레벨에 위치되며,
    정류 수단은 기판과 연결된 그 전극(D1,D2)중의 하나와 다이오드와 같이 장착된 한쌍의 제 1 절연게이트 전계효과 트랜지스터(T1,T2), 및 2개 입력단자를 통해 연결되고 교차된 게이트로 바이어스된 반도체 웰내에 각각 배치된 한쌍의 제 2 절연게이트 전계효과 트랜지스터(T3,T4)로 이루어지고, 제 1 및 제 2 트랜지스터는 도전하는 경우에 소정의 전압 이하인 드레인/소스 전압 및 반대 타입의 채널을 갖는 것을 특징으로 하는 전압 정류 장치.
  2. 제 1 항에 있어서,
    제 1 트랜지스터(T1,T2)는 기판(SBS)과 연결된 드레인(D1,D2) 및 그 각각의 드레인과 연결된 게이트(G1,G2)을 가지는 반면, 그들 소스(S1,S2)는 2개 입력단자(BE1,BE2)와 각각 연결되는 것을 특징으로 하는 전압 정류 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    제 1 트랜지스터의 채널폭은 적어도 300미크론과 동일한 것을 특징으로 하는 전압 정류 장치.
  4. AC 전압을 위한 2개 입력단자(BE11,BE12), 반도체 기판(SBS)내 집적기술을 사용하여 만들어진 정류수단, 및 정류된 전압을 위한 2개 출력단자(BS1,BS2)로 이루어지고,
    이들 출력단자중의 한 단자(BS11)는 기판 레벨에 위치되며,
    정류 수단은 기판과 연결된 그 전극, 드레인, 또는 소스중의 하나 및 선택된 바이어스 전압(VP)과 연결된 게이트를 갖는 한쌍의 제 1 절연게이트 전계효과 트랜지스터(T11,T12), 및 2개 입력단자를 통해 연결되고 교차된 게이트로 바이어스된 반도체 웰내에 각각 배치된 한쌍의 제 2 절연게이트 전계효과 트랜지스터(T13,T14)로 이루어지고, 제 1 및 제 2 트랜지스터는 도전하는 경우에 소정의 전압 이하인 드레인/소스 전압 및 반대 타입의 채널을 갖는 것을 특징으로 하는 전압 정류 장치.
  5. 제 4 항에 있어서,
    제 1 트랜지스터(T11,T12)는 기판과 연결된 드레인 및 2개 입력단자와 각각 연결된 소스를 갖는 것을 특징으로 하는 전압 정류 장치.
  6. 제 5 항에 있어서,
    바이어스 전압(VP)은 각각의 제 1 트랜지스터의 고유 임계전압 이하가 되도록 선택되는 것을 특징으로 하는 전압 정류 장치.
  7. 제 6 항에 있어서,
    바이어스 전압(VP)은 예를 들어 400㎷와 같은 몇백 ㎷와 예를 들어 400㎷와 같은 몇백 ㎷만큼 감소된 제 1 트랜지스터의 고유 임계전압과 동일한 상한 사이에 있도록 선택되는 것을 특징으로 하는 전압 정류 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    제 2 트랜지스터의 웰은 다른 입력단자(BS2)와 연결되는 것을 특징으로 하는 전압 정류 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    소정 전압은 예를 들어 0.7볼트와 같은 다이오드의 임계전압과 동일하게 처리되는 것을 특징으로 하는 전압 정류 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    소정 전압은 0.6볼트와 동일하게 처리되는 것을 특징으로 하는 전압 정류 장치.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    제 1 트랜지스터는 NMOS 트랜지스터인 반면, 제 2 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 전압 정류 장치.
KR1019980705762A 1996-11-29 1997-11-27 전압 정류 장치 KR19990082042A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9614705A FR2756679B1 (fr) 1996-11-29 1996-11-29 Dispositif de redressement de tension a composants integres
FR96/14705 1996-11-29

Publications (1)

Publication Number Publication Date
KR19990082042A true KR19990082042A (ko) 1999-11-15

Family

ID=9498202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980705762A KR19990082042A (ko) 1996-11-29 1997-11-27 전압 정류 장치

Country Status (8)

Country Link
US (1) US6078512A (ko)
EP (1) EP0882323B1 (ko)
JP (1) JP3863571B2 (ko)
KR (1) KR19990082042A (ko)
CN (1) CN1130001C (ko)
DE (1) DE69727471T2 (ko)
FR (1) FR2756679B1 (ko)
WO (1) WO1998024172A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349047B1 (en) * 2000-12-18 2002-02-19 Lovoltech, Inc. Full wave rectifier circuit using normally off JFETs
FR2807585B1 (fr) * 2000-04-05 2002-07-05 St Microelectronics Sa Dispositif redresseur dans un circuit integre tele-alimente
TW479904U (en) * 2000-10-09 2002-03-11 Sunplus Technology Co Ltd Diode circuit to simulate zero cutoff voltage and the rectifying circuit having zero cutoff voltage characteristics
JP4059874B2 (ja) * 2004-09-30 2008-03-12 富士通株式会社 整流回路
JP4521598B2 (ja) 2004-10-13 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置、非接触電子装置並びに携帯情報端末
JP2009500997A (ja) * 2005-07-08 2009-01-08 メド−エル エレクトロメディジニシェ ゲラテ ゲーエムベーハー Ｃｍｏｓ全波整流器
US8248141B2 (en) * 2005-07-08 2012-08-21 Med-El Elekromedizinische Geraete Gmbh Data and power system based on CMOS bridge
US7236408B2 (en) * 2005-07-19 2007-06-26 International Business Machines Corporation Electronic circuit having variable biasing
US8891264B1 (en) * 2006-11-15 2014-11-18 Thin Film Electronics Asa Series circuits and devices
US7729147B1 (en) * 2007-09-13 2010-06-01 Henry Wong Integrated circuit device using substrate-on-insulator for driving a load and method for fabricating the same
AU2008353278A1 (en) 2008-03-17 2009-09-24 Powermat Technologies Ltd. Inductive transmission system
US8320143B2 (en) * 2008-04-15 2012-11-27 Powermat Technologies, Ltd. Bridge synchronous rectifier
US11979201B2 (en) 2008-07-02 2024-05-07 Powermat Technologies Ltd. System and method for coded communication signals regulating inductive power transmissions
US8981598B2 (en) 2008-07-02 2015-03-17 Powermat Technologies Ltd. Energy efficient inductive power transmission system and method
JP5447509B2 (ja) 2009-04-27 2014-03-19 株式会社村田製作所 ワイヤレス電力伝送端末
US8792260B2 (en) * 2010-09-27 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit and semiconductor device using the same
JP6190204B2 (ja) * 2012-09-25 2017-08-30 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9124194B2 (en) * 2013-06-03 2015-09-01 Infineon Technologies Austria Ag Methods and systems for a full-bridge voltage converting device
JP6289974B2 (ja) * 2014-03-31 2018-03-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6372182B2 (ja) * 2014-06-17 2018-08-15 富士通株式会社 信号変換回路および電源装置
CN104333239B (zh) * 2014-10-23 2017-03-01 中山大学 一种高效率全集成的ac‑dc转换器
CN105991002B (zh) * 2015-02-04 2018-10-09 中国科学院微电子研究所 Cmos整流二极管电路单元
CN110350810A (zh) * 2019-05-24 2019-10-18 广东工业大学 一种消除阈值电压交叉多路并行输出全波整流电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139880A (en) * 1977-10-03 1979-02-13 Motorola, Inc. CMOS polarity reversal circuit
DE3044444A1 (de) * 1980-11-26 1982-06-16 Deutsche Itt Industries Gmbh, 7800 Freiburg "monolithisch integrierte gleichrichter-brueckenschaltung"
JPS633655A (ja) * 1986-06-24 1988-01-08 Kanda Tsushin Kogyo Kk ブリツジ整流回路
US4875151A (en) * 1986-08-11 1989-10-17 Ncr Corporation Two transistor full wave rectifier
JPH0828975B2 (ja) * 1986-09-01 1996-03-21 株式会社田村電機製作所 電話機用電源回路
US5173849A (en) * 1987-09-19 1992-12-22 Magellan Corporation (Australia) Pty. Ltd. Integratable synchronous rectifier
US5479172A (en) * 1994-02-10 1995-12-26 Racom Systems, Inc. Power supply and power enable circuit for an RF/ID transponder
GB9505350D0 (en) * 1995-03-16 1995-05-03 British Tech Group Electronic identification system

Also Published As

Publication number Publication date
JP2002514377A (ja) 2002-05-14
EP0882323B1 (fr) 2004-02-04
DE69727471D1 (de) 2004-03-11
US6078512A (en) 2000-06-20
FR2756679A1 (fr) 1998-06-05
CN1130001C (zh) 2003-12-03
EP0882323A2 (fr) 1998-12-09
WO1998024172A3 (fr) 2002-09-26
DE69727471T2 (de) 2004-12-23
FR2756679B1 (fr) 1999-02-12
JP3863571B2 (ja) 2006-12-27
EP0882323A3 (fr) 2002-11-13
WO1998024172A2 (fr) 1998-06-04
CN1241319A (zh) 2000-01-12

Similar Documents

Publication Publication Date Title
KR19990082042A (ko) 전압 정류 장치
US6349047B1 (en) Full wave rectifier circuit using normally off JFETs
US4139880A (en) CMOS polarity reversal circuit
US4316101A (en) Circuit for switching and transmitting alternating voltages
US7636248B2 (en) Radiation tolerant electrical component with non-radiation hardened FET
JPS6033314B2 (ja) 基板バイアス電圧発生回路
EP0318110B1 (en) Dc/ac bridge circuit
US4811191A (en) CMOS rectifier circuit
JP3597897B2 (ja) 動的バイアス回路とその方法
US11025238B2 (en) Level-shifting circuit configured to limit leakage current
US20190252998A1 (en) Rectifying method and rectifying device
EP0544047A1 (en) High current MOS transistor integrated bridge structure optimising conduction power losses
US6798181B2 (en) Voltage supply circuit for reducing power loss through a ground connection
US4276592A (en) A-C Rectifier circuit for powering monolithic integrated circuits
EP0802604A3 (en) Protection circuit
US4700286A (en) Integrated half-wave rectifier circuit
US6642120B2 (en) Semiconductor circuit
JPH09213893A (ja) 半導体装置
JP3262515B2 (ja) 電気回路
US5463240A (en) CMIS device with increased gain
JP7496083B2 (ja) 整流作用を有する制御回路
US4888505A (en) Voltage multiplier compatible with a self-isolated C/DMOS process
JP2995778B2 (ja) 集積回路
JPH11340765A (ja) 集積回路用の電圧制限回路
JP3231003B2 (ja) 電気回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid