DE69707077T2 - Halbleiterkörper mit einem substrat auf einen trägerkörper geklebt - Google Patents

Halbleiterkörper mit einem substrat auf einen trägerkörper geklebt

Info

Publication number
DE69707077T2
DE69707077T2 DE69707077T DE69707077T DE69707077T2 DE 69707077 T2 DE69707077 T2 DE 69707077T2 DE 69707077 T DE69707077 T DE 69707077T DE 69707077 T DE69707077 T DE 69707077T DE 69707077 T2 DE69707077 T2 DE 69707077T2
Authority
DE
Germany
Prior art keywords
layer
substrate
layers
spacer elements
carrier body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69707077T
Other languages
English (en)
Other versions
DE69707077D1 (de
Inventor
Ronald Dekker
Godefridus Maas
Martinus Michielsen
Theodorus Van Den Einden
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69707077D1 publication Critical patent/DE69707077D1/de
Application granted granted Critical
Publication of DE69707077T2 publication Critical patent/DE69707077T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pressure Sensors (AREA)

Description

  • Die Erfindung betrifft eine Halbleiteranordnung mit einem Substrat, das eine plane Oberfläche hat, auf der eine Schichtstruktur in einer Anzahl von Schichten gebildet worden ist, welches Substrat mit der Seite, auf der die Schichtstruktur gebildet worden ist, mit Hilfe einer Schicht aus Klebstoff, die Abstandselemente umfasst, an einem planen Trägerkörper befestigt ist.
  • Die Schichtstruktur kann beispielsweise in einer Schicht aus Halbleitermaterial, einer Schicht aus isolierendem Material, einer Schicht aus leitendem Material und einer Schicht aus Passivierungsmaterial gebildet worden sein. Die Schicht aus Halbleitermaterial wird beispielsweise auf der Oberfläche eines isolierenden Substrats gebildet. Zuerst werden eines oder mehrere Halbleiterelemente in der Schicht aus Halbleitermaterial gebildet. Die Schicht aus Halbleitermaterial kann anschließend von der Oberfläche nahe den Halbleiterelementen entfernt werden. Dann wird die Schicht aus isolierendem Material deponiert. Nachdem Letztere mit Kontaktfenstern versehen worden ist, wird die Schicht aus leitendem Material deponiert und eine Struktur aus Leitern gebildet. Die Halbleiterelemente werden mit Hilfe dieser Leiterbahnen kontaktiert. Schließlich wird die Schicht aus Passivierungsmaterial deponiert, um die Halbleiterelemente und die Leiterbahnen gegen äußere Einflüsse zu schützen.
  • Nach dem Kleben verleiht der Trägerkörper der Gesamtheit Stabilität, sodass das Substrat sehr dünn sein kann. Der Prozess kann beispielsweise von einer Siliciumscheibe ausgehen, auf der eine Schicht aus Siliciumoxid und eine Schicht aus Silicium gebildet werden. Die Schichtstruktur wird anschließend in und auf der Siliciumschicht angebracht. Dann wird die Siliciumscheibe mit der Seite, auf der die Schichtstruktur gebildet worden ist, an einen Trägerkörper geklebt. Nach dem Kleben wird schließlich das Silicium von der dem Trägerkörper abgewandten Seite entfernt, bis die Siliciumoxidschicht erreicht ist. Das Substrat wird in diesem Fall durch die verhältnismäßig dünne Schicht aus Siliciumoxid gebildet.
  • Zum Befestigen des Substrats an dem Trägerkörper wird Klebstoff angebracht, woraufhin das Substrat und der Trägerkörper gegeneinander gepresst werden. Die Abstandselemente sorgen dafür, dass der Klebstoff nicht vollständig zwischen dem Substrat und dem Trägerkörper herausgepresst wird und dass das Substrat und der Trägerkörper mit einem bestimmten definierten Zwischenraum parallel aneinander befestigt werden.
  • Eine derartige Halbleiteranordnung ist aus EP-A-570 224 bekannt, wobei die Abstandselemente Kügelchen aus Siliciumoxid oder Kunstharz sind. Vor dem Befestigen des Substrats an dem Trägerkörper ist auch eine Planarisierungsschicht auf dem Substrat angebracht worden.
  • Die in der beschriebenen bekannten Anordnung beim Befestigen des Substrats am Trägerkörper verwendete Planarisierungsschicht macht die Herstellung der Anordnung kompliziert und somit teuer.
  • Aus WO-A-92 17901 ist bekannt, eine Keramikplatte an ein Mulichipmodul zu kleben.
  • Der Erfindung liegt unter anderem als Aufgabe zugrunde, eine Halbleiteranordnung der eingangs erwähnten Art zu verschaffen, bei der das Befestigen des Substrats · am Trägerkörper auf einfachere Weise erreicht werden kann.
  • Gemäß der Erfindung ist die Halbleiteranordnung hierzu dadurch gekennzeichnet, dass die Abstandselemente an der Oberfläche des Substrats befestigt sind und, gemessen von der Oberfläche aus, alle gleiche Höhe haben.
  • Die oberen Spitzen der Abstandselemente definieren eine Ebene, die parallel zur Oberfläche des Substrats verläuft. Wenn das Substrat und der plane Trägerkörper nach dem Zufügen von Klebstoff zusammengepresst werden, werden das Substrat und der Trägerkörper parallel aneinander befestigt. Zudem ist der Druck hierbei gleichmäßig über alle Abstandselemente verteilt. Dies ist nicht der Fall, wenn ohne Verwendung einer Planarisierungsschicht lose Abstandselemente in Form von Kügelchen verwendet werden. Die auf der Substratoberfläche selbst gebildete Schichtstruktur ist nicht plan. Ohne Planarisierungsschicht könnten Kügelchen auf der nicht planen Oberfläche der Schichtstruktur liegen, sodass der Druck beim Kleben von nur einigen Kügelchen aufgenommen wird. Örtlich könnten somit sehr große Kräfte auf der Schichtstruktur auftreten, was zu Beschädigung führen könnte. Die Verwendung der Planarisierungsschicht in der aus EP-A-570 224 bekannten Anordnung dient dazu, beim Kleben den Druck gleichmäßig über die Abstandselemente zu verteilen.
  • Die Abstandselemente können in einer Schicht aus einem verhältnismäßig harten Material gebildet werden, wie z. B. Siliciumoxid, das auf dem Substrat gesondert von den anderen Schichten aufgebracht wird. Diese Schicht kann in jeder gewünschten Dicke aufgebracht werden, sodass der Zwischenraum zwischen der Oberfläche des Substrats und dem Trägerkörper auf jeden gewünschten Wert eingestellt werden kann. Das Bilden von Abstandselementen auf diese Weise erfordert zusätzliche Prozessschritte. Diese zusätzlichen Prozessschritte werden vermieden, wenn die Abstandselemente in einem Stapel derjenigen Schichten gebildet werden, in denen die Schichtstruktur sowieso gebildet wird. Es braucht keine zusätzliche Schicht deponiert zu werden und eine Struktur aus Abstandselementen kann gleichzeitig mit der Bildung der Schichtstruktur und mit Hilfe der gleichen Fotolackmasken realisiert werden.
  • Beim Festlegen, welche Schichten in dem genannten Stapel enthalten sein sollten, sollte festgestellt werden, wie hoch die Schichtstruktur auf der Oberfläche des Substrats wird. Dies ist nicht notwendig, wenn der Stapel alle Schichten umfasst, in denen die Schichtstruktur gebildet worden ist. Die Abstandselemente werden dann immer mindestens so hoch wie die maximal zu erreichende Dicke der Schichtstruktur sein.
  • Vorzugsweise wird die Struktur aus Abstandselementen nur in einem Teil der Schichten des Stapels gebildet. Die Struktur kann beispielsweise in allen Schichten außer in einer oberen Passivierungsschicht gebildet werden. Die Abstandselemente werden dann mit dieser Passivierungsschicht bedeckt sein. Andere Schichten in den Abstandselementen sind dann geschützt und kommen beispielsweise nicht mit dem Klebstoff in Kontakt, mit dem das Substrat und der Trägerkörper aneinander befestigt sind. Wenn in dem Stapel aus Schichten eine verhältnismäßig dicke Metallschicht vorhanden ist, kann die Struktur aus Abstandselementen beispielsweise nur in dieser verhältnismäßig dicken Schicht gebildet werden und nicht in den unter und auf der Metallschicht angebrachten Schichten. Da die Metallschicht verhältnismäßig dick ist, ist es möglich, darin ein Profil zu ätzen, das durch die darauf aufgebrachten Schichten, wie z. B. eine viel dünnere Schicht aus Passivierungsmaterial, nicht gestört wird. Somit wird erreicht, dass zwischen den Abstandselementen und dem Trägerkörper beim Herstellen der Klebstoffverbindung nahezu keine Klebstoffschicht gebildet wird. Der Abstand zwischen der Oberfläche des Substrats und dem Trägerkörper wird dann durch die Höhe der Abstandselemente definiert. Dabei ist eine Raumeinsparung auf dem Substrat möglich, wenn die Abstandselemente gleichzeitig Schaltungselemente bilden. In der oben erwähnten verhältnismäßig dicken Metallschicht kann beispielsweise vorteilhaft eine Spule gebildet werden.
  • Die Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
  • Fig. 1 bis 3 schematisch und im Querschnitt einige Stadien bei der Herstellung einer ersten erfindungsgemäßen Halbleiteranordnung,
  • Fig. 4 bis 6 schematisch und im Querschnitt einige Stadien bei der Herstellung einer zweiten erfindungsgemäßen Halbleiteranordnung und
  • Fig. 7 bis 10 schematisch und im Querschnitt einige weitere erfindungsgemäße Halbleiterelemente mit verschiedenen Ausführungsformen der Abstandselemente.
  • Fig. 1 bis 3 zeigen schematisch und im Querschnitt einige Stadien bei der Herstellung einer ersten Halbleiteranordnung mit einem Substrat 1, auf dem eine Schichtstruktur 2 in einer Anzahl Schichten gebildet wird. Das vorliegende Beispiel geht aus von einer Siliciumscheibe 3, auf der eine ungefähr 0,5 um dicke Siliciumoxidschicht 1 aufgebracht ist, die das Substrat der Halbleiteranordnung bildet, mit einer ungefähr 0,5 um dicken Siliciumschicht 5. Die Siliciumschicht 5 kann sowohl eine monokristalline Schicht als auch eine amorphe oder polykristalline Schicht sein. Zuerst werden eines oder mehrere Halbleiterelemente 6, wie z. B. Dioden, Transistoren oder Schaltungen mit Transistoren, in üblicher Weise in der Siliciumschicht 5 gebildet. Um die Zeichnung einfach zu halten, ist nur ein einziges Halbleiterelement 6 in der Zeichnung sehr schematisch dargestellt. Nach Bildung des Halbleiterelements 6 wird die Siliciumschicht 5 von der Oberfläche 4 nahe dem Halbleiterelement 6 entfernt.
  • Nachdem somit das Halbleiterelement 6 fertiggestellt worden ist, wird eine Schicht aus isolierendem Material 7 aus beispielsweise Siliciumoxid deponiert. Nachdem diese Schicht mit einem Kontaktfenster 8 zum Kontaktieren des Halbleiterelementes 6 versehen worden ist, wird eine Schicht aus leitendem Material 9 deponiert und darin eine Struktur aus Leitern geätzt. In der Zeichnung wird ein zu dieser Struktur gehörender Leiter 10 gezeigt, der das Halbleiterelement 6 mit einem Ende 11 einer noch zu bildenden Spule 12 verbindet. Eine weitere Schicht aus isolierendem Material 13, d. h. Siliciumoxid, wird jetzt aufgebracht und mit einem Kontaktfenster 14 versehen, woraufhin eine verhältnismäßig dicke Metallschicht 15, beispielsweise Aluminium, deponiert wird, in der die Spule 12 mit Windungen 16 gebildet wird. Schließlich wird eine Schicht aus Passivierungsmaterial 17, beispielsweise Siliciumnitrid, deponiert.
  • So ist auf der Oberfläche 4 des Substrats 1 die Schichtstruktur 2 gebildet worden, in diesem ersten Beispiel in den Schichten aus Halbleitermaterial 4, isolierendem Material 7, leitendem Material 9, isolierendem Material 13, leitendem Material 15 und Passivierungsmaterial 17. Die Schicht aus leitendem Material 15, in der die Spule 12 gebildet worden ist, ist ungefähr 3 um dick, die anderen Schichten ungefähr 0,5 um.
  • Das Substrat 1 wird anschließend mit der Seite, auf der die Schichtstruktur 2 gebildet worden ist, mit Hilfe einer Klebstoffschicht 19, die Abstandselemente 20 enthält, an einem planen Trägerkörper 18 aus beispielsweise Glas befestigt. Nach dem Kleben wird schließlich das Silicium von der Scheibe 3, auf der die das Substrat 1 bildende Schicht aus Siliciumoxid liegt, weggeätzt. Nach dem Kleben verleiht der Trägerkörper der Gesamtheit Stabilität, sodass das Substrat 1 sehr dünn sein kann
  • Beim Befestigen des Substrats 1 an dem Trägerkörper 18 wird Klebstoff angebracht, woraufhin das Substrat 1 und der Trägerkörper 18 gegeneinander gepresst werden. Die Abstandselemente 20 sorgen dafür, dass der Klebstoff nicht vollständig zwischen dem Substrat 1 und dem Trägerkörper 18 herausgepresst wird und dass das Substrat 1 und der Trägerkörper 18 parallel zueinander mit einem bestimmten definierten Zwischenraum aneinander befestigt werden.
  • Fig. 4 bis 6 zeigen schematisch und im Querschnitt einige Stadien bei der Herstellung einer zweiten Halbleiteranordnung. Übereinstimmende Komponenten und Schichten haben in diesen Figuren die gleichen Bezugszeichen wie in den Fig. 1 bis 3. Die Herstellung des zweiten Halbleiterkörpers geht von einer Siliciumscheibe 3 aus, auf der eine ungefähr 0,5 um dicke Siliciumoxidschicht 1 aufgebracht ist, die das Substrat der Halbleiteranordnung bildet. Zum Bilden der zweiten Halbleiteranordnung werden zuerst eines oder mehrere Halbleiterelemente 6, wie z. B. Dioden, Transistoren oder Schaltungen mit Transistoren, in üblicher Weise in der Siliciumscheibe 3 gebildet. Um die Zeichnung einfach zu halten, ist nur ein einziges Halbleiterelement 6 in der Zeichnung sehr schematisch dargestellt. Die Schichtstruktur ist auf der Oberfläche 4 des Substrats 1 aufgebracht.
  • Die Siliciumoxidschicht 1 wird mit einem Kontaktfenster 21 zum Kontaktieren des Halbleiterelementes 6 versehen, woraufhin eine Schicht aus leitendem Material 9 deponiert wird, in der eine Struktur aus Leitern geätzt wird. In der Zeichnung wird ein Leiter 10 dieser Struktur gezeigt, der das Halbleiterelement 6 mit einem Ende 11 einer noch zu bildenden Spule 12 verbindet. Nachdem eine Schicht aus isolierendem Material 13 aus Siliciumoxid aufgebracht und mit einem Kontaktfenster 14 versehen worden ist, wird eine verhältnismäßig dicke Metallschicht 15, beispielsweise Aluminium, deponiert und darin die Spule 12 mit Windungen 16 gebildet. Schließlich wird eine Schicht aus einem Passivierungsmaterial 17 wie z. B. Siliciumnitrid deponiert.
  • Somit ist auf der Oberfläche 4 des Substrats 1 die Schichtstruktur 2 in den Schichten aus leitendem Material 9, isolierendem Material 13, leitendem Material 15, und Passivierungsmaterial 17 gebildet worden. Die Schicht aus leitendem Material 15, in der die Spule 12 gebildet worden ist, ist ungefähr 3 um dick, die anderen Schichten ungefähr 0,5 um.
  • Das Substrat 1 wird mit der Seite, auf der die Schichtstruktur 2 gebildet worden ist, in diesem zweiten Beispiel wieder mit Hilfe einer Klebstoffschicht 19, die Abstandselemente 20 enthält, an einem planen Trägerkörper 18 aus beispielsweise Glas befestigt. In diesem zweiten Beispiel wird das Silicium nach dem Kleben von der Scheibe 3, auf der die das Substrat 1 bildende Schicht aus Siliciumoxid liegt, nahe dem Halbleiterelement 6 weggeätzt. Dies geschieht in diesem Beispiel dadurch, dass zuerst ein Teil des Siliciums in einem Poliervorgang entfernt wird, anschließend eine Ätzmaske 22 aufgebracht wird und schließlich Silicium in einer KOH-Lösung weggeätzt wird. Das Halbleiterelement 6 befindet sich jetzt auf einer kleinen Scheibe aus Halbleitermaterial 23, die an der von der Schichtstruktur abgewandten Seite des Substrats liegt. Nach dem Kleben verleiht der Trägerkörper der Gesamtheit Stabilität, sodass das Substrat 1 sehr dünn sein kann.
  • In beiden Beispielen liegt die Spule 12 auf dem dünnen isolierenden Substrat 1 und hat daher einen hohen Qualitätsfaktor.
  • In jedem der Beispiele ist nur ein einziges Abstandselement 20 dargestellt, aber es wird deutlich sein, dass eine Struktur solcher Abstandselemente über die gesamte Scheibe aus Halbleitermaterial 3 verteilt angebracht wird. Da diese Elemente alle die gleiche Höhe haben, wird erreicht, dass das Substrat 1 und der plane Trägerkörper 18 nach Anbringen von Klebstoff und Zusammenpressen des Substrats und des Trägerkörpers parallel aneinander befestigt werden, wobei der Druck über alle Abstandselemente 20 gleichmäßig verteilt wird.
  • In den beiden in Fig. 3 und 6 gezeigten Anordnungen sind die Abstandselemente 20 in einer Schicht aus einem verhältnismäßig harten Material gebildet worden, wie z. B. Siliciumoxid, welche Schicht gesondert von den anderen Schichten auf dem Substrat 1 angebracht sind. Eine derartige Schicht kann mit jeder gewünschten Dicke aufgebracht werden, sodass der Zwischenraum zwischen der Oberfläche 4 des Substrats 1 und dem Trägerkörper 18 auf jeden gewünschten Wert eingestellt werden kann.
  • Vorzugsweise werden die Abstandselemente 20 in einem Stapel der Schichten gebildet, in denen die Schichtstruktur 2 gebildet worden ist, so wie in Fig. 7 bis 10 gezeigt. Es ist dann nicht notwendig, eine zusätzliche Schicht zu deponieren. Außerdem kann dann die Struktur aus Abstandselementen 20 gleichzeitig mit der Bildung der Schichtstruktur 2 und mit Hilfe der gleichen Fotolackmasken realisiert werden.
  • Fig. 7 bis 10 zeigen eine Anzahl möglicher Abstandselemente, die in den Schichten realisiert werden können, die in der ersten, in Fig. 3 gezeigten Halbleiteranordnung verwendet werden. Es wird deutlich sein, dass gleichartige Abstandselemente in den Schichten gebildet werden können, die in der zweiten, in Fig. 6 gezeigten Halbleiteranordnung verwendet werden.
  • Beim Festlegen, welche Schichten in dem genannten Stapel enthalten sein sollten, sollte festgestellt werden, wie hoch die Schichtstruktur auf der Oberfläche des Substrats wird. Die Windungen 16 der Spule 12 bilden den höchsten Punkt in der Schichtstruktur 2. Aus Fig. 3 ist ersichtlich, dass diese höchsten Punkte durch einen Stapel der Schichten aus isolierendem Material 7, leitendem Material 9, isolierendem Material 13, leitendem Material 15, und Passivierungsmaterial 17 gebildet werden. Das Abstandselement 20 ist in einem Stapel gebildet worden, der auch diese Schichten 7, 9, 13, 15, 17 umfasst. Das Abstandselement 20 ist in diesem Fall so hoch wie der höchste Punkt der Schichtstruktur 2.
  • Fig. 8 zeigt die Bildung eines Abstandselementes 20, das in einem Stapel aller Schichten gebildet worden ist, die auf der Oberfläche 4 des Substrats 1 aufgebracht werden. Das in Fig. 8 gezeigte Abstandselement umfasst außer den Schichten des in Fig. 7 gezeichneten Abstandselementes auch die Schicht aus Halbleitermaterial 5. Die Abstandselemente 20 sind in diesem Fall immer mindestens so hoch wie die maximal erreichbare Dicke der Schichtstruktur 2.
  • Vorzugsweise wird die Struktur aus Abstandselementen 20 in nur einem Teil der Schichten des Stapels gebildet. Fig. 9 zeigt die Bildung eines Abstandselementes 20, das in einem Stapel aus Schichten 5, 7, 9, 13, 15 und 17 gebildet worden ist, wobei nur die Schichten 5, 7, 9, 13 und 15 in eine Struktur geätzt worden sind. Die Abstandselemente 20 sind vollständig mit der Passivierungsschicht 17 bedeckt. Die anderen Schichten in den Abstandselementen 20 werden von dieser Schicht 17 geschützt und kommen beispielsweise nicht mit dem Klebstoff 19 in Kontakt, mit dem das Substrat 1 und der Trägerkörper 18 aneinander befestigt werden.
  • Auf dem Substrat 1 wird Raum eingespart, wenn die Abstandselemente 20 gleichzeitig Schaltungselemente bilden. Fig. 10 zeigt Abstandselemente, die auch als Windungen 16 der in der verhältnismäßig dicken Schicht aus leitendem Material 15 gebildeten Spule 12 verwendbar sind. Die Abstandselemente 20 werden von denjenigen Windungen 16 der Spule 12 gebildet, die auf den Schichten 7, 9 und 13 liegen. Die Abstandselemente werden daher in den Schichten 7, 9, 13, 15 und 17 gebildet. Da die Metallschicht 15 verhältnismäßig dick ist, ist es möglich, darin ein Profil zu ätzen, das durch die darauf aufgebrachte Schicht 17 nicht gestört wird. Dadurch wird erreicht, dass zwischen den Abstandselementen 20 und dem Trägerkörper 18 beim Herstellen der Klebstoffverbindung nahezu keine Klebstoffschicht 19 gebildet wird.

Claims (6)

1. Verfahren zur Herstellung einer Halbleiteranordnung, bei welchem Verfahren auf einem Substrat (1) mit einer planen Oberfläche (4) eine Schichtstruktur (2) mit einer Anzahl Schichten gebildet wird, die Schichten aus isolierendem Material (7, 13), Schichten aus leitendem Material (9, 15) und eine Schicht aus Passivierungsmaterial (17) einschließen, wobei in den Schichten aus leitendem Material Leiterbahnen (10) gebildet werden, die mit Halbleiterelementen (6) verbunden werden, die in einer Schicht aus Halbleitermaterial (5, 3) gebildet worden sind, woraufhin das Substrat mit der Seite, auf der die Schichtstruktur gebildet worden ist, mit Hilfe einer Schicht aus Klebstoff (19) an einen planen Trägerkörper (18) geklebt wird, wobei in dem Klebstoff Abstandselemente (20) vorgesehen sind, die obere Spitzen haben, die eine parallel zu der planen Oberfläche (4) des Substrats verlaufende Ebene definieren, auf welche Spitzen der plane Trägerkörper während der Befestigung des Substrats an dem Trägerkörper gepresst wird, sodass sich nahezu kein Klebstoff zwischen den Abstandselementen (20) und dem Trägerkörper (4) befindet, dadurch gekennzeichnet, dass die Abstandselemente (20) vor dem Schritt des Befestigens des Substrats an dem planen Trägerkörper direkt auf der Oberfläche (4) des Substrats (1) gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abstandselemente (20) in einem Stapel aus denjenigen Schichten (7, 9, 13, 15, 17) gebildet werden, in dem die Schichtstruktur gebildet worden ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Abstandselemente (20) in einem alle Schichten umfassenden Stapel gebildet werden, in dem die Schichtstruktur gebildet worden ist.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass nur in einem Teil der Schichten des Stapels eine Struktur für die Abstandselemente (20) gebildet worden ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Abstandselemente in Form eines Schaltungselementes gebildet werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Abstandselemente in Form einer Spule (12) gebildet werden.
DE69707077T 1996-03-12 1997-02-25 Halbleiterkörper mit einem substrat auf einen trägerkörper geklebt Expired - Lifetime DE69707077T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96200673 1996-03-12
PCT/IB1997/000157 WO1997034321A2 (en) 1996-03-12 1997-02-25 Semiconductor body with a substrate glued to a support body

Publications (2)

Publication Number Publication Date
DE69707077D1 DE69707077D1 (de) 2001-11-08
DE69707077T2 true DE69707077T2 (de) 2002-06-06

Family

ID=8223773

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69707077T Expired - Lifetime DE69707077T2 (de) 1996-03-12 1997-02-25 Halbleiterkörper mit einem substrat auf einen trägerkörper geklebt

Country Status (6)

Country Link
US (1) US5828122A (de)
EP (1) EP0826238B1 (de)
JP (1) JP4633868B2 (de)
KR (1) KR100513412B1 (de)
DE (1) DE69707077T2 (de)
WO (1) WO1997034321A2 (de)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3038261A1 (de) * 1980-10-10 1982-04-29 Standard Elektrik Lorenz Ag, 7000 Stuttgart Baueinheit mit piezoelektrischen resonatoren
US4506238A (en) * 1981-12-14 1985-03-19 Toko, Inc. Hybrid circuit device
JPS5918910A (ja) * 1982-07-23 1984-01-31 Canon Inc 光学フイルタ−
US4626478A (en) * 1984-03-22 1986-12-02 Unitrode Corporation Electronic circuit device components having integral spacers providing uniform thickness bonding film
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
JPS62217633A (ja) * 1986-03-19 1987-09-25 Fujitsu Ltd 平板接着方法
JPH01146322A (ja) * 1987-12-03 1989-06-08 Nissan Motor Co Ltd 固体結合体の製造方法
JPH0329829U (de) * 1989-07-28 1991-03-25
JPH0394188A (ja) * 1989-09-06 1991-04-18 Hitachi Medical Corp 多素子放射線検出器
JP3103981B2 (ja) * 1990-09-07 2000-10-30 セイコーインスツルメンツ株式会社 半導体単結晶基板液晶パネル装置
JP2517182B2 (ja) * 1991-06-03 1996-07-24 富士通株式会社 半導体基板及びその製造方法
JP2907238B2 (ja) * 1991-01-31 1999-06-21 キヤノン株式会社 画像読取装置
JP2675199B2 (ja) * 1991-02-20 1997-11-12 シャープ株式会社 表示装置
EP0577779A4 (en) * 1991-03-27 1994-05-25 Integrated System Assemblies Multichip integrated circuit module and method of fabrication
JP2998326B2 (ja) * 1991-08-09 2000-01-11 富士ゼロックス株式会社 画像読取装置
JPH0563899A (ja) * 1991-08-30 1993-03-12 Canon Inc 画像読取装置
JPH05183135A (ja) * 1991-10-14 1993-07-23 Sony Corp Ｃｃｄ撮像装置
JPH05183157A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 両面ゲート電界効果トランジスタ及びその製造方法
JP2821830B2 (ja) * 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
JPH06289424A (ja) * 1993-04-02 1994-10-18 Sanyo Electric Co Ltd 透過型表示装置
JPH0714982A (ja) * 1993-06-21 1995-01-17 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP3218861B2 (ja) * 1994-05-17 2001-10-15 ソニー株式会社 液晶表示装置の製造方法
KR100389754B1 (ko) * 1994-11-22 2003-10-17 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체장치
US5564181A (en) * 1995-04-18 1996-10-15 Draper Laboratory, Inc. Method of fabricating a laminated substrate assembly chips-first multichip module

Also Published As

Publication number Publication date
KR100513412B1 (ko) 2005-12-06
DE69707077D1 (de) 2001-11-08
WO1997034321A3 (en) 1997-10-23
WO1997034321A2 (en) 1997-09-18
EP0826238B1 (de) 2001-10-04
JP4633868B2 (ja) 2011-02-16
EP0826238A2 (de) 1998-03-04
JPH11505672A (ja) 1999-05-21
US5828122A (en) 1998-10-27
KR19990014701A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE4434321C2 (de) Optischer Wellenleiter mit einem Polymerkern und dessen Herstellungsverfahren
DE69519967T2 (de) Halbleiteranordnung mit zwei Halbleitersubstrate
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE3781247T2 (de) Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips.
DE10315780B4 (de) Herstellungsverfahren für Halbleitervorrichtungen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE1298630B (de) Integrierte Schaltungsanordnung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE68918372T2 (de) Piezoelektrischer Wandler zur Volumenwellenerregung.
DE2418813A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
WO2000031796A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE68906219T2 (de) Duennfilmkapazitaet und verfahren zur herstellung einer integrierten hybridmikrowellenschaltung.
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE69401243T2 (de) Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE68919589T2 (de) Träger einer hoch integrierten Schaltung und Verfahren zur seiner Herstellung.
DE69525739T2 (de) Verfahren zur herstellung von halbleiterbauteilen mit halbleiterelementen, die in einer halbleiterschicht gebildet wurden, welche auf einen trägerwafer geklebt sind
EP0105189B1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE69316159T2 (de) Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte
DE2931825A1 (de) Magnetblasen-speichervorrichtung
DE69707077T2 (de) Halbleiterkörper mit einem substrat auf einen trägerkörper geklebt

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

R082 Change of representative

Ref document number: 826238

Country of ref document: EP

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, 80639 M

R085 Willingness to licence withdrawn

Ref document number: 826238

Country of ref document: EP

Effective date: 20111223