JPS62217633A - 平板接着方法 - Google Patents
平板接着方法Info
- Publication number
- JPS62217633A JPS62217633A JP6123186A JP6123186A JPS62217633A JP S62217633 A JPS62217633 A JP S62217633A JP 6123186 A JP6123186 A JP 6123186A JP 6123186 A JP6123186 A JP 6123186A JP S62217633 A JPS62217633 A JP S62217633A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- gap
- film
- plates
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- 125000006850 spacer group Chemical group 0.000 abstract description 6
- 239000002994 raw material Substances 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000010408 film Substances 0.000 description 21
- 235000012431 wafers Nutrition 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 101150107050 PSA2 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概 要〕
本発明は、1対の平板を接着する際、均一性や精度が特
に要求される場合に2いて、一対の平板間の彼小間隙に
化学気相成長(OVD)法により 8i0xやポリシリ
コンを埋込むことによシ、両平板に加わるストレスが小
さく、かつ均一な接着ができるようにしたものである。
に要求される場合に2いて、一対の平板間の彼小間隙に
化学気相成長(OVD)法により 8i0xやポリシリ
コンを埋込むことによシ、両平板に加わるストレスが小
さく、かつ均一な接着ができるようにしたものである。
本発明′はl対の平板の接着方法、特に8iウエハー等
を高精度で均一に接着する方法に関する@ S 01 (8i1ioon on In5ulato
r ) 形成法の1つの方法として、Siウェハーを
他の基板に接着し、このSiウェハーを研磨やエツチン
グにより薄膜化して、そこにデバイスを形成するという
方式があるが、本発明は特にそのような用途tもくろん
だものである。
を高精度で均一に接着する方法に関する@ S 01 (8i1ioon on In5ulato
r ) 形成法の1つの方法として、Siウェハーを
他の基板に接着し、このSiウェハーを研磨やエツチン
グにより薄膜化して、そこにデバイスを形成するという
方式があるが、本発明は特にそのような用途tもくろん
だものである。
この方式の場合、8iウエハーは厚さll1m程度に薄
膜化されるため、接着による小さなストレスでも薄膜8
iに歪やクラックが入る虞れがある。また、接着物質か
らの不純物が薄膜8iに混入する虞れもある。このよう
なことが起これば、この薄膜81に良好なデバイスを作
ることは難しくなる。従って、このような用途の接着法
には、薄膜81にストレス?惹起させることがなく、か
つ不純物混入の虞れのない方法が求められる。
膜化されるため、接着による小さなストレスでも薄膜8
iに歪やクラックが入る虞れがある。また、接着物質か
らの不純物が薄膜8iに混入する虞れもある。このよう
なことが起これば、この薄膜81に良好なデバイスを作
ることは難しくなる。従って、このような用途の接着法
には、薄膜81にストレス?惹起させることがなく、か
つ不純物混入の虞れのない方法が求められる。
接着法として最も一般的なものは、高分子系接着剤全便
う方法である。だが、この方法では溶剤が抜けにくいた
め、全面にわたる強固で均一な接着は容易でない。また
、気泡を完全に除去することも難しい。前述のような8
0I形成法に適用した場合、気泡やストレスざらには接
着剤中の溶剤等が薄11fi8i中に形成したデバイス
に悪影響を及ぼす可能性が強い。また、通常高分子系接
着剤は耐熱性に乏しいので、高温処理過程?経る半導体
デバイス作成は元々不可能に近い。
う方法である。だが、この方法では溶剤が抜けにくいた
め、全面にわたる強固で均一な接着は容易でない。また
、気泡を完全に除去することも難しい。前述のような8
0I形成法に適用した場合、気泡やストレスざらには接
着剤中の溶剤等が薄11fi8i中に形成したデバイス
に悪影響を及ぼす可能性が強い。また、通常高分子系接
着剤は耐熱性に乏しいので、高温処理過程?経る半導体
デバイス作成は元々不可能に近い。
この代準として、接着にP2O(リンガラス)を使う方
法がある。これは1対の平板の接着面にそれぞれP8G
?!−CVD法で堆積させて2き、両接看面r合ゎせた
状態で加圧、加熱r施すことにより、psa2溶融させ
接着を行うものである。このPEGはP(IJン)4贋
が増すと軟化点が下がり融着が容易になる。しかし、そ
れとともにPによる滑部でデバイス特性が低下する可能
性も増大する。また、PSGとSiとの熱膨張係数の違
いにより、高温(750〜1100t:)で融着した後
、常温に下げた時には81に大きなストレスが加わり薄
膜化した時歪やクラックが入ってデバイス形成が難しく
なる可能性がある0 〔発明が解決しようとする問題点〕 上述の通り、高分子系接着剤r用いる方法は耐熱性、ス
トレス、不純物滑部等の問題から、半導体デバイスを形
成するSol基板作成に適用することは難しい。また、
P8GVCよる溶融接着も不純物滑部ヤストレスによる
フラッジ発生の虞れがちシ、薄膜Si中へのデバイス形
成が困難もしくはデバイスが形成できても特性が劣ると
いった問題が生じる可能性が強い。
法がある。これは1対の平板の接着面にそれぞれP8G
?!−CVD法で堆積させて2き、両接看面r合ゎせた
状態で加圧、加熱r施すことにより、psa2溶融させ
接着を行うものである。このPEGはP(IJン)4贋
が増すと軟化点が下がり融着が容易になる。しかし、そ
れとともにPによる滑部でデバイス特性が低下する可能
性も増大する。また、PSGとSiとの熱膨張係数の違
いにより、高温(750〜1100t:)で融着した後
、常温に下げた時には81に大きなストレスが加わり薄
膜化した時歪やクラックが入ってデバイス形成が難しく
なる可能性がある0 〔発明が解決しようとする問題点〕 上述の通り、高分子系接着剤r用いる方法は耐熱性、ス
トレス、不純物滑部等の問題から、半導体デバイスを形
成するSol基板作成に適用することは難しい。また、
P8GVCよる溶融接着も不純物滑部ヤストレスによる
フラッジ発生の虞れがちシ、薄膜Si中へのデバイス形
成が困難もしくはデバイスが形成できても特性が劣ると
いった問題が生じる可能性が強い。
第1図は本発明の構成図である。
接着を行いたい1対の平板1.11の間にスペーサ4に
よって間隙2を設け、この間隙2に原料ガス9を流して
CVD法にょシ膜材料8を埋込むことにより1対の平板
1 、1 ’i接着せしめようとするものである。この
と@1対の平板に温度勾配r設けて2〈。
よって間隙2を設け、この間隙2に原料ガス9を流して
CVD法にょシ膜材料8を埋込むことにより1対の平板
1 、1 ’i接着せしめようとするものである。この
と@1対の平板に温度勾配r設けて2〈。
膜材料として 5insやポリシリコンを用いれば、不
純物滑部の心配はない。
純物滑部の心配はない。
また、 CVD法によると基板温淀が400tj程度で
も膜堆積が可能なので、平板と異なる熱膨張係1jIy
t持つ膜材料勿堆積させた場合でも常温に戻した時のス
トレスは小ざい。ざらに、平板内に温就勾配r設けて2
くと、高温部の方がωつ膜堆積速度が速いので、その部
分から優先的に平板間間隙が埋められていき、空孔のな
い密な接着原層形成が可能とな、J3゜ 〔実施例〕 本発明の実施例ケ第2図に示す。
も膜堆積が可能なので、平板と異なる熱膨張係1jIy
t持つ膜材料勿堆積させた場合でも常温に戻した時のス
トレスは小ざい。ざらに、平板内に温就勾配r設けて2
くと、高温部の方がωつ膜堆積速度が速いので、その部
分から優先的に平板間間隙が埋められていき、空孔のな
い密な接着原層形成が可能とな、J3゜ 〔実施例〕 本発明の実施例ケ第2図に示す。
円板状のヒータ15.リング状のヒータ16゜支持リン
グ7の上に石英支持台8があり、その上にスペーサ4と
一体化されたSiウェハー〔平板1)1及び81ウエハ
ー〔平板1〕1′が重ね置かれた構成になっている。
グ7の上に石英支持台8があり、その上にスペーサ4と
一体化されたSiウェハー〔平板1)1及び81ウエハ
ー〔平板1〕1′が重ね置かれた構成になっている。
8iウエハー1は周辺部6ケ所に5ffφで厚さ5μm
の810m層から成るスペーサ4を有している。これは
(3VD法による厚さ5μmの810禦層椎積の後、通
常の)tトリソゲラフイエ程によって上述の5iftの
スペーサ4部以外の8i0*ケ除去することにより得ら
れる。
の810m層から成るスペーサ4を有している。これは
(3VD法による厚さ5μmの810禦層椎積の後、通
常の)tトリソゲラフイエ程によって上述の5iftの
スペーサ4部以外の8i0*ケ除去することにより得ら
れる。
ヒータ■5はヒータ16よシ熱供給9の大きいものを使
用した。また、支持リング7はヒータは内蔵されていな
い。こうすることにょシ、石英支持台8を介して加熱を
行った時Siウェハー1の面内に温度勾配r設けること
が可能となる。本実施例では81ウエハー1の中央部で
550 t: 、外周部で400 t:となるよう制御
した。
用した。また、支持リング7はヒータは内蔵されていな
い。こうすることにょシ、石英支持台8を介して加熱を
行った時Siウェハー1の面内に温度勾配r設けること
が可能となる。本実施例では81ウエハー1の中央部で
550 t: 、外周部で400 t:となるよう制御
した。
また、石英支持台8は支持リング7に固定されて2シ、
支持リング7全回転ざぜた時石英支持台8より上にある
Siウニ・・−1等は同期して回転するようIcなって
いる。
支持リング7全回転ざぜた時石英支持台8より上にある
Siウニ・・−1等は同期して回転するようIcなって
いる。
上述のように、理屈制御?行い、かつ支持リング725
rpmの速度で回転させながら、膜材料3の原料ガスを
横方向から供給した。
rpmの速度で回転させながら、膜材料3の原料ガスを
横方向から供給した。
膜材料8としては5ins及びポリシリコンの2種類r
検討した。 Singの時は原料ガスとして5i)I4
(196,人rべ−x) *Ot (ioo*)。
検討した。 Singの時は原料ガスとして5i)I4
(196,人rべ−x) *Ot (ioo*)。
N t −z 、ポリシリコア(D時は5iH4(1%
、 Arベース)及びNa3用いた。両者共10 T
orrの減圧で堆積ケ行つた。
、 Arベース)及びNa3用いた。両者共10 T
orrの減圧で堆積ケ行つた。
膜堆積速要は基板温度が高い程大きいので、Siウェハ
ー1の中央部から成膜が進んで行(o8iウェハー11
はSiウェハー1よシ輻射で300℃以上に昇温されて
いるが、Siつx ”−1上での膜堆積が進行し、その
中央部で膜材料3が8iウエハー1′に到達すると、S
iワエノ1−1′の中央部は膜材料3を介して8iウエ
・・−1よりの熱伝導で他の部分より高温になる。
ー1の中央部から成膜が進んで行(o8iウェハー11
はSiウェハー1よシ輻射で300℃以上に昇温されて
いるが、Siつx ”−1上での膜堆積が進行し、その
中央部で膜材料3が8iウエハー1′に到達すると、S
iワエノ1−1′の中央部は膜材料3を介して8iウエ
・・−1よりの熱伝導で他の部分より高温になる。
従って、1対のSiウェハー1.11の間の間隙2は中
央部から膜材料3で埋められて行き、空孔等の混入は防
止される。最終的に1対のSiウェハー1,11間の間
隙2はS iO*もしくはポリシリコンで完全に埋めつ
くされ、均一な接着がなされる。
央部から膜材料3で埋められて行き、空孔等の混入は防
止される。最終的に1対のSiウェハー1,11間の間
隙2はS iO*もしくはポリシリコンで完全に埋めつ
くされ、均一な接着がなされる。
このようにして得られた試料tmlかく粋砕し、吟味し
たが空孔や未接着の部分は見られなかった。また、一方
の8iウヱハーtTiJF磨やエツチングにより2μm
位の厚さに薄膜化したが、ストレスによるクラヴク発生
は全く見られず、歪も殆ど見られなかった。特に膜材料
8がポリシリコンの時は歪も金く検出できなかった。
たが空孔や未接着の部分は見られなかった。また、一方
の8iウヱハーtTiJF磨やエツチングにより2μm
位の厚さに薄膜化したが、ストレスによるクラヴク発生
は全く見られず、歪も殆ど見られなかった。特に膜材料
8がポリシリコンの時は歪も金く検出できなかった。
本発明によれば、比較的低温でのCVD膜堆積?接着に
利用しているので、熱膨張係数の異なる膜材料を用いた
場合にも、接着に伴うストレスの発生は抑制される。ま
た、接Nyr行う平板に対して不純物滑部の虞れのない
膜材料(Siウェハーの場合、 5iftやポリシリ
;ン等)を選ぶことによシ、その問題を回避できる。さ
らに、平板内に温就勾配′J&:設けることにより、成
膜方向が制御でき、空孔のない密で均一な接着層形成が
可能となる。
利用しているので、熱膨張係数の異なる膜材料を用いた
場合にも、接着に伴うストレスの発生は抑制される。ま
た、接Nyr行う平板に対して不純物滑部の虞れのない
膜材料(Siウェハーの場合、 5iftやポリシリ
;ン等)を選ぶことによシ、その問題を回避できる。さ
らに、平板内に温就勾配′J&:設けることにより、成
膜方向が制御でき、空孔のない密で均一な接着層形成が
可能となる。
第1図は本発明の詳細な説明する図、第2図は本発明の
一実施例を示す断面図である。 図に2いて、1,1′は平板、2は間隙、8は膜を示す
。 原子!図 算1 図
一実施例を示す断面図である。 図に2いて、1,1′は平板、2は間隙、8は膜を示す
。 原子!図 算1 図
Claims (1)
- 1対の平板1、1′を間隙2をもって対向配置し、次い
で化学気相成長法により該1対の平板1、1′の対向す
る面に膜3を形成することにより、該1対の平板1、1
′を接着することを特徴とする平板接着方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6123186A JPS62217633A (ja) | 1986-03-19 | 1986-03-19 | 平板接着方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6123186A JPS62217633A (ja) | 1986-03-19 | 1986-03-19 | 平板接着方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62217633A true JPS62217633A (ja) | 1987-09-25 |
Family
ID=13165239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6123186A Pending JPS62217633A (ja) | 1986-03-19 | 1986-03-19 | 平板接着方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62217633A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01146322A (ja) * | 1987-12-03 | 1989-06-08 | Nissan Motor Co Ltd | 固体結合体の製造方法 |
JPH06291299A (ja) * | 1992-02-28 | 1994-10-18 | Matsushita Electric Ind Co Ltd | ハイブリッド集積回路とその製造方法 |
JPH06291298A (ja) * | 1992-02-28 | 1994-10-18 | Matsushita Electric Ind Co Ltd | ハイブリッド集積回路とその製造方法 |
JPH11505672A (ja) * | 1996-03-12 | 1999-05-21 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 支持体に接着される基板を有する半導体本体 |
JP2007211328A (ja) * | 2006-02-13 | 2007-08-23 | Technical Research & Development Institute Ministry Of Defence | 隣接した光学部品の接着法 |
-
1986
- 1986-03-19 JP JP6123186A patent/JPS62217633A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01146322A (ja) * | 1987-12-03 | 1989-06-08 | Nissan Motor Co Ltd | 固体結合体の製造方法 |
JPH06291299A (ja) * | 1992-02-28 | 1994-10-18 | Matsushita Electric Ind Co Ltd | ハイブリッド集積回路とその製造方法 |
JPH06291298A (ja) * | 1992-02-28 | 1994-10-18 | Matsushita Electric Ind Co Ltd | ハイブリッド集積回路とその製造方法 |
JPH11505672A (ja) * | 1996-03-12 | 1999-05-21 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 支持体に接着される基板を有する半導体本体 |
JP2007211328A (ja) * | 2006-02-13 | 2007-08-23 | Technical Research & Development Institute Ministry Of Defence | 隣接した光学部品の接着法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62217633A (ja) | 平板接着方法 | |
CN105158858B (zh) | 一种消除成型plc晶圆内部残余应力的方法 | |
JP2576163B2 (ja) | 平板接着法 | |
JPH0268922A (ja) | 気相成長用サセプタ | |
JPH08199118A (ja) | シリコン―シリコン接合方法 | |
JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
JPH08195333A (ja) | 単結晶シリコン積層構造体の無歪み接合方法 | |
JPS62120045A (ja) | 平板接着方法 | |
JPS59187455A (ja) | 絶縁物分離基板の研磨方法 | |
JPH05166689A (ja) | 半導体基板の接合方法 | |
JPH0342814A (ja) | 半導体基板の製造方法 | |
JPH01295446A (ja) | 半導体基板の製造方法 | |
JPH01169918A (ja) | ウェーハの接着方法 | |
JPS62264651A (ja) | 半導体デバイス用基板の接着方法 | |
TW202205456A (zh) | 接合用晶片結構及其製造方法 | |
JPH0828487B2 (ja) | 半導体装置の製造方法 | |
JPS6149416A (ja) | 多結晶シリコンウエハ製造用カ−ボン皿のコ−テイング方法 | |
JPS62216325A (ja) | X線マスクの製造方法 | |
JPS62120044A (ja) | 平板接着方法 | |
JPS61208212A (ja) | 半導体基板の製造方法 | |
JPH03104223A (ja) | 半導体装置の製造方法 | |
JPH02123769A (ja) | 半導体圧力センサ用ダイヤフラム製造方法 | |
JPH1083968A (ja) | 半導体製造装置 | |
JPH04280840A (ja) | ケイ素化合物とガラスとからなる接合体及び接合方法 | |
JPH01105526A (ja) | シリコン基板の接着方法 |