DE69705977T2

DE69705977T2 - Operationsverstärkerschaltung

Info

Publication number: DE69705977T2
Application number: DE69705977T
Authority: DE
Inventors: Hisao Ohtake; Toshimi Yamada
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1996-02-23
Filing date: 1997-02-14
Publication date: 2002-04-04
Anticipated expiration: 2017-02-15
Also published as: KR970063901A; EP0792013B1; US5907259A; DE69705977D1; CN1084085C; JPH09232883A; EP0792013A1; CN1165427A

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Operationsverstärkerschaltung und insbesondere eine Operationsverstärkerschaltung, die eine hohe Last treiben kann und die für eine Vorrichtung, wie beispielsweise ein Mobiltelefon, geeignet ist, in welcher eine Sprache ein Verstärkungsobjekt ist.

2. Beschreibung des zugehörigen Standes der Technik

Herkömmlicherweise wird dann, wenn eine Operationsverstärkerschaltung, die eine hohe Last treiben kann, strukturiert wird, eine Verstärkerschaltung vom Gegentakttyp verwendet, jedoch tritt in dieser Operationsverstärkerschaltung ein Phänomen auf, bei welchem eine Ausgangswellenform verzerrt wird, welches Phänomen Übergangsverzerrung genannt wird. Daher gibt es Anordnungen zum Reduzieren einer Übergangsverzerrung in bezug auf die Operationsverstärkerschaltung, die zum Verstärken eines Signals, wie beispielsweise einer Sprache, verwendet wird, was eine genaue Wellenverstärkung erfordert.
Beispielsweise offenbart die japanische offengelegte Patentanmeldung Nr. 4- 310006 von 1992 eine Operationsverstärkerschaltung, die diese Struktur zeigt. Wie es in Fig. 3 gezeigt ist, besteht eine Operationsverstärkerschaltung 30 aus einer ersten Differentialverstärkerschaltung 31, einer zweiten Verstärkerschaltung 32 und einer Ausgangsverstärkerschaltung 35. Die Operationsverstärkerschaltung 30 ist auch mit Phasenkompensationsschaltungen 32, 34 versehen, die jeweils aus einem Kondensator C und einem Widerstand R bestehen. Die Phasenkompensationsschaltungen 33, 34 sind implementiert, um die Operationsverstärkerschaltung 30 vom Oszillieren abzuhalten und haben keinen Bezug zu einer Verstärkungsaktion, so daß für diese Schaltungen keine Erklärung angegeben wird.
Die erste Differentialverstärkerschaltung 31 besteht aus P-Kanal-Metalloxid- Halbleiter-Feldeffekttransistoren (die hierin nachfolgend PMOS genannt werden) 81, 82 und N-Kanal-Metalloxid-Halbleiter-Feldeffekttransistoren (die hierin nachfolgend NMOS genannt werden) 83-85.
Gateanschlüsse der NMOS 83, 84 sind jeweils mit IN1 und IN2 verbunden, die Eingangsanschlüsse der Operationsverstärkerschaltung 30 sind. Sourceanschlüsse der NMOS 83, 84 sind mit einem Drainanschluß des NMOS 85 verbunden, von welchem ein Sourceanschluß mit GND verbunden ist und einem Gateanschluß ein Steuersignal zum Einstellen einer Vorspannung zugeführt wird. Drainanschlüsse der NMOS 83, 84 sind jeweils mit Drainanschlüssen der PMOS 81, 82 verbunden. Sourceanschlüsse der PMOS 81, 82 sind mit VDD verbunden und Gateanschlüsse der PMOS 81, 82 sind mit dem Drainanschluß des PMOS 81 verbunden. Eine Ausgabe wird von einer Verbindungsstelle (einem Knoten N8) zwischen dem Drainanschluß des PMOS 82 und dem Drainanschluß des NMOS 84 erhalten.
Das bedeutet, daß die Differentialverstärkerschaltung 31 eine Spannung gemäß der Spannungsdifferenz zwischen dem IN1 und dem IN2 am Knoten N8 erzeugt. Beispielsweise wird dann, wenn die Spannung von IN1 höher als diejenige von IN2 ist, eine Spannung nahe dem VDD-Pegel vom Knoten N8 ausgegeben, und wird dann, wenn die Spannung von IN2 höher als diejenige von IN1 ist, eine Spannung nahe dem GND-Pegel vom Knoten N8 ausgegeben.
Die zweite Differentialverstärkerschaltung 32 besteht aus NMOS 89, 90 und PMOS 86-88. Gateanschlüsse der PMOS 87, 88 sind jeweils mit dem IN1 und dem IN2 verbunden. Sourceanschlüsse der PMOS 87, 88 sind mit einem Drainanschluß des NMOS 8 verbunden, von welchem ein Sourceanschluß mit VDD verbunden ist und einem Gateanschluß ein Steuersignal zum Steuern einer Vorspannung zugeführt wird. Drainanschlüsse der PMOS 87, 88 sind jeweils mit Drainanschlüssen der NMOS 89, 90 verbunden. Sourceanschlüsse der NMOS 89, 90 sind mit GND verbunden und Gateanschlüsse der NMOS 89, 90 sind mit einem Drainanschluß des NMOS 89 verbunden. Eine Ausgabe wird von einer Verbindungsstelle (einem Knoten N9) zwischen dem Drainanschluß des NMOS 90 und dem Drainanschluß des PMOS 88 erhalten.
Das bedeutet, daß die zweite Differentialverstärkerschaltung 32 komplementär zur ersten Differentialverstärkerschaltung 31 arbeitet. Bei der zweiten Differentialverstärkerschaltung 32 wird dann, wenn die Spannung von IN1 höher als diejenige von IN2 ist, eine Spannung nahe dem VDD-Pegel vom Knoten N9 ausgegeben, und wird dann, wenn die Spannung von IN1 niedriger als diejenige von IN2 ist, eine Spannung nahe dem VDD-Pegel vom Knoten N9 ausgegeben.
Die Ausgangsverstärkerschaltung 35 besteht aus einem PMOS 91, einem NMOS 92 und einem Widerstand RX. Ein Sourceanschluß des PMOS 91 und ein Sourceanschluß des NMOS 92 sind jeweils mit VDD und GND verbunden. Ein Drainanschluß des PMOS 91 ist mit einem Drainanschluß des NMOS 92 verbunden, und die Verbindungsstelle dazwischen ist mit dem Ausgabeanschluß OUT für die Operationsverstärkerschaltung 30 verbunden. Ein Gateanschluß des PMOS 91 und ein Gateanschluß des NMOS 92 sind jeweils mit dem Knoten N8 in der ersten Operationsverstärkerschaltung 31 und dem Knoten N9 in der zweiten Operationsverstärkerschaltung 32 verbunden.
Nun tritt eine Übergangsverzerrung dann auf, wenn die beiden MOS in der Ausgangsverstärkerschaltung 35 gleichzeitig bei einem Übergang zwischen einem Ein- Zustand und einem Aus-Zustand sind. Wie es oben beschrieben ist, werden in der Operationsverstärkerschaltung 30 Signale von unabhängigen Schaltungen jeweils zum Gateanschluß des PMOS 91 und zum Gateanschluß des NMOS 92 in der Ausgangsverstärkerschaltung 35 eingegeben. Somit ist es einfach, die Operationsverstärkerschaltung 30 so zu entwerfen, daß keine Übergangsverzerrung auftritt.
Darüber hinaus ist in der Operationsverstärkerschaltung 30 der Widerstand RX zwischen den Gateanschlüssen des PMOS 91 und des NMOS 92 in der Ausgangsverstärkerschaltung 35 angeordnet, weshalb dann, wenn eine der Operationsverstärkerschaltungen 31, 32 ihren Betrieb stoppt, weil eine niedrige Versorgungsspannung verwendet wird, eine Ausgabe von einer operativen Differentialverstärkerschaltung zu den beiden MOS in der Ausgangsverstärkerschaltung 35 zugeführt wird. Daher ist die Operationsverstärkerschaltung 30 normalerweise in diesem Fall operativ bzw. in Betrieb.
Jedoch ist die Operationsverstärkerschaltung 30 mit einem Widerstand versehen, um normalerweise unter einer niedrigen Versorgungsspannung in Betrieb zu sein. Als Ergebnis gibt es ein Problem, das darin besteht, daß ein großer Bereich zum Herstellen der Operationsverstärkerschaltung 30 nötig ist. Wenn die Operationsverstärkerschaltung 30 eine hohe Last unter einer niedrigen Versorgungsspannung treibt, läuft ein Strom durch den Widerstand RX, so daß es ein weiteres Problem gibt, das darin besteht, daß eine Verbrauchsleistung ansteigt.
In IEEE Journal of Solid-State Circuits, Vol. 25, No. 3, 1. Juni 1990, Seiten 684- 691, CALLWAERT, L.G.A. et al.: "Class AB CMOS Amplifiers with High Efficiency" ist ein Operationsverstärkerprinzip gezeigt, bei welchem ein selbstvorspannendes Paar mit differentiellen Eingängen, das eine Rückkoppelschleife hat und das durch einen Falt-Kaskode-Transistor und einen Stromspiegel gebildet ist, vorgesehen ist, um den Vorstrom der Differentialstufe zu erhöhen, wenn es nötig ist.
In US-A-5142244 ist eine Komparatorschaltung vorgesehen, die eine erste und eine zweite Differentialverstärker-Eingangsstufe enthält, an welche dieselben differentiellen Eingangssignale angelegt werden, wobei jeder Zustand durch ein erstes und ein zweites Betriebspotential hervorgerufen wird. Die Ausgangssignale der ersten und der zweiten Stufe werden in einer ODER-Schaltung kombiniert, um ein Ausgangssignal zu erzeugen, dessen Amplitude über die gesamte Betriebsspannung schwingen kann.

ZUSAMMENFASSUNG DER ERFINDUNG

Demgemäß wird die vorliegende Erfindung angesichts der obigen Situation erreicht, und es ist eine Aufgabe der vorliegenden Erfindung, eine Operationsverstärkerschaltung zu schaffen, bei welcher keine Übergangsverzerrung auftritt und die eine hohe Last unter einer Versorgungsspannung treiben kann.
Zum Erreichen der obigen Aufgabe ist gemäß einem ersten Aspekt der vorliegenden Erfindung eine Operationsverstärkerschaltung mit einer ersten Differentialverstärkerschaltung, einer zweiten Differentialverstärkerschaltung, einer ersten Pegelverschiebungsschaltung, einer zweiten Pegelverschiebungsschaltung, einer ersten Stromquelle, einer zweiten Stromquelle und einer Ausgabeschaltung versehen.
Die erste Differentialverstärkerschaltung hat einen N-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, und einen N-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist und eine Spannung gemäß einer Spannungsdifferenz zwischen dem ersten Eingangsanschluß und dem zweiten Eingangsanschluß ausgibt. Die zweite Differentialverstärkerschaltung hat einen P-Kanal-MOS- Transistor, von welchem ein Gateanschluß mit dem ersten Eingangsanschluß verbunden ist, und einen P-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit dem zweiten Eingangsanschluß verbunden ist und eine Spannung gemäß der Spannungsdifferenz zwischen dem ersten Eingangsanschluß und dem zweiten Eingangsanschluß ausgibt.
Die erste Pegelverschiebungsschaltung hat einen P-Kanal-MOS-Transistor, an dessen Gateanschluß die von der ersten Differentialverstärkerschaltung ausgegebene Spannung angelegt wird, und einen N-Kanal-MOS-Transistor und gibt eine durch Verschieben eines Pegels der an den P-Kanal-MOS-Transistor angelegten Spannung erhaltene Spannung aus. Die zweite Pegelverschiebungsschaltung hat einen N-Kanal-MOS-Transistor, an dessen Gateanschluß die von der zweiten Differentialverstärkerschaltung ausgegebene Spannung angelegt wird, und einen P- Kanal-MOS-Transistor und gibt eine durch Verschieben eines Pegels der an den N-Kanal-MOS-Transistor angelegten Spannung erhaltene Spannung aus.
Die erste Stromquelle führt einen ersten Strom mit vorbestimmtem Pegel zum N- Kanal-MOS-Transistor in der ersten Pegelverschiebungsschaltung zu. Die zweite Stromquelle führt einen zweiten Strom mit vorbestimmtem Pegel zum P-Kanal- MOS-Transistor in der zweiten Pegelverschiebungsschaltung zu. Die Ausgabeschaltung hat einen P-Kanal-MOS-Transistor, an dessen Gateanschluß die von der ersten Pegelverschiebungsschaltung ausgegebene Spannung angelegt wird, und einen N-Kanal-MOS-Transistor, an dessen Gateanschluß die von der zweiten Pegelverschiebungsschaltung ausgegebene Spannung angelegt wird, und gibt eine Spannung gemäß Zuständen der beiden Transistoren aus.
Das bedeutet, daß gemäß der Operationsverstärkung des ersten Aspekts die Spannung, die von der ersten Differentialverstärkerschaltung zum Steuern des N- Kanal-MOS-Transistors ausgegeben wird, durch die erste Pegelverschiebungsschaltung in eine Spannung zum Steuern des P-Kanal-MOS-Transistors umgewandelt wird. Weiterhin arbeitet die erste Stromquelle zum Definieren eines oberen Grenzwerts für die umgewandelte Spannung. Weiterhin wird bei der Operationsverstärkung des ersten Aspekts, die von der zweiten Differentialverstärkerschaltung zum Steuern des P-Kanal-MOS-Transistors ausgegeben wird, durch die zweite Pegelverschiebungsschaltung in eine Spannung zum Steuern des P-Kanal-MOS- Transistors umgewandelt. Die zweite Stromquelle arbeitet zum Definieren eines unteren Grenzwerts für die umgewandelte Spannung. Daher ist diese Operationsverstärkerschaltung, die wie oben angegebenen strukturiert ist, einfach auf eine derartige Weise zu entwickeln, daß die beiden MOS in der Ausgabeschaltung nicht gleichzeitig einen Übergang zwischen dem Ein-Zustand und dem Aus-Zustand durchführen, d. h. keine Übergangsverzerrung auftritt. Wenn eine der Differentialverstärkerschaltungen ihren Betrieb aufhört, weil eine niedrige Versorgungsspannung verwendet wird, wird eine konstante Spannung an einen Gateanschluß des MOS entsprechend der nicht arbeitenden Differentialverstärkerschaltung in der Ausgabeschaltung angelegt. Als Ergebnis arbeitet diese Operationsverstärkerschaltung auch in diesem Fall normal.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist eine Operationsverstärkerschaltung mit einer ersten Differentialverstärkerschaltung, einer zweiten Differentialverstärkerschaltung, einer Pegelverschiebungsschaltung, einer Stromquelle und einer Ausgabeschaltung versehen.
Die erste Differentialverstärkerschaltung hat einen N-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, und einen N-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, und gibt eine Spannung mit einer selben Phase wie eine Spannungsdifferenz zwischen dem ersten Eingangsanschluß und dem zweiten Eingangsanschluß gemäß der Spannungsdifferenz aus. Die zweite Differentialverstärkerschaltung hat einen N-Kanal-MOS-Transistor, von welchem ein Gateanschluß mit dem ersten Eingangsanschluß verbunden ist, und einen N- Kanal-MOS-Transistor, von welchem ein Gateanschluß mit dem zweiten Eingangsanschluß verbunden ist, und gibt eine Spannung mit einer entgegengesetzten Phase zur Spannungsdifferenz zwischen dem ersten Eingangsanschluß und dem zweiten Eingangsanschluß gemäß der Spannungsdifferenz aus.
Die Pegelverschiebungsschaltung hat einen P-Kanal-MOS-Transistor, an dessen Gateanschluß die von der ersten Differentialverstärkerschaltung ausgegebene Spannung angelegt wird, und einen N-Kanal-MOS-Transistor und gibt eine durch Verschieben eines Pegels der an den P-Kanal-MOS-Transistor angelegten Spannung erhaltene Spannung aus. Die Stromquelle führt einen Strom mit vorbestimmtem Pegel zum N-Kanal-MOS-Transistor in der Pegelverschiebungsschaltung zu. Die Ausgabeschaltung hat einen P-Kanal-MOS-Transistor, an dessen Gateanschluß die von der zweiten Differentialverstärkerschaltung ausgegebene Spannung angelegt wird, und einen N-Kanal-MOS-Transistor, an dessen Gateanschluß die von der Pegelverschiebungsschaltung ausgegebene Spannung angelegt wird, und gibt eine Spannung gemäß Zuständen der beiden Transistoren aus.
Das bedeutet, daß bei der Operationsverstärkung des zweiten Ausführungsbeispiels die Spannung, die von der ersten Differentialverstärkerschaltung zum Steuern des N-Kanal-MOS-Transistors ausgegeben wird, durch die Pegelverschiebungsschaltung in eine Spannung zum Steuern des N-Kanal-MOS-Transistors in der Ausgabeschaltung umgewandelt wird. Die Stromquelle arbeitet zum Definieren eines oberen Grenzwerts für die umgewandelte Spannung. Dann wird bei der Operationsverstärkung des zweiten Ausführungsbeispiels die Ausgabe von der zweiten Differentialverstärkerschaltung direkt zum Steuern des P-Kanal-MOS-Transistors in der Ausgabeschaltung verwendet.
Daher ist diese Operationsverstärkerschaltung, die wie oben angegebenen strukturiert ist, einfach auf eine derartige Weise zu entwickeln, daß die beiden MOS in der Ausgabeschaltung nicht gleichzeitig bei einem Übergang zwischen dem Ein- Zustand und dem Aus-Zustand sind, d. h. keine Übergangsverzerrung auftritt. Wenn die erste Differentialverstärkerschaltung ihre Operation aufhört, weil eine niedrige Versorgungsspannung verwendet wird, wird eine konstante Spannung an einen Gateanschluß des N-Kanal-MOS-Transistors angelegt. Als Ergebnis arbeitet diese Operationsverstärkerschaltung in diesem Fall auch normal.
Zusätzlich ist es dann, wenn eine Operationsverstärkerschaltung gemäß dem ersten oder dem zweiten Ausführungsbeispiel hergestellt wird, wünschenswert, eine Abschaltschaltung hinzuzufügen, die eine Spannung an einen Gateanschluß des N-Kanal-MOS-Transistors zum Steuern des N-Kanal-MOS-Transistors in der Ausgabeschaltung anlegt, damit er in einem Aus-Zustand ist, und eine Spannung an einen Gateanschluß des P-Kanal-MOS-Transistors zum Steuern des P-Kanal- MOS-Transistors in der Ausgabeschaltung anlegt, damit sie in einem Aus-Zustand ist, wenn ein vorbestimmtes Steuersignal eingegeben wird. Eine Operationsverstärkerschaltung ist wie oben angegeben strukturiert, wodurch eine Verbrauchsleistung während einer ungenutzten Zeit reduziert werden kann.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorliegende Erfindung wird vollständiger aus der hierin nachfolgend angegebenen detaillierten Beschreibung und den beigefügten Zeichnungen verstanden werden, wobei:
Fig. 1 ein Schaltungsdiagramm ist, das eine Struktur einer Operationsverstärkerschaltung gemäß dem ersten Ausführungsbeispiel dieser Erfindung darstellt;
Fig. 2 ein Schaltungsdiagramm ist, das eine Struktur einer Operationsverstärkerschaltung gemäß dem zweiten Ausführungsbeispiel dieser Erfindung darstellt; und
Fig. 3 ein Schaltungsdiagramm ist, das eine Struktur einer herkömmlichen Operationsverstärkerschaltung darstellt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Nun werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.

Erstes Ausführungsbeispiel

Fig. 1 zeigt eine Struktur einer Operationsverstärkerschaltung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung. Hierin nachfolgend wird die Erklärung der Struktur und des Betriebs der Operationsverstärkerschaltung 10 unter Bezugnahme auf Fig. 1 angegeben.
Wie es in Fig. 1 gezeigt ist, ist die Operationsverstärkerschaltung 10 des ersten Ausführungsbeispiels mit einer ersten Differentialverstärkerschaltung 11, einer zweiten Differentialverstärkerschaltung 12, einer ersten Pegelverschiebungsschaltung 13, einer zweiten Pegelverschiebungsschaltung 14, einer ersten Stromquelle 11, einer zweiten Stromquelle 12 und einer Ausgabeschaltung 15 versehen.
Die erste Differentialverstärkerschaltung 11 enthält jedoch eine Stromquelle 13 anstelle des PMOS 85 und ist im wesentlichen äquivalent zur in Fig. 3 gezeigten ersten Differentialverstärkerschaltung 31. Gleichermaßen ist die zweite Differentialverstärkerschaltung 12 äquivalent zur zweiten Differentialverstärkerschaltung 32. Das bedeutet, daß die erste Differentialverstärkerschaltung 31 einen Pegel einer Ausgangsspannung vom Knoten N1 gemäß der Spannungsdifferenz zwischen IN1 und IN2 ändert. Die zweite Differentialverstärkerschaltung 32 ändert einen Pegel einer Ausgangsspannung vom Knoten N2 gemäß der Spannungsdifferenz zwischen IN1 und IN2, obwohl Bereiche der Ausgangsspannungen unterschiedlich sind.
Der Knoten N1 der ersten Differentialverstärkerschaltung 11 und der Knoten N2 der zweiten Differentialverstärkerschaltung 12 sind jeweils mit der ersten Pegelverschiebungsschaltung 13 und der zweiten Pegelverschiebungsschaltung 14 verbunden.
Die erste Pegelverschiebungsschaltung 13 besteht aus einem PMOS 59 und einem NMOS 60. Der Knoten N1 in der ersten Differentialverstärkerschaltung 11 ist mit einem Gateanschluß des PMOS 59 verbunden, von welchem ein Sourceanschluß mit VDO verbunden ist. Ein Drainanschluß des PMOS 59 ist mit einem Drainanschluß und einem Gateanschluß des NMOS 60 verbunden, von welchem ein Sourceanschluß mit GND verbunden ist.
Die zweite Pegelverschiebungsschaltung 14 besteht aus einem PMOS 61 und einem NMOS 62. Der Knoten N2 der zweiten Differentialverstärkerschaltung 12 ist mit einem Gateanschluß des NMOS 62 verbunden, von welchem ein Sourceanschluß mit GND verbunden ist. Ein Drainanschluß des NMOS 62 ist mit einem Drainanschluß und einem Gateanschluß des PMOS 61 verbunden, von welchem ein Sourceanschluß mit VDD verbunden ist.
Die Ausgabeschaltung 15 besteht aus einem PMOS 63 und einem NMOS 64. Ein Sourceanschluß des PMOS 63 und ein Sourceanschluß des NMOS 64 sind jeweils mit VDD und GND verbunden. Ein Gateanschluß des NMOS 64 ist mit einer Verbindungsstelle (einem Knoten N3) zwischen Drainanschlüssen des PMOS 59 und des NMOS 60 in der ersten Pegelverschiebungsschaltung 13 verbunden, und ein Gateanschluß des PMOS 63 ist mit einer Verbindungsstelle (einem Knoten N4) zwischen Drainanschlüssen des PMOS 61 und des NMOS 62 in der zweiten Pegelverschiebungsschaltung 14 verbunden. Ein Drainanschluß des PMOS 63 ist mit einem Drainanschluß des NMOS 64 verbunden, und eine Ausgabe der Operationsverstärkerschaltung 10 wird von dieser Verbindungsstelle ausgegeben.
Dann ist die Stromquelle 11 zwischen dem mit dem Gateanschluß des NMOS 64 verbundenen Knoten N3 und VDD vorgesehen. Die Stromquelle 12 ist zwischen dem Knoten N4 und GND angeordnet. Wie es oben beschrieben ist, gibt die erste Pegelverschiebungsschaltung 13 in diese Operationsverstärkerschaltung unabhängig eine Spannung eines Pegels nahe dem VDD-Pegel zum Gateanschluß des NMOS 64 aus, wenn eine Spannung nahe GND an den Gateanschluß des PMOS 59 angelegt wird, und gibt eine Spannung mit einem Pegel, nahe dem GND-Pegel zum Gateanschluß des NMOS 64 aus, wenn eine Spannung nahe GND an den Gateanschluß des PMOS 59 angelegt wird. Jedoch ist die Stromquelle 11 zwischen dem Knoten N3 und VDO vorgesehen, so daß eine Spannung, die einem Stromwert der Stromquelle I1 entspricht, am Knoten N3 erzeugt wird, wenn der PMOS 59 in der ersten Pegelverschiebungsschaltung 13 vollständig ausgeschaltet wird. Das bedeutet, daß es bei der Operationsverstärkerschaltung 10 keinen Fall gibt, daß eine Spannung des GND-Pegels an den Gateanschluß des NMOS 64 angelegt wird, obwohl der PMOS 59 durch die Ausgabe der ersten Differentialverstärkerschaltung 11 derart gesteuert wird, daß er im Aus-Zustand ist.
Die zweite Pegelverschiebungsschaltung 14 gibt eine Spannung eines Pegels nahe dem GND-Pegel vom Knoten N4 aus, wenn eine Spannung eines Pegels nahe dem VDD-Pegel an den Gateanschluß des NMOS 62 angelegt wird, und sie gibt eine Spannung eines Pegels nahe dem VDD-Pegel vom Knoten N4 aus, wenn eine Spannung eines Pegels nahe dem GND-Pegel an den Gateanschluß des NMOS 62 angelegt wird. Jedoch ist die Stromquelle 12 zwischen dem Knoten N4 und GND vorgesehen, so daß es keinen Fall gibt, daß eine Spannung des VDD-Pegels, d. h. eine Spannung zum Steuern des PMOS 63, damit er in einem Aus-Zustand ist, an den Knoten N4 angelegt wird.
Somit gibt es in der Operationsverstärkerschaltung 10 keinen Fall, daß die zwei MOS in der Ausgabeschaltung 15 derart gesteuert werden, daß sie miteinander in den Aus-Zustand gelangen. Daher können gemäß der Operationsverstärkerschaltung 10 Signale ohne den Effekt der Übergangsverzerrung genau verstärkt werden.
Weiterhin wird dann, wenn eine der Differentialverstärkerschaltungen als Ergebnis eines Betriebs mit niedriger Versorgungsspannung (oder als Ergebnis einer Verarbeitungsschwankung) nicht arbeitet, eine konstante Spannung an einen Gateanschluß eines MOS entsprechend einer nicht arbeitenden Differentialverstärkerschaltung angelegt. Daher arbeitet die Operationsverstärkerschaltung 10 in diesem Fall normal.
Weiterhin ist kein Widerstand RX vorgesehen, so daß die Operationsverstärkerschaltung 10 kompakt hergestellt werden kann.

Zweites Ausführungsbeispiel

Fig. 2 zeigt eine Struktur einer Operationsverstärkerschaltung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Hierin nachfolgend wird die Erklärung der Struktur und des Betriebs der Operationsverstärkerschaltung 20 unter Bezugnahme auf Fig. 2 angegeben.
Wie es in Fig. 2 gezeigt ist, ist die Operationsverstärkerschaltung 20 mit einer ersten Differentialverstärkerschaltung 21, einer zweiten Differentialverstärkerschaltung 22, einer Pegelverschiebungsschaltung 23, einer Ausgabeschaltung 24 und einer Stromquelle 15 versehen.
Die erste Differentialverstärkerschaltung 21 hat dieselbe Struktur wie die erste Diiferentialverstärkerschaltung 11 beim ersten Ausführungsbeispiel.
Die zweite Differentialverstärkerschaltung 22 hat auch dieselbe Struktur wie die erste Differentialverstärkerschaltung 11 beim ersten Ausführungsbeispiel. Jedoch wird einem Gateanschluß des NMOS 54' in der zweiten Differentialverstärkerschaltung 22, der ein Transistor entsprechend NMOS 54 in der ersten Differentialverstärkerschaltung 21 des ersten Ausführungsbeispiels ist, ein Signal nicht von IN2 zugeführt, sondern von IN1. Weiterhin wird einem Gateanschluß des NMOS 53' in der zweiten Differentialverstärkerschaltung 22, der ein Transistor entsprechend NMOS 53 in der ersten Differentialverstärkerschaltung 21 ist, ein Signal nicht von IN1 zugeführt, sondern von IN2.
Das bedeutet, daß die zweite Differentialverstärkerschaltung 22 eine Spannung eines Pegels nahe dem GND-Pegel ausgibt, die am Knoten N6 erzeugt wird, wenn eine Spannung mit einem Pegel nahe dem VDD-Pegel am Knoten N5 in der ersten Differentialverstärkerschaltung 21 erzeugt wird. Die zweite Differentialverstärkerschaltung 22 gibt eine Spannung mit einem Pegel nahe dem VDD-Pegel aus, die am Knoten N6 erzeugt wird, wenn eine Spannung mit einem Pegel nahe dem GND-Pegel am Knoten N5 in der ersten Differentialverstärkerschaltung 21 erzeugt wird.
Der Knoten N5 der ersten Differentialverstärkerschaltung 21 ist mit einem Gateanschluß des PMOS 59 in der Pegelverschiebungsschaltung 23 verbunden, die dieselbe Struktur wie die erste Pegelverschiebungsschaltung 13 des ersten Ausführungsbeispiels hat. Eine Verbindungsstelle (ein Knoten N7) zwischen Drainanschlüssen des PMOS 59 und des NMOS 60 in der Pegelverschiebungsschaltung 23 ist mit einem Gateanschluß des NMOS 64 in der Ausgabeschaltung 24 verbunden. Dann ist die Stromquelle 15 zwischen dem Knoten N7, der mit dem Gateanschluß des NMOS 64 verbunden ist, und VDD vorgesehen.
Der Knoten N6 der zweiten Differentialverstärkerschaltung 22 ist mit dem Gateanschluß des PMOS 63 in der Ausgabeschaltung 24 verbunden.
Wie es oben beschrieben ist, wird bei der zweiten Operationsverstärkerschaltung 20 der PMOS 63, der ein MOS in der Ausgabeschaltung 24 ist, direkt durch die Ausgabe der zweiten Differentialverstärkerschaltung 22 gesteuert, und der NMOS 64, der der andere MOS ist, wird durch die Spannung am Knoten N7 gesteuert, nämlich durch die mit der Pegelverschiebungsschaltung 23 und der Stromquelle 15 umgewandelten Ausgabe der ersten Differentialverstärkerschaltung 21.
Das bedeutet, daß die Operationsverstärkerschaltung 20 derart strukturiert ist, daß sie einen Spannungsbereich, der an den Gateanschluß des NMOS 64 angelegt wird, durch einen Stromwert der Stromquelle 15 einstellt. Somit ist die Operationsverstärkerschaltung 20 auf eine derartige Weise einfach zu entwickeln, daß die zwei MOS derart gesteuert werden, daß sie nicht zusammen im Aus-Zustand sind, was gleich der Operationsverstärkerschaltung 10 ist.
Wenn die erste Differentialverstärkerschaltung als Ergebnis dessen nicht arbeitet, daß ihr eine niedrige Versorgungsspannung zugeführt wird (oder als Ergebnis einer Verarbeitungsschwankung), wird eine konstante Spannung an den Gateanschluß des NMOS 64 in der Ausgabeschaltung 24 angelegt. Daher arbeitet die Operationsverstärkerschaltung 20 auch in diesem Fall normal.
Zusätzlich ist die zweite Operationsverstärkerschaltung 20 mit einer ersten Phasenkompensationsschaltung 25, einer zweiten Phasenkompensationsschaltung 26, einem PMOS 61 und einem NMOS 71 versehen.
Die erste Phasenkompensationsschaltung 25 besteht aus einem Kondensator C1 und drei MOS (NMOS 68, 69, einem PMOS 70), die als Widerstandselemente funktionieren, und ist zwischen dem Knoten N6 der zweiten Differentialverstärkerschaltung 22 und dem Ausgabeanschluß OUT vorgesehen. Die zweite Phasenkompensationsschaltung 26 hat dieselbe Struktur wie die erste Phasenkompensationsschaltung 25 und ist zwischen dem Knoten N5 der ersten Differentialverstärkerschaltung 21 und dem Ausgabeanschluß OUT vorgesehen. Die Operationsverstärkerschaltung 20 kann eine Verstärkung ohne Oszillation durchführen, weil diese Phasenkompensationsschaltungen 25, 26 vorgesehen sind.
Der PMOS 61 und der NMOS 71 sind zum Stoppen des Betriebs der Operationsverstärkerschaltung 20 vorgesehen, wenn die Operationsverstärkerschaltung 20 nicht verwendet wird. Wie es in Fig. 2 gezeigt ist, sind ein Sourceanschluß und ein Drainanschluß des PMOS 61 jeweils mit VDD und dem Gateanschluß des PMOS 63 verbunden. Ein Sourceanschluß und ein Drainanschluß des NMOS 71 sind jeweils mit GND und dem Gateanschluß des NMOS 64 verbunden.
Signale PDN, PD werden jeweils den Gateanschlüssen des PMOS 61 und des NMOS 71 von nicht gezeigten äußeren Schaltungen zugeführt. Der PMOS 61 und der NMOS 71 werden durch diese Signale derart gesteuert, daß sie zusammen im Aus-Zustand sind, wenn die Operationsverstärkerschaltung 20 arbeitet. Wenn der Betrieb der Operationsverstärkerschaltung 20 gestoppt wird, werden der PMOS 61 und der NMOS 71 durch diese Signale derart gesteuert, daß sie zusammen im Ein- Zustand sind. Als Ergebnis gelangen der PMOS 63 und der NMOS 64 in der Ausgabeschaltung 24 zusammen in den Aus-Zustand und der Betrieb der Operationsverstärkerschaltung 20 wird gestoppt.
Wie es oben beschrieben ist, ist die Operationsverstärkerschaltung 20 mit einer Schaltung zum Stoppen des Betriebs der Ausgabeschaltung 24 versehen, so daß dann, wenn eine Vorrichtung, die für eine lange Zeit unnötig in Betrieb ist, wie beispielsweise eine Vorrichtung in bezug auf Kommunikationen, mit der Operationsverstärkerschaltung 20 strukturiert ist, eine Vorrichtung mit niedriger Verbrauchsleistung erhalten werden kann.
Aus dieser so beschriebenen Erfindung wird es offensichtlich, daß dieselbe auf verschiedene Weisen variiert werden kann. Solche Variationen sind nicht als Abweichung vom Schutzumfang der Erfindung anzusehen, der durch die beigefügten Ansprüche definiert ist.

Claims

1. Operationsverstärkerschaltung (10), die folgendes aufweist:

eine erste Differentialverstärkerschaltung (11), die einen ersten N-Kanal- MOS-Transistor (53) hat, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, und einen zweiten N-Kanal-MOS-Transistor (54), von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, und die eine Spannung gemäß einer Spannungsdifferenz zwischen dem ersten Eingangsanschluß und dem zweiten Eingangsanschluß ausgibt;

eine zweite Differentialverstärkerschaltung (12), die einen ersten P-Kanal- MOS-Transistor (55) hat, von welchem ein Gateanschluß mit dem ersten Eingangsanschluß verbunden ist, und einen zweiten P-Kanal-MOS-Transistor (56), von welchem ein Gateanschluß mit dem zweiten Eingangsanschluß verbunden ist, und die eine Spannung gemäß der Spannungsdifferenz zwischen dem ersten Eingangsanschluß und dem zweiten Eingangsanschluß ausgibt;

eine erste Pegelverschiebungsschaltung (13), die einen dritten P-Kanal- MOS-Transistor (59) hat, von welchem ein Gateanschluß mit der Spannung versorgt wird, die von der ersten Differentialverstärkerschaltung ausgegeben wird, und einen dritten N-Kanal-MOS-Transistor (60), und die eine Spannung ausgibt, die durch Verschieben eines Pegels der an den dritten P-Kanal- MOS-Transistor (59) angelegten Spannung erhalten wird;

eine zweite Pegelverschiebungsschaltung (14), die einen vierten N-Kanal- MOS-Transistor (62) hat, von welchem ein Gateanschluß mit der Spannung versorgt wird, die von der zweiten Differentialverstärkerschaltung ausgegeben wird, und einen vierten P-Kanal-MOS-Transistor (61), und die eine Spannung ausgibt, die durch Verschieben eines Pegels der an den vierten N-Kanal- MOS-Transistor (62) angelegten Spannung erhalten wird;

eine erste Stromquelle, die einen ersten Strom mit vorbestimmtem Pegel zum dritten N-Kanal-MOS-Transistor (60) in der ersten Pegelverschiebungsschaltung (13) zuführt, und wobei die erste Stromquelle zum dritten P-Kanal- MOS-Transistor (59) parallelgeschaltet ist;

eine zweite Stromquelle, die einen zweiten Strom mit vorbestimmtem Pegel zum vierten P-Kanal-MOS-Transistor (61) in der zweiten Pegelverschiebungsschaltung (14) zuführt, und wobei die zweite Stromquelle zum vierten N- Kanal-MOS-Transistor (62) parallelgeschaltet ist; und

eine Ausgangsschaltung (15), die einen fünften P-Kanal-MOS-Transistor (63) hat, von welchem ein Gateanschluß mit der Spannung versorgt wird, die von der zweiten Pegelverschiebungsschaltung (14) ausgegeben wird, und einen fünften N-Kanal-MOS-Transistor (64), von welchem ein Gateanschluß mit der Spannung versorgt wird, die von der ersten Pegelverschiebungsschaltung (13) ausgegeben wird, und die eine Spannung gemäß Zuständen des fünften P-Kanal-MOS-Transistors (63) und des fünften N-Kanal-MOS-Transistors (64) ausgibt.

2. Operationsverstärkerschaltung (20), die folgendes aufweist:

eine erste Differentialverstärkerschaltung (21), die einen ersten N-Kanal- MOS-Transistor (53) hat, von welchem ein Gateanschluß mit einem ersten Eingangsanschluß verbunden ist, und einen zweiten N-Kanal-MOS-Transistor (54), von welchem ein Gateanschluß mit einem zweiten Eingangsanschluß verbunden ist, und die eine Spannung, die eine selbe Phase wie eine Spannungsdifferenz zwischen dem ersten Eingangsanschluß und dem zweiten Eingangsanschluß hat, gemäß der Spannungsdifferenz ausgibt;

eine zweite Differentialverstärkerschaltung (22), die einen dritten N-Kanal- MOS-Transistor (54') hat, von welchem ein Gateanschluß mit dem ersten Eingangsanschluß verbunden ist, und einen vierten N-Kanal-MOS-Transistor (53'), von welchem ein Gateanschluß mit dem zweiten Eingangsanschluß verbunden ist, und die eine Spannung, die eine entgegengesetzte Phase zur Spannungsdifferenz zwischen dem ersten Eingangsanschluß und dem zweiten Eingangsanschluß hat, gemäß der Spannungsdifferenz ausgibt;

eine Pegelverschiebungsschaltung (23), die einen ersten P-Kanal-MOS- Transistor (59) hat, von welchem ein Gateanschluß mit der Spannung versorgt wird, die von der ersten Differentialverstärkerschaltung (21) ausgegeben wird, und einen fünften N-Kanal-MOS-Transistor (60), und die eine Spannung ausgibt, die durch Verschieben eines Pegels der an den ersten P-Kanal- MOS-Transistor (59) angelegten Spannung erhalten wird;

eine Stromquelle, die einen Strom mit vorbestimmtem Pegel zum fünften N-Kanal-MOS-Transistor (60) in der Pegelverschiebungsschaltung (23) zuführt, wobei die Stromquelle zum ersten P-Kanal-MOS-Transistor (59) parallelgeschaltet ist; und

eine Ausgangsschaltung (24), die einen zweiten P-Kanal-MOS-Transistor (63) hat, von welchem ein Gateanschluß mit der Spannung versorgt wird, die von der zweiten Differentialverstärkerschaltung (22) ausgegeben wird, und einen sechsten N-Kanal-MOS-Transistor (64), von welchem ein Gateanschluß mit der Spannung versorgt wird, die von der Pegelverschiebungsschaltung (23) ausgegeben wird, und die eine Spannung gemäß Zuständen des zweiten P-Kanal-MOS-Transistors (63) und des sechsten N-Kanal-MOS-Transistors (64) ausgibt.

3. Operationsverstärkerschaltung (10) nach Anspruch 1, die weiterhin folgendes aufweist:

eine Abschaltschaltung zum Steuern des fünften N-Kanal-MOS- Transistors (64) in der Ausgangsschaltung (15), um in einem Aus-Zustand zu sein, indem eine Spannung variiert wird, die an einen Gateanschluß des fünften N-Kanal-MOS-Transistors (64) angelegt ist, und zum Steuern des fünften P-Kanal-MOS-Transistors (63) in der Ausgangsschaltung (15), um in einem Aus-Zustand zu sein, indem eine Spannung variiert wird, die an einen Gateanschluß des fünften P-Kanal-MOS-Transistors (63) angelegt ist, wenn ein vorbestimmtes Steuersignal eingegeben wird.

4. Operationsverstärkerschaltung (20) nach Anspruch 2, die weiterhin folgendes aufweist:

eine Abschaltschaltung zum Steuern des sechsten N-Kanal-MOS- Transistors (64) in der Ausgangsschaltung (24), um in einem Auf-Zustand zu sein, indem eine Spannung variiert wird, die an einen Gateanschluß des sechsten N-Kanal-MOS-Transistors (64) angelegt ist, und zum Steuern des zweiten P-Kanal-MOS-Transistors (63) in der Ausgangsschaltung (24), um in einem Aus-Zustand zu sein, indem eine Spannung variiert wird, die an einen Gateanschluß des zweiten P-Kanal-MOS-Transistors (63) angelegt ist, wenn ein vorbestimmtes Steuersignal eingegeben wird.