DE69636329T2 - Mehrschichtige gedruckte leiterplatte - Google Patents

Mehrschichtige gedruckte leiterplatte Download PDF

Info

Publication number
DE69636329T2
DE69636329T2 DE69636329T DE69636329T DE69636329T2 DE 69636329 T2 DE69636329 T2 DE 69636329T2 DE 69636329 T DE69636329 T DE 69636329T DE 69636329 T DE69636329 T DE 69636329T DE 69636329 T2 DE69636329 T2 DE 69636329T2
Authority
DE
Germany
Prior art keywords
layer
conductor
current layer
multilayer printed
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69636329T
Other languages
English (en)
Other versions
DE69636329D1 (de
Inventor
Ibiden Co. Motoo ASAI
Ibiden Co. Akihito NAKAMURA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Application granted granted Critical
Publication of DE69636329D1 publication Critical patent/DE69636329D1/de
Publication of DE69636329T2 publication Critical patent/DE69636329T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Description

  • TECHNISCHES GEBIET
  • Diese Erfindung betrifft eine mehrschichtige gedruckte Leiterplatte, und spezieller schlägt sie eine mehrschichtige Leiterplatte vor, die dadurch gekennzeichnet ist, dass sie das Leitermuster einer Stromschicht aufweist, das so angeordnet ist, dass in eine Signalschicht Strom eingespeist wird.
  • STAND DER TECHNIK
  • In einer mehrschichtigen Leiterplatte, die durch Laminieren von isolierenden Zwischenschichten und Leiterschichten gebildet wird, sind die Leiterschichten entsprechend dem Verwendungszweck in eine Stromschicht, eine Signalschicht und eine Abschirmlage geteilt und werden einzeln zur Funktion gebracht. Es ist üblich, dass die Stromschicht zwischen ihnen ein flaches Leitermuster ist, das eine große Oberfläche aufweist.
  • Andererseits wird die mehrschichtige Leiterplatte durch einen zusätzlichen Prozess hergestellt, indem auf einem Substrat abwechselnd eine isolierende Harzschicht und eine Leiterschicht aufgebaut werden und anschließend die Leiterschichten durch ein in der isolierenden Schicht ausgebildetes Verbindungskontaktloch miteinander verbunden werden. Beim Herstellungsprozess einer solchen mehrschichtigen Leiterplatte besteht daher die Tendenz, dass ein Lösungsmittel in der an der unteren Seite der Leiterschicht angeordneten isolierenden Zwischenschicht festgehalten werden kann.
  • Wird zum Beispiel auf der isolierenden Zwischenschicht eine luftdurchlässige Harzschicht wie eine Schutzschicht ausgebildet, verdunstet dieses restliche Lösungsmittel und wird durch eine Wärmebehandlung wie die bei einem Galvanisierschritt oder dergleichen durchgeführte Trocknungsbehandlung entfernt, so dass ein solches Lösungsmittel insbesondere kein Problem verursacht.
  • Wenn jedoch eine undurchlässige Metallschicht wie zum Beispiel eine Leiterschicht auf der isolierenden Zwischenschicht ausgebildet wird, ist es sehr schwierig, das oben erwähnte restliche Lösungsmittel durch Verdunstung zu entfernen. Besonders, wenn die ein flaches Muster aufweisende Stromschicht als ein Leitermuster zwischen den Leiterschichten auf der isolierenden Harzschicht durch einen zusätzlichen Prozess gebildet wird, hält sich das restliche Lösungsmittel zwischen der Stromschicht und der isolierenden Harzschicht als Dampf, und es gibt leicht ein Problem, welches das so genannte „Anschwellen der Leiterschicht" genannt wird.
  • Des Weiteren verschlechtert ein solches „Anschwellen der Leiterschicht" die Hafteigenschaft zwischen der isolierenden Harzschicht und dem Leiter und verursacht damit, dass die interlaminare Isoliereigenschaft schlechter wird.
  • Deshalb ist eine Aufgabe der Erfindung die Bereitstellung einer mehrschichtigen Leiterplatte, mit der die oben erwähnten Probleme, die sich aus dem restlichen Lösungsmittel ergeben, gelöst werden können, und schlägt insbesondere das Leitermuster einer Stromschicht vor, das in der Lage ist, das Anschwellen der Leiterschicht zu verhindern und effektiv wirksam ist, um die Hafteigenschaft zwischen der isolierenden Harzschicht und dem Leiter zu verbessern.
  • ABRISS DER ERFINDUNG
  • Die Erfinder haben verschiedene Untersuchungen vorgenommen, um die oben erwähnte Aufgabe zu erfüllen, in deren Folge die Erfindung, die den folgenden Inhalt darstellt, ausgeführt worden ist. Das heißt, der Erfindung liegt eine mehrschichtige Leiterplatte zu Grunde, die dadurch gebildet wird, dass isolierende Harzschichten und Leiterschichten auf einem Substrat laminiert worden, die dadurch gekennzeichnet ist, dass zwischen den zumindest mit Signalschicht und Stromschicht ausgebildeten Leiterschichten ein Leitermuster der Stromschicht eine gitterartige Form aufweist.
  • Es ist erwünscht, dass in der oben erwähnten mehrschichtigen Leiterplatte die Stromschicht ein solches Leitermuster aufweist, dass eine Leiterbreite des gitterartigen Leiters 100 μm bis 5 mm beträgt, und ein Abstand zwischen dem Leiter 100 μm bis 10 mm beträgt.
  • Es ist auch wünschenswert, dass bei dem Leitermuster der Stromschicht in der mehrschichtigen Leiterplatte jedes Eckenteil in einem Kreuzabschnitt des gitterförmigen Leiters gekrümmt ist.
  • Außerdem ist es wünschenswert, dass die isolierende Harzschicht, die die mehrschichtige Leiterplatte gemäß der Erfindung darstellt, durch Dispergieren wärmebeständiger Harzpartikel, die in einer Säure oder einer oxidierenden Substanz löslich sind, zu einem wärmebeständigen Harz (oder einem lichtempfindlichen Harz) gebildet wird, das in einer Säure oder einer oxidierenden Substanz kaum löslich ist, weil die Oberfläche einer solchen isolierenden Harzsubstanz durch Entfernen der wärmebeständigen Harzpartikel mit der Säure oder der isolierenden Substanz aufgeraut wird. Andererseits ist die galvanisierte Schutzschicht, wenn die gitterförmige Stromschicht ausgebildet wird, eine isolierte Form, die von den Leitern umgeben ist und dazu neigt, sich abzuschälen, wie sie ist. An diesem Punkt schält sich die galvanisierte Schutzschicht kaum ab, wenn sie auf der oben erwähnten aufgerauten Fläche ausgebildet ist, auch wenn sie sich in isolierter Form befindet, so dass die Zuverlässigkeit gewährleistet wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Ansicht, die Schritte des Bildens einer Stromschicht in der mehrschichtigen Leiterplatte gemäß der Erfindung darstellt;
  • 2 ist eine schematische Ansicht, die Schritte des Bildens einer Stromschicht in der herkömmlichen mehrschichtigen Leiterplatte darstellt;
  • In diesem Fall ist Ziffer 1 ein Substrat, Ziffer 2 eine interlaminare Isolierschicht, Ziffer 3 eine permanente Schutzschicht (galvanisierte Schutzschicht) und Ziffer 4 eine Stromschicht.
  • BESTE AUSFÜHRUNGSART DER ERFINDUNG
  • Die erfindungsgemäße mehrschichtige Leiterplatte liegt in einem Punkt, bei dem das Muster des Leiters, das als eine Stromschicht zwischen den Leiterschichten ausgebildet ist, keine volle Form (flache Form) jedoch eine gitterartige Form ist. So wird das in der Harzschicht unterhalb der Stromschicht fest gehaltene Lösungsmittel auf natürlichem Wege aus einem Harzabschnitt entfernt, der ein Teil ist, der keinen Leiter der Stromschicht (zwischen den gitterförmigen Mustern) bildet, so dass es nicht unter der Stromschicht, wie sie ist, fest gehalten wird. Die Folge davon ist, dass in der Stromschicht, die die oben erwähnte Struktur aufweist, kein Anschwellen verursacht wird und die Klebeeigenschaft der Stromschicht an der auf der Unterseite befindlichen isolierenden Harzschicht verbessert wird.
  • Außerdem ist es notwendig, dass in der normalen Stromschicht, die aus einem Vollleiter hergestellt ist (flaches Muster), wenn die isolierende Harzschicht auf dem Leiter ausgebildet wird, zumindest die Oberfläche des Leiters einer aufrauenden Behandlung unterzogen wird, um die Hafteigenschaft zwischen dem Leiter und der isolierenden Harzschicht zu gewährleisten. In diesem Zusammenhang ist die Harzschicht in der mit dem gitterförmigen Leitermuster gemäß der Erfindung versehenen Stromschicht auf einem Abschnitt der Stromschicht vorhanden, der keinen Leiter bildet (zwischen den gitterförmigen Leitemustern), so dass es nicht notwendig ist, zumindest die Oberfläche dieses Abschnitts der aufrauenden Behandlung auszusetzen, und sie folglich mit einer oberen Seite der isolierenden Harzschicht durch das Harz verbunden wird. Die Verbindung zwischen Harz und Harz (gleiche Art) ist für die Verbindung zwischen Harz und Metall (unterschiedliche Art) hinsichtlich der Hafteigenschaft ausgezeichnet. Des Weiteren besitzt die Stromschicht eine Struktur, bei der sich der Harzabschnitt und der gitterförmige Leiterabschnitt ungleichmäßig wiederholen, und die mit der oberen Seite der isolierenden Harzschicht in einem ungleichen angepassten Zustand verbunden ist, so dass die Verbundfestigkeit sehr hoch wird. Folglich wird die Hafteigenschaft zwischen der Stromschicht und der oberen Seite der isolierenden Harzschicht in der erfindungsgemäßen mehrschichtigen Leiterplatte erheblich verbessert.
  • In einer solchen erfindungsgemäßen mehrschichtigen Leiterplatte ist es wünschenswert, dass das Leitermuster der Stromschicht eine Leiterbreite der gitterförmigen Leiter von 100 μm bis 5 mm und einen Abstand zwischen den Leitern von 100 μm bis 10 mm aufweist, weil, wenn sie geringer als 100 μm sind, die Musterbildung vom Standpunkt der Produktionseinschränkung sehr schwierig ist. Andererseits wird bei einer Überschreitung der Leiterbreite von 5 mm das restliche Lösungsmittel in der Harzschicht unterhalb des Leiters kaum entfernt und der als Stromschicht dienende Bereich des Leiters erheblich verringert, wenn der Leiterabstand 10 mm überschreitet, so dass die elektrischen Eigenschaften der Stromschicht verschlechtert werden.
  • Es ist auch wünschenswert, dass in dem Leitermuster der Stromschicht jeder Eckenteil in einem Kreuzabschnitt des gitterförmigen Leiters gekrümmt ist. Das heißt, es ist wünschenswert, dass jeder verbindende Kreuzabschnitt einer Abrundbearbeitung unterzogen wird, die ihn zu einem Kreis oder einem Ellipsoid abkürzt. Weil durch eine solche Abrundbearbeitung Spannungskonzentration (besonders im Wärmekreislauf erzeugt) in der Harzschicht verhindert wird, die in dem Abschnitt besteht, der keinen Leiter der Stromschicht (zwischen den gitterförmigen Leitermustern) oder der galvanisierten Schutzschicht (permanente Schutzschicht) bildet, kann das Auftreten von Rissen in der Schutzschicht verhindert werden.
  • Das Leitermuster der die mehrschichtige Leiterplatte gemäß der Erfindung bildenden Stromschicht wird nachstehend mit Bezug auf Beispiele konkret beschrieben.
  • (Beispiel 1)
  • In diesem Beispiel wird die Stromschicht, die die mehrschichtige Leiterplatte bildet, wie folgt ausgebildet.
  • Zuerst wird auf einem Substrat 1 eine aus einem wärmebeständigen Harz (PES) bestehende interlaminare Isolierschicht 2 ausgebildet und die Oberfläche der interlaminaren Isolierschicht 2 gemäß JIS-B0601 (siehe 1[1]) mit einer Lösung von Permanganat auf eine Rauhigkeit von Rz = 6 μm aufgeraut. Außerdem besitzt die interlaminare Isolierschicht 2 nach dem Aufrauen eine Dicke von 35 μm.
  • Dann wird eine gewünschte permanente Schutzschicht 3 (besteht aus Epoxidharz), die dem Leitermuster der Stromschicht entspricht, auf der Oberfläche der interlaminaren Isolierschicht (siehe 1[2]) mit einem Musterdruck versehen und einer stromlosen Plattierung mit Kupfer unterzogen, um eine Stromschicht 4 mit einem gitterförmigen Leitermuster (siehe 1[3]) zu versehen. Die Gitterstruktur der Stromschicht 4 ist in beiden Richtungen der X-Achse und Y-Achse (das Verhältnis) Leiterbreite/Schutzschichtbreite = 250 μm 250 μm.
  • (Beispiel 2)
  • In diesem Beispiel wird die Stromschicht, die die mehrschichtige Leiterplatte darstellt, wie folgt ausgebildet.
  • Zuerst wird auf einem Substrat 1 eine interlaminare Isolierschicht 2 ausgebildet, die aus einem wärmebeständigen Harz (PES-Epoxidharz) besteht, und die Oberfläche der interlaminaren Isolierschicht 2 wird nach JIS-B0601 mit einer Lösung von Permanganat auf eine Rauhigkeit von Rz = 6 μm aufgeraut (siehe 1[1]). Ferner besitzt die interlaminare Isolierschicht 2 nach dem Aufrauen eine Dicke von 35 μm.
  • Anschließend wird die Struktur einer gewünschten permanenten Schutzschicht 3 (die aus Epoxidharz hergestellt ist), die dem Leitermuster der Stromschicht entspricht, auf die Oberfläche der interlaminaren Isolierschicht kopiert (siehe 1[2]) und stromloser Plattierung mit Kupfer unterzogen, um eine Stromschicht 4 zu bilden, die ein gitterförmiges Leitermuster (siehe 1[3]) aufweist. Die gitterförmige Struktur der Stromschicht 4 ist (ein Verhältnis) Leiterbreite/Schutzschichtbreite von 5 mm/10 mm in Richtung der X-Achse und Leiterbreite/Schutzschichtbreite = 250 μm/250 μm in Richtung der Y-Achse.
  • (Beispiel 3)
  • In diesem Beispiel wird die Stromschicht, die die mehrschichtige Leiterplatte darstellt, wie folgt ausgebildet.
  • Zuerst wird eine interlaminare Isolierschicht 2, die aus einem wärmebeständigen Harz (PES-Epoxidharz) hergestellt ist, auf einem Substrat 1 ausgebildet und die Oberfläche der interlaminaren Isolierschicht 2 nach JIS-B0601 mit einer Lösung von Permanganat auf eine Rauhigkeit von Rz = 6 μm gebracht (siehe 1[1]). Ferner weist die interlaminare Isolierschicht 2 nach dem Aufrauen eine Dicke von 35 μm auf.
  • Anschließend wird die Struktur einer gewünschten permanenten Schutzschicht 3 (die aus Epoxidharz hergestellt ist), die dem Leitermuster der Stromschicht entspricht, auf die Oberfläche der interlaminaren Isolierschicht kopiert (siehe 1[2]) und dem stromlosen Plattieren mit Kupfer unterzogen, um eine Stromschicht 4 mit einem gitterförmigen Leitermuster zu bilden (siehe 1[3]). Die Gitterstruktur der Stromschicht 4 ist (das Verhältnis) Leiterbreite/Schutzschichtbreite = 250 μm/250 μm in beiden Richtungen der X-Achse und der Y-Achse. In diesem Fall wird jede der vier Ecken in jeder von dem Leitermuster umgebenen Gitterfläche einer Abrundbearbeitung unterzogen.
  • (Vergleichsbeispiel 1)
  • In diesem Vergleichsbeispiel wird die Stromschicht, die die mehrschichtige Leiterplatte darstellt, wie folgt ausgebildet.
  • Zuerst wird eine interlaminare Isolierschicht 2, die aus einem wärmebeständigen Harz (PES-Epoxidharz) hergestellt ist, auf einem Substrat 1 ausgebildet, und die Oberfläche der interlaminaren Isolierschicht 2 wird nach JIS-B0601 mit einer Lösung von Permanganat auf eine Rauhigkeit von Rz = 6 μm aufgeraut (siehe 2[1]). Außerdem besitzt die interlaminare Isolierschicht 2 nach dem Aufrauen eine Dicke von 35 μm.
  • Anschließend wird die Struktur der gewünschten permanenten Schutzschicht 3 (hergestellt aus Epoxidharz), die dem Leitermuster der Stromschicht entspricht, auf die Oberfläche der interlaminaren Schicht (siehe 2[2]) kopiert und dem stromlosen Plattieren mit Kupfer unterzogen, um eine Stromschicht 4 mit einem flachen Muster zu bilden (siehe 2[3]). Dieses flache Muster ist ein Leitermuster der Leiterschicht 4 in der normalen mehrschichtigen Leiterplatte, dessen Größe 20 mm2 beträgt.
  • (Vergleichsbeispiel 2)
  • In diesem Vergleichsbeispiel wird die Stromschicht, die die mehrschichtige Leiterplatte darstellt, wie folgt ausgebildet.
  • Zuerst wird auf einem Substrat 1 eine interlaminare Isolierschicht 2, die aus einem wärmebeständigen Harz (PES-Epoxidharz) hergestellt ist, ausgebildet und die Oberfläche der interlaminaren Isolierschicht 2 nach JIS-B0601 mit einer Lösung von Permanganat auf eine Rauhigkeit von Rz = 6 μm aufgeraut (siehe 2[1]). Zudem besitzt die interlaminare Isolierschicht 2 nach dem Aufrauen eine Dicke von 35 μm.
  • Anschließend wird die Struktur einer gewünschten permanenten Schutzschicht 3 (die aus Epoxidharz hergestellt ist), die dem Leitermuster der Stromschicht entspricht, auf die Oberfläche der interlaminaren Isolierschicht kopiert (siehe 2[2]) und dem stromlosen Plattieren mit Kupfer unterzogen, um eine Stromschicht 4 mit einem gitterförmigen Leitermuster zu bilden (siehe 2[3]). Die Gitterstruktur der Stromschicht 4 ist eine Leiterbreite/Schutzschichtbreite von 50 μm/50 μm in beiden Richtungen der X-Achse und der Y-Achse.
  • (Vergleichsbeispiel 3)
  • In diesem Vergleichsbeispiel wird die Stromschicht, die die mehrschichtige Leiterplatte darstellt, wie folgt ausgebildet.
  • Zuerst wird auf einem Substrat 1 eine interlaminare Isolierschicht 2 ausgebildet, die aus einem wärmebeständigen Harz (aus PES-Epoxidharz) hergestellt ist, und die Oberfläche der interlaminaren Isolierschicht nach JIS-B0601 auf eine Rauhigkeit von Rz = 6 μm aufgeraut (siehe 2[1]). Ferner besitzt die interlaminare Isolierschicht 2 nach dem Aufrauen eine Dicke von 35 μm.
  • Anschließend wird die Struktur einer dem Leitermuster der Stromschicht entsprechenden gewünschten permanenten Schutzschicht 3 (die aus Epoxidharz hergestellt ist) auf die Oberfläche der interlaminaren Isolierschicht kopiert (siehe 2[2]) und dem strom losen Plattieren mit Kupfer unterzogen, um eine Stromschicht 4 mit einem gitterförmigen Leitermuster zu bilden (siehe 2[3]). Die Gitterstruktur der Stromschicht 4 ist Leiterbreite/Schutzschichtbreite von 10 μm/300 μm in beiden Richtungen der X-Achse und Y-Achse.
  • Hinsichtlich der so ausgebildeten Stromschichten wurden Tests zur Zuverlässigkeit wie Beobachtung der äußeren Erscheinung, TCT-Test (Tests zu Widerstandsfähigkeit gegen Kälte-Wärme-Schock), Tests zur Haftfestigkeit und dergleichen durchgeführt. Die Ergebnisse sind in Tabelle 1 dargestellt. (Tabelle 1)
    Figure 00090001
    • *1 Anschwellen nach Plattieren vorhanden oder nicht vorhanden: es wird eine visuelle Prüfung durchgeführt.
    • *2 TCT-Test: zeigt eine Zeit an, in der Risse in der Schutzschicht durch einen Kälte-Wärme-Zyklus von –65°C ↔ 125°C erzeugt werden.
    • *3 Test auf Haftfestigkeit: Nachdem das Substrat 1 Stunde lang in siedendem Wasser eingetaucht ist, wird es 30 Minuten lang in ein Lötbad bei 180°C eingetaucht, während das vorhandene oder nicht vorhandene Anschwellen bewertet wird, das zwischen der Leiterschicht und der Isolierschicht erzeugt wird.
    O
    kein Anschwellen
    x
    vorhandenes Anschwellen
  • Wie aus den Ergebnissen dieser Tabelle ersichtlich ist, erzeugt die Stromschicht mit dem erfindungsgemäßen gitterförmigen Leitermuster kein „Anschwellen" bei der Hochtemperatur-Behandlung des nachfolgenden Schrittes (z. B. Trocknen in dem Schritt der Plattierbehandlung), weil das restliche Lösungsmittel in der Harzschicht unterhalb des Leiters leicht austritt. Außerdem wird bei dem TCT-Test kein Riss in der Schutzschicht erzeugt, wenn jede Ecke der Kreuzabschnitte in dem gitterförmigen Leitermuster der Leiterschicht gekrümmt ist, und die Beständigkeit gegen einen Kälte-Hitze-Schock ist verbessert.
  • Im Gegensatz dazu wird das „Anschwellen" bei einer Hochtemperatur-Behandlung des nachfolgenden Schrittes in der Stromschicht mit dem flachen Muster beobachtet, wie es im Vergleichsbeispiel 1 dargestellt ist, weil das restliche Lösungsmittel in der Harzschicht unterhalb des Leiters nicht vollständig austritt.
  • In der Stromschicht mit einer Gitterstruktur, bei der sowohl die Leiterbreite als auch die Breite der Schutzschicht ähnlich sind wie es im Vergleichsbeispiel 2 dargestellt ist, wird der entwickelte Rest der Schutzschicht in dem Abschnitt, der das Leitermuster bildet, leicht verursacht, weil das Schutzschichtmuster fein ist, wobei die Hafteigenschaft an der interlaminaren Isolierschicht unter dem Leiter schlecht ist. Außerdem ist es erforderlich, dass die im Vergleichsbeispiel 2 dargestellte Stromschicht mit einem Steg versehen werden muss, der eine Breite aufweist, die größer als ihr Gitterabstand (Leiterbreite) auf seinem Abschnitt zur Verbindung von der oberen Schicht oder Verbindung zur unteren Schicht ist, so dass die Ausführung kompliziert wird.
  • In der Stromschicht, die eine solche Gitterstruktur aufweist, wo die Leiterbreite breiter ist als der bevorzugte Bereich nach der Erfindung, wie im Vergleichsbeispiel 3 dargestellt, tritt außerdem das restliche Lösungsmittel in der Harzschicht unterhalb des Leiters nicht vollständig aus, so dass das „Anschwellen" bei der Hochtemperaturbehandlung des nachfolgenden Schrittes beobachtet wird.
  • INDUSTRIELLE EIGNUNG
  • Wie oben erwähnt, besitzt das erfindungsgemäße Leitermuster, das als Stromschicht zwischen Leiterschichten ausgebildet ist, keine völlig flache Form, wird jedoch zu einer Leiterform gemacht, so dass das Anschwellen der Leiterschicht verhindert werden kann und daher die mehrschichtige Leiterplatte mit der Stromschicht zur Verfügung gestellt werden kann, die effektiv wirksam ist, um die Hafteigenschaft zwischen der isolierenden Harzschicht und dem Leiter zu verbessern.
  • Erfindungsgemäß wird jede Ecke der Kreuzabschnitte im gitterförmigen Leitermuster der Stromschicht des Weiteren zu der gekrümmten Form gemacht, wobei das Auftreten von Rissen aufgrund der Spannungskonzentration in der plattierten Schutzschicht (permanente Schutzschicht) zwischen den gitterförmigen Leitermustern verhindert werden kann.

Claims (3)

  1. Mehrschichtige Leiterplatte, die gebildet wird, indem isolierende Harzschichten und Leiterschichten auf einem Substrat laminiert werden, dadurch gekennzeichnet, dass von Leiterschichten, die wenigstens mit Signal-Schicht und Strom-Schicht ausgebildet sind, ein Leitermuster der Strom-Schicht gitterartige Form hat.
  2. Mehrschichtige Leiterplatte nach Anspruch 1, wobei die Stromschicht ein Leiter-Muster hat, bei dem eine Leiterbreite des gitterförmigen Leiters 100 μm–5 mm beträgt und Abstand zwischen den Leitern 100 μm–10 mm beträgt.
  3. Mehrschichtige Leiterplatte nach Anspruch 1, wobei die Strom-Schicht in der mehrschichtigen Leiterplatte ein Leitermuster hat, bei dem jeder Eckenteil in einem Kreuzabschnitt des gitterförmigen Leiters gekrümmt ist.
DE69636329T 1996-12-13 1996-12-13 Mehrschichtige gedruckte leiterplatte Expired - Lifetime DE69636329T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/003655 WO1998026639A1 (fr) 1995-06-16 1996-12-13 Circuit imprime multicouches

Publications (2)

Publication Number Publication Date
DE69636329D1 DE69636329D1 (de) 2006-08-17
DE69636329T2 true DE69636329T2 (de) 2006-11-02

Family

ID=14154223

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69636329T Expired - Lifetime DE69636329T2 (de) 1996-12-13 1996-12-13 Mehrschichtige gedruckte leiterplatte
DE69638090T Expired - Lifetime DE69638090D1 (de) 1996-12-13 1996-12-13 Mehrschichtige Leiterplatte
DE69637558T Expired - Lifetime DE69637558D1 (de) 1996-12-13 1996-12-13 Mehrlagen gedruckte Schaltungsplatte

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE69638090T Expired - Lifetime DE69638090D1 (de) 1996-12-13 1996-12-13 Mehrschichtige Leiterplatte
DE69637558T Expired - Lifetime DE69637558D1 (de) 1996-12-13 1996-12-13 Mehrlagen gedruckte Schaltungsplatte

Country Status (4)

Country Link
US (1) US6326556B1 (de)
EP (3) EP1701601B1 (de)
DE (3) DE69636329T2 (de)
WO (1) WO1998026639A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613413B1 (en) 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
EP2265101B1 (de) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
CN101232776B (zh) 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
US6683260B2 (en) * 2000-07-04 2004-01-27 Matsushita Electric Industrial Co., Ltd. Multilayer wiring board embedded with transmission line conductor
EP1369139A1 (de) 2002-06-03 2003-12-10 3M Innovative Properties Company Dosis-Anzeigegeräte und Sprüheinrichtungen bestehend aus Kanister und Anzeigegerät
JP4665531B2 (ja) * 2005-01-27 2011-04-06 日立電線株式会社 配線板の製造方法
JP4468191B2 (ja) * 2005-01-27 2010-05-26 株式会社日立製作所 金属構造体及びその製造方法
WO2010064467A1 (ja) * 2008-12-05 2010-06-10 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
JP5330546B2 (ja) 2009-01-21 2013-10-30 エルジー・ケム・リミテッド 発熱体およびその製造方法
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1502977A (en) * 1975-09-19 1978-03-08 Int Computers Ltd Multilayer printed circuit boards
JPS54113863A (en) 1978-02-24 1979-09-05 Univ Tokai Printed circuit board
JPS54149646U (de) * 1978-04-11 1979-10-18
JPS54149646A (en) 1978-05-16 1979-11-24 Ricoh Co Ltd Partially coloring zerography and apparatus therefor
JPS54150675A (en) 1978-05-19 1979-11-27 Hitachi Ltd Construction of transmission system for thick film board
US4575663A (en) 1984-09-07 1986-03-11 The Babcock & Wilcox Company Microprocessor based two speed motor control interface
JPS61106079U (de) * 1984-12-18 1986-07-05
US5061547A (en) * 1986-03-28 1991-10-29 Boris Plesinger Structure of conductive layers in multilayer substrates for minimizing blisters and delaminations
US4855537A (en) * 1987-09-25 1989-08-08 Kabushiki Kaisha Toshiba Wiring substrate having mesh-shaped earth line
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JPH0397973A (ja) 1989-09-05 1991-04-23 George Martin Textiles Ltd パイル織物の製造装置及びその製造方法
JPH0397973U (de) * 1990-01-29 1991-10-09
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JPH07202359A (ja) 1993-12-30 1995-08-04 Sony Corp 回路基板
JPH07321463A (ja) 1994-05-25 1995-12-08 Toshiba Corp 薄膜多層配線基板
JPH098465A (ja) 1995-06-16 1997-01-10 Ibiden Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
EP1696714A2 (de) 2006-08-30
EP1696714B1 (de) 2009-12-02
EP0949854B1 (de) 2006-07-05
EP1701601A2 (de) 2006-09-13
EP0949854A1 (de) 1999-10-13
EP1701601B1 (de) 2008-06-04
EP0949854A4 (de) 2005-05-25
WO1998026639A1 (fr) 1998-06-18
EP1696714A3 (de) 2007-04-18
DE69636329D1 (de) 2006-08-17
EP1701601A3 (de) 2007-03-28
US6326556B1 (en) 2001-12-04
DE69637558D1 (de) 2008-07-17
DE69638090D1 (de) 2010-01-14

Similar Documents

Publication Publication Date Title
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
EP0175045B1 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
EP0508946B1 (de) Metallfolie mit einer strukturierten Oberfläche
DE4215456C2 (de) Elektromagnetisches Abschirmnetzwerk
DE69636329T2 (de) Mehrschichtige gedruckte leiterplatte
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE3152603T (de) Mehrschicht-Leiterplatte
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE60034806T2 (de) Biegsame leiterplatte und methode zur herstellung einer biegsamen leiterplatte
DE2144137A1 (de) Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung
DE3700910A1 (de) Verfahren zum aufbau elektrischer schaltungen auf einer grundplatte
DE3502744C2 (de)
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
EP3508040B1 (de) Leiterplatte und verfahren zu deren herstellung
DE3013667A1 (de) Leiterplatte und verfahren zu deren herstellung
DE60128537T2 (de) Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE4340718A1 (de) Elektronikkomponente
EP1703781B1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
DE112007002269T5 (de) Elektronische Schaltplatte
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE102014217186A1 (de) Verfahren zum Herstellen eines Schaltungsträgers und Schaltungsträger für elektronische Bauelemente
DE1926590A1 (de) Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
DE102019205439A1 (de) Lötmittelschicht, Bauelement, Leiterplatte und Verfahren zum Herstellen einer Lötmittelschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition