DE69631963T2 - Verbindung mit niedrigem rc-wert - Google Patents

Verbindung mit niedrigem rc-wert Download PDF

Info

Publication number
DE69631963T2
DE69631963T2 DE69631963T DE69631963T DE69631963T2 DE 69631963 T2 DE69631963 T2 DE 69631963T2 DE 69631963 T DE69631963 T DE 69631963T DE 69631963 T DE69631963 T DE 69631963T DE 69631963 T2 DE69631963 T2 DE 69631963T2
Authority
DE
Germany
Prior art keywords
layer
metal
copper
low
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69631963T
Other languages
English (en)
Other versions
DE69631963D1 (de
Inventor
Lu You
W. Robin CHEUNG
S. Simon CHAN
J. Richard HUANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE69631963D1 publication Critical patent/DE69631963D1/de
Application granted granted Critical
Publication of DE69631963T2 publication Critical patent/DE69631963T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem Zwischenverbindungsmuster mit niedrigem RC-Wert, und ein Verfahren zum Herstellen der Halbleitervorrichtung. Die Erfindung ist insbesondere geeignet zur Anwendung in der Submikron-IC-Herstellung.
  • Technischer Hintergrund
  • Das steigende Verlangen nach hoher Dichte und Leistung, das mit der Halbleiterverdrahtung mit sehr hohem Integrationsgrad einhergeht, erfordert entsprechende Veränderungen in der Zwischenverbindungstechnologie, was als einer der anspruchsvollsten Aspekte in der Technologie extremer Integrationsgrade gilt. Ferner ist bei Hochleistungs-Mikroprozessor-Anwendungen eine hohe Schaltgeschwindigkeit der Halbleiterschaltung erforderlich. Die Geschwindigkeit der Halbleiterschaltung variiert umgekehrt zu dem Widerstandswert der Metallschicht und umgekehrt zu der Kapazität der dielektrischen Schicht, die das Zwischenverbindungsmuster bildet. Da die IC-Schaltungen immer komplexer werden und die Größe sowie der Abstand der Merkmale immer kleiner werden, wird die Geschwindigkeit der IC-Schaltung zunehmend abhängig von der Kapazität und dem Widerstand des Zwischenverbindungsmusters.
  • Frühere Anstrengungen zum Reduzieren der Geschwindigkeit von Halbleiterschaltungen konzentrierten sich auf das Reduzieren der dielektrischen Konstante des Materials, das herkömmlicherweise bei der Bildung dielektrischer Zwischenverbindungsschichten verwendet wurde. Siliciumdioxid, das dielektrische Material, welcher herkömmlicherweise bei der Bildung dielektrischer Zwischenverbindungsschichten verwendet wurde, hat eine dielektrische Konstante von ungefähr 4. Zu den früheren Bemühungen zählt auch die Entwicklung von Materialien, die eine niedrigere dielektrische Konstante als Siliciumdioxid aufweisen, wie z. B. Polymere, Teflon, Areogels und poröse Polymere mit niedriger dielektrischer Konstante.
  • Bei der Bildung von Zwischenverbindungsschichten wäre es vorteilhaft, derartige Polymere mit niedriger dielektrischen Konstanten in Kombination mit Metallen mit niedrigem Widerstandswert zu verwenden, wie z. B. Kupfer, Silber, Gold und Legierungen derselben. Von der Kombination eines Metalls mit niedrigem Widerstandswert und eines Polymers mit niedriger dielektrischen Konstanten wäre zu eine Reduzierung der Widerstandskapazitäts-(RC-)Zeitverzögerungen zu erwarten; vgl. beispielsweise Singer, "New Interconect Materials: Chasing the Promise of Faster Chips", Semiconductor International, November, 1994, pp. 52, 54 und 56; und Adema et al., "Passivation Schemes for Copper/Polymer Thin-Film Interconnections Used in Multichip Modules", IEEE Transaction on Components, Hybrids, and Manufacturing Technology, Vol. 16, No. 1, Februar 1993, pp. 53–58.
  • Die Ausbildung eines neuen zuverlässigen Zwischenverbindungsmusters, das Metall mit niedrigem Widerstandswert und ein Material mit niedriger dielektrischen Konstanten aufweist, ist jedoch in mehrerer Hinsicht problematisch. Beispielsweise bildet Aluminium, das Zwischenverbindungsmetall der ersten Wahl, inhärenterweise eine Passivierungsschicht, mit der Aluminium vor Korrosion geschützt wird. Metalle mit niedrigem Widerstandswert jedoch, wie z. B. Kupfer, bilden jedoch keine selbstpassivierende Schicht. Zudem diffundieren Kupfer-Ionen sehr schnell durch das Silicium hindurch, wobei eine Beschädigung der Halbleiterkomponenten verursachen. Ferner haften die meisten Polymere mit niedriger dielektrischer Konstante nicht adäquat an Metallen an. Somit würde jeder Versuch, ein Zwischenverbindungsmuster unter Verwendung eines Metalls mit niedrigem Widerstandswert, wie z. B. Kupfer, und eines Polymers mit niedriger dielektrischen Konstanten zu bilden, das separate Ausbilden einer Barriere-/Passivierungsschicht erfordern, um die Metallschicht vor Korrosion zu schützen, und um die Diffusion von Metall-Ionen zu verhindern. Zudem wäre eine separate Anhaftungsschicht erforderlich. Ein derartiges Zwi schenverbindungsmuster, hergestellt durch einen Damascene-Vorgang, ist schematisch in 1 gezeigt und umfasst eine dielektrische Schicht 10, bei der es sich um ein Polymer niedriger Dielektrizität handeln kann, und eine auf diesem ausgebildete Schicht 11 mit niedriger dielektrischer Konstante. Das gezeigte Zwischenverbindungsmuster weist ferner eine Metallschicht 12 mit niedrigem Widerstandswert auf, die z. B. Kupfer umfasst. Um ein Metall wie z. B. Kupfer verwenden zu können, ist zusätzlich zu der Haftschicht 14 eine Barriere-/Passivierungsschicht 13 erforderlich. Zu den geeigneten Barriere-/Passivierungsmaterialien zählen Titan, Titannitrid, Tantal, Tantalnitrid, Chrom, Siliciumnitrid. Die Bildung derartiger Barriere-/Passivierungsschichten und separater Adhäsionsschichten erfordert zusätzliche kostenaufwendige Apparaturen, Handhabungsschritte und Materialien, so dass der Durchsatz verschlechtert wird, die Kosten ansteigen und der Herstellungsvorgang weiter verkompliziert wird.
  • Es besteht Bedarf an einer vereinfachten, kostengünstigen Technik zur Bildung eines Zwischenverbindungsmusters, das ein Material mit niedriger dielektrischer Konstante und ein Metall – wie z. B. Kupfer – mit niedrigem Widerstandswert aufweist, ohne dass separate Barriere-/Passivierungsschichten ausgebildet zu werden brauchen.
  • In US-A-5,196,103 und in EP-A-0,618,617 sind Materialien verwendet worden, welche die Anhaftung zwischen Metall und dielektrischem Material fördern.
  • Offenbarung der Erfindung
  • Eine Aufgabe der Erfindung besteht in der Schaffung einer hochintegrierten Halbleitervorrichtung, die eine reduzierte RC-Verzögerung, eine hohe Betriebsgeschwindigkeit und ein verbessertes Signal-/Rausch-Verhältnis aufweist.
  • Eine weitere Aufgabe der Erfindung besteht in der Angabe eines Verfahrens zur Herstellung einer Halbleitervorrichtung, die eine reduzierte RC-Verzögerung, eine hohe Betriebsgeschwindigkeit und ein verbessertes Signal-/Rausch-Verhältnis aufweist.
  • Weitere Aufgaben und Vorteile sowie andere Merkmale der Erfindung werden zum Teil nachfolgend dargelegt und sind für Durchschnittsfachleute auf dem Gebiet zum Teil aus der folgenden Beschreibung ersichtlich oder aus der Praktizierung der Erfindung erkennbar. Die Aufgaben und Vorteile der Erfindung können in der Weise realisiert und erzielt werden, die insbesondere in den nachfolgenden Ansprüchen angeführt ist.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine Halbleitervorrichtung geschaffen, die eine dielektrische Schicht; eine Metallschicht; und eine Zwischenverbindungsschicht zwischen der Metallschicht und der dielektrischen Schicht aufweist; wobei die Metallschicht durch die Zwischenverbindungsschicht mit der dielektrischen Schicht verbunden ist; und die Zwischenverbindungsschicht das Reaktionsprodukt eines Haftförderers mit dem Metall aufweist; dadurch gekennzeichnet, dass der Haftförderer ein auf Silan basierendes organisches Mittel aus der Gruppe aufweist, die 3-Aminopropyltriethoxysilan und 3-Methacryloxypropyltrimethoxysilan umfasst.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Verbindungsmuster angegeben, mit dem Schritt des Verbindens einer Metallschicht mit einer dielektrischen Schicht durch eine Zwischenverbindungsschicht, wobei das Verbinden mittels eines Haftförderers durchgeführt wird, um die Zwischenverbindungsschicht zu bilden, dadurch gekennzeichnet, dass der Haftförderer ein auf Silan basierendes organisches Mittel aus der Gruppe aufweist, die 3-Aminopropyltriethoxysilan und 3-Methacryloxypropyltrimethoxysilan umfasst.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden Fachleuten auf diesem Gebiet aus der folgenden detaillierten Beschreibung ersichtlich, in der nur die bevorzugte Ausführungsform der Erfindung gezeigt und beschrieben wird, und zwar einfach durch Darstellung der besten Weise, die zur Ausführung der Erfindung avisiert ist. Wie noch erkennbar wird, ist die Erfindung auch in Form weiterer und unterschiedlicher Ausführungsformen realisierbar, und an den verschiedenen Merkmalen der Erfindung können Modifikationen unter verschiedenen offensichtlichen Aspekten vorgenommen werden, wobei diese sämtlich möglich sind, ohne von der Erfindung gemäß Definition in den beigefügten Ansprüchen abzuweichen. Somit sind die Zeichnungen und die Beschreibung lediglich zur Veranschaulichung und nicht als einschränkend zu interpretieren.
  • Kurzbeschreibung der Figuren
  • 1 zeigt einen schematischen Querschnitt eines Zwischenverbindungsmusters mit Barriere-/Passivierungsschichten.
  • 2 zeigt einen schematischen Querschnitt eines Zwischenverbindungsmusters gemäß der vorliegenden Erfindung.
  • Beschreibung der Erfindung
  • Mit der vorliegenden Erfindung werden bei herkömmlichen Halbleitervorrichtungen auftretende Probleme angesprochen und gelöst, die auf ein Zwischenverbindungsmuster mit hohem RC-Wert zurückgeführt werden, wie z. B. niedrige Betriebsgeschwindigkeiten und niedrige Signal-/Rausch-Verhältnisse, insbesondere in hochintegrierten Schaltungen mit Submikron-Technologie. Die vorliegende Erfindung schafft mittels einer effizienten, vereinfachten und kostengünstigen Herstellungstechnik eine verbesserte Halbleitervorrichtung, die ein Zwischenverbindungsmuster mit niedrigem RC-Wert und verbessertem Signal-/Rausch-Verhältnis aufweist.
  • Die Abhängigkeit der IC-Schaltungs-Geschwindigkeiten von der RC-Verzögerung eines Zwischenverbindungsmusters erfordert eine Reduzierung des Widerstands sowie der Kapazität eines Zwischenverbindungsmusters. Es ist somit wünschenswert, ein Zwischenverbindungsmuster zu bilden, bei dem ein Metall mit niedrigem Widerstandswert, wie z. B. Silber, Kupfer, Gold und Legierungen derselben, in Kombination mit Materialien niedriger Dielektrizitätskonstante verwendet wird, wie z. B. dielektrisch konstanten Polymeren. Besonders vorteilhaft erscheint die Bildung eines einen niedrigen RC-Wert aufweisenden Zwischenverbindungsmuster, das ein Metall mit niedrigem Widerstandswert wie z. B. Kupfer, und ein gering dielektrisches Polymer aufweist, mittels einer vereinfachten Technik ohne die Notwendigkeit zur Bildung separater Barriere-/Passivierungsschichten und separater Haftschichten, so dass eine Verschwendung von Ressourcen vermieden wird, die mit der Bereitstellung zusätzlicher Apparaturen und dem Durchführen zusätzlicher Herstellungsschritte einherginge.
  • Die vorliegende Erfindung schafft ein vereinfachte, kostengünstiges Verfahren zur Bildung eines einen niedrigen RC-Wert aufweisenden Zwischenverbindungsmuster, das ein Metall mit niedrigem Widerstandswert wie z. B. Kupfer, und ein gering dielektrisches Polymer aufweist, ohne dass separate Barriere-/Passivierungsschichten aufgebracht zu werden brauchen und ohne die separate Aufbringung von Haftschichten und ohne die damit einhergehenden Nachteile. Gemäß der vorliegenden Erfindung werden ein Metall mit niedrigem Widerstandswert, wie z. B. Kupfer, und ein Material mit niedriger dielektrischer Konstante, z. B. ein Polymer mit niedriger dielektrischer Konstante, mittels einer Zwischenverbindungsschicht miteinander verbondet. Vorzugsweise wird zur Bildung der Zwischenverbindungsschicht ein Haftförderer verwendet. Ein derartiger Haftförderer kann auf das Interface zwischen dem Kupfer und dem die niedrige dielektrische Konstante aufweisenden Polymer aufgebracht werden, z. B. durch Auftrag auf die Oberfläche der Kupferschicht und/oder die Oberfläche der dielektrischen Schicht. Gemäß einer weiteren Ausführungsform wird der Haftförderer mit dem die niedrige dielektrische Konstante aufweisenden Polymer gemischt.
  • Ohne sich auf irgendeine bestimmte Theorie festlegen zu wollen, wird angenommen, dass der Haftförderer eine chemische Reaktion mit der Oberfläche des einen niedrigen Widerstandswert aufweisenden Metalls eingeht, wobei Metall-Sauerstoff-Kohlenstoff-Verbindungen gebildet werden, so dass das Metall mittels einer Zwischenverbindungsschicht mit dem die niedrige dielektrische Konstante aufweisenden Polymer verbondet wird. Die resultierende Zwischenverbindungsschicht bewirkt eine Passivierung und wirksame Abdichtung der Metallschicht in der dielektrischen Schicht. Ferner dient die Zwischenverbindungsschicht als Diffusionsbarriere, die eine Diffusion des einen niedrigen Widerstandswert aufweisenden Metalls, wie z. B. Kupfer, durch die Halbleitervorrichtung hindurch verhindert.
  • Somit wird gemäß der vorliegenden Erfindung der Halbleitervorrichtungs-Herstellungsvorgang in kostengünstiger Weise signifikant vereinfacht, während die Zuverlässigkeit der Zwischenverbindungen gegenüber dem Stand der Technik verbessert werden. Die erforderlichen Werkzeuge sind relativ billig. Es ist ein besonderer Vorteil der vorliegenden Erfindung, dass die Metall-Leitungen unter Einsatz von Damascene- oder Nicht-Damascene-Techniken gebildet werden können, wie z. B. durch herkömmliche Rückätztechniken. Durch die Verwendung eines Haftförderers gemäß der vorliegenden Erfindung werden vorteilhafterweise die bei der Bildung separater Barriere-/Passivierungsschichten und separater Haftschichten auftretenden Nachteile vermieden.
  • Gemäß der vorliegenden Erfindung wird ein auf ein auf Silan basierender organischer Haftförderer verwendet, der aus der Gruppe gewählt ist, die 3-APS (3-Aminopropyltriethoxysilan) und MOPS (3-Methacryloxypropyltrimethoxysilan) umfasst.
  • Gemäß der vorliegenden Erfindung kann zum Bilden des einen niedrigen RC-Wert aufweisenden Zwischenverbindungsmusters ein Metall mit niedrigem Widerstandswert verwendet werden. Zu derartigen Metallen mit niedrigem Wi derstandswert zählen Kupfer, Legierungen auf Kupfer-Basis, Gold, Legierungen auf Gold-Basis, Silber, Legierungen auf Silber-Basis, bevorzugt jedoch Kupfer und Legierungen auf Kupfer-Basis. Bei dem gemäß der vorliegenden Erfindung verwendeten Material mit niedriger dielektrischer Konstante kann es sich um jedes beliebige Material mit niedriger dielektrischer Konstante handeln, wie z. B. Polymere mit niedriger dielektrischer Konstante. Zu den Beispielen derartiger handelsüblicher Polymere mit niedriger dielektrischer Konstanten zählen Dow Chemical DVS-BCB (das eine dielektrische Konstante von ungefähr 2,7 zeigt), die Polyimide von DuPont (die dielektrische Konstanten von ungefähr 3,0 zeigen) Teflon-Materialien (die eine dielektrische Konstante von ungefähr 1,8 bis ungefähr 2,1 zeigen), Allied Signal FLARE (das eine dielektrische Konstante von ungefähr 2,6 zeigt), Silsesquioxane (die eine dielektrische Konstante von ungefähr 3,0 zeigen), und Parylene von Union Carbide (das eine dielektrische Konstante von ungefähr 2,3 bis ungefähr 3,1 zeigen).
  • Ungeachtet der typischen schwachen Anhaftung von Polymeren an Metallen werden entsprechend der vorliegenden Erfindung unter Verwendung eines Haftförderers, vorzugsweise eines Haftförderers auf Silan-Basis, Polymere mit niedriger dielektrischer Konstante zuverlässig mit Metallen niedriger Leitfähigkeit wie z. B. Kupfer derart verbunden, dass Zwischenverbindungsmuster mit niedrigem RC-Wert gebildet werden. Die vorliegende Erfindung mit Vorteil geeignet für die Submikron-Technologie, einschließlich der Technologie mit einer Design-Regel von ungefähr 0,18 Mikron oder weniger. Die vorliegende Erfindung beinhaltet vorteilhafterweise weniger Verarbeitungsschritte bei niedrigem Kostenaufwand und ohne zusätzliche Apparaturen und ist mit Damascene- und Nicht-Damascene-Techniken kompatibel, bei denen handelsübliche Materialien verwendet werden.
  • Die vorliegende Erfindung ist in 2 gezeigt, in der ein Abschnitt eines Zwischenverbindungsmusters dargestellt ist, das in einem Damascene-Vorgang mit einer Polymerschicht 21 niedriger dielektrischer Konstante auf einer dielektrischen Schicht 20 hergestellt worden ist, die ebenfalls ein Polymer mit niedriger dielektrischer Konstante aufweisen kann. Der gezeigte Abschnitt ei nes Zwischenverbindungsmusters weist ein Polymer 21 mit niedriger dielektrischer Konstante auf, das über eine Zwischenverbindungsschicht 23 auf ein Metall 22 mit niedriger Leitfähigkeit, wie z. B. Kupfer, gebondet ist. Die Zwischenverbindungsschicht 23 wird unter Verwendung eines Haftförderers gebildet, vorzugsweise eines organischen Haftförderers auf Silan-Basis, der auf das Interface zwischen dem Metall 22 niedriger Leitfähigkeit und dem Polymer 21 mit niedriger dielektrischer Konstante aufgetragen werden kann, etwa durch Aufbringen auf eine oder beide Oberflächen der Teile. Alternativ kann das Haft-Polymer vor dem Auftragen mit dem Polymer 21 niedriger dielektrischer Konstante gemischt werden.
  • Beim Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung können herkömmliche photolithographische, Ätz- und Auftragtechniken verwendet werden. Bei der Ausführung der verschiedenen Ausführungsformen der vorliegenden Erfindung können zum Auftragen der leitenden Schichten und der Zwischenverbindungsleitungen herkömmliche Metallisierungstechniken angewandt werden, wie z. B. verschiedene Typen von chemischen Dampfauftrag- (CVD-) Vorgängen einschließlich eines chemischen Dampfauftrag mit Niedrigdruck (LPCVD) und eines plasmaverstärkten chemischen Dampfauftrags (PECVD). Die verschiedenen Schichten werden durch bekannte Ebnungstechniken geebnet, z. B. durch Ätz- und chemisch-mechanische Poliertechniken.
  • Die verschiedenen Ausführungsformen der vorliegenden Erfindung können Damascene-Techniken umfassen, z. B. Einzel- und Doppel-Damascene-Techniken. Bei Doppel-Damascene-Techniken werden Vias und Gräben gleichzeitig mit Metallen niedriger Leitfähigkeit gefüllt, wie z. B. Kupfer, Legierungen auf Kupfer-Basis, Gold, Legierungen auf Gold-Basis, Silber, Legierungen auf Silber-Basis, bevorzugt jedoch Kupfer und Legierungen auf Kupfer-Basis.
  • Gemäß der vorliegenden Erfindung werden Halbleitervorrichtungen mit Zwischenverbindungsmustern versehen, die einen niedrigen RC-Wert aufweisen, und somit zeigen die Halbleitervorrichtungen höhere Betriebsgeschwindigkeiten und ein verbessertes Signal-/Rausch-Verhältnis. Derartige verbesserte Halbleitervorrichtungen werden mittels einer effizienten, verbesserten Technik hergestellt, ohne dass die mit der Ausbildung separater Barriere-/Passivierungsschichten und separater Haftschichten einhergehenden Nachteile auftreten, und zwar unter Verwendung herkömmlicher Vorrichtungen und Materialien und in kostengünstiger Weise. Somit wird bei der vorliegenden Erfindung ein Zwischenverbindungsmuster mit niedrigem RC-Wert gebildet, das ein schwach widerstandsfähiges Metall, wie z. B. Kupfer, und ein schwach dielektrisches konstantes Polymer aufweist, indem zwischen dem schwach widerstandsfähigen Metall und einem schwach dielektrischen konstanten Polymer eine Zwischenverbindungsschicht gebildet wird, vorzugsweise unter Verwendung eines handelsüblichen Haftförderers, wie z. B. eines Förderers auf Silan-Basis, der mit der Oberfläche des schwach widerstandsfähigen Metalls reagiert, wobei eine Verbondung mit dem schwach dielektrischen konstanten Polymer erzeugt wird, so dass das schwach widerstandsfähige Metall mit dem schwach dielektrischen konstanten Polymer dichtend versiegelt wird. Die offenbarten Ausführungsformen und Konzepte der vorliegenden Erfindung finden zweckmäßige Anwendung bei jedem Typ von Halbleitervorrichtung, bei dem Zwischenverbindungsmuster ausgebildet werden.
  • In der vorliegenden Offenbarung der Erfindung sind nur einige wenige Beispiele ihrer Vielseitigkeit gezeigt und beschrieben. Es versteht sich, dass die Erfindung für die Verwendung in verschiedenen anderen Kombinationen und Umgebungen geeignet ist und an der Erfindung im Rahmen der angefügten Ansprüche Änderungen und Modifikationen vorgenommen werden können.

Claims (16)

  1. Halbleitervorrichtung mit einem Zwischenverbindungsmuster, mit: einer dielektrischen Schicht (21); einer Metallschicht (22); einer Zwischenverbindungsschicht (23) zwischen der Metallschicht und der dielektrischen Schicht; wobei die Metallschicht durch die Zwischenverbindungsschicht mit der dielektrischen Schicht verbunden ist; und die Zwischenverbindungsschicht (23) einen Haftförderer aufweist; dadurch gekennzeichnet, dass der Haftförderer ein auf Silan basierendes organisches Mittel aus der Gruppe aufweist, die 3-Aminopropyltriethoxysilan und 3-Methacryloxypropyltrimethoxysilan umfasst.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die dielektrische Schicht (21) den Haftförderer enthält.
  3. Halbleitervorrichtung nach Anspruch 1, bei der die Metallschicht (22) ein Metall mit niedrigem Widerstand aufweist, das aus der Gruppe gewählt ist, die Kupfer, auf Kupfer basierende Legierungen, Gold, auf Gold basierende Legierungen, sowie Silber und auf Silber basierende Legierungen umfasst, und die Metallschicht vorzugsweise Kupfer oder eine auf Kupfer basierende Legierung aufweist.
  4. Halbleitervorrichtung nach Anspruch 1, bei der die dielektrische Schicht (21) ein dielektrisches Material mit einer Dielektrizitätskonstante von weniger als ungefähr 3,5 und vorzugsweise weniger als ungefähr 3,0 aufweist.
  5. Halbleitervorrichtung nach Anspruch 1, bei der die dielektrische Schicht (21) ein Polymer mit niedriger Dielektrizitätskonstante aufweist.
  6. Halbleitervorrichtung nach Anspruch 5, bei der das Polymer mit niedriger Dielektrizitätskonstante aus der Gruppe gewählt ist, die Polyimide, Teflone, BCB, Parylene und Silsesquioxane umfasst.
  7. Halbleitervorrichtung nach Anspruch 1, bei der die Metallschicht (22) ein leitendes Muster aufweist.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Verbindungsmuster, mit dem Schritt des Verbindens einer Metallschicht (22) mit einer dielektrischen Schicht (21) durch eine Zwischenverbindungsschicht (23), wobei das Verbinden mittels eines Haftförderers durchgeführt wird, um die Zwischenverbindungsschicht (23) zu bilden, dadurch gekennzeichnet, dass der Haftförderer ein auf Silan basierendes organisches Mittel aus der Gruppe aufweist, die 3-Aminopropyltriethoxysilan und 3-Methacryloxypropyltrimethoxysilan umfasst.
  9. Verfahren nach Anspruch 8, bei dem ferner der Haftförderer auf die Oberfläche der Metallschicht (22) und/oder der Oberfläche der dielektrischen Schicht (21) aufgetragen wird.
  10. Verfahren nach Anspruch 8, bei dem ferner der Haftförderer in die dielektrische Schicht (21) einbezogen wird.
  11. Verfahren nach Anspruch 8, bei dem die Metallschicht (22) ein Metall mit niedrigem Widerstand aufweist, das aus der Gruppe gewählt ist, die Kupfer, auf Kupfer basierende Legierungen, Gold, auf Gold basierende Legierungen, sowie Silber und auf Silber basierende Legierungen umfasst, und die Metallschicht vorzugsweise Kupfer oder eine auf Kupfer basierende Legierung aufweist.
  12. Verfahren nach Anspruch 8, bei dem die dielektrische Schicht (21) ein dielektrisches Material mit einer Dielektrizitätskonstante von weniger als ungefähr 3,5 und vorzugsweise weniger als ungefähr 3,0 aufweist.
  13. Verfahren nach Anspruch 8, bei dem die dielektrische Schicht (21) ein Polymer mit niedriger Dielektrizitätskonstante aufweist.
  14. Verfahren nach Anspruch 13, bei dem das Polymer mit niedriger Dielektrizitätskonstante aus der Gruppe gewählt ist, die Polyimide, Teflone, BCB, Parylene und Silsesquioxane umfasst.
  15. Verfahren nach Anspruch 8, bei dem die Metallschicht (22) ein durch einen Damaszene-Vorgang gebildetes leitendes Muster aufweist.
  16. Verfahren nach Anspruch 8, mit den Schritten des Auftragens einer Metallschicht (22); des Ätzens zur Bildung eines Metall-Musters, und des Auftragens der dielektrischen Schicht (21) auf das Metall-Muster.
DE69631963T 1995-09-20 1996-09-18 Verbindung mit niedrigem rc-wert Expired - Lifetime DE69631963T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US530658 1995-09-20
US08/530,658 US5760480A (en) 1995-09-20 1995-09-20 Low RC interconnection
PCT/US1996/013935 WO1997011490A1 (en) 1995-09-20 1996-09-18 Low rc interconnection

Publications (2)

Publication Number Publication Date
DE69631963D1 DE69631963D1 (de) 2004-04-29
DE69631963T2 true DE69631963T2 (de) 2005-04-07

Family

ID=24114466

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69637537T Expired - Lifetime DE69637537D1 (de) 1995-09-20 1996-09-18 Halbleiteranordnung mit verbessertem Verbindungsmuster und Herstellungsverfahren dafür
DE69631963T Expired - Lifetime DE69631963T2 (de) 1995-09-20 1996-09-18 Verbindung mit niedrigem rc-wert

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69637537T Expired - Lifetime DE69637537D1 (de) 1995-09-20 1996-09-18 Halbleiteranordnung mit verbessertem Verbindungsmuster und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (2) US5760480A (de)
EP (2) EP0852067B1 (de)
JP (1) JP4178272B2 (de)
DE (2) DE69637537D1 (de)
WO (1) WO1997011490A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294455B1 (en) * 1997-08-20 2001-09-25 Micron Technology, Inc. Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
US6870263B1 (en) * 1998-03-31 2005-03-22 Infineon Technologies Ag Device interconnection
US6265780B1 (en) * 1998-12-01 2001-07-24 United Microelectronics Corp. Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
US6165898A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US6291887B1 (en) 1999-01-04 2001-09-18 Advanced Micro Devices, Inc. Dual damascene arrangements for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6153514A (en) * 1999-01-04 2000-11-28 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6255735B1 (en) 1999-01-05 2001-07-03 Advanced Micro Devices, Inc. Dual damascene arrangement for metal interconnection with low k dielectric constant materials in dielectric layers
US6207577B1 (en) 1999-01-27 2001-03-27 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with oxide dielectric layer and low k dielectric constant layer
US6380091B1 (en) 1999-01-27 2002-04-30 Advanced Micro Devices, Inc. Dual damascene arrangement for metal interconnection with oxide dielectric layer and low K dielectric constant layer
US6369452B1 (en) * 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
US6414377B1 (en) 1999-08-10 2002-07-02 International Business Machines Corporation Low k dielectric materials with inherent copper ion migration barrier
US6265319B1 (en) 1999-09-01 2001-07-24 Taiwan Semiconductor Manufacturing Company Dual damascene method employing spin-on polymer (SOP) etch stop layer
DE19949738A1 (de) * 1999-10-15 2001-05-23 Karlsruhe Forschzent Verfahren zur Herstellung von Oberflächenwellensensoren und Oberflächenwellensensor
US6596623B1 (en) 2000-03-17 2003-07-22 Advanced Micro Devices, Inc. Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers
DE10059935A1 (de) * 2000-11-28 2002-06-06 Infineon Technologies Ag Dicht gepackte Halbleiterstruktur und Verfahren zum Herstellen einer solchen
US6445070B1 (en) * 2000-12-18 2002-09-03 Advanced Micro Devices, Inc. Coherent carbide diffusion barrier for integrated circuit interconnects
US6455443B1 (en) * 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
US6724069B2 (en) * 2001-04-05 2004-04-20 International Business Machines Corporation Spin-on cap layer, and semiconductor device containing same
US6974762B2 (en) * 2002-08-01 2005-12-13 Intel Corporation Adhesion of carbon doped oxides by silanization
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US6858527B2 (en) * 2003-04-14 2005-02-22 Intel Corporation Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
US6737313B1 (en) * 2003-04-16 2004-05-18 Micron Technology, Inc. Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
DE102004026092A1 (de) * 2004-05-25 2005-12-22 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung
US10199266B2 (en) 2016-12-26 2019-02-05 Intel Corporation Integrated circuit interconnect structure having metal oxide adhesive layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720424A (en) * 1984-06-18 1988-01-19 Hoebbst Celanese Corporation Electronic component encapsulated with a composition comprising a polymer which is capable of forming an anisotropic melt phase and substantially incapable of further chain growth upon heating
DE3630497A1 (de) * 1986-09-08 1988-03-10 Behringwerke Ag Cis-platin-komplexe, verfahren zu ihrer herstellung und diese verbindungen enthaltende pharmazeutische mittel
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US5091251A (en) * 1989-05-29 1992-02-25 Tomoegawa Paper Co., Ltd. Adhesive tapes and semiconductor devices
US5115090A (en) * 1990-03-30 1992-05-19 Sachdev Krishna G Viscosity stable, essentially gel-free polyamic acid compositions
US5114757A (en) * 1990-10-26 1992-05-19 Linde Harold G Enhancement of polyimide adhesion on reactive metals
US5114754A (en) * 1991-01-14 1992-05-19 International Business Machines Corporation Passivation of metal in metal/polyimide structures
US5194928A (en) * 1991-01-14 1993-03-16 International Business Machines Corporation Passivation of metal in metal/polyimide structure
US5196103A (en) * 1991-07-12 1993-03-23 The Dow Chemical Company Method of making an electrical interconnection device
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5397741A (en) * 1993-03-29 1995-03-14 International Business Machines Corporation Process for metallized vias in polyimide

Also Published As

Publication number Publication date
US5861677A (en) 1999-01-19
EP0860880A3 (de) 1999-02-03
JPH11512571A (ja) 1999-10-26
EP0860880A2 (de) 1998-08-26
DE69637537D1 (de) 2008-07-03
EP0852067B1 (de) 2004-03-24
DE69631963D1 (de) 2004-04-29
WO1997011490A1 (en) 1997-03-27
EP0860880B1 (de) 2008-05-21
US5760480A (en) 1998-06-02
EP0852067A1 (de) 1998-07-08
JP4178272B2 (ja) 2008-11-12

Similar Documents

Publication Publication Date Title
DE69631963T2 (de) Verbindung mit niedrigem rc-wert
DE69737762T2 (de) Verbesserungen in Bezug auf integrierte Schaltungen
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE60022857T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE10245179B4 (de) Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand und Verfahren zur Herstellung
DE102004004532B4 (de) Halbleitervorrichtung
DE60011702T2 (de) Verfahren und Struktur zum Verbinden von Schichten in einer Halbleitervorrichtung
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE3330068A1 (de) Hybrid-integrierte schaltung und verfahren zur herstellung derselben
DE112004001530B4 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE4300355C2 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112013007166T5 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE60126207T2 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE19907168C1 (de) Schichtanordnung sowie Verfahren zu deren Herstellung
DE112019003036T5 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication of lapse of patent is to be deleted
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC. MAPLES CORPORATE SERVICES, KY