JPH11512571A - 低rc配線 - Google Patents

低rc配線

Info

Publication number
JPH11512571A
JPH11512571A JP9512716A JP51271697A JPH11512571A JP H11512571 A JPH11512571 A JP H11512571A JP 9512716 A JP9512716 A JP 9512716A JP 51271697 A JP51271697 A JP 51271697A JP H11512571 A JPH11512571 A JP H11512571A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
manufacturing
metal
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9512716A
Other languages
English (en)
Other versions
JP4178272B2 (ja
Inventor
ヨウ,ルー
チョウン,ロビン・ダブリュ
チャン,サイモン・エス
ファン,リチャード・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH11512571A publication Critical patent/JPH11512571A/ja
Application granted granted Critical
Publication of JP4178272B2 publication Critical patent/JP4178272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 銅などの低抵抗率金属(22)と有機ポリマーなどの低誘電率材料(21)とによって低RC遅延配線パターンが形成される。シランベースの付着助触媒などの付着助触媒を用いて、低抵抗率金属(22)と低誘電率材料(21)との間に中間ボンディング層(23)が形成される。付着助触媒(23)は、金属層(22)と誘電体層(21)との間に塗布することもでき、または、誘電体層内に組入れることもできる。

Description

【発明の詳細な説明】 低RC配線 技術分野 この発明は、低RC配線パターンを有する半導体装置およびこの半導体装置の 製造方法に関する。この発明は特にサブミクロンのIC製造において用途を有す る。背景技術 超超LSI(ULSI)半導体ワイヤリングに関連する高密度および性能に対 する要件の高まりは、配線技術においてもこれに対応する変化を必要としており 、これが、超超LSI(ULSI)テクノロジーの最も大きな課題となる局面の 1つと考えられている。加えて、高性能マイクロプロセッサ応用においては、半 導体回路の迅速な切換速度が要求される。半導体回路の速度は金属層の抵抗に逆 比例して変化し、配線パターンを形成する誘電体層のキャパシタンスに逆比例し て変化する。集積回路の複雑性が増しかつ特徴のサイズおよび間隔が小さくなる につれ、配線パターンのキャパシタンスおよび抵抗に対する集積回路の速度の依 存度も増加している。 半導体回路の速度を増加させるための先行する試みは、層間誘電体の形成にお いて従来用いられてきた材料の誘電率の低減に焦点をあてていた。層間誘電体の 形成において従来用いられてきた誘電体材料である、二酸化シリコンの誘電率は 約4である。先行する試みは、低誘電率ポリマー、テフロン、エーロゲルおよび 多孔ポリマーなどの、二酸化シリコンよりも誘電率が低い材料の開発を含む。 配線パターンの形成において、銅、銀、金およびそれらの合金などの抵抗率が 低い金属と組合せてこのような低誘電率ポリマーを用いることは有利であろう。 低抵抗率金属と低誘電率ポリマーとを組合せることによって、抵抗キャパシタン ス(RC)時間遅延が減じられるものと期待されよう。たとえば、シンガー(Si nger)の「新たな配線材料:さらに高速のチップの可能性を追って(New Interc onnect Materials: Chasing the Promise of Faster Chips)」(『半導体イン ターナショナル(Semiconductor International )』1994年11月、pp. 52、54および56)、および、アデマ(Adema)らの「マルチチップモジュ ールにおいて使用される銅/ポリマー薄膜配線のためのパシベーション方式(Pa ssivation Schemes for Copper/Polymer Thin-Film Interconnections Used in Multichip Modules」(『コンポーネント、ハイブリッドおよび製造テクノロジ ーに関するIEEE紀要(IEEE Transactions on Components,Hybrids,and Ma nufacturing Technology)』、Vol.16、No.1、1993年2月、pp .53−58)を参照されたい。 しかし、低抵抗率金属および低誘電率材料を含む新たな信頼できる配線パター ンの形成には、さまざまな点で問題がある。たとえば、上等の配線金属であるア ルミニウムは腐食からアルミニウムを保護するパシベーション層を本来的に形成 する。しかし、銅などの低抵抗率金属は自己パシベーション層を形成しない。さ らには、銅イオンは急速にシリコン内に拡散し、半導体コンポーネントに害をな す。加えて、多くの低誘電率ポリマーは金属に適切に付着しない。したがって、 銅などの低抵抗率金属と低誘電率ポリマーとを用いて配線パターンを形成しよう とするいかなる試みにおいても、金属層を腐食から保護しかつ金属イオンの拡散 を防止するためバリア/パシベーション層の別個の形成が必要となるであろう。 加えて、別個の付着層が必要であろう。ダマシーンプロセスにより製造されるこ のような配線パターンが、図1に概略的に図示され、これは、低誘電率ポリマー であり得る誘電体層10と、その上に形成される低誘電率ポリマー層11とを含 む。この図示される配線パターンはさらに、たとえば銅などを含む低抵抗率金属 層12を含む。銅などの金属を利用するためには、付着層14に加えてバリア/ パシベーション層13が必要である。適切なバリア/パシベーション材料は、チ タン、窒化チタン、タンタル、窒化タンタル、クロム、窒化シリコンおよび二酸 化シリコンを含むであろう。このようなバリア/パシベーション層および別個の 付着層の形成のためには付加的なコストのかかる装置、操作ステップおよび材料 が必要であり、したがって、スループットが減じられ、コストが増加しかつさら に製造プロセスが複雑になる。 別個にバリア/パシベーション層を形成することなく、低誘電率材料と低抵抗 率金属たとえば銅などとを含む配線パターンを形成するための簡単で費用対効果 のよい技術が必要とされている。発明の開示 この発明の目的は、低減されたRC遅延、高速動作速度および改良された信号 対雑音比を示す高度集積半導体装置である。 この発明の別の目的は、低減されたRC遅延、高速動作速度および改良された 信号対雑音比を示す半導体装置を製造する方法である。 この発明のさらなる目的、利点および他の特徴は、以下の説明において部分的 に示されかつ、部分的には以下の説明の検討によって当業者には明らかとなるで あろうし、またはこの発明の実施からわかるであろう。この発明の目的および利 点は、添付した請求の範囲に特に示されるように実現されかつ獲得されるであろ う。 この発明により、前述のおよび他の目的は、誘電体層、金属層、および金属パ ターンと誘電体層との間の中間ボンディング層を含み、金属層が中間ボンディン グ層を介して誘電体層にボンディングされる、半導体装置によって部分的に達成 される。 この発明の別の局面は、配線パターンを有する半導体装置の製造方法であって 、この方法は、中間ボンディング層を形成するための付着助触媒を用いて金属層 を誘電体層にボンディングすることを含む。 この発明のさらなる目的および利点は、以下の詳細な説明から当業者には容易 に明らかとなるであろう。以下の詳細な説明においては、この発明を実施するた めに企図されるベストモードの単なる例として、この発明の好ましい実施例のみ を図示し説明する。理解されるであろうように、この発明を逸脱することなく、 この発明の他のおよび異なった実施例が可能であり、そのいくつかの詳細にさま ざまな明らかな点において変更を加えることが可能である。したがって、この図 面および説明は本質的に例示的なものであり限定的なものではないと考えられね ばならない。図面の簡単な説明 図1は、バリア/パシベーション層を含む配線パターンの概略断面図である。 図2は、この発明による配線パターンの概略断面図である。発明の説明 この発明は、特にサブミクロンテクノロジーによる高度集積回路における、低 動作速度および低信号対雑音比などの高RC配線パターンに起因する従来の半導 体装置の問題に取組みかつこれを解決する。この発明は、効率的で簡素化された 費用対効果の良い製造技術によって、低RC配線パターンおよび改良された信号 対雑音比を有する改良された半導体装置を提供する。 集積回路の速度が配線パターンのRC遅延に依存するため、配線パターンの抵 抗およびキャパシタンスを低減することが必要である。したがって、低誘電率ポ リマーなどの低誘電率材料と組合せて、銀、銅、金およびそれらの合金などの低 抵抗率金属を用いて配線パターンを形成することが望ましい。特に、別個のバリ ア/パシベーション層および別個の付着層を形成する必要なく、簡素化された技 術によって銅などの低抵抗率金属と低誘電率ポリマーを含む低RC配線パターン を形成することが有利であり、これによって、付加的な装置を提供しかつ付加的 な製造ステップを実行することに付随するコストを避けることができる。 この発明は、別個のバリア/パシベーション層の適用および別個の付着層の適 用およびそれらに付随する不利益を伴うことなく、銅などの低抵抗率金属と低誘 電率ポリマーを含む低RC配線パターンを形成する、簡素化された費用対効果の 良い方法を提供する。この発明により、銅などの低抵抗率金属と低誘電率ポリマ ーなどの低誘電率材料とが、中間ボンディング層を介して互いにボンディングさ れる。中間ボンディング層を形成するため付着助触媒を用いることが好ましい。 このような付着助触媒は、たとえば、銅の層の表面および/または誘電体層の表 面に塗布することなどによって、銅と低誘電率ポリマーとの界面に塗布できる。 別の実施例においては、付着助触媒は低誘電率ポリマーと混合される。 いかなる特定の理論に縛られることも望ましくはないのだが、付着助触媒は低 抵抗率金属の表面と化学反応を起こし、金属−酸素−炭素結合を形成し、それに よって中間ボンディング層を介して金属を低誘電率ポリマーにボンディングする ものと考えられる。こうして得られる中間ボンディング層は、誘電体層内部の金 属層を不活性化しかつ有効に密封する。加えて、この中間ボンディング層は、銅 などの低抵抗率金属が半導体装置を通じて拡散するのを防止する拡散障壁として 働く。 このように、この発明により、従来技術に比べ配線の信頼性を高めつつ、費用 対効果の良い態様で半導体装置製造プロセスが大幅に簡素化される。関連する器 具は比較的安価である。従来のエッチバック技術などの非ダマシーンプロセスま たはダマシーンプロセスを用いて金属線を形成できるということがこの発明の特 定的な利点である。この発明による付着助触媒の使用によって、別個のバリア/ パシベーション層および別個の付着層を形成することに付随する不利益が有利に 回避される。 この発明により、任意のさまざまな商業的に利用可能な付着助触媒、たとえば シランベースの有機付着助触媒を用いることができる。適切な商業的に利用可能 なシランベースの付着助触媒は、3−APS(3−アミノプロピルトリエトキシ シラン)またはMOPS(3−メタクリルオキシプロピルトリメトキシシラン) を含む。ビニル、クロロプロピル、エポキシ、ジアミン、メルカプトおよび/ま たはカチオンスチリル有機官能基を含む他の商業的に利用可能なシラン−付着助 触媒を用いることもできる。 この発明により、低RC配線パターンの形成において、任意の低抵抗率金属を 用いることができる。このような低抵抗率金属は、銅、銅ベースの合金、金、金 ベースの合金、銀、および銀ベースの合金を含み、好ましくは銅および銅ベース の合金である。この発明において用いられる低誘電率材料は、低誘電率ポリマー などの任意の利用可能な低誘電率材料であり得る。このような商業的に利用可能 な低誘電率ポリマーの例は、(約2.7の誘電率を示す)Dow Chemical DVS-BCB 、(約3.0の誘電率を示す)DuPont Polyimides、(約1.8から約2.1の 誘電率を示す)Teflons、(約2.6の誘電率を示す)AlliedSignal FLARE、( 約3.0の誘電率を示す)Silsesquioxanes および(約2.3から約3.1の誘 電率を示す)Union Carbide Parylenes を含む。 ポリマーの金属に対する典型的な弱い付着力にもかかわらず、この発明により 、低誘電率ポリマーは、付着助触媒好ましくはシランベースの付着助触媒を用い て 銅などの低抵抗率金属に確実にボンディングされ、信頼できる低RC配線パター ンを形成する。この発明は、デザインルールが約0.18ミクロン以下のテクノ ロジーを含むサブミクロンテクノロジーに適切に適合される。この発明は有利な ことに付加的な器具を必要とせず低コストでプロセスステップがより少なく、商 業的に利用可能な材料を用いるダマシーンおよび非ダマシーン技術と両立可能で ある。 図2にこの発明が図示され、ここにおいてはダマシーンプロセスによって製造 された、低誘電率ポリマーを含み得る誘電体層20上の低誘電率ポリマー層21 を含む、配線パターンの1区画が図示される。配線パターンのこの図示される区 画は、中間ボンディング層23を介して銅などの低抵抗率金属22にボンディン グされる低誘電率ポリマー21を含む。中間ボンディング層23は、付着助触媒 、好ましくはシランベースの有機付着助触媒を用いて形成され、この助触媒は低 抵抗率金属22と低誘電率ポリマー21の表面のいずれかまたは両方に塗布する ことなどによって、これらの間の界面に塗布できる。代替的に、堆積前に付着助 触媒を低誘電率ポリマー21に混合することもできる。 この発明による半導体装置の製造において、従来のフォトリソグラフィ、エッ チングおよび堆積技術を用いることができる。この発明のさまざまな実施例を実 施するにあたって、導電層および配線ラインの堆積のために、減圧化学蒸着(L PCVD)およびプラズマ化学蒸着(PECVD)を含むさまざまな種の化学蒸 着(CVD)プロセスなどの、従来のメタライゼーション技術を用いることがで きる。エッチングおよび化学機械研磨技術などの既知の平坦化技術によってさま ざまな層が平坦化される。 この発明のさまざまな実施例は、単一のおよびデュアルのダマシーン技術など のダマシーン技術を含んでもよい。デュアルダマシーン技術においては、ビアお よび溝が、銅、銅ベースの合金、金、金ベースの合金、銀および銀ベースの合金 、好ましくは銅および銅ベースの合金などの低抵抗率金属によって同時に埋込ま れる。 この発明により、半導体装置は低RC配線パターンを備え、したがって、より 高速の動作速度および改良された信号対雑音比を示す。このような改良された半 導体装置が、費用対効果の良い態様において従来の装置および材料を用いて、別 個のバリア/パシベーション層および別個の付着層を形成することに付随する不 利益なしに、効率的な簡素化された技術によって製造される。こうして、この発 明により、低抵抗率金属の表面と反応して低誘電率ポリマーとのボンディングを 起こし、それによって低抵抗率金属を低誘電率ポリマー内に密封する、シランベ ースの助触媒などの商業的に利用可能な付着助触媒を好ましくは用いて、低抵抗 率金属と低誘電率ポリマーとの間に中間ボンディング層を形成することによって 、銅などの低抵抗率金属と低誘電率ポリマーとを含む低RC配線パターンが形成 される。この発明の開示される実施例および着想は、配線パターンが形成される いかなる種類の半導体装置においても利用できる。 この開示においては、この発明の好ましい実施例およびその可能な用途のごく 少しの例のみを図示し説明した。この発明がさまざまな他の組合せおよび環境に おいて使用可能であり、かつ、ここに示したこの発明の着想の範囲内で変更およ び修正を加え得ることが理解されねばならない。
【手続補正書】特許法第184条の8第1 【提出日】1997年10月20日 【補正内容】 請求の範囲 1.配線パターンを有する半導体装置であって、 誘電体層(21)と、 金属層(22)と、 金属層と誘電体層との間の中間ボンディング層(23)とを含み、 金属層は中間ボンディング層を介して誘電体層にボンディングされ、 中間ボンディング層(23)は付着助触媒と金属との反応生成物を含むことを 特徴とし、付着助触媒は3−アミノプロピルトリエトキシシランおよび3−メタ クリルオキシプロピルトリメトキシシランからなるグループから選択されるシラ ンベースの有機物を含む、半導体装置。 2.誘電体層(21)は、付着助触媒を含む、請求項1に記載の半導体装置。 3.金属層(22)は、銅、銅ベースの合金、金、金ベースの合金、銀および銀 ベースの合金からなるグループから選択される低抵抗率金属を含む、請求項1に 記載の半導体装置。 4.金属は銅または銅ベースの合金である、請求項3に記載の半導体装置。 5.誘電体層(21)は、約3.5よりも小さい誘電率を有する誘電体材料を含 む、請求項1に記載の半導体装置。 6.誘電体層(21)は、約3.0よりも小さい誘電率を有する誘電体材料を含 む、請求項5に記載の半導体装置。 7.誘電体層(21)は、低誘電率ポリマーを含む、請求項1に記載の半導体装 置。 8.低誘電率ポリマーは、ポリイミド、テフロン、BCB、パリレンおよびシル セスキオキサンからなるグループから選択される、請求項7に記載の半導体装置 。 9.金属層(22)は、導電パターンを含む、請求項1に記載の半導体装置。 10.配線パターンを有する半導体装置を製造する方法であって、前記方法は、 金属層(22)を中間ボンディング層(23)を介して誘電体層(21)にボン ディングするステップを含み、ボンディングは、中間ボンディング層(23)を 形成するよう、3−アミノプロピルトリエトキシシランおよび3−メタクリルオ キシプロピルトリメトキシシランからなるグループから選択されるシランベース の有機物を含む付着助触媒によって行なわれる、半導体装置を製造する方法。 11.付着助触媒を金属層(22)の表面および/または誘電体層(21)の表 面に塗布するステップをさらに含む、請求項10に記載の半導体装置を製造する 方法。 12.付着助触媒を誘電体層(21)に組入れるステップをさらに含む、請求項 10に記載の半導体装置を製造する方法。 13.金属層(22)は、銅、銅ベースの合金、金、金ベースの合金、銀および 銀ベースの合金からなるグループから選択される低抵抗率金属を含む、請求項1 0に記載の半導体装置を製造する方法。 14.金属は、銅または銅ベースの合金である、請求項13に記載の半導体装置 を製造する方法。 15.誘電体層(21)は、約3.5よりも小さい誘電率を有する誘電体材料を 含む、請求項10に記載の半導体装置を製造する方法。 16.誘電率は約3.0よりも小さい、請求項15に記載の半導体装置を製造す る方法。 17.誘電体層(21)は低誘電率ポリマーを含む、請求項10に記載の半導体 装置を製造する方法。 18.低誘電率ポリマーは、ポリイミド、テフロン、BCB、パリレンおよびシ ルセスキオキサンからなるグループから選択される、請求項17に記載の半導体 装置を製造する方法。 19.金属層(22)は、ダマシーンプロセスにより形成される導電パターンを 含む、請求項10に記載の半導体装置を製造する方法。 20.金属層(22)を堆積するステップと、金属パターンを形成するためエッ チングするステップと、その上に誘電体層(21)を堆積するステップとを含む 、請求項10に記載の半導体装置を製造する方法。 21.配線パターンを有する半導体装置であって、 誘電体層(21)と、 金属層(22)と、 金属層と誘電体層との間の中間ボンディング層(23)とを含み、 金属層は中間ボンディング層を介して誘電体層にボンディングされ、 中間ボンディング層(23)は付着助触媒と金属との反応生成物を含むことを 特徴とし、誘電体層は、テフロン、パリレンおよびシルセスキオキサンからなる グループから選択される材料を含む、半導体装置。 22.配線パターンを有する半導体装置を製造する方法であって、前記方法は、 金属層(22)を中間ボンディング層(23)を介して誘電体層(21)にボン ディングするステップを含み、ボンディングは付着助触媒によって行なわれ、誘 電体層は、テフロン、パリレンおよびシルセスキオキサンからなるグループから 選択される材料を含む、半導体装置を製造する方法。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チョウン,ロビン・ダブリュ アメリカ合衆国、95014 カリフォルニア 州、クペルティーノ、ベイウッド・ドライ ブ、19889 (72)発明者 チャン,サイモン・エス アメリカ合衆国、95070 カリフォルニア 州、サラトガ、ミラー・アベニュ、12603 (72)発明者 ファン,リチャード・ジェイ アメリカ合衆国、95035 カリフォルニア 州、ミルピタス、ハミルトン・アベニュ、 1035

Claims (1)

  1. 【特許請求の範囲】 1.配線パターンを有する半導体装置であって、 誘電体層と、 金属層と、 金属層と誘電体層との間の中間ボンディング層とを含み、 金属層は中間ボンディング層を介して誘電体層にボンディングされる、半導体 装置。 2.中間層は、付着助触媒と金属との反応生成物を含む、請求項1に記載の半導 体装置。 3.付着助触媒はシランベースの有機物を含む、請求項2に記載の半導体装置。 4.シランベースの有機物は、3−アミノプロピルトリエトキシシランおよび3 −メタクリルオキシプロピルトリメトキシシランからなるグループから選択され る、請求項3に記載の半導体装置。 5.シランベースの有機物は、ビニル、クロロプロピル、エポキシ、ジアミン、 メルカプトおよび/またはカチオンスチリル有機官能基を含む、請求項3に記載 の半導体装置。 6.ボンディング層は、付着助触媒を、金属層の表面および/または誘電体層の 表面に塗布することによって形成される、請求項2に記載の半導体装置。 7.誘電体層は、付着助触媒を含む、請求項2に記載の半導体装置。 8.金属層は、銅、銅ベースの合金、金、金ベースの合金、銀および銀ベースの 合金からなるグループから選択される低抵抗率金属を含む、請求項1に記載の半 導体装置。 9.金属は銅または銅ベースの合金である、請求項8に記載の半導体装置。 10.誘電体層は、約3.5よりも小さい誘電率を有する誘電体材料を含む、請 求項1に記載の半導体装置。 11.誘電体層は、約3.0よりも小さい誘電率を有する誘電体材料を含む、請 求項10に記載の半導体装置。 12.誘電体層は、低誘電率ポリマーを含む、請求項1に記載の半導体装置。 13.低誘電率ポリマーは、ポリイミド、テフロン、BCB、パリレンおよびシ ルセスキオキサンからなるグループから選択される、請求項12に記載の半導体 装置。 14.金属層は、導電パターンを含む、請求項1に記載の半導体装置。 15.配線パターンを有する半導体装置を製造する方法であって、前記方法は、 金属層を中間ボンディング層を介して誘電体層にボンディングするステップを含 む、半導体装置を製造する方法。 16.ボンディングは、中間ボンディング層を形成するよう付着助触媒によって 行なわれる、請求項15に記載の半導体装置を製造する方法。 17.付着助触媒はシランベースの有機物を含む、請求項16に記載の半導体装 置を製造する方法。 18.シランベースの有機物は、3−アミノプロピルトリエトキシシランおよび 3−メタクリルオキシプロピルトリメトキシシランからなるグループから選択さ れる、請求項17に記載の半導体装置を製造する方法。 19.シランベースの有機物は、ビニル、クロロプロピル、エポキシ、ジアミン 、メルカプトおよび/またはカチオンスチリル有機官能基を含む、請求項17に 記載の半導体装置を製造する方法。 20.付着助触媒を金属層の表面および/または誘電体層の表面に塗布するステ ップをさらに含む、請求項16に記載の半導体装置を製造する方法。 21.付着助触媒を誘電体層に組入れるステップをさらに含む、請求項16に記 載の半導体装置を製造する方法。 22.金属層は、銅、銅ベースの合金、金、金ベースの合金、銀および銀ベース の合金からなるグループから選択される低抵抗率金属を含む、請求項15に記載 の半導体装置を製造する方法。 23.金属は、銅または銅ベースの合金である、請求項22に記載の半導体装置 を製造する方法。 24.誘電体層は、約3.5よりも小さい誘電率を有する誘電体材料を含む、請 求項15に記載の半導体装置を製造する方法。 25.誘電率は約3.0よりも小さい、請求項24に記載の半導体装置を製造す る方法。 26.誘電体層は低誘電率ポリマーを含む、請求項15に記載の半導体装置を製 造する方法。 27.低誘電率ポリマーは、ポリイミド、テフロン、BCB、パリレンおよびシ ルセスキオキサンからなるグループから選択される、請求項26に記載の半導体 装置を製造する方法。 28.金属層は、ダマシーンプロセスにより形成される導電パターンを含む、請 求項15に記載の半導体装置を製造する方法。 29.金属層を堆積するステップと、金属パターンを形成するためエッチングす るステップと、その上に誘電体層を堆積するステップとを含む、請求項16に記 載の半導体装置を製造する方法。
JP51271697A 1995-09-20 1996-09-18 半導体装置およびこれを製造する方法 Expired - Fee Related JP4178272B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/530,658 1995-09-20
US08/530,658 US5760480A (en) 1995-09-20 1995-09-20 Low RC interconnection
PCT/US1996/013935 WO1997011490A1 (en) 1995-09-20 1996-09-18 Low rc interconnection

Publications (2)

Publication Number Publication Date
JPH11512571A true JPH11512571A (ja) 1999-10-26
JP4178272B2 JP4178272B2 (ja) 2008-11-12

Family

ID=24114466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51271697A Expired - Fee Related JP4178272B2 (ja) 1995-09-20 1996-09-18 半導体装置およびこれを製造する方法

Country Status (5)

Country Link
US (2) US5760480A (ja)
EP (2) EP0852067B1 (ja)
JP (1) JP4178272B2 (ja)
DE (2) DE69637537D1 (ja)
WO (1) WO1997011490A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294455B1 (en) 1997-08-20 2001-09-25 Micron Technology, Inc. Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
US6870263B1 (en) * 1998-03-31 2005-03-22 Infineon Technologies Ag Device interconnection
US6265780B1 (en) * 1998-12-01 2001-07-24 United Microelectronics Corp. Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
US6165898A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US6291887B1 (en) 1999-01-04 2001-09-18 Advanced Micro Devices, Inc. Dual damascene arrangements for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6153514A (en) * 1999-01-04 2000-11-28 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6255735B1 (en) * 1999-01-05 2001-07-03 Advanced Micro Devices, Inc. Dual damascene arrangement for metal interconnection with low k dielectric constant materials in dielectric layers
US6207577B1 (en) 1999-01-27 2001-03-27 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with oxide dielectric layer and low k dielectric constant layer
US6380091B1 (en) 1999-01-27 2002-04-30 Advanced Micro Devices, Inc. Dual damascene arrangement for metal interconnection with oxide dielectric layer and low K dielectric constant layer
US6369452B1 (en) * 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
US6414377B1 (en) * 1999-08-10 2002-07-02 International Business Machines Corporation Low k dielectric materials with inherent copper ion migration barrier
US6265319B1 (en) 1999-09-01 2001-07-24 Taiwan Semiconductor Manufacturing Company Dual damascene method employing spin-on polymer (SOP) etch stop layer
DE19949738A1 (de) * 1999-10-15 2001-05-23 Karlsruhe Forschzent Verfahren zur Herstellung von Oberflächenwellensensoren und Oberflächenwellensensor
US6596623B1 (en) 2000-03-17 2003-07-22 Advanced Micro Devices, Inc. Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers
DE10059935A1 (de) * 2000-11-28 2002-06-06 Infineon Technologies Ag Dicht gepackte Halbleiterstruktur und Verfahren zum Herstellen einer solchen
US6445070B1 (en) * 2000-12-18 2002-09-03 Advanced Micro Devices, Inc. Coherent carbide diffusion barrier for integrated circuit interconnects
US6455443B1 (en) * 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
US6724069B2 (en) * 2001-04-05 2004-04-20 International Business Machines Corporation Spin-on cap layer, and semiconductor device containing same
US6974762B2 (en) * 2002-08-01 2005-12-13 Intel Corporation Adhesion of carbon doped oxides by silanization
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US6858527B2 (en) * 2003-04-14 2005-02-22 Intel Corporation Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
US6737313B1 (en) 2003-04-16 2004-05-18 Micron Technology, Inc. Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
DE102004026092A1 (de) * 2004-05-25 2005-12-22 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Moldcompound versehenen Chip-Anordnung
US10199266B2 (en) 2016-12-26 2019-02-05 Intel Corporation Integrated circuit interconnect structure having metal oxide adhesive layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720424A (en) * 1984-06-18 1988-01-19 Hoebbst Celanese Corporation Electronic component encapsulated with a composition comprising a polymer which is capable of forming an anisotropic melt phase and substantially incapable of further chain growth upon heating
DE3630497A1 (de) * 1986-09-08 1988-03-10 Behringwerke Ag Cis-platin-komplexe, verfahren zu ihrer herstellung und diese verbindungen enthaltende pharmazeutische mittel
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US5091251A (en) * 1989-05-29 1992-02-25 Tomoegawa Paper Co., Ltd. Adhesive tapes and semiconductor devices
US5115090A (en) * 1990-03-30 1992-05-19 Sachdev Krishna G Viscosity stable, essentially gel-free polyamic acid compositions
US5114757A (en) * 1990-10-26 1992-05-19 Linde Harold G Enhancement of polyimide adhesion on reactive metals
US5194928A (en) * 1991-01-14 1993-03-16 International Business Machines Corporation Passivation of metal in metal/polyimide structure
US5114754A (en) * 1991-01-14 1992-05-19 International Business Machines Corporation Passivation of metal in metal/polyimide structures
US5196103A (en) * 1991-07-12 1993-03-23 The Dow Chemical Company Method of making an electrical interconnection device
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5397741A (en) * 1993-03-29 1995-03-14 International Business Machines Corporation Process for metallized vias in polyimide

Also Published As

Publication number Publication date
EP0852067A1 (en) 1998-07-08
DE69637537D1 (de) 2008-07-03
EP0860880A2 (en) 1998-08-26
WO1997011490A1 (en) 1997-03-27
US5861677A (en) 1999-01-19
JP4178272B2 (ja) 2008-11-12
EP0860880B1 (en) 2008-05-21
EP0852067B1 (en) 2004-03-24
DE69631963D1 (de) 2004-04-29
EP0860880A3 (en) 1999-02-03
DE69631963T2 (de) 2005-04-07
US5760480A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
JPH11512571A (ja) 低rc配線
US6214731B1 (en) Copper metalization with improved electromigration resistance
US7538434B2 (en) Copper interconnection with conductive polymer layer and method of forming the same
KR100553427B1 (ko) 입력-출력 구조체 및 그 제조 방법
KR100550304B1 (ko) 하이드로겐-실세스퀴옥산(hsq)으로 갭이 채워진 패터닝된 금속층들을 갖는 경계없는 비아들
JP3535280B2 (ja) 半導体装置およびその製造方法
JP3704203B2 (ja) チップ及びパッケージの相互接続用銅合金ならびにその製造法
US6350687B1 (en) Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film
US6660634B1 (en) Method of forming reliable capped copper interconnects
US6239494B1 (en) Wire bonding CU interconnects
US6165894A (en) Method of reliably capping copper interconnects
US6211084B1 (en) Method of forming reliable copper interconnects
US6433402B1 (en) Selective copper alloy deposition
JP2004006748A (ja) 銅配線の信頼性を向上させるための銅遷移層
WO1999063591A1 (en) Dual-damascene interconnect structures employing low-k dielectric materials
WO2010133400A1 (en) Redundant metal barrier structure for interconnect applications
TW406313B (en) Semiconductor device and manufacturing method of the same
CN1507047A (zh) 多级半导体结构中对准带帽金属线和互连的形成
JPH11260917A (ja) バリヤ層及びその製造方法
US6753259B2 (en) Method of improving the bondability between Au wires and Cu bonding pads
JP2000091341A (ja) 銅ボンド・パッドの処理
KR100331906B1 (ko) 반도체 장치의 제조 방법
US5942801A (en) Borderless vias with HSQ gap filled metal patterns having high etching resistance
Gutmann et al. Integration of copper multilevel interconnects with oxide and polymer interlevel dielectrics
CN1199254C (zh) 部件及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080806

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350