JP2004006748A - 銅配線の信頼性を向上させるための銅遷移層 - Google Patents
銅配線の信頼性を向上させるための銅遷移層 Download PDFInfo
- Publication number
- JP2004006748A JP2004006748A JP2003084484A JP2003084484A JP2004006748A JP 2004006748 A JP2004006748 A JP 2004006748A JP 2003084484 A JP2003084484 A JP 2003084484A JP 2003084484 A JP2003084484 A JP 2003084484A JP 2004006748 A JP2004006748 A JP 2004006748A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- barrier layer
- hole
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】配線パターンサイズの微細化傾向が続き、配線内の電流密度が高くなる状況下で、エレクトロマイグレーションを抑止する銅メタライゼーションの構造および製造法の改善が求められていた。
【解決手段】バリア層（２０１）は、トレンチやビア用の孔の中の側壁と底部を含む誘電体層を覆うように位置させる。該バリア層（２０１）は、銅をシールする作用をする。銅を添加した遷移層（２４０）を、バリア層を覆うように位置させる。該遷移層は、純銅よりも高い抵抗率を有し、銅とバリア層に強力に接着させ、エレクトロマイグレーション耐性の信頼性を向上させる。前記孔の残った部分には、銅（２０３）を充填する。前記孔は、トレンチ、あるいはトレンチとビアであってよい。
【選択図】 図２
【解決手段】バリア層（２０１）は、トレンチやビア用の孔の中の側壁と底部を含む誘電体層を覆うように位置させる。該バリア層（２０１）は、銅をシールする作用をする。銅を添加した遷移層（２４０）を、バリア層を覆うように位置させる。該遷移層は、純銅よりも高い抵抗率を有し、銅とバリア層に強力に接着させ、エレクトロマイグレーション耐性の信頼性を向上させる。前記孔の残った部分には、銅（２０３）を充填する。前記孔は、トレンチ、あるいはトレンチとビアであってよい。
【選択図】 図２
Description
【０００１】
【発明の分野】
本発明は、総じて、電子システムおよび半導体装置の分野に関するものであり、特に信頼性の高いマルチレベル銅メタライゼーションを目指す集積回路の製造工程に関するものである。
【０００２】
【関連技術の説明】
銅配線は、従来のアルミ配線に比べて抵抗が低く、エレクトロマイグレーション耐性の信頼性が高いために、近年、シリコン集積回路に適応されるようになった。銅配線の製造にシングルダマシン法とデュアルダマシン法が使用されている。これらの二つの方法のいずれかを用いるマルチレベル銅配線において、エレクトロマイグレーション耐性の信頼性を向上させた事例、特に初期故障の寿命を延長させた事例が、例えば、「直接コンタクト・ビア構造を有する高信頼性銅デュアルダマシン配線」という最近の論文で報告されている（上野他、ＩＥＥＥインターネット電子装置会議２０００年１２月１０−１３日、ｐ．２６５−２６８）。上述の技術では、相互接続用ビアの底部における銅コンタクトを、極薄接着層を除いて、バリアフリーにすることによってマルチレベル銅回路を改良している。
【０００３】
該論文に記述されたような進展にもかかわらず、既知の技術では、銅配線の考え方に関する多くの問題が未解決のままである。例えば、銅原子が複数のエネルギー準位を与えて、電子を再結合させたり、あるいは生成させたりすること、すなわち銅原子が電子の寿命キラーとしても働くことが知られるシリコン回路の中に銅がマイグレートすることを防ぐために、バリア層によって銅原子をシールする必要がある。こうしたシールバリアは、微小ボイドが合体して大きなボイドを形成する可能性のある侵入原子から、低誘電率の多孔性絶縁層（いわゆるローケイ材料）を保護する必要がある。
【０００４】
別の例としては、銅を充填するビアの準備工程において、ビア直径が縮小するときに、銅の抵抗率が異常に増加しないように、ビアの内壁膜を注意深く形成する必要がある。この方面の進展が、最近、２００１年１０月１１日提出された米国特許出願番号９０／９７５、５７１（キイン−タン・ジャン：トレンチおよびビア側壁の平滑化により銅線抵抗率を低減）に記述されている。しかしながら、該ビア形成工程の費用効果や、ビアの準備処理のあとで容易に清浄化が行えるように該工程はシンプルにできるかなどの実際面の方法については考慮されていない。
【０００５】
粒界、転位、点欠陥が、エレクトロマイグレーションにおける材料原子の輸送を助けることは、かねてから種々の文書で記述されている。（例えば、Ｓ．Ｍ．セー：“ＶＬＳＩテクノロジー”、マグローヒル、ｐ．４０９−４１３，１９８８を参照されたい。）集積回路のパターンサイズの微細化傾向が続くなかで、このような歓迎されない影響は、一層重要になっているが、これらの影響を減少させ、回避させる銅メタライゼーション技術は、いまだ開示されていない。
【０００６】
したがって、シングルダマシン、特にデュアルダマシン技術によって、銅メタライゼーションおよび銅を充填したビア配線を製造し、同時に、素子の信頼性を向上させる理路整然として構成されたコストの低い方法が、現在強く求められている。該製造法は、まずシンプルであるべきであり、かつ異なった半導体製品群と広範なデザインおよび工程例を十分にカバーする柔軟性を兼ね備えたものであるべきである。なるべくなら、それらの革新的技術は、製造サイクルタイムを延長することなく既存の設備を用いて、したがって製造機械に新たな投資を必要とせずに達成されるべきである。
【０００７】
【発明の要約】
本発明では、半導体ボデー上にある誘電体層と、該誘電体層を通る、側壁と底部をもつ略垂直な孔と、を有する半導体ボデーの水平面における集積回路の構成と製造法を記述する。バリア層は、前記孔の側壁および前記孔の底部を含む誘電体層を覆うように配置されている。前記バリア層は、銅をシールする作用し、銅を添加した遷移層を覆うように配置されている。該遷移層は、純銅よりも高い抵抗率を有し、銅およびバリア層に強力に接着する作用があり、そのためエレクトロマイグレーション耐性の信頼度が向上する。前記孔の残った部分には、銅が充填される。該孔に、トレンチもしくはトレンチとビアを形成することができる。
【０００８】
本発明のバリア堆積およびエッチング法は、どのような誘電体層にも使用できるが、特に低誘電率の多孔性材料に適している。
【０００９】
本発明において採用可能なバリア材料として、誘電体金属炭化物および窒化物、有機絶縁性材料、二酸化ケイ素などの多くの高融点金属および化合物が挙げられる。前記バリア材料は、１ｎｍ〜５０ｎｍの範囲の厚さを有する。
【００１０】
前記バリア層を覆うように配置された、銅添加遷移層は、エレクトロマイグレーションを抑止するために十分な高さの電気抵抗率と十分な低さの電流密度を特徴とする材料から成っている。ある種の材料では、銅のドーピングは、前記孔においてバリア層から銅にかけて低濃度から高濃度へ向かう傾斜を示し、したがって抵抗率は高抵抗から次第に減少する。前記遷移層の厚さは、５０ｎｍ〜１２０ｎｍの範囲にある。
【００１１】
前記遷移層の上で銅めっきが直接行われるようにするという基本要件を満たすために、前記遷移層の抵抗率を十分に低く保つことができれば、銅シード層を堆積させる必要はなくなる。銅めっきは、銅遷移層を堆積した直後に行うことができる。
【００１２】
本発明の技術的効果の一つをあげれば、前記ビアの底部から前記遷移層とバリア層を選択的に除去する選択的除去工程に続く化学的清浄化が、該遷移層とバリア層の場合、容易なことである。
【００１３】
中間ストップ層で結合されたトレンチレベル誘電体層とビアレベル誘電体層の複合構造において、ビアの底部の前記遷移層とバリア層を選択的に除去する工程段階は、微調整された異方性プラズマエッチング工程から成る。本発明では、前記エッチング段階は、前記中間ストップ層上の前記（概ね水平な）遷移層とバリア層とともに、前記孔の底部上の前記（概ね水平な）遷移層とバリア層を除去し、かつ前記中間ストップ層の一部だけを貫通するように意図したものである。したがって、前記ストップ層の残った部分は前記多孔性材料をシールしたままになる。
【００１４】
本発明の一面において、前記の方法は、デュアルダマシン法ならびに深いサブミクロン（０．１８μｍ以下）技術と十分に対応している。
【００１５】
本発明に代表される技術ならびにさまざまな態様を、添付された図面およびクレームで述べた新規な特徴と関連させて検討するならば、以下の本発明の好ましい実施例の記述から明らかになろう。
【００１６】
（発明の詳細な説明）
本発明は、２００１年５月２３日に提出された米国特許出願番号０９／８６３、６８７（ブレナン他：多孔性ローケイ誘電体層内のビア側壁をシールする方法）、および２００１年１０月１１日に提出された米国特許出願番号０９／９７５，５７１（ジアン：トレンチおよびビアの側壁を平滑化して銅線抵抗率を低減）に関連するものである。
【００１７】
図１は、全体を１００として示した２レベル集積回路（ＩＣ）メタライゼーション構造の概略断面である。半導体１０１の上には、第１のレベル内誘電体層１０２があり、その上にレベル間誘電体層１０３が配置され、さらにその上に第２のレベル内誘電体層１０４が配置されている。前記誘電体層は、ローケイ（低誘電率）材料１４０である。トレンチ１０５は、前記第１のレベル間誘電体層１０２にエッチングにより形成され、別のトレンチ１０６は、第２のレベル間層１０４にエッチングにより形成され、ビア１０７は、前記レベル間誘電体層１０３にエッチングにより形成される。二つのトレンチ１０５と１０６およびビア１０７には銅１０５が充填されている。（トレンチ１０５が第１のメタライゼーションレベルを構成し、トレンチ１０６が第２のメタライゼーションレベルを構成する。）銅の性質として、銅が拡散・ドリフトにより誘電体材料１０４（あるいは前記半導体ボデー１０１）に移動するのを阻止するために、前記トレンチおよび前記ビアの側壁に薄いバリア層１３０によってライニングを施す必要がある。１６０は、一番上の誘電体バリアであり、炭化シリコンあるいは炭−窒化シリコンの層で形成され、あるいはこれら２層を積層して形成されることが望ましい。
【００１８】
パターンサイズの微細化傾向を象徴するように、別のトレンチ１１５が、前記第１のレベル内誘電体層１０１にエッチングで形成されており、該トレンチ１１５の断面は、トレンチ１０５の断面よりも小さい。同様に、前記第２のレベル内誘電体層１０４にエッチングで形成されたトレンチ１１６は、その断面がトレンチ１０６の断面よりも小さい。さらに、レベル間誘電体層１０３にエッチングにより形成されたビア１１７の断面はビア１０７の断面よりも小さい。さらに、前記トレンチ１１５と１１６およびビア１１７にも銅が充填されている。したがって、前記必要とされているバリア層１３１は、前記バリア層１３０と略同じである。
【００１９】
図１の第３の組のトレンチ１２５、１６およびビア１２７によって線幅の微細化の現在の傾向が示されている。さらに、バリア１３２は、バリア１３０、１３１と略同じである。この微細化傾向は、エレクトロマイグレーションにおいて以下の２つの結果をもたらしている。
・ メタライゼーションにおいて電流密度が増加している。
・ 縮小を続ける銅線とビアに関連して変わらないバリア／銅界面の重要性が増している。前記線幅が縮小するにつれて側壁界面領域における銅の比率が増
加している。
【００２０】
移動するイオンのドリフト速度は、電流密度と、電気抵抗率と、拡散性に比例し、拡散活性エネルギーを含む指数項に反比例する（Ｓ．Ｍ．セー：“ＶＬＳＩテクノロジー”、ｐ．４１０、マグローヒル、１９８８参照）。前記拡散性は、界面、粒界、転位、その他の存在によって大きく決定される。したがって、前記側壁界面領域に関連して配線およびビアのサイズが縮小するにつれて、図１に示す金属配線の側壁エレクトロマイグレーション耐性の信頼性がますます重要になる。
【００２１】
図２Ａの概略断面は、本発明の教えるところに基づいた解決法を明示する図２Ｂと比較するために、銅メタライゼーションの現在の技術の状態を繰り返し示すものである。図２Ａおよび図２Ｂにおいて、バリア層２０１は、トレンチ２０２、２０３と、ビア２０４に対しライニングの役目を果たすものである。ビア２０４ならびにトレンチ２０２、２０３には、銅が充填される。前記バリア層には、以下のようないくつかの選択肢がある：
・ バリア層を、チタニウム、タンタル、タングステン、モリブデン、クローム、これらの化合物のなかから選ばれた高融点金属によって形成する。
・ バリア層を、炭−窒化シリコン、炭化シリコン、窒化チタニウム、窒化タンタル、窒化タングステン、炭化タングステン、窒化シリコン、チタニウム／窒化シリコン、タンタル／窒化シリコンから選ばれた絶縁誘電体化合物によって形成する。
・ バリア層を有機誘電体材料によって形成する。
【００２２】
望ましくは、前記バリア層２０１の厚さを１ｎｍ〜５０ｎｍの範囲とする。該バリア層により多孔性誘電体層２１０、２１１、２１２（低誘電率）をシールすることにより、前記多孔性誘電体層内の微細ボイドが合体して大きなボイドを形成するのを防止し、銅が前記孔から前記誘電体層にマイグレートするのを防止する。図２Ａと図２Ｂの構造は、なるべくなら、炭−窒化シリコン、窒化シリコン、もしくは酸化炭素シリコンなどで形成された誘電体層２２０を有する。
【００２３】
本発明によれば、銅含有材料でできた遷移層２４０によって、トレンチ２０２、２０３およびビア２０４にライニングを施す。該遷移層は、銅／バリア界面で発生するエレクトロマイグレーションを抑止するために十分高い電気抵抗率と十分に低い電流密度とを有する。該遷移層は、
・ 銅タンタル、銅マグネシウム、銅アルミニウム、銅シリコン、銅クローム、銅モリブデン、銅ジルコニウム、銅ニッケル、銅すず、銅銀、銅チタニウム、銅パラジウムの中から選んで形成する。
銅ジルコニウムと銅すずを選ぶことが望ましい。
【００２４】
前記遷移層は、５０ｎｍ〜１２０ｎｍの範囲の厚さを有する。該範囲にわたって、銅を傾斜状もしくは一定の濃度で含有させることができる。
【００２５】
銅添加遷移層を設けたときの前記銅メタライゼーション配線を通る電流の流れと該遷移層のない場合の比較を、図５と３とによって概略図で示す。これらの図は、メタライゼーション線の長手方向の断面を平面図として表している。図３では、銅線を３０１で示しており、矢３０１ａは概略的に電流の強さと密度とを示している。（ただし、図３の矢３０１ａの長さと濃さは、量を必ずしも表すものと解釈してはならない。）前記銅線３０１は、バリア層３０２で囲まれ、埋め込まれている。図３では、前記バリア層は、小さな矢３０２ａで示した少量の電流を流すことができるタンタルのような高融点金属で形成されている。前記バリア層が窒化タンタルのような絶縁体であれば、該バリア層には電流を全く流れない。前記バリア層３０２を、今度は絶縁材料３０のなかに埋め込む。
【００２６】
エレクトロマイグレーションに関して、重要な界面は、良好な導電性を有する前記銅線３０１と低い導電性を有する前記バリア層３０２との間にある界面３１０である。すでに述べたように、エレクトロマイグレーション障害が発生する可能性のあるのは、この界面３１０である。
【００２７】
図４Ａと図４Ｂは、バリア材料の、すなわちバリアの導電性の関数としての銅メタライゼーションの寿命の測定データを示している。これらの図は、線幅が０．３５μｍで、電流密度が１．６ｍＡ／ｃｍ２の場合における図４Ａに示したものと、線幅が０．５μｍで、電流密度が１．０ｍＡ／ｃｍ２の場合における図４Ｂに示したものとを３２５℃でデュアルダマシンを行った各サンプルのデータをプロットしたワイブル分布を表している。プロットしたデータは、故障発生までの時間（ｈｒ単位）の関数としての対数の対数であるキャリア生存率である。図４Ａと図４Ｂの双方において、バリアの抵抗率が低いほど、銅線寿命は向上するという傾向が明らかに示されている。窒化タンタルのバリアを有する銅サンプルは、最も生存率が低かった。最も外側の窒化タンタル層にタンタル層を加えた銅サンプル（２層バリアサンプル）では寿命が長くなった。銅の上にタンタルを堆積したサンプルにおいて、そのバリア層が検討した特定サンプルの内で最良の導電性を示した。
【００２８】
本発明によれば、前記銅線とバリア層の間に別な層を挿入し、主成分金属に銅を“ドーピング”（もしくは銅合金化）することにより、この遷移層の導電性を向上させる。図３と類似した図５は、銅線５０１の概略断面を平面図として表したものである。矢５０１ａは、概略的に電流の強さと密度とを示している。（ただし、矢５０１ａの長さと濃さは、量の程度を必ずしも表すものと解釈してはならない。）該銅線５０１は銅遷移層５２０に囲まれ、埋め込まれている。矢５２０ａの中間の長さは、電流がゼロではないが前記銅線５０１の電流と比べればかなり低いことを、望ましくは、中間の強さを表している。層５２０は、先に提示したリストから選んだ材料で形成されている。前記銅遷移層は、バリア層５０２に埋め込まれ、囲まれている。該バリア層は、小さな矢５０２ａで示された小さな量の電流を流す、タンタルのような高融点金属から成っている。前記バリア層が窒化タンタルのような絶縁体であれば、該バリア層には電流は全く流れない。前記バリア層５０２を、今度は絶縁材料５０３に埋め込まれる。
【００２９】
エレクトロマイグレーションに関して、重要な界面は、良好な導電性を有する前記銅線５０１と中間の導電性を有する前記銅添加遷移層５０２の間にある界面５１０である。経験から分かることであるが、この界面５１０では、エレクトロマイグレーションによる障害はほとんど発生せず、したがって、銅添加遷移層を有する装置の寿命は、大幅に伸びる。
【００３０】
この改善の主要な原因は、図３に示すサンプルのように急激ではなく、電流密度が緩やかに増加することである。図６は、銅のドーピングによって生じる抵抗率（μΩｃｍ）と銅添加遷移層（すなわち、側壁）の始点５１１からの深さ（ｎｍ）の関数としての電流密度（ａ／ｃｍ２）との相関関係を示している。
【００３１】
前記遷移層の金属の選択は、該遷移層の完全性を維持するという、拡散、流出、あるいは混合により、たとえ漸次にでも減少したり、縮小したりするのを阻止する願望によって大きく決定される。この条件を基本的に満たす２つの例を図７に併記されている。（データはＣ．Ｐ．ワン他の論文、ＩＩＴＣ会議、２００１年６月、ｐ．８６から転写した。）本例から分かるように、ジルコニウムは４００℃でも銅の中でほとんど拡散せず、すずは、４００℃で銅の中でほんのわずかだけ拡散する。ジルコニウムを１％添加すると大きな抵抗率が生じる（１９．８μΩｃｍ）。銅に１％のすずを添加したときの抵抗率はわずか５．４μΩｃｍである。このデータから、原則的にジルコニウムとすずは、ともに遷移層金属として受け入れ可能な材料といえる。
【００３２】
遷移層金属の選択における別な側面は、前記遷移層と前記銅線との間、さらに前記遷移層と前記バリア層との間の完全な接着が必要なことである。金属の適合性のほかに、堆積方法が重要である。方法に関する以下の記述を参考にされたい。
【００３３】
本発明による半導体ボデーの水平面に集積回路を製造する方法は、
・ 前記半導体ボデーの上に絶縁層を形成するステップと；
・ 前記絶縁層を通して略垂直な孔をエッチングで形成するステップと、該孔は底部と側壁を有しており；
・ 前記孔内の側壁および前記孔の底部を含む前記誘電体層を覆うようにバリア層を堆積し、該バリア層で銅をシールするステップと；
・ 前記バリア層を覆うように銅添加遷移層を堆積し、銅に強力に接着させ、エレクトロマイグレーション耐性の信頼性を向上させ、堆積技術として物理気相成長、化学気相成長、あるいは原子層化学機械的堆積を使用するステップと；
・ さらに、前記孔の残った部分に銅を充填し、その技術として銅シード層堆積を必要としない銅めっき行うステップを含む方法である。
【００３４】
さらに、前記銅、遷移層、バリア層に対し化学機械的研磨を行い、表面を平坦化するステップを追加することができる。
さらに、前記孔の底部上の前記バリア層の概して水平なバリア部分を選択的に除去するステップを追加することができる。
【００３５】
本発明による複数の金属線を有する半導体ボデーの水平面に集積回路を完成する方法は、
・ 前記半導体ボデーの上にレベル間絶縁層を形成するステップと；
・ 前記レベル間絶縁層の上に金属内絶縁層を形成するステップと；
・ 前記金属内絶縁層に略垂直なトレンチと、前記レベル間絶縁層に略垂直なビアをエッチングで形成するステップと；
・ 銅をシールするバリア層を前記トレンチとビア内の金属内誘電体層を覆うようにバリア層をたいせきさせるステップと；
・ 前記トレンチとビア内のバリア層の上に銅ドープ遷移相をたいせきするステップと；
・ 前記ビアの底部から前記バリア層と前記遷移層を選択的に除去し、前記金属線を露出させるステップと；
・ 前記トレンチとビアの残った部分に銅を充填するステップを含む方法である
。
【００３６】
本発明を説明のための実施例を参照しつつ説明してきたが、以上の説明は、制限する意味と解釈しないでいただきたい。本発明の他の実施例はもとより説明した実施例にさまざまな変更を加えたり、組み合わせることは、説明を参照された当業者には自明のことであろう。集積回路デザインの次第に縮小していくパターンサイズとともにビアの直径が縮小されていきつつあるとき、特定の側壁構造を達成するため異方性プラズマエッチングを微調整することがその一例である。したがって、添付の請求項は、このようなあらゆる変更あるいは実施法を包含することを意図している。
【００３７】
以上の説明に関して更に以下の項を開示する。
（１） 半導体ボデーの水平面における集積回路は、
前記半導体ボデーの上にある誘電体層と、
前記誘電体層を通る側壁と底部を持つ略垂直な孔と、
前記孔の中の前記側壁と前記孔の底部を含む前記誘電体層を覆うように設けられ、銅をシールする働きがあるバリア層と、
前記バリア層を覆う、銅を添加した遷移層、該遷移層は純銅よりも高い抵抗率を有し、銅と前記バリア層に強力に接着し、そのためエレクトロマイグレーション耐性の信頼性を向上させる、とから成り、前記孔の残った部分には銅を充填することを特徴とする集積回路。
（２） 前記孔は、トレンチを含む第１項記載の回路。
（３） 前記孔は、トレンチとビアを含む第１項記載の回路。
（４） 前記誘電体層は、低い誘電率を示す多孔性材料である第１項記載の回路。
（５） 前記バリア層は、チタニウム、タンタル、タングステン、モリブデン、クローム、およびこれらの化合物からなる集団の中から選ばれた高融点金属である第１項記載の回路。
（６） 前記バリア層は、炭‐窒化シリコン、炭化シリコン、窒化チタニウム、窒化タンタル、窒化タングステン、炭化タングステン、窒化シリコン、チタニウム／窒化シリコン、タンタル／窒化シリコンからなる集団の中から選ばれた絶縁性誘電体化合物である第１項記載の回路。
（７） 前記バリア層は、有機誘電体材料によって形成される第１項記載の回路。
（８） 前記バリア層は、１ｎｍ〜５０ｎｍの範囲の厚さを有する第１項記載の回路。
（９） 前記多孔性誘電体層内の微細ボイドが合体して大きなボイドを形成することを防ぐため、さらに銅が前記孔から前記誘電体層へマイグレートするのを防ぐために前記バリア層は、前記誘電体層をシールする第１項記載の回路。
（１０）前記遷移層は、銅タンタル、銅マグネシウム、銅アルミニウム、銅シリコン、銅クローム、銅ベリリウム、銅ジルコニウム、銅ニッケル、銅すず、銅銀、銅チタニウム、銅パラジウムからなる材料の集団の中から選ばれる第１項記載の回路。
（１１）半導体ボデーの上にある誘電体層と、誘電体層を通る、側壁と底部を有する略垂直な孔、を含む半導体ボデーの水平面の集積回路の構造と製造方法。バリア層（２０１）は、前記孔の中の側壁と該孔の底部を含む誘電体層を覆うように位置している。該バリア層（２０１）は、銅をシールする作用をする。銅を添加した遷移層（２４０）は、バリア層を覆うように位置している。該遷移層は、純銅よりも高い抵抗率を有し、銅とバリア層とに強力に接着し、エレクトロマイグレーション耐性の信頼性を向上させる。前記孔の残った部分には、銅（２０３）を充填する。該孔はトレンチあるいはトレンチとビアであってよい。
【図面の簡単な説明】
【図１】パターンサイズが縮小を続けるため重要性を増している界面の効果を図示する、絶縁体内の銅を充填したトレンチとビアが見える概略断面図を示す。
【図２】Ａは、バリア層のライニングが施され、銅を充填したトレンチとビアが見える概略断面図を示す。Ｂは、本発明による銅充填遷移層が並ぶ概略断面図を示す。
【図３】エレクトロマイグレーションの起点を明示するための、銅線に流れる電流を示すバリア層と絶縁体に埋め込まれた銅線の平面図を示す。
【図４】さまざまな抵抗率および導電性を示すバリア層を有する銅線の寿命データをプロットしたウェイブル分布図を示す。
【図５】エレクトロマイグレーションの起点を明示するための、銅線と遷移層の電流を図示する、銅添加遷移層とバリア層に埋め込まれた銅線の平面図を示す。
【図６】銅のドーピングによる遷移層内の抵抗率と電流密度をプロットした図を示す。
【図７】層の安定性を示す遷移層ための銅材料の拡散性を比較する図を示す。
【符号の説明】
１０１ 半導体
１０２ レベル内誘電体層
１０５ トレンチ
１１７ ビア
２０１ バリア層
２０４ ビア
３０１ 銅線
【発明の分野】
本発明は、総じて、電子システムおよび半導体装置の分野に関するものであり、特に信頼性の高いマルチレベル銅メタライゼーションを目指す集積回路の製造工程に関するものである。
【０００２】
【関連技術の説明】
銅配線は、従来のアルミ配線に比べて抵抗が低く、エレクトロマイグレーション耐性の信頼性が高いために、近年、シリコン集積回路に適応されるようになった。銅配線の製造にシングルダマシン法とデュアルダマシン法が使用されている。これらの二つの方法のいずれかを用いるマルチレベル銅配線において、エレクトロマイグレーション耐性の信頼性を向上させた事例、特に初期故障の寿命を延長させた事例が、例えば、「直接コンタクト・ビア構造を有する高信頼性銅デュアルダマシン配線」という最近の論文で報告されている（上野他、ＩＥＥＥインターネット電子装置会議２０００年１２月１０−１３日、ｐ．２６５−２６８）。上述の技術では、相互接続用ビアの底部における銅コンタクトを、極薄接着層を除いて、バリアフリーにすることによってマルチレベル銅回路を改良している。
【０００３】
該論文に記述されたような進展にもかかわらず、既知の技術では、銅配線の考え方に関する多くの問題が未解決のままである。例えば、銅原子が複数のエネルギー準位を与えて、電子を再結合させたり、あるいは生成させたりすること、すなわち銅原子が電子の寿命キラーとしても働くことが知られるシリコン回路の中に銅がマイグレートすることを防ぐために、バリア層によって銅原子をシールする必要がある。こうしたシールバリアは、微小ボイドが合体して大きなボイドを形成する可能性のある侵入原子から、低誘電率の多孔性絶縁層（いわゆるローケイ材料）を保護する必要がある。
【０００４】
別の例としては、銅を充填するビアの準備工程において、ビア直径が縮小するときに、銅の抵抗率が異常に増加しないように、ビアの内壁膜を注意深く形成する必要がある。この方面の進展が、最近、２００１年１０月１１日提出された米国特許出願番号９０／９７５、５７１（キイン−タン・ジャン：トレンチおよびビア側壁の平滑化により銅線抵抗率を低減）に記述されている。しかしながら、該ビア形成工程の費用効果や、ビアの準備処理のあとで容易に清浄化が行えるように該工程はシンプルにできるかなどの実際面の方法については考慮されていない。
【０００５】
粒界、転位、点欠陥が、エレクトロマイグレーションにおける材料原子の輸送を助けることは、かねてから種々の文書で記述されている。（例えば、Ｓ．Ｍ．セー：“ＶＬＳＩテクノロジー”、マグローヒル、ｐ．４０９−４１３，１９８８を参照されたい。）集積回路のパターンサイズの微細化傾向が続くなかで、このような歓迎されない影響は、一層重要になっているが、これらの影響を減少させ、回避させる銅メタライゼーション技術は、いまだ開示されていない。
【０００６】
したがって、シングルダマシン、特にデュアルダマシン技術によって、銅メタライゼーションおよび銅を充填したビア配線を製造し、同時に、素子の信頼性を向上させる理路整然として構成されたコストの低い方法が、現在強く求められている。該製造法は、まずシンプルであるべきであり、かつ異なった半導体製品群と広範なデザインおよび工程例を十分にカバーする柔軟性を兼ね備えたものであるべきである。なるべくなら、それらの革新的技術は、製造サイクルタイムを延長することなく既存の設備を用いて、したがって製造機械に新たな投資を必要とせずに達成されるべきである。
【０００７】
【発明の要約】
本発明では、半導体ボデー上にある誘電体層と、該誘電体層を通る、側壁と底部をもつ略垂直な孔と、を有する半導体ボデーの水平面における集積回路の構成と製造法を記述する。バリア層は、前記孔の側壁および前記孔の底部を含む誘電体層を覆うように配置されている。前記バリア層は、銅をシールする作用し、銅を添加した遷移層を覆うように配置されている。該遷移層は、純銅よりも高い抵抗率を有し、銅およびバリア層に強力に接着する作用があり、そのためエレクトロマイグレーション耐性の信頼度が向上する。前記孔の残った部分には、銅が充填される。該孔に、トレンチもしくはトレンチとビアを形成することができる。
【０００８】
本発明のバリア堆積およびエッチング法は、どのような誘電体層にも使用できるが、特に低誘電率の多孔性材料に適している。
【０００９】
本発明において採用可能なバリア材料として、誘電体金属炭化物および窒化物、有機絶縁性材料、二酸化ケイ素などの多くの高融点金属および化合物が挙げられる。前記バリア材料は、１ｎｍ〜５０ｎｍの範囲の厚さを有する。
【００１０】
前記バリア層を覆うように配置された、銅添加遷移層は、エレクトロマイグレーションを抑止するために十分な高さの電気抵抗率と十分な低さの電流密度を特徴とする材料から成っている。ある種の材料では、銅のドーピングは、前記孔においてバリア層から銅にかけて低濃度から高濃度へ向かう傾斜を示し、したがって抵抗率は高抵抗から次第に減少する。前記遷移層の厚さは、５０ｎｍ〜１２０ｎｍの範囲にある。
【００１１】
前記遷移層の上で銅めっきが直接行われるようにするという基本要件を満たすために、前記遷移層の抵抗率を十分に低く保つことができれば、銅シード層を堆積させる必要はなくなる。銅めっきは、銅遷移層を堆積した直後に行うことができる。
【００１２】
本発明の技術的効果の一つをあげれば、前記ビアの底部から前記遷移層とバリア層を選択的に除去する選択的除去工程に続く化学的清浄化が、該遷移層とバリア層の場合、容易なことである。
【００１３】
中間ストップ層で結合されたトレンチレベル誘電体層とビアレベル誘電体層の複合構造において、ビアの底部の前記遷移層とバリア層を選択的に除去する工程段階は、微調整された異方性プラズマエッチング工程から成る。本発明では、前記エッチング段階は、前記中間ストップ層上の前記（概ね水平な）遷移層とバリア層とともに、前記孔の底部上の前記（概ね水平な）遷移層とバリア層を除去し、かつ前記中間ストップ層の一部だけを貫通するように意図したものである。したがって、前記ストップ層の残った部分は前記多孔性材料をシールしたままになる。
【００１４】
本発明の一面において、前記の方法は、デュアルダマシン法ならびに深いサブミクロン（０．１８μｍ以下）技術と十分に対応している。
【００１５】
本発明に代表される技術ならびにさまざまな態様を、添付された図面およびクレームで述べた新規な特徴と関連させて検討するならば、以下の本発明の好ましい実施例の記述から明らかになろう。
【００１６】
（発明の詳細な説明）
本発明は、２００１年５月２３日に提出された米国特許出願番号０９／８６３、６８７（ブレナン他：多孔性ローケイ誘電体層内のビア側壁をシールする方法）、および２００１年１０月１１日に提出された米国特許出願番号０９／９７５，５７１（ジアン：トレンチおよびビアの側壁を平滑化して銅線抵抗率を低減）に関連するものである。
【００１７】
図１は、全体を１００として示した２レベル集積回路（ＩＣ）メタライゼーション構造の概略断面である。半導体１０１の上には、第１のレベル内誘電体層１０２があり、その上にレベル間誘電体層１０３が配置され、さらにその上に第２のレベル内誘電体層１０４が配置されている。前記誘電体層は、ローケイ（低誘電率）材料１４０である。トレンチ１０５は、前記第１のレベル間誘電体層１０２にエッチングにより形成され、別のトレンチ１０６は、第２のレベル間層１０４にエッチングにより形成され、ビア１０７は、前記レベル間誘電体層１０３にエッチングにより形成される。二つのトレンチ１０５と１０６およびビア１０７には銅１０５が充填されている。（トレンチ１０５が第１のメタライゼーションレベルを構成し、トレンチ１０６が第２のメタライゼーションレベルを構成する。）銅の性質として、銅が拡散・ドリフトにより誘電体材料１０４（あるいは前記半導体ボデー１０１）に移動するのを阻止するために、前記トレンチおよび前記ビアの側壁に薄いバリア層１３０によってライニングを施す必要がある。１６０は、一番上の誘電体バリアであり、炭化シリコンあるいは炭−窒化シリコンの層で形成され、あるいはこれら２層を積層して形成されることが望ましい。
【００１８】
パターンサイズの微細化傾向を象徴するように、別のトレンチ１１５が、前記第１のレベル内誘電体層１０１にエッチングで形成されており、該トレンチ１１５の断面は、トレンチ１０５の断面よりも小さい。同様に、前記第２のレベル内誘電体層１０４にエッチングで形成されたトレンチ１１６は、その断面がトレンチ１０６の断面よりも小さい。さらに、レベル間誘電体層１０３にエッチングにより形成されたビア１１７の断面はビア１０７の断面よりも小さい。さらに、前記トレンチ１１５と１１６およびビア１１７にも銅が充填されている。したがって、前記必要とされているバリア層１３１は、前記バリア層１３０と略同じである。
【００１９】
図１の第３の組のトレンチ１２５、１６およびビア１２７によって線幅の微細化の現在の傾向が示されている。さらに、バリア１３２は、バリア１３０、１３１と略同じである。この微細化傾向は、エレクトロマイグレーションにおいて以下の２つの結果をもたらしている。
・ メタライゼーションにおいて電流密度が増加している。
・ 縮小を続ける銅線とビアに関連して変わらないバリア／銅界面の重要性が増している。前記線幅が縮小するにつれて側壁界面領域における銅の比率が増
加している。
【００２０】
移動するイオンのドリフト速度は、電流密度と、電気抵抗率と、拡散性に比例し、拡散活性エネルギーを含む指数項に反比例する（Ｓ．Ｍ．セー：“ＶＬＳＩテクノロジー”、ｐ．４１０、マグローヒル、１９８８参照）。前記拡散性は、界面、粒界、転位、その他の存在によって大きく決定される。したがって、前記側壁界面領域に関連して配線およびビアのサイズが縮小するにつれて、図１に示す金属配線の側壁エレクトロマイグレーション耐性の信頼性がますます重要になる。
【００２１】
図２Ａの概略断面は、本発明の教えるところに基づいた解決法を明示する図２Ｂと比較するために、銅メタライゼーションの現在の技術の状態を繰り返し示すものである。図２Ａおよび図２Ｂにおいて、バリア層２０１は、トレンチ２０２、２０３と、ビア２０４に対しライニングの役目を果たすものである。ビア２０４ならびにトレンチ２０２、２０３には、銅が充填される。前記バリア層には、以下のようないくつかの選択肢がある：
・ バリア層を、チタニウム、タンタル、タングステン、モリブデン、クローム、これらの化合物のなかから選ばれた高融点金属によって形成する。
・ バリア層を、炭−窒化シリコン、炭化シリコン、窒化チタニウム、窒化タンタル、窒化タングステン、炭化タングステン、窒化シリコン、チタニウム／窒化シリコン、タンタル／窒化シリコンから選ばれた絶縁誘電体化合物によって形成する。
・ バリア層を有機誘電体材料によって形成する。
【００２２】
望ましくは、前記バリア層２０１の厚さを１ｎｍ〜５０ｎｍの範囲とする。該バリア層により多孔性誘電体層２１０、２１１、２１２（低誘電率）をシールすることにより、前記多孔性誘電体層内の微細ボイドが合体して大きなボイドを形成するのを防止し、銅が前記孔から前記誘電体層にマイグレートするのを防止する。図２Ａと図２Ｂの構造は、なるべくなら、炭−窒化シリコン、窒化シリコン、もしくは酸化炭素シリコンなどで形成された誘電体層２２０を有する。
【００２３】
本発明によれば、銅含有材料でできた遷移層２４０によって、トレンチ２０２、２０３およびビア２０４にライニングを施す。該遷移層は、銅／バリア界面で発生するエレクトロマイグレーションを抑止するために十分高い電気抵抗率と十分に低い電流密度とを有する。該遷移層は、
・ 銅タンタル、銅マグネシウム、銅アルミニウム、銅シリコン、銅クローム、銅モリブデン、銅ジルコニウム、銅ニッケル、銅すず、銅銀、銅チタニウム、銅パラジウムの中から選んで形成する。
銅ジルコニウムと銅すずを選ぶことが望ましい。
【００２４】
前記遷移層は、５０ｎｍ〜１２０ｎｍの範囲の厚さを有する。該範囲にわたって、銅を傾斜状もしくは一定の濃度で含有させることができる。
【００２５】
銅添加遷移層を設けたときの前記銅メタライゼーション配線を通る電流の流れと該遷移層のない場合の比較を、図５と３とによって概略図で示す。これらの図は、メタライゼーション線の長手方向の断面を平面図として表している。図３では、銅線を３０１で示しており、矢３０１ａは概略的に電流の強さと密度とを示している。（ただし、図３の矢３０１ａの長さと濃さは、量を必ずしも表すものと解釈してはならない。）前記銅線３０１は、バリア層３０２で囲まれ、埋め込まれている。図３では、前記バリア層は、小さな矢３０２ａで示した少量の電流を流すことができるタンタルのような高融点金属で形成されている。前記バリア層が窒化タンタルのような絶縁体であれば、該バリア層には電流を全く流れない。前記バリア層３０２を、今度は絶縁材料３０のなかに埋め込む。
【００２６】
エレクトロマイグレーションに関して、重要な界面は、良好な導電性を有する前記銅線３０１と低い導電性を有する前記バリア層３０２との間にある界面３１０である。すでに述べたように、エレクトロマイグレーション障害が発生する可能性のあるのは、この界面３１０である。
【００２７】
図４Ａと図４Ｂは、バリア材料の、すなわちバリアの導電性の関数としての銅メタライゼーションの寿命の測定データを示している。これらの図は、線幅が０．３５μｍで、電流密度が１．６ｍＡ／ｃｍ２の場合における図４Ａに示したものと、線幅が０．５μｍで、電流密度が１．０ｍＡ／ｃｍ２の場合における図４Ｂに示したものとを３２５℃でデュアルダマシンを行った各サンプルのデータをプロットしたワイブル分布を表している。プロットしたデータは、故障発生までの時間（ｈｒ単位）の関数としての対数の対数であるキャリア生存率である。図４Ａと図４Ｂの双方において、バリアの抵抗率が低いほど、銅線寿命は向上するという傾向が明らかに示されている。窒化タンタルのバリアを有する銅サンプルは、最も生存率が低かった。最も外側の窒化タンタル層にタンタル層を加えた銅サンプル（２層バリアサンプル）では寿命が長くなった。銅の上にタンタルを堆積したサンプルにおいて、そのバリア層が検討した特定サンプルの内で最良の導電性を示した。
【００２８】
本発明によれば、前記銅線とバリア層の間に別な層を挿入し、主成分金属に銅を“ドーピング”（もしくは銅合金化）することにより、この遷移層の導電性を向上させる。図３と類似した図５は、銅線５０１の概略断面を平面図として表したものである。矢５０１ａは、概略的に電流の強さと密度とを示している。（ただし、矢５０１ａの長さと濃さは、量の程度を必ずしも表すものと解釈してはならない。）該銅線５０１は銅遷移層５２０に囲まれ、埋め込まれている。矢５２０ａの中間の長さは、電流がゼロではないが前記銅線５０１の電流と比べればかなり低いことを、望ましくは、中間の強さを表している。層５２０は、先に提示したリストから選んだ材料で形成されている。前記銅遷移層は、バリア層５０２に埋め込まれ、囲まれている。該バリア層は、小さな矢５０２ａで示された小さな量の電流を流す、タンタルのような高融点金属から成っている。前記バリア層が窒化タンタルのような絶縁体であれば、該バリア層には電流は全く流れない。前記バリア層５０２を、今度は絶縁材料５０３に埋め込まれる。
【００２９】
エレクトロマイグレーションに関して、重要な界面は、良好な導電性を有する前記銅線５０１と中間の導電性を有する前記銅添加遷移層５０２の間にある界面５１０である。経験から分かることであるが、この界面５１０では、エレクトロマイグレーションによる障害はほとんど発生せず、したがって、銅添加遷移層を有する装置の寿命は、大幅に伸びる。
【００３０】
この改善の主要な原因は、図３に示すサンプルのように急激ではなく、電流密度が緩やかに増加することである。図６は、銅のドーピングによって生じる抵抗率（μΩｃｍ）と銅添加遷移層（すなわち、側壁）の始点５１１からの深さ（ｎｍ）の関数としての電流密度（ａ／ｃｍ２）との相関関係を示している。
【００３１】
前記遷移層の金属の選択は、該遷移層の完全性を維持するという、拡散、流出、あるいは混合により、たとえ漸次にでも減少したり、縮小したりするのを阻止する願望によって大きく決定される。この条件を基本的に満たす２つの例を図７に併記されている。（データはＣ．Ｐ．ワン他の論文、ＩＩＴＣ会議、２００１年６月、ｐ．８６から転写した。）本例から分かるように、ジルコニウムは４００℃でも銅の中でほとんど拡散せず、すずは、４００℃で銅の中でほんのわずかだけ拡散する。ジルコニウムを１％添加すると大きな抵抗率が生じる（１９．８μΩｃｍ）。銅に１％のすずを添加したときの抵抗率はわずか５．４μΩｃｍである。このデータから、原則的にジルコニウムとすずは、ともに遷移層金属として受け入れ可能な材料といえる。
【００３２】
遷移層金属の選択における別な側面は、前記遷移層と前記銅線との間、さらに前記遷移層と前記バリア層との間の完全な接着が必要なことである。金属の適合性のほかに、堆積方法が重要である。方法に関する以下の記述を参考にされたい。
【００３３】
本発明による半導体ボデーの水平面に集積回路を製造する方法は、
・ 前記半導体ボデーの上に絶縁層を形成するステップと；
・ 前記絶縁層を通して略垂直な孔をエッチングで形成するステップと、該孔は底部と側壁を有しており；
・ 前記孔内の側壁および前記孔の底部を含む前記誘電体層を覆うようにバリア層を堆積し、該バリア層で銅をシールするステップと；
・ 前記バリア層を覆うように銅添加遷移層を堆積し、銅に強力に接着させ、エレクトロマイグレーション耐性の信頼性を向上させ、堆積技術として物理気相成長、化学気相成長、あるいは原子層化学機械的堆積を使用するステップと；
・ さらに、前記孔の残った部分に銅を充填し、その技術として銅シード層堆積を必要としない銅めっき行うステップを含む方法である。
【００３４】
さらに、前記銅、遷移層、バリア層に対し化学機械的研磨を行い、表面を平坦化するステップを追加することができる。
さらに、前記孔の底部上の前記バリア層の概して水平なバリア部分を選択的に除去するステップを追加することができる。
【００３５】
本発明による複数の金属線を有する半導体ボデーの水平面に集積回路を完成する方法は、
・ 前記半導体ボデーの上にレベル間絶縁層を形成するステップと；
・ 前記レベル間絶縁層の上に金属内絶縁層を形成するステップと；
・ 前記金属内絶縁層に略垂直なトレンチと、前記レベル間絶縁層に略垂直なビアをエッチングで形成するステップと；
・ 銅をシールするバリア層を前記トレンチとビア内の金属内誘電体層を覆うようにバリア層をたいせきさせるステップと；
・ 前記トレンチとビア内のバリア層の上に銅ドープ遷移相をたいせきするステップと；
・ 前記ビアの底部から前記バリア層と前記遷移層を選択的に除去し、前記金属線を露出させるステップと；
・ 前記トレンチとビアの残った部分に銅を充填するステップを含む方法である
。
【００３６】
本発明を説明のための実施例を参照しつつ説明してきたが、以上の説明は、制限する意味と解釈しないでいただきたい。本発明の他の実施例はもとより説明した実施例にさまざまな変更を加えたり、組み合わせることは、説明を参照された当業者には自明のことであろう。集積回路デザインの次第に縮小していくパターンサイズとともにビアの直径が縮小されていきつつあるとき、特定の側壁構造を達成するため異方性プラズマエッチングを微調整することがその一例である。したがって、添付の請求項は、このようなあらゆる変更あるいは実施法を包含することを意図している。
【００３７】
以上の説明に関して更に以下の項を開示する。
（１） 半導体ボデーの水平面における集積回路は、
前記半導体ボデーの上にある誘電体層と、
前記誘電体層を通る側壁と底部を持つ略垂直な孔と、
前記孔の中の前記側壁と前記孔の底部を含む前記誘電体層を覆うように設けられ、銅をシールする働きがあるバリア層と、
前記バリア層を覆う、銅を添加した遷移層、該遷移層は純銅よりも高い抵抗率を有し、銅と前記バリア層に強力に接着し、そのためエレクトロマイグレーション耐性の信頼性を向上させる、とから成り、前記孔の残った部分には銅を充填することを特徴とする集積回路。
（２） 前記孔は、トレンチを含む第１項記載の回路。
（３） 前記孔は、トレンチとビアを含む第１項記載の回路。
（４） 前記誘電体層は、低い誘電率を示す多孔性材料である第１項記載の回路。
（５） 前記バリア層は、チタニウム、タンタル、タングステン、モリブデン、クローム、およびこれらの化合物からなる集団の中から選ばれた高融点金属である第１項記載の回路。
（６） 前記バリア層は、炭‐窒化シリコン、炭化シリコン、窒化チタニウム、窒化タンタル、窒化タングステン、炭化タングステン、窒化シリコン、チタニウム／窒化シリコン、タンタル／窒化シリコンからなる集団の中から選ばれた絶縁性誘電体化合物である第１項記載の回路。
（７） 前記バリア層は、有機誘電体材料によって形成される第１項記載の回路。
（８） 前記バリア層は、１ｎｍ〜５０ｎｍの範囲の厚さを有する第１項記載の回路。
（９） 前記多孔性誘電体層内の微細ボイドが合体して大きなボイドを形成することを防ぐため、さらに銅が前記孔から前記誘電体層へマイグレートするのを防ぐために前記バリア層は、前記誘電体層をシールする第１項記載の回路。
（１０）前記遷移層は、銅タンタル、銅マグネシウム、銅アルミニウム、銅シリコン、銅クローム、銅ベリリウム、銅ジルコニウム、銅ニッケル、銅すず、銅銀、銅チタニウム、銅パラジウムからなる材料の集団の中から選ばれる第１項記載の回路。
（１１）半導体ボデーの上にある誘電体層と、誘電体層を通る、側壁と底部を有する略垂直な孔、を含む半導体ボデーの水平面の集積回路の構造と製造方法。バリア層（２０１）は、前記孔の中の側壁と該孔の底部を含む誘電体層を覆うように位置している。該バリア層（２０１）は、銅をシールする作用をする。銅を添加した遷移層（２４０）は、バリア層を覆うように位置している。該遷移層は、純銅よりも高い抵抗率を有し、銅とバリア層とに強力に接着し、エレクトロマイグレーション耐性の信頼性を向上させる。前記孔の残った部分には、銅（２０３）を充填する。該孔はトレンチあるいはトレンチとビアであってよい。
【図面の簡単な説明】
【図１】パターンサイズが縮小を続けるため重要性を増している界面の効果を図示する、絶縁体内の銅を充填したトレンチとビアが見える概略断面図を示す。
【図２】Ａは、バリア層のライニングが施され、銅を充填したトレンチとビアが見える概略断面図を示す。Ｂは、本発明による銅充填遷移層が並ぶ概略断面図を示す。
【図３】エレクトロマイグレーションの起点を明示するための、銅線に流れる電流を示すバリア層と絶縁体に埋め込まれた銅線の平面図を示す。
【図４】さまざまな抵抗率および導電性を示すバリア層を有する銅線の寿命データをプロットしたウェイブル分布図を示す。
【図５】エレクトロマイグレーションの起点を明示するための、銅線と遷移層の電流を図示する、銅添加遷移層とバリア層に埋め込まれた銅線の平面図を示す。
【図６】銅のドーピングによる遷移層内の抵抗率と電流密度をプロットした図を示す。
【図７】層の安定性を示す遷移層ための銅材料の拡散性を比較する図を示す。
【符号の説明】
１０１ 半導体
１０２ レベル内誘電体層
１０５ トレンチ
１１７ ビア
２０１ バリア層
２０４ ビア
３０１ 銅線
Claims (1)
- 半導体ボデーの水平面における集積回路は、
前記半導体ボデーの上にある誘電体層と、
前記誘電体層を通る側壁と底部を持つ略垂直な孔と、
前記孔の中の前記側壁と前記孔の底部を含む前記誘電体層を覆うように設けられ、銅をシールする働きがあるバリア層と、
前記バリア層を覆う、銅を添加した遷移層、該遷移層は純銅よりも高い抵抗率を有し、銅と前記バリア層に強力に接着し、そのためエレクトロマイグレーション耐性の信頼性を向上させる、とから成り、前記孔の残った部分には銅を充填することを特徴とする集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/107,630 US6693356B2 (en) | 2002-03-27 | 2002-03-27 | Copper transition layer for improving copper interconnection reliability |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004006748A true JP2004006748A (ja) | 2004-01-08 |
Family
ID=28040987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003084484A Abandoned JP2004006748A (ja) | 2002-03-27 | 2003-03-26 | 銅配線の信頼性を向上させるための銅遷移層 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6693356B2 (ja) |
| EP (1) | EP1351291A3 (ja) |
| JP (1) | JP2004006748A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701060B2 (en) | 2003-05-29 | 2010-04-20 | Nec Corporation | Wiring structure and method for manufacturing the same |
| US8188600B2 (en) | 2004-06-24 | 2012-05-29 | Nec Corporation | Semiconductor device and method of fabricating the same |
| JP2014501913A (ja) * | 2010-11-12 | 2014-01-23 | エル−３ コミュニケーションズ コーポレーション | 導電性半導体材料の遷移膜成長 |
| KR101536702B1 (ko) * | 2007-09-29 | 2015-07-14 | 글로벌파운드리즈 인크. | 전기적으로 도전성의 피처를 포함하는 반도체 구조체 및 반도체 구조체를 형성하는 방법 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6716753B1 (en) * | 2002-07-29 | 2004-04-06 | Taiwan Semiconductor Manufacturing Company | Method for forming a self-passivated copper interconnect structure |
| KR100457057B1 (ko) * | 2002-09-14 | 2004-11-10 | 삼성전자주식회사 | 금속막 형성 방법 |
| JP4445191B2 (ja) * | 2002-10-07 | 2010-04-07 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6875693B1 (en) * | 2003-03-26 | 2005-04-05 | Lsi Logic Corporation | Via and metal line interface capable of reducing the incidence of electro-migration induced voids |
| US6955986B2 (en) * | 2003-03-27 | 2005-10-18 | Asm International N.V. | Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits |
| US7098143B2 (en) * | 2003-04-25 | 2006-08-29 | Texas Instruments Incorporated | Etching method using an at least semi-solid media |
| DE10351005B4 (de) * | 2003-10-31 | 2008-07-03 | Advanced Micro Devices, Inc., Sunnyvale | Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist |
| US7189292B2 (en) * | 2003-10-31 | 2007-03-13 | International Business Machines Corporation | Self-encapsulated silver alloys for interconnects |
| US7176571B2 (en) * | 2004-01-08 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company | Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure |
| JP4764606B2 (ja) * | 2004-03-04 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20050263891A1 (en) * | 2004-05-28 | 2005-12-01 | Bih-Huey Lee | Diffusion barrier for damascene structures |
| DE102004031878B3 (de) * | 2004-07-01 | 2005-10-06 | Epcos Ag | Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt |
| TWI259538B (en) * | 2004-11-22 | 2006-08-01 | Au Optronics Corp | Thin film transistor and fabrication method thereof |
| US7339196B2 (en) * | 2005-06-25 | 2008-03-04 | Industrial Technology Research Institute | Packaging of SMD light emitting diodes |
| KR20070049278A (ko) * | 2005-11-08 | 2007-05-11 | 삼성전자주식회사 | 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법 |
| JP4741965B2 (ja) | 2006-03-23 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20070257366A1 (en) * | 2006-05-03 | 2007-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer for semiconductor interconnect structure |
| US7919862B2 (en) * | 2006-05-08 | 2011-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures of integrated circuits |
| US7956465B2 (en) * | 2006-05-08 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures of integrated circuits |
| US7612451B2 (en) * | 2006-07-13 | 2009-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistivity in interconnect structures by forming an inter-layer |
| US8072075B2 (en) | 2006-09-04 | 2011-12-06 | Nicolas Jourdan | CuSiN/SiN diffusion barrier for copper in integrated-circuit devices |
| US7667328B2 (en) * | 2007-02-28 | 2010-02-23 | International Business Machines Corporation | Integration circuits for reducing electromigration effect |
| US8242016B2 (en) * | 2007-05-14 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approach for reducing copper line resistivity |
| WO2009037531A1 (en) * | 2007-09-20 | 2009-03-26 | Freescale Semiconductor, Inc. | Improvements for reducing electromigration effect in an integrated circuit |
| US7772110B2 (en) * | 2007-09-28 | 2010-08-10 | Tokyo Electron Limited | Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing |
| US7861204B2 (en) * | 2007-12-20 | 2010-12-28 | International Business Machines Corporation | Structures including integrated circuits for reducing electromigration effect |
| WO2013101204A1 (en) * | 2011-12-30 | 2013-07-04 | Intel Corporation | Self-enclosed asymmetric interconnect structures |
| US9030013B2 (en) | 2012-09-21 | 2015-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures comprising flexible buffer layers |
| JP6473405B2 (ja) * | 2015-10-05 | 2019-02-20 | 浜松ホトニクス株式会社 | 配線構造体の製造方法 |
| US9875966B1 (en) * | 2016-08-01 | 2018-01-23 | International Business Machines Corporation | Method and structure of forming low resistance interconnects |
| US10381322B1 (en) | 2018-04-23 | 2019-08-13 | Sandisk Technologies Llc | Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same |
| US10879260B2 (en) | 2019-02-28 | 2020-12-29 | Sandisk Technologies Llc | Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same |
| US10840185B2 (en) * | 2019-03-05 | 2020-11-17 | Texas Instruments Incorporated | Semiconductor device with vias having a zinc-second metal-copper composite layer |
| FR3096830B1 (fr) * | 2019-05-27 | 2021-06-18 | St Microelectronics Crolles 2 Sas | Elément d'interconnexion et son procédé de fabrication |
| US12057395B2 (en) * | 2021-09-14 | 2024-08-06 | International Business Machines Corporation | Top via interconnects without barrier metal between via and above line |
| CN118613904A (zh) * | 2021-12-13 | 2024-09-06 | 美商艾德亚半导体接合科技有限公司 | 互连结构 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933753A (en) * | 1996-12-16 | 1999-08-03 | International Business Machines Corporation | Open-bottomed via liner structure and method for fabricating same |
| US5913147A (en) * | 1997-01-21 | 1999-06-15 | Advanced Micro Devices, Inc. | Method for fabricating copper-aluminum metallization |
| US5904565A (en) * | 1997-07-17 | 1999-05-18 | Sharp Microelectronics Technology, Inc. | Low resistance contact between integrated circuit metal levels and method for same |
| US6077780A (en) * | 1997-12-03 | 2000-06-20 | Advanced Micro Devices, Inc. | Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure |
| US5939788A (en) * | 1998-03-11 | 1999-08-17 | Micron Technology, Inc. | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper |
| JP3955386B2 (ja) * | 1998-04-09 | 2007-08-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6461675B2 (en) * | 1998-07-10 | 2002-10-08 | Cvc Products, Inc. | Method for forming a copper film on a substrate |
| US6184550B1 (en) * | 1998-08-28 | 2001-02-06 | Advanced Technology Materials, Inc. | Ternary nitride-carbide barrier layers |
| US6169024B1 (en) * | 1998-09-30 | 2001-01-02 | Intel Corporation | Process to manufacture continuous metal interconnects |
| US6277733B1 (en) * | 1998-10-05 | 2001-08-21 | Texas Instruments Incorporated | Oxygen-free, dry plasma process for polymer removal |
| US6551872B1 (en) * | 1999-07-22 | 2003-04-22 | James A. Cunningham | Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby |
| US6328871B1 (en) * | 1999-08-16 | 2001-12-11 | Applied Materials, Inc. | Barrier layer for electroplating processes |
| JP3449960B2 (ja) * | 2000-02-25 | 2003-09-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6482733B2 (en) * | 2000-05-15 | 2002-11-19 | Asm Microchemistry Oy | Protective layers prior to alternating layer deposition |
| US6316351B1 (en) * | 2000-05-31 | 2001-11-13 | Taiwan Semiconductor Manufacturing Company | Inter-metal dielectric film composition for dual damascene process |
| KR100365643B1 (ko) * | 2000-10-09 | 2002-12-26 | 삼성전자 주식회사 | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 |
-
2002
- 2002-03-27 US US10/107,630 patent/US6693356B2/en not_active Expired - Lifetime
-
2003
- 2003-03-19 EP EP03100707A patent/EP1351291A3/en not_active Withdrawn
- 2003-03-26 JP JP2003084484A patent/JP2004006748A/ja not_active Abandoned
- 2003-12-17 US US10/739,980 patent/US6951812B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701060B2 (en) | 2003-05-29 | 2010-04-20 | Nec Corporation | Wiring structure and method for manufacturing the same |
| US8592303B2 (en) | 2003-05-29 | 2013-11-26 | Renesas Electronics Corporation | Wiring structure and method for manufacturing the same |
| US8188600B2 (en) | 2004-06-24 | 2012-05-29 | Nec Corporation | Semiconductor device and method of fabricating the same |
| KR101536702B1 (ko) * | 2007-09-29 | 2015-07-14 | 글로벌파운드리즈 인크. | 전기적으로 도전성의 피처를 포함하는 반도체 구조체 및 반도체 구조체를 형성하는 방법 |
| JP2014501913A (ja) * | 2010-11-12 | 2014-01-23 | エル−３ コミュニケーションズ コーポレーション | 導電性半導体材料の遷移膜成長 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1351291A3 (en) | 2004-12-15 |
| EP1351291A2 (en) | 2003-10-08 |
| US6693356B2 (en) | 2004-02-17 |
| US20030186543A1 (en) | 2003-10-02 |
| US20040132282A1 (en) | 2004-07-08 |
| US6951812B2 (en) | 2005-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004006748A (ja) | 銅配線の信頼性を向上させるための銅遷移層 | |
| US7193327B2 (en) | Barrier structure for semiconductor devices | |
| US7365001B2 (en) | Interconnect structures and methods of making thereof | |
| US7825516B2 (en) | Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures | |
| US6417094B1 (en) | Dual-damascene interconnect structures and methods of fabricating same | |
| US7196420B1 (en) | Method and structure for creating ultra low resistance damascene copper wiring | |
| TWI345818B (en) | Dual damascene interconnect structures having different materials for line and via conductors | |
| US7259463B2 (en) | Damascene interconnect structure with cap layer | |
| TW533535B (en) | Damascene processing using dielectric barrier films | |
| US6566258B1 (en) | Bi-layer etch stop for inter-level via | |
| US20080128907A1 (en) | Semiconductor structure with liner | |
| CN100403512C (zh) | 具有低电阻值的铜-阻障层镶嵌内连线结构及其制作方法 | |
| US7378338B2 (en) | Method of forming an interconnect structure diffusion barrier with high nitrogen content | |
| US7737026B2 (en) | Structure and method for low resistance interconnections | |
| WO2000054330A1 (en) | High-reliability damascene interconnect formation for semiconductor fabrication | |
| JP2002289690A (ja) | 集積回路および集積回路を製造する方法 | |
| US20020177303A1 (en) | Method for sealing via sidewalls in porous low-k dielectric layers | |
| US6992390B2 (en) | Liner with improved electromigration redundancy for damascene interconnects | |
| US8569888B2 (en) | Wiring structure and method of forming the structure | |
| JP4130621B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001118924A (ja) | 半導体装置およびその製造方法 | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| US20040061237A1 (en) | Method of reducing voiding in copper interconnects with copper alloys in the seed layer | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| US20030017696A1 (en) | Method for improving capability of metal filling in deep trench |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080624 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081210 |