DE69615075T2

DE69615075T2 - Bildverarbeitungsvorrichtung zur Durchführung eines Zufallsmaskenprozesses

Info

Publication number: DE69615075T2
Application number: DE69615075T
Authority: DE
Inventors: Hiroki Kanno; Gururaj Rao
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-03-24
Filing date: 1996-03-20
Publication date: 2002-05-02
Anticipated expiration: 2016-03-21
Also published as: EP0734153A2; US5790704A; EP0734153A3; DE69615075D1; JPH08265567A; EP0734153B1; JP3242278B2

Description

Die Erfindung betrifft eine Bildverarbeitungsvorrichtung, um ein Bild aus zum Beispiel Zeichen, Diagrammen oder Fotografien einem Fehlerdiffusionsprozess zu unterziehen, um ein Duplikatbild zu bilden, gemäß dem Oberbegriff des Patentanspruchs 1.
Üblicherweise wird in einer Bildverarbeitungsvorrichtung, die nicht nur mit Codeinformation sondern auch mit Bildinformation umgehen kann, die Bildinformation, wie etwa Zeichen und Diagramme mit Kontrast auf einem Original, das durch einen Leseabschnitt, wie etwa einen Scanner, gelesen wird, einem einfachen Binärcodeprozess unterzogen, indem ein fester Schwellenwert verwendet wird, und eine Bildinformation, wie etwa eine Fotografie, die eine Gradation aufweist, wird zum Beispiel durch eine Pseudogradationsschaltung, die ein Dither-Verfahren verwendet, dem Binärcodeprozess unterzogen, und an einen Binärdrucker mit weniger Gradation ausgegeben. Falls die gelesene Bildinformation durch Verwendung des festen Schwellenwerts dem einfachen Binärcodeprozess unterzogen wird, kann die Auflösung in einem Bereich eines Bildes aus Zeichen und Diagrammen hoch gehalten werden, und eine Verschlechterung der Bildqualität tritt nicht auf, da aber die Gradation nicht in einem Bereich eines Fotografiebildes aufrechterhalten werden kann, tritt eine Verschlechterung der Bildqualität auf. Falls die gelesene Bildinformation dem Gradationsprozess unterzogen wird, indem das systematische Dither-Verfahren oder dergleichen verwendet wird, kann andererseits die Gradation in dem Bereich des Fotografiebildes aufrechterhalten werden, und es tritt keine Verschlechterung der Bildqualität auf, da aber die Auflösung in dem Bereich eines Bildes aus Zeichen und Diagrammen reduziert wird und eine Verschlechterung der Bildqualität tritt auf. Falls die gelesene Bildinformation durch den einzelnen Binärcodeprozess verarbeitet wird, ist es möglich, die Bildqualitäten in den Bereichen mit unterschiedlichen Eigenschaften gleichzeitig zu befriedigen.
Jedoch wird ein "Fehlerdiffusionsverfahren" als Binärcode/Mehrwert-Codiersystem vorgeschlagen, das die Gradation in einem Bereich eines Fotografiebildes befriedigen kann, und das eine höhere Auflösung in einem Bereich eines Zeichen/Diagramm-Bildes aufweist, verglichen mit dem systematischen Dither-Verfahren. Das "Fehlerdiffusionsverfahren" (Referenzdokument: An Adaptive Algorithm for Spatial Gray Scale, von R.W. Floyd und L. Steinberg, Proceedings of the S.I.D. Ausgabe 17-2, Seiten 75-77, zweites Quartal 1976) ist ein Verfahren zur Addition eines Wertes, der durch Multiplikation eines Gewichtungskoeffizientens mit einem Binärfehler von peripheren Pixeln erhalten wird, die bereits in eine Binärform codiert sind, mit der Dichte eines Zielpixels, und dann zur Durchführung eines Binärcodeprozesses durch Verwendung eines festen Schwellenwerts.
Das "Fehlerdiffüsionsverfahren" dient zur Reduzierung des Binärcode/Mehrwertcode- Fehlers auf ein Minimum, indem ein Fehler, der durch den Binärcode/Mehrwertcode- Prozess für das Zielpixel erzeugt wird, auf die peripheren Pixel bei einer Bedingung gestreut wird, so daß der Fehler nicht durchschlägt, und folglich die Fehlerkompensation bewirkt wird. Das Problem dieses Verfahrens liegt darin, daß eine Textur (reguläres Muster) auf dem ausgegebenen Bild auftritt (insbesondere im Falle des Binärcodeprozesses). Die Textur ist ein reguläres Streifenmuster, das in der Bildebene erscheint, wenn das herkömmliche gleichmäßige (reguläre) Diffusionsverfahren in einem Fall durchgeführt wird, bei dem ein Bild mit geringer Dichte, wie etwa ein Hintergrund in einer Fotografie, dem Diffusionsprozess unterzogen wird. Das reguläre Streifenmuster wird Textur genannt, und wenn das Bild beobachtet wird, hat man den Eindruck, als ob das Bild verfremdet ist.
Wenn der Filterkoeffizient verwendet wird, ist es notwendig, zum Zeitpunkt der Fehlerdiffusionsfilterung einen Multiplizierer zu verwenden, wodurch ein Problem dahingehend verursacht wird, daß das Schaltungsausmaß größer und die Betriebsgeschwindigkeit verringert wird. Um das oben genannte Problem zu lösen, ist ein Verfahren zum Setzen des Filterkoeffizienten auf 2n vorgeschlagen, jedoch wird in diesem Fall die Textur in dem Ausgabebild signifikanter. Als Verfahren zur Reduzierung der Textur ist ein Verfahren des zufälligen Setzens der Position des Filterkoeffizienten bereitgestellt, jedoch ist die Wahrscheinlichkeit, daß der Koeffizient an den jeweiligen Positionen auftritt, gering, und g ist relativ klein. Ein Verfahren für das zufällige Setzen des Koeffizientwerts kann in Betracht gezogen werden, jedoch ist es in diesem Fall erforderlich, den Zufallskoeffizienten (A + B + C + D) auf 1 zu setzen, und es ist extrem kompliziert.
Ein Fehlerdiffusionsverfahren ist in "Digital Halftoning" gezeigt, von Robert Ulichnery, 1987. In Kapitel 8-3 beschreibt der Autor Wege, um sichtbare Artefakte zu reduzieren, die aufgrund deterministischer Natur der Basisfehlerdiffusion auftreten. Der Autor schlägt vor, daß Zufallsrauschen den Elementen hinzugegeben wird oder eine Gewichtung des Fehlerfilters. Ein Verfahren der Hintereinanderpositionierung eines einzelnen Gewichtungsfilters wird in 8-3-1 beschrieben. Jedoch ist dort die Vorrichtungsstruktur, die dieses Verfahren realisiert, nicht gezeigt.
Ein Verfahren, das nur die Maske und logische Produkte verwendet, anstelle des Koeffizienten, ist vorgeschlagen, und das Verfahren ist ein Hochgeschwindigkeitsverfahren zur Reduzierung der Textur durch den Synergieeffekt von Änderungsrauschen des Scanners oder dergleichen. Für Bilder, wie etwa CG (Computergrafiken), ist jedoch der Zufallsgrad gering und die Textur kann nicht ausreichend reduziert werden.
Wenn, wie oben beschrieben, der Filterkoeffizient in der Bildverarbeitungsvorrichtung verwendet wird, um den Fehlerdiffusionsprozess zu bewirken, ist ein Multiplizierer notwendig, was ein Problem dahingehend hervorruft, daß das Schaltungsausmaß groß und die Betriebsgeschwindigkeit verringert wird. Ferner wird ein Verfahren zum Setzen des Filterkoeffizienten auf 2n bereitgestellt, jedoch wird in diesem Fall die Textur in dem Ausgabebild signifikanter. Der Grad der Zufallswertumwandlung wird verringert, wenn die Position zufällig gesetzt wird, um die Textur zu reduzieren, und die Erzeugung des Koeffizienten wird komplizierter, wenn der Koeffizientenwert zufällig gesetzt wird. Ferner ist ein Hochgeschwindigkeitsfilterverfahren bereitgestellt, indem eine Maske anstelle des Koeffizienten verwendet wird, und indem ein logisches Produkt des Binärcodefehlers und des Maskenwerts verwendet werden, jedoch kann eine ausreichende Wirkung der Texturreduktion nicht für numerisch erzeugte Bilder, wie etwa CG, erzielt werden. Im Falle der Hochgeschwindigkeitsverarbeitung kann die Verteilung auf den benachbarten Pixel nicht rechtzeitig bewirkt werden, da die Fehlerkorrektur durch den Additionsprozess oder den Schwellenwertprozess durch Verwendung eines Komparators eine lange Zeit in Anspruch nimmt, und es ist erforderlich, den Schwellenwertprozess und den Korrekturprozess zu vereinfachen und deren Betriebsgeschwindigkeit zu verbessern.
Eine Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1 ist aus "Proceedings of the IEEE", Ausgabe 76, Nr. 1, Januar 1988, New York, USA, Seiten 56-79, XP002034911 Robert A. Ulichnery: "Dithering with blue noise" bekannt.
Eine Fehlerdiffusion mit einem dynamisch eingestellten Kernel ist aus "Proceedings of the ISASSP, IEEE International Conference on Acoustics, Speech and Signal Processing", Ausgabe 5, April 1994, Adelaide, Australien, Seiten 113-116, XP002034862 Ping Wah Wong: "Error diffusion with dynamically adjusted kernel" bekannt.
Die JP 6-54173 (A) offenbart eine Bildverarbeitungsvorrichtung zur Durchführung einer Fehlerdiffusion in einem Binär/Mehrwert-Codiersystem mit unter anderem einem Zufallsmaskenwerterzeugungsmittel zur Erzeugung von Zufallsmaskenwerten.
Aufgabe der Erfindung ist die Bereitstellung einer verbesserten Bildverarbeitungsvorrichtung zur Reduzierung der Textur, Vereinfachung des Fehlerdiffusionsprozesses und Verbesserung dessen Betriebsgeschwindigkeit.
Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 gelöst.
Weiterentwicklungen der Erfindung sind in den Unteransprüchen angegeben.
Mit der oben genannten Konstruktion kann die Textur, die aufgrund der Durchführung eines einfachen Diffusionsprozesses erzeugt wird, reduziert werden, indem der Zufallsdiffusionsprozess durchgeführt wird, wenn der Diffusionsprozess für Licht und Schatten in einem Bereich geringer Dichte, wie etwa dem Hintergrund eines Fotografebildbereichs durchgeführt wird. In dieser Vorrichtung wird der Maskenprozess basierend auf Koeffizienten durchgeführt, die zufällig für Maskenwerte erzeugt werden, wenn die Bildinformation dem Maskenprozess unterzogen wird. Durch diese Bildverarbeitungsvorrichtung wirkt der Hintergrundbereich eines Fotografiebildes, das zum Beispiel durch einen Drucker erzeugt wird, natürlich, da der Fehler (also feine Licht- und Schattenmuster auf dem Hintergrund in dem Fotografiebereich) in einer zufällig verteilten Form verteilt werden kann, die normalerweise von Natur aus vorliegt.
Die Erfindung kann durch folgende detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen besser verstanden werden. Es zeigen:
Fig. 1 ein schematisches Diagramm des Aufbaus einer Bildverarbeitungsvorrichtung gemäß einem ersten Ausführungsbeispiel dieser Erfindung;
Fig. 2A ein Diagramm eines ersten konkreten Beispiels des Aufbaus einer Fehlerkorrekturschaltung, die auf der arithmetischen Operation nach Fig. 1 basiert;
Fig. 2B ein Diagramm eines zweiten konkreten Beispiels des Aufbaus einer Fehlerkorrekturschaltung, die auf der arithmetischen Operation nach Fig. 1 basiert;
Fig. 3A ein Diagramm eines ersten konkreten Beispiels des Aufbaus einer Fehlerkorrekturschaltung, die auf der Bitoperation nach Fig. 1 basiert;
Fig. 3B ein Diagramm eines zweiten konkreten Beispiels des Aufbaus einer Fehlerkorrekturschaltung, die auf der Bitoperation nach Fig. 1 basiert;
Fig. 4A ein Diagramm eines konkreten Beispiels des Aufbaus einer UND-Schaltung für die Bitoperation in dem Hauptbereich zur Durchführung der logischen Operation für jedes Bit in dem konkreten Beispiel des Aufbaus nach Fig. 3A;
Fig. 4B ein Diagramm eines konkreten Beispiels des Aufbaus einer ODER-Schaltung für die Bitoperation in dem Hauptbereich zur Durchführung der logischen Operation für jedes Bit in dem konkreten Beispiel des Aufbaus nach Fig. 3A;
Fig. 5 ein Diagramm eines konkreten Beispiels des Aufbaus einer Schwellenwertverarbeitungsschaltung, die auf der Vergleichsoperation nach Fig. 1 basiert, zur Ableitung von mehrwertcodierten Daten;
Fig. 6 ein Diagramm eines Beispiels einer Ausgabe eines Codierers nach Fig. 5;
Fig. 7 ein Diagramm eines anderen konkreten Beispiels des Aufbaus der Schwellenwertverarbeitungsschaltung, die auf der Vergleichsoperation nach Fig. 1 basiert, zur Durchführung einer Binärcodeschwellenwertoperation, die einen Komparator verwendet;
Fig. 8 ein Diagramm eines noch anderen konkreten Beispiels des Aufbaus der Schwellenwertverarbeitungsschaltung, die auf der Vergleichsoperation nach Fig. 1 basiert, zur Durchführung einer Binärcodeschwellenwertoperation, unter Verwendung eines RAMs;
Fig. 9 ein Diagramm eines anderen konkreten Beispiels des Aufbaus der Schwellenwertverarbeitungsschaltung, die auf der Vergleichsoperation nach Fig. 1 basiert, zur Bewirkung der Binärcodeschwellenwertverarbeitung unter Verwendung eines festen Schwellenwerts;
Fig. 10 ein Diagramm eines Beispiels der Bitexpansion eines Korrektursignals, das von der Fehlerkorrekturschaltung nach Fig. 1 ausgegeben wird;
Fig. 11 ein Diagramm eines konkreten Beispiels des Aufbaus einer Schwellenwertverarbeitungsschaltung, die auf der Bitoperation nach Fig. 1 basiert;
Fig. 12 ein Diagramm eines konkreten Beispiels des Aufbaus einer Fehlerableitungsschaltung nach Fig. 1;
Fig. 13A, 13B, 13C Diagramme der Konstruktionen unterschiedlicher Fehlerfilter, zur Erklärung des Prinzips des Fehlerfilters;
Fig. 14 ein Diagramm eines konkreten Beispiels des Aufbaus eines Filters, der auf der Bitoperation von Fehler und Maske nach Fig. 1 basiert;
Fig. 15 ein Diagramm eines konkreten Beispiels des Aufbaus des Hauptbereichs zur Durchführung der Bitoperation in dem Filter nach Fig. 14;
Fig. 16 ein Diagramm eines konkreten Beispiels einer Bitmaske;
Fig. 17 ein schematisches Diagramm des Aufbaus einer Zufallsmaskenwerterzeugungsschaltung nach Fig. 1;
Fig. 18 ein schematisches Diagramm des Aufbaus des Hauptbereichs der Zufallsmaskenwerterzeugungsschaltung nach Fig. 1;
Fig. 19 ein schematisches Diagramm eines anderen Aufbaus der Zufallsmaskenwerterzeugungsschaltung nach Fig. 1 für einen Fall, bei dem eine Pseudozufallsreihe verwendet wird;
Fig. 20 ein schematisches Diagramm des Aufbaus einer Zufallsmaskenpositionserzeugungsschaltung nach Fig. 1;
Fig. 21A ein Diagramm eines konkreten Beispiels des Aufbaus eines Zeilensteuertakterzeugungsabschnitts, zur Erläuterung einer Steuertakterzeugungsschaltung nach Fig. 1;
Fig. 21B ein Zeitdiagramm zur Erklärung der Steuertakterzeugungsschaltung nach Fig. 1;
Fig. 21C ein Diagramm eines konkreten Beispiels des Aufbaus eine Pixelsteuertakterzeugungsabschnitts, zur Erklärung der Steuertakterzeugungsschaltung nach Fig. 1;
Fig. 22 ein schematisches Diagramm des Aufbaus einer Bildverarbeitungsvorrichtung gemäß einem zweiten Ausführungsbeispiel dieser Erfindung;
Fig. 23 ein schematisches Diagramm des Aufbaus einer Bildverarbeitungsvorrichtung gemäß einem dritten Ausführungsbeispiel dieser Erfindung;
Fig. 24 ein schematisches Diagramm des Aufbaus einer Bildverarbeitungsvorrichtung gemäß einem vierten Ausführungsbeispiel dieser Erfindung; und
Fig. 25 ein schematisches Diagramm des Aufbaus einer Bildverarbeitungsvorrichtung gemäß einem fünften Ausführungsbeispiel dieser Erfindung.
Unter Bezugnahmen auf die beigefügten Zeichnungen werden jetzt Ausführungsbeispiele der Erfindung beschrieben.
Die Erfindung wird dahingehend erklärt, daß in erster Linie Binärdaten als ein Ausgangsbild abgeleitet werden, jedoch ist sie nicht auf diesen Fall beschränkt, und kann für einen Fall angewendet werden, bei dem Mehrwertcodedaten als Ausgangsbild abgeleitet werden.
Fig. 1 zeigt schematisch den Aufbau einer Bildverarbeitungsvorrichtung gemäß einem ersten Ausführungsbeispiel dieser Erfindung. Das erste Ausführungsbeispiel ist derart aufgebaut, daß vier Punkte der Verwendung einer Zufallsmaske zur Verteilung des Fehlers (8d), der Fehlerkorrektur durch die Bitoperation (2e), die Schwellenwertverarbeitung durch die Bitoperation (4b) und der Steuertakt für jede Zeile (14a) selektiv gesetzt werden können, und der Schaltungsaufbau nach Fig. 1 soll gleichzeitig die wichtigen Punkte dieser Erfindung darstellen.
Falls z.B. ein Bild (Eingangsbild) durch einen Scanner gelesen wird, und Eingangspixeldaten 1 für jedes Pixel, die Dichtedaten einer Mehrzahl von Bits (zum Beispiel 8 Bits) für das Eingangsbild darstellen, in die Bildverarbeitungsvorrichtung eingegeben werden, werden die Eingangspixeldaten zuerst in eine Fehlerkorrekturschaltung 2 eingegeben. In der Fehlerkorrekturschaltung 2 werden dann die Eingangspixeldaten 1 für jedes Pixel korrigiert, indem ein Korrekturbetrag 10 (der im folgenden einfach als Korrekturbetrag eT bezeichnet wird) verwendet wird, für ein benachbartes Pixel, der von einer Fehlerfilterschaltung 9 ausgegeben wird, die später beschrieben wird, und durch Verwendung eines Fehlerkorrekturbetrags 13 (der im folgenden als Korrekturbetrag eP bezeichnet wird), der von der vorangegangenen Zeile gestreut ist. Es wird dann ein Korrektursignal 3, das durch die Fehlerkorrekturschaltung 2 korrigiert ist, an eine Schwellenwertverarbeitungsschaltung 4 und eine Fehlerableitschaltung 6 geleitet.
Die Fehlerkorrekturschaltung 2 kann ein Korrekturschaltung 2a auswählen, die auf der arithmetischen Operation basiert, oder eine Fehlerkorrekturschaltung 2b, die auf der Bitoperation basiert, und die Auswahloperation wird durch Steuerung eines Schalters 2c bewirkt.
Die Schwellenwertverarbeitungsschaltung 4 wandelt das Korrektursignal 3 des Zielpixels in Binärcodedaten von einem Bit oder in Mehrwertcodedaten von zwei oder mehr Bit, und gibt die kodierten Daten als Ausgangspixeldaten 5 aus. Die von der Schwellenwertverarbeitungsschaltung 4 ausgegebenen Pixeldaten 5 werden an eine Ausgabevorrichtung geliefert, wie etwa einen externen Drucker oder eine Anzeigevorrichtung, und verarbeitet, um ein Duplikatbild des Eingangsbildes zu bilden, und die Daten werden ebenfalls an die Korrekturableitungsschaltung 6 geliefert.
Die Schwellenwertverarbeitungsschaltung 4 kann eine Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, und eine Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation basiert, auswählen, um den Prozess zu vereinfachen und die Prozessgeschwindigkeit zu verbessern, und die Schaltungsfunktion kann selektiv durch Verwendung des Schalters 4c gesetzt werden.
Die Korrekturableitungsschaltung 6 leitet einen Fehler von binärcodierten Daten oder mehrwertcodierten Daten ab, die dem Schwellenwertprozess für das Zielpixel unterzogen werden, von dem Korrektursignal 3 und den Ausgangspixeldaten 5, und ein Fehlersignal 7, das in der Fehlerableitungsschaltung 6 abgeleitet wird, wird an eine Fehlerfilterschaltung 9 geliefert.
Die Fehlerfilterschaltung 9 wird mit dem Fehlersignal 7 von der Korrekturableitungsschaltung 6 und einer Filterparameterausgabe von einer Filterparametererzeugungsschaltung 8 versorgt, und gibt einen Fehlerkorrekturbetrag 11 (der im folgenden einfach als Korrekturbetrag eN bezeichnet wird) für die nächste Zeile aus, sowie einen Korrekturbetrag eT, der auf das benachbarte Pixel der gleichen Zeile basierend auf dem gesetzten Filteraufbau verteilt wird.
Die Fehlerfilterschaltung 9 kann ein Filter 9a, das auf der arithmetischen Operation basiert, und ein Filter 9b, das auf der Bitoperation basiert, auswählen, und die Filterauswahl kann durch Verwendung der Schalter 9c, 9d durchgeführt werden.
Das Filter 9a, das auf der arithmetischen Operation basiert, verarbeitet den Filterparameter als einen Filterkoeffizienten, und führt den Fehlerfilterprozess basierend auf der arithmetischen Operation (Multiplikation) des Fehlersignals 7 und des Filterkoeffizienten durch.
Das Filter 9b, das auf der Bitoperation basiert, verarbeitet den Filterparameter als eine Filtermaske und führt den Fehlerfilterprozess basierend auf der Bitoperation (logisches Produkt für jedes Bit) des Fehlersignals 7 und der Filtermaske durch.
Die Filterparametererzeugungsschaltung 8 enthält eine Filterkoeffizientenerzeugungsschaltung 8a und eine Filtermaskenerzeugungsschaltung 8d, wobei das Filter 9a, das auf der arithmetischen Operation basiert, mit einem Filterkoeffizienten 8g versorgt wird, der von der Filterkoeffizientenerzeugungsschaltung 8a erzeugt wird, und das Filter 9b, das auf der Bitoperation basiert, mit einem Filterkoeffizienten 8h versorgt wird, der von der Filtermaskenerzeugungsschaltung 8d erzeugt wird. Gemäß diesem Beispiel werden der Filterkoeffizient 8g und die Filtermaske 8h allgemein als Filterparameter bezeichnet.
Die Filterkoeffizientenerzeugungsschaltung 8a kann eine Zufallskoeffizientenerzeugungsschaltung 8b oder eine Zufallskoeffizientenpositionserzeugungsschaltung 8c auswählen, und die Auswahloperation wird durch Verwendung eines Schalters 81 bewirkt.
Die Zufallskoeffizientenerzeugungsschaltung 8b ist eine Schaltung für ein zufälliges Erzeugen von Koeffizientenwerten, um den mehrwertcodierten Fehler auf periphere Pixel unter der Bedingung zu verteilen, daß der Fehler nicht durchsickert.
Die Fehlerkoeffizientenpositionserzeugungsschaltung 8c ist eine Schaltung für ein zufälliges Setzen vorgesetzter Koeffizienten, um zu peripheren Pixeln derart zu korrespondieren, daß der mehrwertcodierte Fehler auf periphere Pixel unter der Bedingung verteilt wird, daß der Fehler nicht auftritt. In einem speziellen Fall kann ein Prozeß durchgeführt werden, der einen konstanten Koeffizienten für alle Pixel verwendet, und in diesem Fall wird die gleiche Fehlerdiffusion wie bei der herkömmlichen Fehlerdiffusion erhalten.
In der Filtermaskenerzeugungsschaltung 8d kann von einer Zufallsmaskenwerterzeugungsschaltung 8e und einer Zufallsmaskenpositionserzeugungsschaltung 8f eine selektiv betrieben werden, und die Auswahloperation erfolgt durch Verwendung eines Schalters 8j.
Die Zufallsmaskenwerterzeugungsschaltung 8e ist eine Schaltung für das zufällige Erzeugen von Maskenwerten, um den Mehrwertfehler auf periphere Pixel unter der Bedingung zu verteilen, daß der Fehler nicht auftritt.
Die Fehlermaskenpositionserzeugungsschaltung 8f ist eine Schaltung für ein zufälliges Setzen vorgesetzter Maskenwerte, um zu peripheren Pixeln zu korrespondieren, um so den Mehrwertfehler auf die peripheren Pixel unter der Bedingung zu verteilen, daß der Fehler nicht auftritt. In einem speziellen Fall kann ein Prozeß erfolgen, der eine konstante Maske für alle Pixel verwendet.
Eine Fehlerspeicherschaltung 12 wird als eine Speicherschaltung verwendet, um einen auf die nächste Zeile zu verteilenden Korrekturbetrag eN zu speichern, der von der Fehlerfilterschaltung 9 geliefert wird, und sie liefert einen Korrekturbetrag eP von der vorangegangenen Zeile korrespondierend zu dem Zielpixel, das in der Fehlerkorrekturschaltung 2 verarbeitet wird.
Eine Steuertakterzeugungsschaltung 14 erzeugt einen Takt, der für eine Filterparametererzeugungsverarbeitung verwendet wird, und empfängt zum Beispiel einen Pixeltakt 14e und ein Zeilensynchronisationssignal 14f, das erhalten wird, wenn das Bild eines Originals durch den Scanner eingelesen wird, und liefert ein Steuertaktsignal an die Filterparametererzeugungsschaltung 8. Eine Umrechnung auf Zufallszahlen für jede Zeile und für jedes Pixel des Filterparameters wird möglich, indem das Steuertaktsignal verwendet wird.
Ein Steuertaktsignal 14d, das von dem Zeilensteuertakterzeugungsabschnitt 14a basierend auf dem Zeilensynchronisationssignal 14f ausgegeben wird, ermöglicht die Umrechnung auf Zufallszahlen für jede Zeile, indem eine Zufallszahlerzeugung in der Filterparametererzeugungsschaltung 8 für jede Zeile durchgeführt wird (also eine Pixelreihe für eine Scannoperation eines eingelesenen Bildes).
Der Pixelsteuertakterzeugungsabschnitt 14b ermöglicht eine Zufallswwertumrechnung von Parametern für jedes Pixel, indem die Zufallszahlerzeugung in der Filterparametererzeugungsschaltung 8 für jedes Pixel durch Verwendung des Pixeltaktes 14e geschoben wird.
Von dem Zeilensteuertakterzeugungsabschnitt 14a und dem Pixelsteuertakterzeugungsabschnitt 14b kann durch einen Schalter 14c einer ausgewählt werden.
Eine externe Schnittstellenschaltung 15 ist eine externe Eingabe/Ausgabe-Schnittstelle, die es dem Benutzer erlaubt, die beste Kombination der oben genannten Schaltungen von außen unter Berücksichtigung der Bildqualität, der Verarbeitungsgeschwindigkeit, der Kosten und dergleichen zu setzen.
Als nächstes werden die oben genannten Schaltungen im einzelnen erklärt.
Zuerst wird die Fehlerkorrekturschaltung 2a, die auf der arithmetischen Operation in dem Fehlerkorrekturabschnitt 2 basiert, unter Bezugnahme auf Fig. 2A erklärt.
Fig. 2A zeigt ein konkretes Beispiel des Aufbaus der Fehlerkorrekturschaltung 2a, die auf der arithmetischen Operation basiert. In einem Addierer 100 wird ein Korrekturbetrag eT, der von einem benachbarten Pixel gestreut ist, zu den Eingangspixeldaten 1 addiert, das Ergebnis der Addition (Eingangspixeldaten, die durch einen mehrwertcodierten Fehler des benachbarten Pixels korrigiert sind) wird in eine Flipflop-Schaltung 101 eingegeben, und dann von der Flipflop-Schaltung an den Addierer 102 der nächsten Stufe mit einer Verzögerung von einem Takt in Synchronisation mit einem Pixeltakt 14e ausgegeben.
Der Addierer 102 erhält ferner einen Korrekturbetrag eP, der von der vorangehenden Zeile verteilt wird, und die zwei Eingänge des Addierers werden miteinander addiert, und das Ergebnis der Addition wird als korrigierte Eingangspixeldaten 2d ausgegeben.
Mit dem Aufbau der Fehlerkorrekturschaltung 2a, die auf der arithmetischen Operation basiert, wie in Fig. 2A gezeigt, wird die Operation unter der Bedingung durchgeführt, daß ein Verfahren verwendet wird, bei dem ein negativer Wert durch das Zweierkomplement dargestellt ist (Komplementdarstellung), jedoch ist für den Fall einer Vorzeichengrößen-Darstellung (absolute Darstellung, die eine Kombination aus einem Vorzeichen und einem absoluten Wert verwendet) der Aufbau wie in Fig. 2B gezeigt.
In Fig. 2B werden die Eingangspixeldaten 1 (8-Bit positiver Wert) mit dem absoluten Wert eines Korrekturbetrags eT von einem benachbarten Pixel in einem Addierer 103 addiert, und in einem Subtrahierer 104 einer Subtraktion unterzogen, und das Ergebnis der Addition und das Ergebnis der Subtraktion werden in einen Auswähler 105 eingegeben.
Wenn das Vorzeichenbit des Korrekturbetrags eT von dem benachbarten Pixel positiv ist (0), wird das Ergebnis der Addition von dem Addierer 103 von dem Auswähler 105 ausgegeben, und wenn das Vorzeichenbit negativ ist (1), wird das Ergebnis der Subtraktion von dem Subtrahierer 104 von dem Auswähler 105 ausgegeben.
Eine Ausgabe des Auswählers 105 wird in eine Flipflop-Schaltung 106 eingegeben, und dann an die nächste Stufe als Korrekturpixeldaten ausgegeben, die durch Mehrwertcodierung des benachbarten Pixels in Synchronisation mit dem Pixeltakt 14e erhalten werden.
In einer Korrekturschaltung 107 werden die Korrekturpixeldaten von der Flipflop- Schaltung 106 korrigiert, indem ein Korrekturbetrag eP von der vorangehenden Zeile verwendet wird. Zuerst werden die Korrekturpixeldaten von der Flipflop-Schaltung 106 und der Korrekturbetrag eP von der vorangehenden Zeile miteinander in einem Addierer 108 addiert, und in Subtrahierern 109, 111 einer Subtraktion unterzogen, das Ergebnis der Addition in dem Addierer 108 wird an einen ersten Eingangsanschluß (einen Eingangsanschluß, der mit "00" gekennzeichnet ist) und an einen vierten Eingangsanschluß (einen Eingangsanschluß, der mit "11" gekennzeichnet ist) von einem Auswähler 111 ausgegeben, und die Ergebnisse der Subtraktion in den Subtrahierern 109, 111 werden jeweils an einen zweiten Eingangsanschluß (einen Eingangsanschluß, der mit "01" gekennzeichnet ist) und an einen dritten Eingangsanschluß (einen Eingangsanschluß, der mit "10" gekennzeichnet ist) von dem Auswähler 111 ausgegeben.
In dem Auswähler 111 wird eines der Datenstücke, die in den ersten bis vierten Eingangsanschluß eingegeben werden, durch die Vorzeichenbits des Ausgangs der Flipflop-Schaltung 106 und dem Korrekturbetrag eP ausgewählt, und als korrigierte Eingangspixeldaten 2d ausgegeben. Falls beide Vorzeichenbit der zwei Eingänge gleich sind, wird das Ergebnis der Addition in dem Addierer 108 ausgegeben, falls das Vorzeichenbit des Korrekturbetrags eP negativ ist, wird das Ergebnis der Subtraktion in dem Subtrahierer 109 ausgegeben, und falls das Vorzeichenbit des Ausgangs der Flipflop- Schaltung 106 negativ ist, wird das Ergebnis der Subtraktion in dem Subtrahierer 110 ausgegeben. Folglich können die gleichen Ergebnisse wie in dem Fall nach Fig. 2A auch in dem Fall der Vorzeichen- und Absolutwertdarstellung erhalten werden.
Als nächstes wird unter Bezugnahme auf die Fig. 3A, 3B die Fehlerkorrekturschaltung 2b erklärt, die auf der Bitoperation in dem Fehlerkorrekturabschnitt 2 nach Fig. 1 basiert.
Fig. 3A zeigt ein konkretes Beispiel des Aufbaus der Fehlerkorrekturschaltung 2b, die auf der Bitoperation basiert, in einem Fall, bei dem die Bilddaten und der Korrekturbetrag eT durch das Zweierkomplement dargestellt sind. Die Fehlerkorrekturschaltung 2b, die auf der Bitoperation basiert, wird durch Ersetzen eines Teils der Fehlerkorrekturschaltung 2a, die auf der arithmetischen Operation basiert, durch einen Schaltungsbereich erhalten, der auf der Bitoperation basiert.
In Fig. 3A werden zuerst Eingangspixeldaten 1, ein Korrekturbetrag eT, der von dem vorangehenden Pixel erhalten wird und ein Korrekturbetrag 128, der nicht durch die Bitoperation im Korrekturbetrag eP von der vorangehenden Zeile korrigiert ist, in einem Addierer 120 addiert, und das Ergebnis der Addition wird in eine Flipflop-Schaltung 121 eingegeben.
Die Flipflop-Schaltung 121 gibt das Ergebnis der Addition in dem Addierer 120 an die nächste Stufe in Synchronisation mit dem Pixeltakt 14e.
Der Korrekturbetrag eP von der vorangehenden Zeile wird in einen Auswähler 123 eingegeben, der den Korrekturbetrag eP von der vorangehenden Zeile ausgibt, wenn ein Ausgangssignal einer ODER-Schaltung 122, das ein Auswahlsignal ist, "0" ist, und gibt zu einem anderen Zeitpunkt "0" aus.
Das Auswahlsignal wird von der ODER-Schaltung 122 ausgegeben, auf "0" nur gesetzt, wenn der Ausgang der Flipflop-Schaltung 121 und der Korrekturbetrag eP von der vorangehenden Zeile positiv sind, und sonst auf "1" gesetzt. Der Auswähler 123 gibt den Korrekturbetrag eP von der vorangehenden Zeile nur aus, wenn der Korrekturbetrag eP von der vorangehenden Zeile und die Ausgabe von der Flipflop-Schaltung 121 beide positiv sind, und gibt im übrigen "0" aus.
In einer ODER-Schaltung 124 für die Bitoperation wird die logische Summe des Ausgangs von der Flipflop-Schaltung 121 und dem Ausgang des Auswählers 123 für jedes Bit abgeleitet und korrigiert, und das Ergebnis wird an einen Eingangsanschluß eines Auswählers 127 geliefert.
Der Ausgang der Flipflop-Schaltung 121 wird ebenfalls in einen Addierer 125 eingegeben, und mit dem Korrekturbetrag eP von der vorangehenden Zeile addiert und korrigiert, und dann wird das Ergebnis der Addition an den anderen Eingangsanschluß des Auswählers 127 als eine Korrekturausgabe basierend auf der arithmetischen Operation geliefert.
Der Auswähler 127 gibt das Ergebnis der Korrektur basierend auf der Bitoperation als korrigierte Eingangspixeldaten 2e nur aus, wenn das von dem Auswähler 123 ausgegebene Auswahlsignal "0" ist, also wenn der Ausgang der Flipflop-Schaltung 121 und der Korrekturbetrag eP von der vorangehenden Zeile beide positiv sind, und liefert eine Ausgabe des Addierers 125 als korrigierte Eingangspixeldaten 2e zu den anderen Zeiten, die das Ergebnis der Korrektur sind, die auf der arithmetischen Operation basiert.
Eine UND-Schaltung 126 für die Bitoperation leitet das logische Produkt des Ausgangs der Flipflop-Schaltung 121 und des Ausgangs des Auswählers 123 für jedes Bit ab, gibt einen Korrekturbetrag 128, der nicht durch die Bitoperation korrigiert ist, aus, und liefert den korrigierten Betrag an den Addierer 120 als Korrekturbetrag für das nächste Pixel.
Wenn das Auswahlsignal (Ausgangssignal der ODER-Schaltung 122) des Auswählers 123 "1" ist, also wenn wenigstens der Korrekturbetrag eP von der vorangehenden Zeile oder der Ausgang der Flipflop-Schaltung 121 negativ sind, wird der Korrekturbetrag 128 "0" (in diesem Fall werden die Pixeldaten 2e durch die arithmetische Operation korrigiert).
In Fig. 3A werden die Pixeldaten, die durch die Bitoperation korrigiert sind und von der ODER-Schaltung 124 ausgegeben werden, oder die Pixeldaten, die durch die arithmetische Operation korrigiert sind, und von dem Addierer 125 ausgegeben werden, ausgewählt, und gemäß einer vorgesetzten Bedingung ausgegeben, jedoch ist es, wie unter Bezugnahme auf Fig. 3B möglich, die korrigierten Pixeldaten 2e als Daten auszugeben, die durch die Bitoperation korrigiert sind, die Korrektur nur zu bewirken, wenn der Ausgang der Flipflop-Schaltung 121 und der Korrekturbetrag eP von der vorangehenden Zeile beide positiv sind, und den Korrekturbetrag eP von der vorangehenden Zeile als den Korrekturbetrag 128 für das nächste Pixel über den Auswähler 136 auszugeben, wie in Fig. 3B gezeigt, zu den anderen Zeiten.
Als nächstes wird ein anderes konkretes Beispiel des Aufbaus der Fehlerkorrekturschaltung 2b, die auf der Bitoperation basiert, für einen Fall, bei dem die Eingangspixeldaten 1 und die Korrekturbeträge eT, eP durch absolute Werte dargestellt sind, unter Bezugnahme auf Fig. 3B beschrieben.
Der in Fig. 3B gezeigte Aufbau ist im wesentlichen gleich dem in Fig. 3A gezeigten, jedoch ist ein Addierer 120, der in diesem Beispiel verwendet wird, nicht ein einfacher Addierer, und entspricht der Korrekturschaltung 107, wie in Fig. 2B gezeigt.
Da die korrigierten Pixeldaten 2e durch die Bitoperation korrigiert werden, und der Ausgang des Auswählers 123 "0" wird, wenn das Auswahlsignal "1" ist, sind die korrigierten Pixeldaten 2e, die von der ODER-Schaltung 124 für die Bitoperation ausgegeben werden, die gleichen wie diejenigen, die von der Flipflop-Schaltung 121 ausgegeben werden.
Der Ausgang des Auswählers 123 arbeitet als ein Korrekturbetrag eP der vorangehenden Zeile, wenn das Auswahlsignal "0" ist, und die korrigierten Pixeldaten, die von der ODER-Schaltung 124 für die Bitoperation ausgegeben werden, werden als Pixeldaten ausgegeben, die durch Korrektur der Eingangspixeldaten 1 erhalten werden, indem diese mit dem Korrekturbetrag eT von der vorangehenden Zeile addiert werden, und durch weitere Korrektur der folglich korrigierten Pixeldaten durch Verwendung des Korrekturbetrags eP von der vorangehenden Zeile.
Wenn das Auswahlsignal "1" ist, wird die Korrektur durch den Korrekturbetrag eP von der vorangehenden Zeile nicht durchgeführt, und folglich über den Auswähler 136 geliefert, und als Korrekturbetrag 128 für das nächste Pixel verwendet.
Das Auswahlsignal wird von einer exklusiv ODER (EXOR)-Schaltung 132 ausgegeben und "0", wenn die Vorzeichenbits des Korrekturbetrags eP von der vorangehenden Zeile und ein Ausgang der Flipflop-Schaltung 121, der in die exklusiv ODER-Schaltung 132 eingegeben wird, beide "1" oder "0" sind, und in allen anderen Fällen "1". Nur wenn der Ausgang der Flipflop-Schaltung 121 und der Korrekturbetrag eP von der vorangehenden Zeile beide negativ oder positiv sind, erfolgt die Korrektur folglich durch die Bitoperation, und zu anderen Zeiten wird der Korrekturbetrag eP als der Korrekturbetrag 128 für das nächste Pixel über den Auswähler 136 geliefert.
Mit dem Aufbau nach Fig. 3B wird das Auswahlsignal durch die exklusiv ODER (EXOR)-Schaltung 132 erzeugt, jedoch kann das Auswahlsignal durch die logische Summe, wie in Fig. 3A gezeigt, erzeugt werden. In diesem Fall wird es nur wirkungsvoll, wenn der Ausgang der Flipflop-Schaltung 121 und der Korrekturbetrag eP von der vorangehenden Zeile beide positiv sind. Ferner kann als Korrekturschaltung für die Eingangspixeldaten 1 nicht nur eine Schaltung verwendet werden, die auf der Bitoperation basiert, sondern auch eine Schaltung mit dem in Fig. 3A gezeigten Aufbau, bei dem eine Bitoperation oder eine arithmetische Operation selektiv durch das Auswahlsignal gesetzt werden kann.
Als nächstes werden konkrete Beispiele der UND-Schaltung 126 für die Bitoperation und der ODER-Schaltung 124 für die Bitoperation in den Bitoperationsfehlerkorrekturschaltungen (Fig. 3A und 3B) unter Bezugnahme auf die Fig. 4A und 4B erklärt.
Die Anzahl von Bits des Ausgangs der Flipflop-Schaltung 121 und die Anzahl von Bits des Ausgangs des Auswählers 123 in den Fig. 3A und 3B sind auf den gleichen Wert gesetzt, zum Beispiel auf 10 Bit (einschließlich einem Vorzeichenbit).
Falls der Ausgang von der Flipflop-Schaltung 121 durch Hb0, Hb1, Hb2, ---, Hb9 ausgedrückt ist, und der Ausgang von dem Auswähler 123 durch SbO, Sb1, Sb2, ---, Sb9 ausgedrückt ist, enthält die UND-Schaltung 126 für die Bitoperation UND-Schaltungen 140a bis 140j, an die die oben genannten Ausgänge geliefert werden, und die die Logikprodukte der zwei empfangenen Ausgänge für jedes Bit ableiten und einen 10-Bit Korrekturbetrag ausgegeben, wie in Fig. 4A gezeigt. Ähnlich enthält die ODER- Schaltung 124 für die Bitoperation ODER-Schaltungen 141a bis 141j, an die die 10-Bit Ausgabe von der Flipflop-Schaltung 121 und die 10-Bit Ausgabe von dem Auswähler 123 geliefert werden, und die die logischen Summen der zwei empfangenen Ausgaben für jedes Bit ableiten und 10-Bit korrigierte Pixeldaten ausgegeben, wie in Fig. 4B gezeigt.
Im Falle der Korrektur durch die arithmetische Operation (Multiplikation) wird der gesamte Korrekturbetrag eP, der von der vorangehenden Zeile erhalten wird, zur Korrektur des Zielpixels verwendet, jedoch wird in dem Fall der Korrektur durch die Bitoperation nur ein Teil des Korrekturbetrags eP von der vorangehenden Zeile verwendet zur Korrektur des Zielpixels, basierend auf den Vorzeichen des Eingangspixelwerts, des Fehlers (Korrekturbetrag) und dergleichen, und der verbleibende Teil wird zur Korrektur eines nächsten Pixels, das zu verarbeiten ist, verwendet. Folglich können die Position und der Betrag der Diffusionsfehler von den peripheren Pixeln dynamisch geändert werden, und die Textur kann reduziert werden, verglichen mit einem Verfahren zur Diffusion des Fehlers auf periphere Pixel durch Verwendung eines konstanten Koeffizienten.
Als nächstes wird unter Bezugnahme auf die Fig. 5 bis 10 die Schwellenwertverarbeitungsschaltung 4a erklärt, die auf der Vergleichsoperation der Schwellenwertverarbeitungsschaltung 4 basiert.
Fig. 5 zeigt ein konkretes Beispiel der Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, und speziell kann die Anzahl der Ausgangspegel (zum Beispiel falls die Bitzahl der mehrwertcodierten Daten gleich 4 ist, ist die Anzahl der Ausgangspegel 16), korrespondierend zu einer gewünschten Bitzahl gesetzt werden als mehrwertcodierte Daten, um mehrwertcodierte Daten als Ausgangspixeldaten 5 zu erhalten. Um binärcodierte Daten als Ausgangspixeldaten S zu erhalten, kann die Anzahl der Ausgangspegel auf 1 gesetzt sein.
In Fig. 5 ist ein Fall erklärt, bei dem die Anzahl der Ausgangspegel auf (1+1) gesetzt ist.
Die Komparatoren H1, H2, ---, H1 sind für jeweilige Ausgangspegel 0, 1, ---, 1 bereitgestellt, und das Korrektursignal 3 von der Fehlerkorrekturschaltung 2 wird an die Komparatoren geliefert und mit Schwellenwerten Th1 bis Th1 verglichen, die gemäß den Ausgangspegeln von den jeweiligen Komparatoren H1, H2, ---, H1 bestimmt sind, und die Ergebnisse des Vergleichs H01, H02, ---, H01 werden ausgegeben.
In jedem der Komparatoren H1, H2, ---, H1 (H1, i = 0 bis 1) wird das Korrektursignal 3 mit dem Schwellenwert verglichen, der korrespondierend zu einem der Komparatoren gesetzt ist, und wenn das Korrektursignal 3 kleiner ist als der Schwellenwert Thi wird "0" als Ergebnis des Vergleichs H0i ausgegeben, und zu anderen Zeiten "1 ".
Ein Kodierer 150 wird zur Kodierung des Ergebnisses des Vergleichs H0i verwendet, und er gibt mehrwertcodierte Daten 4d von einem Typ aus, der zu dem Ergebnis des Vergleichs korrespondiert. Ein konkretes Beispiel der Beziehung zwischen den Ergebnissen von H0i und den mehrwertcodierten Datenstücken 4d, die von dem Decoder 150 ausgegeben werden, ist in Fig. 6 gezeigt.
Da nur zwei Pegel, "0" und "1 ", vorhanden sind, wenn binärcodierte Daten als Ausgangspixeldaten 5 erhalten werden, kann der Aufbau wie in Fig. 7 sein.
In Fig. 7 vergleicht ein Komparator 151 den Schwellenwert Th1 mit dem Korrektursignal 3, gibt "0" aus, wenn das Korrektursignal 3 kleiner ist als der Schwellenwert Th1, und gibt im übrigen "1" aus.
Verschiedene andere als die oben genannten Konstruktionen können als Schwellenwertverarbeitungsschaltung 4 in Betracht gezogen werden. Ein anderes konkretes Beispiel der Schwellenwertverarbeitungsschaltung zur Gewinnung von binärcodierten Daten, wie in Fig. 7 gezeigt, wird unter Bezugnahme auf Fig. 8 erklärt.
In Fig. 8 sind binärcodierte Datenstücke, die zu allen möglichen Korrektursignalen 3 korrespondieren, vorab in ein RAM 152 von z.B. 1-Bit · 1 KByte geschrieben, und der binärcodierende Prozeß kann durch Verwendung des Korrektursignals 3 als ein Adressensignal des RAMs 152 verwendet werden. Die Wandlung der Information, die in den RAM 152 geschrieben ist, kann erhalten werden, indem eine CPU (nicht gezeigt) veranlaßt wird, Umwandlungsdaten (nicht gezeigt) von einem ROM auszulesen, der die Umwandlungsdaten gespeichert hat, und die ausgelesenen Daten zum Beispiel in den RAM 152 zu schreiben. Ferner kann ein ROM anstelle des RAM 152 verwendet werden.
In der Schwellenwertverarbeitungsschaltung zur Ableitung von binärcodierten Daten, wie in Fig. 7 oder 8 gezeigt, ist es möglich, den Schwellenwert Th1 von außen zu setzen.
In dem Fall, bei dem der Schwellenwert Th1 fest ist, kann die Konstruktion wie in Fig. 9 gezeigt sein.
Fig. 9 zeigt eine Schwellenwertverarbeitungsschaltung, die Logikschaltungen verwendet, um das Korrektursignal mit dem Schwellenwert Th1 = 7F zu vergleichen (der in hexadezimaler Notation dargestellt und mit 7Fh gekennzeichnet ist), und die Logikbedingung wird derart bestimmt, daß die Pixeldaten 4d "0" werden, wenn das Korrektursignal 3 kleiner ist als 7Fh, und die Pixeldaten werden "1" in den übrigen Fällen.
Da zum Beispiel angenommen ist, daß das Korrektursignal 3 durch ein Vorzeichenbit (b9) und neun Bit des Absolutwerts (b0 bis b8) aufgebaut ist, und die Bitexpansion des Schwellenwerts Th1 = 7Fn "01111111" ist, wie in Fig. 10 gezeigt, wird ein Ausgang eines UND-Gates A3 "1", wenn alle unteren sieben Bit (b0 bis b6) des Korrektursignals 3 "1" sind, indem die UND-Schaltungen A1 bis A3 verwendet werden, und "0" in allen übrigen Fällen. Ferner wird eine ODER-Schaltung A4 mit einer Ausgabe von der UND- Schaltung A3 beliefert, dem achten Bit (b7) des Korrektursignals 3 und mit dem neunten Bit (b8) des Korrektursignals 3. Wenn das Korrektursignal 3 gleich dem Schwellenwert Th1 ist, wird nur die Ausgabe von dem UND-Gate A3 "1", und wenn das Korrektursignal 3 größer ist als Th1, wird einer der anderen zwei Eingänge der ODER-Schaltung A4 "1". Das Vorzeichenbit des Korrektursignals 3 und eine Ausgabe von der ODER-Schaltung A4 werden in eine UND-Schaltung A5 eingegeben, und wenn das Korrektursignal 3 negativ ist, wird der Ausgang der UND-Schaltung A4 erzwungenermaßen auf "0" gesetzt. Folglich wird ein Ausgang der UND-Schaltung A5 "1", wenn das Korrektursignal 3 gleich oder größer als 7Fh ist, und "0" in allen übrigen Fällen.
In diesem Beispiel wird ein Fall erklärt, bei dem der Schwellenwert Th1 auf 7Fh gesetzt ist, jedoch kann die Vergleichsschaltung in gleicher Weise aufgebaut sein, wie oben für einen Fall beschrieben, bei dem der Schwellenwert Th1 auf einen anderen Wert als 7Fh gesetzt ist.
Folglich kann der Schaltungsumfang der Schwellenwertoperationsschaltung durch die Logikschaltung klein gemacht werden, und die Schwellenwertoperation kann mit hoher Geschwindigkeit durchgeführt werden, jedoch ist der Schwellenwert fixiert und kann nicht von außen gesetzt werden.
Als nächstes wird ein konkretes Beispiel der Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation nach Fig. 1 basiert, unter Bezugnahme auf Fig. 11 erklärt. Die Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation, wie in Fig. 11 gezeigt, basiert, bewirkt die Schwellenwertverarbeitung durch die einfache Bitoperation im Gegensatz zu der in den Fig. 5 und 7 gezeigten Vergleichsoperation. Folglich kann die Schwellenwertverarbeitung mit hoher Geschwindigkeit erfolgen. Gemäß diesem Beispiel wird ein Fall erklärt, bei dem die binärcodierten Daten als Ausgangspixeldaten 5 erhalten werden.
In Fig. 11 ist der Schwellenwert Th ein Wert, der von außen gesetzt ist, oder ein Wert, der durch Verwendung einer Pseudozufallsreihe, die später beschrieben wird, erzeugt wird.
Die Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation, wie in Fig. 11 gezeigt, basiert, enthält hauptsächlich eine UND-Schaltung 160 für Bitverarbeitung zur Ableitung des logischen Produkts der unteren 8 Bit (b0 bis b7 in Fig. 10) des Korrektursignals 3 und des Schwellenwerts Th für jedes Bit, eine ODER-Schaltung 161 zur Ableitung der logischen Summe der anderen oberen Bit des Korrektursignals 3, eine ODER-Schaltung 163 zur Ableitung der logischen Summe jedes Bits einer Ausgabe von der UND-Schaltung 160 und eines ausgegebenen Bits von der ODER-Schaltung 161 und ein UND-Gate 164 zur Steuerung einer Ausgabe gemäß dem Vorzeichenbit des Korrektursignals 3.
Falls das Korrektursignal 3 negativ ist, werden die Pixeldaten 2e "0", die binärcodierte Daten sind, die von der UND-Schaltung 163 ausgegeben werden, und wenn das Korrektursignal 3 größer oder gleich 255 ist ((28-1) wenn T ein 8-Bit Wert ist) wird ein Ausgang der ODER-Schaltung 163 "1", aufgrund einer Ausgabe von der ODER- Schaltung 161, und folglich werden die Pixeldaten 4e, die von der UND-Schaltung 163 ausgegeben werden "1".
Die Schwellenwertverarbeitungsschaltung mit dem in Fig. 11 gezeigten Aufbau leitet das logische Produkt des Schwellenwerts Th und der unteren 8 Bit des Korrektursignals 3 für jedes Bit ab, und gibt binärcodierte Daten 4e von "1" aus, falls mindestens ein Bit des logischen Produkts als Ergebnis der logischen Operation erhalten wird, und gibt binärcodierte Daten 4e von "0" in den übrigen Fällen aus.
Die UND-Schaltung 160 für die Bitoperation ist ähnlich zu der in Fig. 4A gezeigten, jedoch unterscheidet sich in diesem Beispiel die Bitanzahl (die Bitanzahl ist 8).
Gemäß der Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation, wie in Fig. 11 gezeigt, basiert, kann die Textur des Ausgangsbildes reduziert werden, da die gleiche Wirkung erzielt werden kann, wie in dem Fall einer Schwellenwertumwandlung in Zufallszahlen bei der Bestimmung von "0" oder "1" für die binärcodierten Daten 4e, die als Ausgangspixeldaten 5 verwendet werden.
Da ferner der Aufbau zur Durchführung einfacher logischer Operationen ausgelegt ist, kann die Verarbeitungsoperation vereinfacht und die Verarbeitungsgeschwindigkeit verbessert werden. Falls der Schwellenwert selbst durch Pseudozufallsreihen, wie oben beschrieben, bestimmt wird, wird der Zufallswertummwandlungsgrad verbessert, und die Textur kann weiter reduziert werden.
Als nächstes wird die Fehlerableitungsschaltung 6 nach Fig. 1 unter Bezugnahme auf Fig. 12 erklärt.
Wie in Fig. 12 gezeigt, enthält die Fehlerableitungsschaltung 6 eine Bitumwandlungsschaltung 6a zur Umwandlung von Ausgangspixeldaten 5 (binärcodierte Daten oder mehrwertcodierte Daten), die von der Schwellenwertverarbeitungsschaltung 4 ausgegeben werden, in 8-Bit Daten, und einen Subtrahierer 6b zur Ableitung eines Fehlers oder einer Differenz zwischen den Umwandlungsdaten, die von der Bitumwandlungsschaltung 6a geliefert werden, und dem Korrekturbildsignal 3, und ein Fehlersignal 7 wird von dem Subtrahierer 6b ausgegeben.
Wenn die Ausgangspixeldaten binärcodierte Daten sind, wird zum Beispiel die Bitumwandlungsschaltung 6a durch einen Speicher gebildet (zum Beispiel ein ROM) von 8 Bit · 2, und sie erzeugt Umwandlungsdaten "00h" für den Schwellenwert Th (1) = 7Fh, wenn die binärcodierten Daten "0" sind, und sie erzeugt Umwandlungsdaten "FFh", wenn die binärcodierten Daten gleich "1" sind ("h" kennzeichnet einen hexadezimalen Wert). Wenn die Ausgangspixeldaten mehrwertcodierte Daten sind, kann der gleiche Umwandlungsprozeß, wie oben beschrieben, durchgeführt werden, indem eine Mehrzahl von Speichern verwendet wird, um die Umwandlungsdaten korrespondierend zu Ausgangspegeln zu gewinnen.
Als nächstes wird die Fehlerfilterschaltung 9 nach Fig. 1 erklärt.
Ein Filter 9a, das auf der arithmetischen Operation von Fehler und Koeffizient basiert, ist wie eine herkömmliche Filterschaltung, und wie in der "Beschreibung der betreffenden Technik" erklärt, werden Diffusionsfehler für die peripheren Pixel durch Multiplikation von Gewichtungskoeffizienten KA, KB, KC, KD mit einem Fehler abgeleitet, der für den Binärcodier- oder Mehrwertcodierprozeß für das Zielpixel verwendet wird. Jedoch unterscheidet es sich vom Stand der Technik in Bezug auf den Filterkoeffizienten, und der Koeffizient wird von der Filterkoeffizientenerzeugungsschaltung 8a der Filterparametererzeugungsschaltung 8 geliefert. Zu diesem Zeitpunkt wird der Koeffizient, der von der Zufallskoeffizientenerzeugungsschaltung 8b oder der Zufallspositionskoeffizientenerzeugungsschaltung 8c erzeugt wird, wirksam verwendet.
Bei dem herkömmlichen Fehlerdiffusionsverfahen ist der Filterkoeffizient fixiert, jedoch können in der Filterkoeffizientenerzeugungsschaltung 8a der Koeffizientenwert und die Koeffizientenposition zufällig gesetzt werden.
In der Zufallskoeffizientenerzeugungsschaltung 8b ist es notwendig, die Koeffizienten derart zu erzeugen, daß die Gesamtsumme der Koeffizienten "1" wird zum Zeitpunkt der Erzeugung des Zufallskoeffizienten. Falls die Koeffizienten KA, KB, KC, KD sind, muß zum Beispiel folgende Gleichung (1) erfüllt sein:
KA + KB ± KC + KD = 1 (1)
Die Zufallszahlerzeugung kann durch Verwendung einer M-Reihe erfolgen, die später beschrieben wird, jedoch ebenso durch Verwendung einer Funktion von Zufallszahlen, die in einem herkömmlichen Computer oder dergleichen oder einer anderen Zufallserzeugungsschaltung erzeugt werden. Zum Beispiel können die Koeffizienten durch folgende Gleichungen (2) erhalten werden.
KA = rand ();
KB = (1 - KA)*rand ();
KC = (1 - KA - KB)*rand (); (2)
KD = (1 -KA - KB - KC)
rand () ≤ 1;
wobei rand () ≤ 1 ist und eine Zufallszahlerzeugungsfunktion in dem Computer darstellt.
Ferner kann die gleiche Filterverarbeitung wie in dem herkömmlichen Fall durchgeführt werden, indem die Werte, die von außen gesetzt sind, als die Koeffizienten KA, KB, KC, KD ausgegeben werden.
Die Zufallskoeffizientenpositionserzeugungsschaltung 8c ist die gleiche wie die Zufallsmaskenpositionserzeugungsschaltung 8f, die später beschrieben wird, und sie verwendet zuvor gesetzte Filterkoeffizienten k1, k2, k3, k4 anstelle der Maskenwerte ml, m2, m3, m4 und weist zufällig die Werte der Koeffizienten KA, KB, KC, KD zu, um so die Koeffizientenpositionen zufällig zu setzen.
Als nächstes wird unter Bezugnahme auf die Fig. 13A, 13B, 13C das Prinzip des oben genannten Fehlerfilters erklärt.
Fig. 13A zeigt ein Fehlerfilter, das häufig verwendet wird, und Fehler auf periphere Pixel A, B, C, D verteilt, die mit den Koeffizienten KA, KB, KC, KD multipliziert werden, wenn die Filterverarbeitung zum Beispiel mit der arithmetischen Operation für das Zielpixel "*" und die peripheren Pixel A, B, C, D erfolgt.
In ähnlicher Weise werden in dem Fall der Filterverarbeitung mit der Bitoperation, die später beschrieben wird, die Beträge, die durch die logischen Produkte der Fehler der peripheren Pixel A, B, C, D und der Masken MA, MB, MC, MD erhalten werden, verteilt.
In einem anderen Fehlerfilter, wie zum Beispiel in Fig. 13B gezeigt, wird die Filterverarbeitung für das Zielpixel "*" durch Verwendung eines Pixels vor dem Zielpixel "*" durchgeführt, und ein Pixel, das von allen Zeilen ausgewählt wird, oder wie in Fig. 13C gezeigt, der Filterprozeß für das Zielpixel "*" wird durch Verwendung des Pixels vor dem Zielpixel "*" durchgeführt.
Der Aufbau des in Fig. 13A gezeigten Filters wird im allgemeinen häufig verwendet, und in diesem Ausführungsbeispiel erfolgt die Erklärung nur unter Bezugnahme des Aufbaus des Fehlerfilters nach Fig. 13A.
Als nächstes wird der Aufbau des Filters 9b, der auf der Bitoperation von Fehler und Maske basiert, wie in Fig. 1 gezeigt, erklärt.
In Fig. 14 enthält das Filter 9b, das auf der Bitoperation basiert, eine Bitmaskenschaltung 21, zwei Addierer 22a, 22b, und zwei Flipflop-Schaltungen (Register 23a, 23b, die als Verzögerungsschaltungen arbeiten. Die Bitmaskenschaltung 21 enthält vier Bitmaskenabschnitte 24a bis 24d.
Die Fehlerspeicherschaltung 12 wird durch ein Zeilenpuffer 12a gebildet, das ein FIFO (First In-First Out-Puffer) ist.
Die Bitmaskenabschnitte 24a bis 24d werden jeweils mit den Masken MA, MB, MC, MD versorgt, die zu Bitmaskenwerten korrespondieren, die von der Filtermaskenerzeugungsschaltung 8d der Filterparametererzeugungsschaltung 8 ausgegeben werden und zu einem Fehler 7, der von der Fehlerableitungsschaltung 6 abgeleitet wird.
Die Filterschaltung 9b, die auf der Bitoperation für Bit und Maske gemäß diesem Ausführungsbeispiel basiert, verwendet ein in Fig. 13A gezeigtes Fehlerfilter, und leitet einen Korrekturbetrag für den binärcodierten Fehler für vier periphere Pixel ab, einschließlich der Pixel, die direkt benachbart und in der gleichen Zeile wie das Zielpixel liegen, und benachbarten Pixel auf der nächsten Zeile, und Maskenwerte MA, MB, MC, MD auf den vier Pixeln werden von Filtermaskenerzeugungsschaltung 8d der Filterparametererzeugungsschaltung 8 nach Fig. 1 eingegeben.
Die Korrekturbeträge, die auf die peripheren Pixel A, B, C, D zu verteilen sind, werden durch die Bitmaskenabschnitte 24a bis 24d nach Fig. 14 abgeleitet. Die logischen Produkte des binärcodierten Fehlers 7 und der Maskenwerte MA, MB, MC, MD werden für jedes Bit in den UND-Schaltungen A10, A11, A12, A13, wie in Fig. 15 gezeigt, abgeleitet, und als ein Korrekturbetrag eT (siehe Fig. 14) auf ein entsprechendes nächstes Pixel verteilt, oder als ein Korrekturbetrag eN (siehe Fig. 14) für das Pixel auf der nächsten Zeile.
Als nächstes wird die Filtermaskenerzeugungsschaltung 8d der Filterparametererzeugungsschaltung 8 nach Fig. 1 erklärt. Die Filtermaskenerzeugungsschaltung 8d enthält eine Zufallsmaskenwerterzeugungsschaltung 8e und eine Zufallsmaskenpositionserzeugungsschaltung 8f, die selektiv durch Verwendung des Schalters 8j betrieben werden.
Zuerst wird die Zufallsmaskenwerterzeugungsschaltung 8e unter Bezugnahme auf die Fig. 16 bis 18 erklärt.
Fig. 16 zeigt ein Beispiel einer Filtermaske für den Aufbau des in Fig. 13A gezeigten Filters. Die Gesamtsumme der Bitmaskenwerte, die durch die Zufallsmaskenwerterzeugungsschaltung 8e erzeugt werden, um den Gesamtfehler auf Nachbarpixel zu verteilen, muß gleich dem maximal möglichen Fehlerwert gesetzt werden, und es ist notwendig, die folgende Beziehung (3) für den maximalen Fehler (255) von z.B. acht Bit, zu erfüllen, wie in Fig. 16 gezeigt.
MA + MB + MC + MD = 11111111
Die Zufallsmaskenwerterzeugungsschaltung 8e ist eine Schaltung zur Erzeugung von Maskenwerten MA, MB, MC, MD, um die oben genannte Bedingung zu erfüllen, und das Ausführungsbeispiel hierfür ist in Fig. 17 gezeigt.
In Fig. 17 sind M1, M2, M3 Pseudozufallsreihenerzeugungsschaltungen maximaler Periode zur Erzeugung von Maximumperiodenpseudozufallsreihen, sogenannte M- Reihen, und haben eine Periode (2m-1) für den Grad m. Ferner bewirken die logischen Inversionsverarbeitungsabschnitte N1, N2, N3 den logischen Inversionsprozess für jedes Bit, und logische Produktverarbeitungsabschnitte L1, L2 führen den Prozeß zur Ableitung des logischen Produkts für jedes Bit durch. In Fig. 17 wird die M-Reihe mit Grad 8 verwendet, jedoch ist es möglich, eine M-Reihe mit dem Grad 9 oder mehr zu erzeugen, und selektiv nur acht Bit in der M-Reihe zu verwenden.
Wie in Fig. 18 gezeigt, ist es ferner möglich, die acht Bit in M-Reihen M11 (dritter Grad), M12 (dritter Grad) und M13 (zweiter Grad) zu unterteilen, und die M-Reihen als eine Kombination von Graden unter 8 zu verwenden. Ferner kann M1, M2, M3 mit unterschiedlichen Graden (zum Beispiel 6 rad 8, 9, 10) erzeugt werden, oder mit dem gleichen Grad, indem unterschiedliche charakteristische Polynome verwendet werden, die später beschrieben werden, und die gleichen M-Reihen können erzeugt werden, indem drei Schiebungen verwendet werden, daß die resultierenden Reihen voneinander unabhängig sind.
Der Fehler wird ohne Durchsickern verteilt, indem die Masken MA, MB, MC, MD verwendet werden, die durch den in Fig. 17 gezeigten Aufbau erzeugt werden, um die Gleichung (3) zu erfüllen.
Ein anderes konkretes Beispiel der M-Reihenerzeugungsschaltung ist in Fig. 19 gezeigt. Diese verkörpert charakteristische Polynome, die durch folgende Gleichung (4) ausgedrückt werden.
x&sup8; = x&sup5; + x³ + x¹ + x&sup0; (4)
Die M-Reihenerzeugungsschaltung, wie in Fig. 19 gezeigt, enthält Schieberegister (gebildet durch Flipflop-Schaltungen) 170a bis 170 h und exklusiv ODER-Schaltungen 171a, 171b, 171c, und der Anfangswert der Schieberegister 170a bis 170 h ist auf einen anderen Wert als "0" gesetzt, wobei Werte, die von den Schieberegistern 170a bis 170 h ausgegeben werden, oder Maskenwerte zufällig erzeugt werden (in falscher Weise) einmal in einer Periode (255 Takte) für die Werte von "01h" bis "FFh" durch Schieben der Bits der Schieberegister 170a bis 170 h, die zu den Bits der 8-Bit Daten korrespondieren, nach rechts in Synchronisation mit einem Steuertaktsignal, das von der Steuertakterzeugungsschaltung 14 eingegeben wird. Die Reihenfolge, in der die Ausgaben erscheinen, wird geändert, falls ein anderes Polynom verwendet wird.
Als nächstes wird ein Verfahren für das zufällige Setzen der Maskenposition erklärt. Die Zufallsmaskenpositionserzeugungsschaltung 8f wird verwendet, um das Verfahren für das zufällige Zuweisen der zuvor gesetzten vier Filtermasken durchzuführen. Zum Beispiel werden die vier Maskenwerte, wie in Fig. 16 gezeigt, in der Reihenfolge ml, m2, m3, m4 angeordnet, eine Look-up-Tabelle 180 von 16 · 32, wie in Fig. 20 gezeigt, wird gebildet, Daten, die durch gewünschte vier Bit von Zufallsdaten, die von einer Pseudozufallsreihenerzeugungsschaltung 182 zur Erzeugung einer Pseudozufallsreihe fünften oder höheren Grades erzeugt werden, werden durch einen Decoder 181 dekodiert, ein Ausgang des Decoders wird als eine Adresse verwendet, um auf die Look-up-Tabelle 180 zuzugreifen, und die Inhalte (Daten) der Tabelle, die zu der Adresse korrespondieren, werden als MA, MB, MC, MD gesetzt, um so die Maskenposition zufällig zu setzen.
Gemäß diesem Beispiel wird ein Verfahren für das zufällige Setzen der Maskenpositionen erklärt, jedoch kann ein Verfahren für das zufällige Setzen der Koeffizientenpositionen in der Zufallskoeffizientenpositionserzeugungsschaltung 8c in gleicher Weise erfolgen.
Als nächstes wird die Steuertakterzeugungsschaltung 14 nach Fig. 1 erklärt. Die Steuertakterzeugungsschaltung 14 erzeugt ein Steuertaktsignal zur Steuerung der zufälligen Setzoperation der Filterparametererzeugungsschaltung 8 und enthält eine Zeilensteuertakterzeugungsschaltung 14a und eine Pixelsteuertakterzeugungsschaltung 14b, und eine der Schaltungen wird selektiv betrieben, indem ein Schalter 14c verwendet wird.
Die Fig. 21A, 21B, 21C zeigen Diagramme zur Verdeutlichung der Steuertakterzeugungsschaltungen 14, Fig. 21A zeigt ein konkretes Beispiel der Leitungssteuertakterzeugungsschaltung 14h, und Fig. 21B zeigt die zeitlichen Abläufe von Ausgangssignalen von verschiedenen Abschnitten in dem Aufbau nach Fig. 21A.
Ein Zeilensynchronisationssignal 14f (Fig. 21B) wird logisch durch eine Logikinvertierungsschaltung 185a invertiert (siehe Signal 185d in Fig. 21B), und dann in eine UND-Schaltung 185c eingegeben. Ferner wird das Zeilensynchronisationssignal 14f durch einen Pixeltakt in einer Flipflop-Schaltung 185b verzögert (siehe Signal 185e in Fig. 21B), und dann in die UND-Schaltung 185c eingegeben. Das logische Produkt der zwei Eingänge der UND-Schaltung 185c wird abgeleitet, und ein Puls eines Takts des Pixeltakts 14e wird zu dem Zeitpunkt der Beendigung einer Zeile als ein Zeilensteuertaktsignal 14d ausgegeben (siehe Fig. 21B).
Fig. 21 C zeigt ein konkretes Beispiel des Aufbaus der Pixelsteuertakterzeugungsschaltung 14b und gibt einen Pixeltakt 14e aus, der selbst von einem Scanner oder dergleichen als ein Pixelsteuertaktsignal, wie in Fig. 21C gezeigt, geliefert wird.
Die Steuertaktsignalausgabe von der Steuertakterzeugungsschaltung 14 ist ein Steuersignal, um die Zufallswertumwandlung der Filterparameter (Koeffizienten, Koeffizientenposition, Maskenwert, Maskenposition) der Filterparametererzeugungsschaltung 8 für jedes Pixel oder für jede vorgesetzte Anzahl von Pixeln basierend auf dem Pixelsteuertakt oder für jede Zeile oder für jede vorgesetzte Anzahl von Zeilen, der auf dem Zeilensteuertakt basiert, zu schieben.
Einer der Vorteile, die durch das Schieben der Zufallswertumwandlung der Filterparameter für jede Zeile oder für jede vorgesetzte Anzahl von Zeilen liegt darin, daß die Anzahl von Bits eines benötigten Fehlerpuffers gesteuert werden kann (zum Beispiel 9-Bit FIFO).
Als nächstes wird die externe Schnittstellenschaltung 15 nach Fig. 1 erklärt. Die externe Schnittstellenschaltung 15 ist eine externe Eingabe/Ausgabe-Schnittstelle (zum Beispiel ein Berührungspult, LCD-Anzeige, Tastatur, CRT-Anzeige), die es dem Benutzer erlaubt, die beste Kombination der oben genannten Schaltungen von außerhalb zu setzen, unter Berücksichtigung von Bildqualität, Verarbeitungsgeschwindigkeit, Kosten und dergleichen.
Die externe Schnittstellenschaltung 15 dekodiert Information, die von außen gesetzt ist, um den Filterkoeffizienten und die Maske zu setzen, und die Schalter 2c, 4c, 9c, 9d, 81, 8j, 14c zu steuern. Wenn die "Korrekturschaltung, die auf der arithmetischen Operation basiert" als Fehlerkorrekturverarbeitungsschaltung gesetzt ist, wird der Schalter 2c mit der Korrekturschaltung 2a, die auf der arithmetischen Operation basiert, verbunden, und wenn die "Korrekturschaltung, die auf der Bitoperation basiert" gesetzt ist, wird der Schalter 2c mit der Korrekturschaltung 2b, die auf der Bitoperation basiert, verbunden. Wenn die "Schwellenwertverarbeitungsschaltung, die auf der Vergleichsoperation basiert" als die Schwellenwertverarbeitungsschaltung ausgewählt ist, wird in ähnlicher Weise der Schalter 4c mit der Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, verbunden, und wenn die "Schwellenwertverarbeitungsschaltung, die auf der Bitoperation basiert" ausgewählt ist, wird der Schalter 4c mit der Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation basiert, verbunden. Wenn die "Filterung durch arithmetische Operation von Fehler und Koeffizient" ausgewählt ist, werden in dem Filterprozeß die Schalter 9c, 9d mit dem Filter 9a verbunden, der auf der arithmetischen Operation basiert, und wenn "die Filterung durch die Bitoperation von Fehler und Maske" ausgewählt ist, werden die Schalter 9c, 9d mit dem Filter 9b, der auf der logischen Operation basiert, verbunden.
Für einen Fall, bei dem das Filter 9a, das auf der arithmetischen Operation basiert, ausgewählt ist, ist ferner der Schalter 81 mit der Zufallskoeffizienterzeugungsschaltung 8b verbunden, wenn der "Zufallsfilterkoeffizient" ausgewählt ist, und der Schalter 81 wird mit der Zufallskoeffizientenpositionserzeugungsschaltung 8c verbunden, wenn die "Zufallsfilterkoeffizientenposition" ausgewählt ist.
In einem Fall, bei dem das Filter 9b, das auf der Logikoperation basiert, ausgewählt ist, wird andererseits der Schalter 8j mit der Zufallsmaskenwerterzeugungsschaltung 8e verbunden, wenn der "Zufallsmaskenwert" ausgewählt ist, und der Schalter 8j wird mit der Zufallsmaskenpositionserzeugungsschaltung 8f verbunden, wenn die "Zufallsmaskenposition" ausgewählt ist.
In dem Fall der Umwandlung in Zufallszahlen für jedes Pixel wird in ähnlicher Weise der Schalter 14c mit der Steuertakterzeugungsschaltung 14 mit der Pixelsteuertakterzeugungsschaltung 14b verbunden, und im Falle der Zufallswertumwandlung für jede Zeileneinheit wird der Schalter 14c mit der Zeilensteuertakterzeugungsschaltung 14a verbunden.
Die oben genannten Schaltungen können also adäquat und selektiv durch Verwendung der Schalter gesetzt werden.
Die Basisoperation gemäß diesem Ausführungsbeispiel mit dem in Fig. 1 gezeigten Aufbau wird als nächstes erklärt. Zum Beispiel werden Eingangspixeldaten 1, die durch eine Eingabevorrichtung, wie etwa einem Scanner, gelesen werden, dem Korrekturprozeß durch Verwendung eines Korrekturbetrags eP von der vorangehenden Zeile und eines Korrekturbetrags eP von dem vorangehenden Pixel in der gleichen Zeile in der Fehlerkorrekturschaltung 2 unterzogen, und dann als ein Korrektursignal 3 an die Schwellenwertverarbeitungsschaltung 4 und die Fehlerableitungsschaltung 6 ausgegeben.
Die Schwellenwertverarbeitungsschaltung 4, die mit dem Korrektursignal 3 beliefen wird, wandelt das Korrektursignal 3 in binärcodierte Daten oder mehrwertcodierte Daten 5 (zum Beispiel in eine ein-Bit Ausgabe in dem Fall für binärcodierte Daten) gemäß dem Pegel der Ausgabevorrichtung, und gibt dann die Daten an die Ausgabevorrichtung, wie etwa einen Drucker, eine Anzeigevorrichtung, und an die Fehlerableitungsschaltung 6 aus.
Die Fehlerableitungsschaltung 6 leitet einen Fehler 7 des Zielpixels von dem Korrektursignal 3 und den Ausgangspixeldaten 5 ab, die binärcodierte Daten oder mehrwertcodierte Daten sind, und gibt den Fehler an die Fehlerfilterschaltung 9 aus. Die Fehlerableitungsschaltung 6 wandelt also binärcodierte Daten oder mehrwertcodierte Daten, die die Ausgangspixeldaten 5 sind, in Daten, die die gleiche Anzahl von Bits wie das Korrektursignal 3 aufweisen, und gibt eine Differenz zwischen den gewandelten Daten und dem Korrektursignal 3 an die Fehlerfilterschaltung 9 als Fehler 7 des Zielpixels aus.
Die Fehlerfilterschaltung 9 leitet einen Fehlerkorrekturbetrag ab, der auf die peripheren Pixel zu verteilen ist, von dem Fehler 7, der von der Fehlerableitungsschaltung 6 geliefert wird, und einen Filterparameter, der von der Filterparametererzeugungsschaltung 8 erzeugt wird.
Die Parametererzeugungsschaltung 8 ermöglicht ein zufälliges Setzen des Parameters in jedem peripheren Pixel und ein zufälliges Verteilen des Fehlerbetrags durch Zufallsetzen des Werts und der Anordnung des Parameters, wodurch es möglich wird, eine sanfte Gradation zu reproduzieren, indem die Textur, die auftritt, wenn ein konstanter Koeffizient verwendet wird, geglättet wird.
Wie oben beschrieben, können der Korrekturprozeß, der Schwellenwertprozess, der Fehlerfilterprozess, der Filterparametererzeugungsprozess selektiv von außerhalb ausgewählt und über die externe Schnittstelle 15 gesteuert werden.
Als nächstes erfolgt selektiv eine mögliche Kombination der Schaltungen in dem Aufbau nach Fig. 1, und eine binärcodierende Bildverarbeitungsvorrichtung gemäß einem zweiten Ausführungsbeispiel dieser Erfindung wird unter Bezugnahme auf Fig. 22 erklärt.
Die Bildverarbeitungsvorrichtung empfängt Bilddaten, die durch Lesen eines Originals mittels einer Lesevorrichtung, wie etwa einem Bildscanner, als digitale Daten erhalten werden (Dichtedaten) zum Beispiel 8 Bit für jedes Pixel, und durch Binärcodieren der Eingangsdaten.
Die Bildverarbeitungsvorrichtung enthält eine Fehlerkorrekturschaltung 2a (ein konkretes Beispiel von diesem Aufbau ist in Fig. 2A gezeigt), die auf der arithmetischen Operation basiert, eine Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, eine Fehlerableitungsschaltung 6 (ein konkretes Beispiel von diesem Aufbau ist in Fig. 12 gezeigt), ein Filter 9b, das auf der Bitoperation von Fehler und Maske basiert, eine Zufallsmaskenwerterzeugungsschaltung 8e, und eine Fehlerspeicherschaltung (Fehlerpuffer) 12. Die Fehlerableitungsschaltung 6 enthält eine Ausgangswertspeicherschaltung 6a und eine Fehlerableitungsschaltung 6b.
Die Fehlerableitungsschaltung 2a, die auf der arithmetischen Operation basiert, addiert Eingangspixeldaten (zum Beispiel 8-Bit digitale Bilddaten, die unter Verwendung eines Scanners oder dergleichen gelesen werden) mit einem Korrekturbetrag eT, der von dem vorangehenden Pixel verteilt ist, wie oben beschrieben (siehe Fig. 2A), liefert das Korrektursignal an die nächste Stufe in Synchronisation mit dem Bildtakt 14e, addiert einen Korrekturbetrag eP der vorangehenden Zeile, die zu dem Zielpixel korrespondiert, mit dem Korrektursignal und gibt dann ein Korrektursignal 3 aus.
Die Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, enthält einen Komparator. Ein Beispiel eines Verfahrens zur Auswahl des Schwellenwerts wird im folgenden beschrieben. Die Gradationszahl (Pegelzahl) einer Ausgabevorrichtung gemäß diesem Ausführungsbeispiel ist auf zwei gesetzt. Ein Verfahren zur Bestimmung des binärcodierenden Schwellenwerts wird durch die Gleichungen (5) gekennzeichnet.
ST = (2n - 1)/(m - 1)
TST = ST/2 (5)
Th(i) = i*ST-TST;
wobei n die Bitanzahl der Eingangspixeldaten, m die Pegelanzahl der Ausgabevorrichtung; und Th(i) ein i-ter Schwellenwert (i = 1, 2, 3, ---(m-1)) ist.
Falls die oben genannten Gleichungen verwendet werden, und m = 2 und n = 8 sind, wird Th(1) 7Fh ("h" kennzeichnet einen hexadezimalen Wert).
Die Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, vergleicht das Korrektursignal 3 mit dem Schwellenwert Th(1), setzt die Ausgangspixeldaten 5, die binärcodierte Daten sind, auf "1" (schwarzes Pixel), wenn das Korrektursignal 3 größer oder gleich Th(1) ist, und setzt die Ausgangspixeldaten auf "0" (weißes Pixel), wenn das Korrektursignal 3 kleiner als Th(1) ist.
Die Fehlerkorrekturschaltung 6 ist eine Schaltung zur Ableitung eines binärcodierten Fehlers durch die Schwellenwertverarbeitung, und leitet einen Fehlerbetrag ab, der auf dem Korrektursignal 3 und den Ausgangspixeldaten 5 der binärcodierten Daten basiert (siehe Fig. 12 für die detaillierte Beschreibung).
Die Zufallsmaskenwerterzeugungsschaltung 8a ist eine Schaltung zur zufälligen Erzeugung von Filtermasken. Die Schaltung erzeugt Maskenwerte MA, MB, MC, MD in Synchronisation mit einem Steuertakt von einem Pixelsteuertakterzeugungsabschnitt 14b unter einer Bedingung, daß der Fehler nicht durchsickert (siehe Fig. 16 bis 19 für eine detaillierte Erklärung).
Das Filter 9b, das auf der Bitoperation von Fehler und Maske basiert, ist eine Filterschaltung, die auf der Bitoperation von den Maskenwerten MA, MB, MC, MD und dem Fehler basiert (siehe Fig. 14 und 15 für die detaillierte Beschreibung).
Der Korrekturbetrag eT für das benachbarte Pixel von der Filterausgabe wird zur Korrektur des nächsten Pixels verwendet, durch die Fehlerkorrekturschaltung 2a, die auf der arithmetischen Operation basiert, und der Korrekturbetrag eN für die nächste Zeile wird temporär in der Fehlerspeicherschaltung 12 gespeichert und als Korrekturbetrag für ein korrespondierendes Pixel auf der nächsten Zeile verwendet.
Bei dem oben genannten Aufbau sind die Fehlerfilterschaltung und die Zufallsmaskenerzeugungsschaltung unterschiedlich von dem herkömmlichen Fehlerdiffusionssystem zur proportionalen Diffusion des Fehlers durch Verwendung eines konstanten Koeffizienten, und da der Fehlerfilter selbst auf der Logikoperation (logisches Produkt) von Maske und Fehler basiert, wird eine Zufallsdiffusion möglich, und die Textur des Ausgangsbildes kann reduziert werden. Durch Umwandlung in Zufallswerte der Maske, kann der Grad der Zufallsumwandlung der Diffusion verbessert und die Textur reduziert werden.
Da der Filteraufbau und die Konstruktion der Zufallsmaskenerzeugungsschaltung, also der Aufbau des Filters 9b, der auf der Bitoperation von Fehler und Maske basiert, und die Zufallsmaskenwerterzeugungsschaltung 8e auf der einfachen Logikoperation basierend realisiert sind, wird es möglich, den Aufbau der Schaltung zu vereinfachen und deren Betriebsgeschwindigkeit zu verbessern.
Mit dem in Fig. 22 gezeigten Aufbau wird der Pixeltakt 14e als Steuertakt für die Zufallswertumwandlung verwendet, falls jedoch der Takt unterbrochen wird, kann die Operation unter Verwendung einer konstanten Maske durchgeführt werden, und es wird möglich, die maximale Bitanzahl, die für die Fehlerspeicherschaltung erforderlich ist, wie oben beschrieben, unter Verwendung des Zeilensteuertakts zu steuern.
Als nächstes erfolgt in dem Aufbau nach Fig. 1 selektiv eine andere mögliche Kombination der Schaltungen, und eine Bildverarbeitungsvorrichtung gemäß einem dritten Ausführungsbeispiel dieser Erfindung wird unter Bezugnahme auf Fig. 23 erklärt.
Der Aufbau nach Fig. 23 unterscheidet sich von dem nach Fig. 22 dadurch, daß eine Zufallsmaskenpositionserzeugungsschaltung 8f, die durch einen Zeilensteuertakt gesteuert wird, anstelle der Zufallsmaskenwerterzeugungsschaltung 8e (siehe Fig. 20 für die detaillierte Erklärung der Zufallsmaskenwerterzeugungsschaltung 8f) verwendet wird.
Ähnlich wie gemäß dem Aufbau nach Fig. 22 erlaubt der Aufbau nach Fig. 23 eine Reduzierung der Textur.
Da der Filteraufbau und der Aufbau der Zufallsmaskenerzeugungsschaltung, also der Aufbau des Filters 9b, das auf der Bitoperation von Fehler und Maske basiert, und die Zufallsmaskenpositionserzeugungsschaltung 8f basierend auf einer einfachen Logikoperation realisiert sind, wird es möglich, den Aufbau der Schaltung zu vereinfachen und deren Betriebsgeschwindigkeit zu verbessern.
Eine noch andere Kombinationsmöglichkeit der Schaltungen erfolgt selektiv in dem Aufbau nach Fig. 1, und eine Bildverarbeitungsvorrichtung gemäß einem vierten Ausführungsbeispiel dieser Erfindung wird als nächstes unter Bezugnahme auf Fig. 24 beschrieben.
Gemäß dem vierten Ausführungsbeispiel wird ein Bild, das durch Lesen eines Originals mittels einer Lesevorrichtung, wie etwa eines Bildscanners, erhalten wird, als Eingangspixeldaten 1 von zum Beispiel 8-Bit Digitaldaten (Dichtedaten) für jedes Pixel eingegeben und binär codiert.
In Fig. 24 enthält die Bildverarbeitungsvorrichtung gemäß dem vierten Ausführungsbeispiel eine Fehlerkorrekturschaltung 2b, die auf der Bitoperation basiert, eine Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, eine Fehlerableitungsschaltung 6, ein Filter 9a, das auf der arithmetischen Operation auf Fehler und Maske basiert, eine Zufallskoeffizientenwerterzeugungsschaltung 8b, und eine Fehlerspeicherschaltung (Fehlerpuffer) 12.
Wie oben beschrieben, korrigiert die Fehlerkorrekturschaltung 2b, die auf der Bitoperation basiert, die Eingangspixeldaten 1 (zum Beispiel 8-Bit Digitalbilddaten, die von einem Scanner gelesen werden), basierend auf einem Korrekturbetrag eT, der von dem vorangehenden Pixel erhalten wird, und einem Korrekturbetrag eP, der von der vorangehenden Zeile erhalten wird, indem die Korrekturschaltung, die auf der Bitoperation basiert, verwendet wird, und gibt ein Korrektursignal 3 aus (siehe die Erklärung zur Fig. 3A).
Die Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, wird durch einen Komparator gebildet, und ein Beispiel eines Verfahrens zur Auswahl des Schwellenwerts wird im folgenden erklärt. Die Gradationsanzahl (Pegelanzahl) einer Ausgabevorrichtung gemäß diesem Ausführungsbeispiel ist auf 2 gesetzt.
Die Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, vergleicht das Korrektursignal 3 mit dem Schwellenwert Th(1), setzt die Ausgangspixeldaten 5, die binärcodierte Daten sind, auf "1" (schwarzes Pixel), wenn das Korrektursignal 3 größer oder gleich Th(1) ist, und setzt die Ausgangspixeldaten 5 auf "0" (weißes Pixel), wenn das Korrektursignal 3 kleiner ist als Th(1).
Die Fehlerkorrekturschaltung 6 ist eine Schaltung zur Ableitung eines binärcodierten Fehlers durch die Schwellenwertverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, und leitet einen Fehlerbetrag ab, der auf dem Korrektursignal 3 basiert und den Ausgangspixeldaten 5 der binärcodierten Daten (siehe Fig. 12 für die detaillierte Erklärung).
Die Zufallskoeffizientenwerterzeugungsschaltung 8b ist eine Schaltung zur zufälligen Erzeugung von Filterkoeffizienten, wie oben beschrieben. Die Schaltung erzeugt Koeffizienten KA, KB, KC, KD in Synchronisation mit einer Zeilensteuertaktausgabe von einem Zeilensteuertakterzeugungsabschnitt 14a unter einer Bedingung, daß der Fehler nicht durchsickert.
Das Filter 9a, das auf der arithmetischen Operation von Fehler und Maske basiert, ist eine herkömmliche Fehlerfilterschaltung, die auf der arithmetischen Operation (Multiplikation) der Koeffizienten KA, KB, KC, KD und dem Fehler 7 basiert.
Der Korrekturbetrag eT für das benachbarte Pixel von der Ausgabe des Filters 9a wird zur Korrektur des nächsten Pixels durch die Fehlerkorrekturschaltung 2b verwendet, und der Korrekturbetrag eN für die nächste Zeile wird temporär in der Fehlerspeicherschaltung 12 gespeichert und als ein Korrekturbetrag für ein entsprechendes Pixel auf der nächsten Zeile verwendet.
Bei dem in Fig. 24 gezeigten Aufbau wird die Fehlerfilterschaltung 2b, die auf der Bitoperation basiert, durch eine Kombination der logischen Summe für jedes Bit und der herkömmlichen arithmetischen Operation, ähnlich wie gemäß der herkömmlichen Fehlerkorrekturschaltung erreicht, die auf einem Korrekturbetrag proportional zur Änderung des Koeffizienten basiert, unter Verwendung der gesetzten Filtermodelle, und, wie oben beschrieben, da sie die gleiche Wirkung aufweist wie in einem Fall, bei dem der Filterkoeffizient und die Position zufällig gesetzt sind, kann die Textur des Ausgabebildes reduziert werden.
Bei dem in Fig. 24 gezeigten Aufbau wird der Zeilensteuertakt als ein Steuertakt für Zufallswertumwandlung verwendet, falls jedoch der Takt unterbrochen ist, kann die Operation unter Verwendung eines konstanten Koeffizientwerts durchgeführt werden, und es wird möglich, den Pixeltakt 14e als Steuertakt für Zufallswertumwandlung zu verwenden.
Es wird eine noch weitere mögliche Kombination der Schaltungen selektiv in dem Aufbau nach Fig. 1 durchgeführt, und eine Bildverarbeitungsvorrichtung gemäß einem fünften Ausführungsbeispiel dieser Erfindung wird unter Bezugnahme auf Fig. 25 erklärt.
Gemäß dem fünften Ausführungsbeispiel nach Fig. 25 wird ein Bild, das durch Lesen eines Originals mittels einer Lesevorrichtung, wie etwa eines Bildscanners, erhalten wird, als Eingangspixeldaten 1 von 8-Bit Digitaldaten (Dichtedaten) für jedes Pixel eingegeben und binär codiert.
Eine Bildverarbeitungsvorrichtung gemäß dem fünften Ausführungsbeispiel enthält eine Fehlerkorrekturschaltung 2a, die auf der arithmetischen Operation basiert, eine Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation basiert, eine Fehlerableitungsschaltung 6, ein Filter 9a, das auf der arithmetischen Operation basiert, eine Zufallskoeffizientenpositionserzeugungsschaltung 8c, und eine Fehlerspeicherschaltung (Fehlerpuffer) 12.
Wie oben beschrieben, korrigiert die Fehlerkorrekturschaltung 2a, die auf der arithmetischen Operation basiert, die Eingangspixeldaten 1 (zum Beispiel 8-Bit Digitalbilddaten, die von einem Scanner gelesen werden), basierend auf einem Korrekturbetrag eT, der von dem vorangehenden Pixel erhalten wird, und einem Korrekturbetrag eP, der von der vorangehenden Zeile erhalten wird, indem eine Korrekturschaltung verwendet wird, die auf der arithmetischen Operation basiert, und gibt dann ein Korrektursignal 3 aus.
Wie oben beschrieben ist die Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation basiert, aufgebaut, um die Bitoperation für den Schwellenwert und das Korrektursignal 3 nach Korrektur, und die Ausgabepixeldaten 5, die binärcodierte Daten sind, zu bewirken.
Wie oben beschrieben ist die Fehlerkorrekturschaltung 6 eine Schaltung zur Ableitung eines binärcodierten Fehlers durch die Schwellenwertverarbeitung, und sie leitet einen Fehlerbetrag basierend auf dem Korrektursignal 3 und den Ausgangspixeldaten 5 der binärcodierten Daten ab.
Wie oben beschrieben ist die Zufallskoeffizientenpositionserzeugungsschaltung 8c eine Schaltung zur zufälligen Zuweisung von Filterkoeffizienten. Die Schaltung erzeugt Koeffizienten KA, KB, KC, KD in Synchronisation mit einem Pixeltakt, der von einem Pixelsteuertakterzeugungsabschnitt 14b unter einer Bedingung ausgegeben wird, daß der Fehler nicht durchsickert, und die Operation ist ähnlich wie die von der in Fig. 20 gezeigten Zufallsmaskenpositionserzeugungsschaltung 8f.
Das Fehlerfilter 9a ist eine herkömmliche Fehlerfilterschaltung, die auf der arithmetischen Operation (Multiplikation) von dem Fehler 7 und den Koeffizienten KA, KB, KC, KD basiert.
Der Korrekturbetrag eT für das benachbarte Pixel von der Ausgabe des Filters 9a wird zur Korrektur des nächsten Pixels durch die Fehlerkorrekturschaltung 2a verwendet, und der Korrekturbetrag eN für die nächste Zeile wird temporär in der Fehlerspeicherschaltung 12 gespeichert und als ein Korrekturbetrag für ein korrespondierendes Pixel auf der nächsten Zeile verwendet.
Bei dem Aufbau gemäß dem fünften Ausführungsbeispiel ist die Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation basiert, eine Ausgabebestimmungsschaltung, die auf der Schwellenwertoperation unter Verwendung des logischen Produkts für jedes Bit basiert, im Gegensatz zu der herkömmlichen Fehlerverarbeitungsschaltung 4a, die auf der Vergleichsoperation basiert, und sie hat die gleiche Wirkung wie diejenige, die durch dynamische Variation oder zufälliges Umsetzen der Schwellenwerte erhalten wird, und kann die Textur des Ausgabebildes reduzieren. Da der Prozeß durch eine einfache Logikoperation erreicht wird, kann der Schwellenwertprozeß einfach und mit hoher Geschwindigkeit durchgeführt werden.
Bei dem in Fig. 25 gezeigten Aufbau wird der Pixeltakt 14e als ein Steuertakt für die Zufallswertumwandlung verwendet, falls jedoch der Takt unterbrochen ist, kann die Operation unter Verwendung eines konstanten Koeffizienten erfolgen, und es wird möglich, eine Zeilensteuertaktausgabe von dem Zeilensteuertakterzeugungsabschnitt 14a zu verwenden.
Gemäß dem zweiten bis fünften Ausführungsbeispiel sind eine Kombination der Fehlerfilterschaltung 9b, die auf der Bitoperation basiert, und der Fehlermaskenwerterzeugungsschaltung 8e, eine Kombination der Fehlerfilterschaltung 9b, die auf der Bitoperation basiert, und der Zufallsmaskenpositionserzeugungsschaltung 8f, eine Kombination der Fehlerkorrekturschaltung 2b, die auf der Bitoperation basiert, und der Zufallskoeffizientenwerterzeugungsschaltung 8b, und eine Kombination der Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation basiert, und der Zufallskoeffizientenpositionserzeugungsschaltung 8c in dem Aufbau nach Fig. 1 erklärt, jedoch können auch zwei oder mehr der oben genannten Kombination kombiniert werden. Zum Beispiel ist es ferner möglich, die Fehlerkorrekturschaltung 2b, die auf der Bitoperation basiert, anstelle der herkömmlichen Fehlerkorrekturschaltung zu verwenden, und die Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation basiert, anstelle der herkömmlichen der Schwellenwertverarbeitungsschaltung zu verwenden, und in diesem Fall kann die Textur des Ausgangsbildes wie im vorangegangenen Fall reduziert werden.
Gemäß dem zweiten bis fünften Ausführungsbeispiel wird ein Fall erklärt, bei dem binärcodierte Daten als Ausgangspixeldaten 5 verwendet werden, jedoch kann im Falle von mehrwertcodierten Daten der Prozeß einfach durch Setzen einer Mehrzahl von Ausgangspegeln der Schwellenwertverarbeitungsschaltung 4 und der Fehlerableitungsschaltung 6, wie oben beschrieben, bewältigt werden.
Wie oben beschrieben, gemäß dem ersten bis fünften Ausführungsbeispiel, wenn die Pixeldaten 1 eines Pixels in dem zu verarbeitenden Bild durch Verwendung der Korrekturbeträge eT, eP korrigiert werden, die von peripheren Pixeln des Pixels in der Fehlerkorrekturschaltung 2b verteilt sind, wird die Logikoperation für jede Biteinheit durchgeführt, um den Fehlerkorrekturprozess durchzuführen, um so die Wirkung zu erhalten, daß der Korrekturbetrag und die Position, die von den peripheren Pixeln verteilt werden, dynamisch geändert werden können, und die Textur kann verglichen mit einem Fall, bei dem der herkömmliche Fehlerkorrekturprozess durch eine arithmetische Operation bewirkt wird, reduziert werden (eine Fehlerkorrekturschaltung 2a).
Die gleiche Wirkung wie die dynamische Variation oder Zufallswertumwandlung des Schwellenwerts kann erreicht werden, und die Textur eines ausgegebenen Duplikatbildes kann reduziert werden, indem der Ausgabebestimmungsprozess zur Erzeugung binärcodierter oder mehrwertcodierter Pixeldaten 5 des Duplikatbildes des zu verarbeitenden Bildes in der Schwellenwertverarbeitungsschaltung 4b erfolgt, durch Durchführung der Bitoperation unter Verwendung des logischen Produkts für jedes Bit von dem Korrektursignal 3, das durch Korrektur der Pixeldaten 1 erhalten und von der Fehlerkorrekturschaltung 2 ausgegeben wird. Da der Prozeß durch die Bitoperation durch eine einfache Logikoperation durchgeführt wird, kann die Schaltung im Aufbau einfach sein, und die Operationsgeschwindigkeit kann verglichen mit der herkömmlichen Schwellenwertverarbeitung durch eine Vergleichsoperation verbessert werden.
Wenn der Fehler 7 der Pixeldaten 5, die als Pixeldaten von dem Duplikat des zu verarbeitenden Bildes ausgegeben werden, und das Korrektursignal 3, das durch Korrektur der Pixeldaten 1 eines Zielpixels in der Fehlerkorrekturschaltung 2 erhalten und ausgegeben wird, auf die peripheren Pixel verteilt werden, kann eine effektive Zufallsfehlerdiffusion erhalten werden, die Textur kann reduziert werden und der Schaltungsaufbau kann einfach sein, indem der Diffusionsprozeß des Fehlers 7 auf die peripheren Pixel durch die Bitoperation in dem Filter 9b durchgeführt wird, das auf der Zufallsposition eines festen Maskenwerts basiert, der von der Zufallsmaskenpositionserzeugungsschaltung 8f erzeugt wird, oder des Zufallsmaskenwerts, der von der Zufallsmaskenwerterzeugungsschaltung 8e erzeugt wird.
Wenn der Fehler 7 in Bezug auf das Korrektursignal 3 auf die peripheren Pixel verteilt ist, kann eine effektive Zufallsfehlerdiffusion erhalten werden, die Textur kann reduziert werden und der Schaltungsaufbau kann einfach sein, indem der Diffusionsprozeß des Fehlers 7 auf die peripheren Pixel durch die arithmetische Operation in dem Filter 9a durchgeführt wird, basierend auf der Zufallsposition eines festen Zufallskoeffizienten, der von der Zufallskoeffizientenpositionserzeugungsschaltung 8c erzeugt wird, oder dem Zufallsfilterkoeffizienten, der von der Zufallskoeffizientenerzeugungsschaltung 8b erzeugt wird.
Wenn der Zufallsfilterparameter, wie etwa der Filterkoeffizient, die Koeffizientenposition, der Maskenwert, die Maskenposition in der Filterparametererzeugungsschaltung 8 erzeugt wird, kann die Filterparametererzeugung für jedes Pixel oder für jede Zeile basierend auf der Synchronisation des Pixeltakts 14e oder des Zeilensynchronisationssignals 14d synchronisiert werden, und der Grad der Zufallswertumwandlung der Filterparameter kann verbessert werden.
Da der Filterkoeffizient und der Maskenwert gesetzt werden können, und die Positionen der Schalter 2c, 4c, 9c, 9d, 8i, 8j, 14c selektiv basierend auf dem Inhalt ausgewählt werden können, der durch den Benutzer unter Verwendung der externen Schnittstellenschaltung 15 gesetzt wird, kann der Benutzer die Kombination der Schaltungen gemäß dem Anwendungszweck unter Berücksichtigung der Bildqualität, des Schaltungsumfangs, der Kosten, der Verarbeitungsgeschwindigkeit und dergleichen auswählen.
Als Kombination der Schaltungen, die am signifikantesten die oben genannte Wirkung realisiert, kann zum Beispiel eine Kombination der Fehlerkorrekturschaltung 2b, die auf der Bitoperation basiert, der Schwellenwertverarbeitungsschaltung 4b, die auf der Bitoperation basiert, der Fehlerableitungsschaltung 6, der Filtermaskenerzeugungsschaltung 8d, des Filters 9b, das auf der Bitoperation von Fehler und Maske basiert, der Fehlerspeicherschaltung 12 und dem Pixelsteuertakterzeugungsabschnitt 14b in Betracht kommen.
Wie oben beschrieben, kann gemäß dieser Erfindung eine Bildverarbeitungsvorrichtung bereitgestellt werden, die die Textur des Ausgangsbildes reduzieren, den Fehlerdiffusionsprozess vereinfachen und dessen Betriebsgeschwindigkeit verbessern kann.

Claims

1. Bildverarbeitungsvorrichtung zum Ausführen einer Fehlerdiffusion in einem Binär/Mehrwert-Codiersystem, mit

einem Korrekturmittel (2) zum Korrigieren von ersten Mehrwert-Bilddaten eines Zielpixels (*) entsprechend eines Korrekturbetrages (eT, eP) in zweite Mehrwertbilddaten und zum Ausgeben derselben,

einem Erzeugungsmittel (6) zum Erzeugen von dritten Bilddaten in binärer oder Mehrwert-Codierung auf der Basis der zweiten Bilddaten und eines voreingestellten Schwellwertes, wobei die dritten Bilddaten einen Gradationswert, der kleiner als der der zweiten Bilddaten ist, aufweisen,

einem Differenzwertableitungsmittel (6) zum Ableiten eines Differenzwertes zwischen den zweiten Bilddaten und den dritten Bilddaten und zum Ausgeben des Differenzwertes, der erste Bitdaten aufweist, und

einem Korrekturbetragableitungsmittel (8, 9, 14), das Zufallsmaskenwerte, die zweite Bitdaten aufweisen, erzeugt, zum Ableiten des Korrekturbetrages (eT, eP) basierend auf dem Differenzwert und zum Liefern des Korrekturbetrages an das Korrekturmittel derart, daß das Korrekturmittel den Differenzwert in den peripheren Abschnitt des Zielpixels verteilt, dadurch gekennzeichnet, daß

das Korrekturbetragableitungsmittel angepaßt ist zum Ableiten des Anpassungsbetrages durch Erzeugen des logischen Produktes für jede Biteinheit der ersten Bitdaten und der zweiten Bitdaten.

2. Bildverarbeitungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Korrekturbetragableitungsmittel ein Zufallsmaskenwerterzeugungsmittel (8d) zum Erzeugen der Zufallsmaskenwerte, die zweite Bitdaten aufweisen, und ein Logikprodukterzeugungsmittel (9d) zum Erzeugen des logischen Produktes für jede Biteinheit der ersten Bitdaten des Differenzwertes und der zweiten Bitdaten der Zufallsmaskenwerte, um so den Korrekturbetrag für das Korrekturmittel abzuleiten, aufweist.

3. Bildverarbeitungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß

das Korrekturmittel angepaßt ist zum Ausführen der Korrektur basierend auf einer arithmetischen Operation oder basierend auf einer logischen Operation, und das Korrekturbetragableitungsmittel

ein Zufallskoeffizientenwerterzeugungsmittel (8a) zum Erzeugen von Zufallskoeffizientenwerten für einen Zufallsfilterprozeß für periphere Pixel des Zielpixels,

ein erstes Auswahlmittel (9b, 9c) zum Auswählen und Liefern der Zufallsmaskenwerte an das Korrekturmittel, wenn das Korrekturmittel eine logische Operation ausführt, und

ein zweites Auswahlmittel (9a, 9c) zum Auswählen und Liefern der Zufallskoeffizientenwerte an das Korrekturmittel, wenn das Korrekturmittel eine arithmetische Operation ausführt, aufweist.

4. Bildverarbeitungsvorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Zufallsmaskenwerterzeugungsmittel (8d) ein Mittel zum Erzeugen einer Mehrzahl von Zufallskoeffizientenwerten (MA, MB, MC, MD), die als die Maskenwerte verwendet werden, aufweist.

5. Bildverarbeitungsvorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Zufallsmaskenwerterzeugungsmittel (8d) ein Mittel zum Berechnen der Mehrzahl der Maskenwerte (MA, MB, MC, MD) durch Erzeugen von Pseudozufallsreihen maximaler Periode aufweist.

6. Bildverarbeitungsvorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Zufallsmaskenwerterzeugungsmittel (8d) ein Mittel zum Berechnen der Mehrzahl der Maskenwerte (MA, MB, MC, MD) durch Erzeugen von Pseudozufallsreihen maximaler Periode, die durch eine Kombination einer Ordnung kleiner als 8, die durch Teilen von acht Bit in eine Mehrzahl von Reihen (M11, M12, M13) erhalten wird, konstruiert ist, aufweist.

7. Bildverarbeitungsvorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Zufallsmaskenwerterzeugungsmittel (8d) eine Mehrzahl von Flip-Flop-Schaltungen (170a bis 170 h), die Eingangsabschnitte und Ausgangsabschnitte, die seriell verbunden sind, aufweisen und entsprechend voreingestellter Polynome konstruiert sind, und eine Mehrzahl von Exklusiv-ODER-Schaltungen (171a bis 171c), die mit den Flip-Flop- Schaltungen verbunden sind, aufweist.

8. Bildverarbeitungsvorrichtung nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß das Zufallsmaskenwerterzeugungsmittel (8d) ein Zufallsmaskenpositionserzeugungsmittel (8f) zum Erzeugen einer Mehrzahl von Zufallsmaskenpositionsinformationsgegenständen (00 bis 15) aufweist.

9. Bildverarbeitungsvorrichtung nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß das Zufallsmaskenwerterzeugungsmittel (Fig. 20) ein Zufallsmaskenpositionserzeugungsmittel (8f) zum zufälligen Erzeugen einer Maskenposition (MA, MB, MC, MD), die Positionsinformation zum Anzeigen von einem der peripheren Pixel (A, B, C, D) des Zielpixels (*) der ersten Bilddaten, die einer Maskierungsverarbeitung zu unterwerfen sind, ist, aufweist.

10. Bildverarbeitungsvorrichtung nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß das Zufallsmaskenwerterzeugungsmittel (8d) ein Mittel (14b) zum Erzeugen eines neuen Maskenwertes, jedesmal, wenn ein Pixel der ersten Bilddaten von außerhalb zugeführt wird, aufweist.

11. Bildverarbeitungsvorrichtung nach einem der Ansprüche 2 bis 10, dadurch gekennzeichnet, daß das Zufallsmaskenwerterzeugungemittel (8d) ein Mittel (14a) zum Erzeugen eines neuen Maskenwertes, jedesmal, wenn eine Zeile der ersten Bitdaten von außerhalb zugeführt wird, aufweist.

12. Bildverarbeitungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das Korrekturbetragableitungsmittel (9b) ein Korrekturbetragerzeugungsmittel (9b) zum Erzeugen eines zweiten Korrekturbetrags (eT) zum Korrigieren eines Pixels, das dem Zielpixel benachbart ist, und eines dritten Korrekturbetrags (eP) zum Korrigieren eines Pixels auf der nächsten Zeile des Zielpixels, aufweist.