-
ALLGEMEINER
STAND DER TECHNIK
-
(1) Gebiet der Erfindung
-
Diese
Erfindung betrifft eine Differenz-Erfassungsvorrichtung, die phasenmodulierte
Signale mit der vorher genannten Signal-Addiervorrichtung verarbeitet,
und insbesondere betrifft sie eine Signal-Addiervorrichtung und
Differenz-Erfassungsvorrichtung, die in einem logischen Schaltkreis
von kleiner Größe ausgeführt sind.
-
(2) Beschreibung des bisherigen
Stands der Technik
-
In
der letzten Zeit wurden auf dem Gebiet mobiler Kommunikationen Differenz-Erfassungsvorrichtungen,
die phasenmodulierte Signale verarbeiten, häufig verwendet. Dies kommt
daher, weil das Differenz-Erfassungsverfahren weniger von einem Phänomen beeinflusst
wird, das als Schwund (fading) bezeichnet wird, einer Störgröße, die
einzig und allein mobile Kommunikationen betrifft.
-
Die
offengelegte japanische Patentanmeldung Nr. 63-153942 und das offengelegte
japanische Gebrauchsmuster Nr. 2-70542 offenbaren Techniken, die
Differenz-Erfassungsvorrichtungen in der digitalen Signalverarbeitung
betreffen. Diese Differenz-Erfassungsvorrichtungen des bisherigen Stands
der Technik werden im Folgenden unter Bezugnahme auf die Zeichnungen
erläutert.
-
1 zeigt
eine Struktur einer Differenz-Erfassungsvorrichtung des bisherigen
Stands der Technik. 21 und 22 sind A/D-Wandler,
die gleichphasige und gegenphasige Basisbandsignale i(t) und q(t)
abtasten. Gleichphasige und gegenphasige Basisbandsignale i(t) und
q(t) werden erhalten durch die Durchführung der quasi-synchronen
Gegenphasen-Erfassung an dem modulierten Signal; das heißt, durch Multiplizieren
des Eingangssignals mit zwei entsprechenden lokalen Signalen, welche
die gleiche Frequenz aufweisen wie die Eingangs-Trägerwelle,
und die sich voneinander durch einen Winkel von 90 Grad unterscheiden.
Die Differenzerfassungs-Berechnungseinheit 33 umfasst die
Verzögerungsglieder 23 und 24,
die Multiplizierer 25, 26, 27 und 28 und
die Addierer 29 und 30. 31 und 32 stellen
Tiefpassfilter dar. Die Differenz-Erfassungsvorrichtung mit der oben
genannten Anordnung wird im Folgenden anhand ihres Betriebs erläutert.
-
Das
abgetastete gleichphasige Basisbandsignal I(nT), das vom A/D-Wandler 21 abgetastet
wird, verläuft
auf zwei Wegen, von denen einer direkt in den Multiplizierer 25 führt, und
der andere durch das Verzögerungsglied 23 um
eine Symbolzeit mt verzögert
wird, um sich in I{(n – m)T}
zu ändern,
und anschließend
in den Multiplizierer 25 gelangt, wobei n die sequenzielle
Abtastnummer, m die Anzahl der Abtastungen in einer Symbolzeit und
T das Abtastintervall angibt. Der Begriff Symbol gibt die Einheit
an, in der Daten durch die Sendevorrichtung moduliert werden.
-
Auch
das abgetastete gegenphasige Basisbandsignal Q(nT), das vom A/D-Wandler 22 abgetastet
wird, verläuft
auf zwei Wegen, von denen einer direkt in den Multiplizierer 26 führt, und
der andere durch das Verzögerungsglied 24 um
eine Symbolzeit verzögert
wird, um sich in Q{(n – m)T}
zu ändern,
und anschließend
in den Multiplizierer 26 gelangt. Der Addierer 29 addiert
die Ausgaben von den Multiplizierern 25 und 26 und
gibt die Erfassungs-Ausgabe E1(nT) aus. Der Addierer 30 gibt
eine andere Erfassungs-Ausgabe E2(nT) mit der folgenden Prozedur aus:
zuerst werden die Ausgaben des Verzögerungsglieds 23 und
des A/D-Wandlers 22 in den Multiplizierer 27 eingegeben,
dann werden die Ausgaben des Verzögerungsglieds 24 und
des A/D-Wandlers 21 in den Multiplizierer 28 eingegeben,
und Ausgaben der Multiplizierer 29 und 28 werden
in den Addierer 30 eingegeben, der E2(nT) ausgibt. Auf
diese Weise werden Vektorberechnungen an Abtast-Basisbandsignalen
I(nT) + jQ(nT) und I{(n – m)T
+ jQ{(n – m)T durchgeführt, wobei
j eine imaginäre
Zahl ist, um die Phasendifferenz zu erfassen.
-
Des
Weiteren werden die Erfassungs-Ausgaben E1(nT) und E2(nT) aus den
jeweiligen Addierern 29 und 30 in die entsprechenden
Tiefpassfilter 31 und 32 eingegeben, wodurch unnötige Hochfrequenz-Elemente,
die durch die A/D-Wandler 21 und 22 in der Digitalisierung
generiert werden, gefiltert werden, um demodulierte Basisbandsignale
C1(nt) und C2(nT) zu gewinnen.
-
Die
oben genannte Vektorberechung in der Differenzerfassungs-Berechnungseinheit 33 wird
im Folgenden mit Hilfe der Formeln erläutert.
-
Es
wird angenommen, dass die Daten von Phase θ I(nt) + jQ(nt) sind, und die
vorhergehenden Daten (ein Symbol vorher) von Phase θ' I{(n – m)T + jQ{(n – m)T sind.
Die Beziehung ist in Formel 1 dargestellt.
-
Formel 1
-
-
I(nT) = cosθ
-
Q(nT) = sinθ
-
I{(n – m)T
= cosθ'
-
Q{(n – m)T
= sinθ'
-
Anschließend werden
an Daten der Phasendifferenz (θ – θ') die Cosinuskomponente
E1(nT) und die Sinuskomponente E2(nT) aus der folgenden Formel 2
erhalten.
-
Formel 2
-
-
E1(nT) = cos(θ – θ')
= cosθcosθ' + sinθsinθ'
= I(nT)·I{(n – m)T + Q(nT)·Q{(n – m)T
-
E2(nT) = sin(θ – θ')
= sinθsinθ' – cosθcosθ'
= Q(nT)·I{(n – m)T – I(nT)·Q{(n – m)T
-
Wie
oben gezeigt, führt
die Differenz-Erfassungsvorrichtung des bisherigen Stands der Technik die
Differenzerfassung durch Digitalisieren des phasenmodulierten Signals
und anschließend
durch Ausführen
der in Formel 2 dargestellten Vektorberechnungen durch.
-
Allerdings
erfordert die Differenz-Erfassungsvorrichtung des bisherigen Stands
der Technik wenigstens vier Multiplizierer, zwei Addierer und zwei Verzögerungsglieder
als Hardware für
die Vektorberechnungen, und auch ihr Schaltkreis erfordert zu viele
Steueranschlüsse,
die in die integrierte Schaltung aufgenommen werden müssen. Daher
kann nur eine große
integrierte Schaltung oder mehrere integrierte Schaltungen alle
die se Hardware-Einrichtungen aufnehmen, und dies ist ein Hindernis
gewesen, eine kompakte, leichte und kostengünstige Kommunikationsausrüstung bereitzustellen,
die eine derartige Differenz-Erfassungsvorrichtung verwendet.
-
KURZDARSTELLUNG
DER ERFINDUNG
-
Eine
Aufgabe der vorliegenden Erfindung, unter Berücksichtigung der oben erwähnten Probleme,
ist es, eine leicht in eine integrierte Schaltung aufzunehmende
Differenz-Erfassungsvorrichtung bereitzustellen,
die durch Reduzieren der für
Vektorberechnungen erforderlichen Hardware-Komponenten ermöglicht wird.
-
Dies
wird durch eine Differenz-Erfassungsvorrichtung erreicht, die aus
gleichphasigen und gegenphasigen Basisbandsignalen, die durch eine Quadratur-Erfassung
an einem phasenmodulierten Signal erhalten werden, Cosinus- und
Sinuskomponenten einer Phasendifferenz an zwei Zeitpunkten des phasenmodulierten
Signals erfasst, wobei sie Folgendes umfasst: zwei A/D-Wandler,
die die gleichphasigen und gegenphasigen Basisbandsignale zu jedem
vorgegebenen Zeitintervall (Symbol) digitalisieren und in entsprechende
gleichphasige und gegenphasige Daten umwandeln; eine Cosinuskomponenten-Berechnungseinrichtung,
die die gleichphasigen Daten mit vorangehenden gleichphasigen Daten um
vorgegebene Symbole früher
multipliziert, die gegenphasigen Daten mit vorangehenden gegenphasigen
Daten um die vorgegebenen Symbole früher multipliziert und abwechselnd
ihre Multiplikationsergebnisse bei jedem der Symbole im Zeitmultiplexverfahren
ausgibt; eine Sinuskomponenten-Berechnungseinrichtung, die die gegenphasigen
Signale mit gleichphasigen Signalen um vorgegebene Symbole früher multipliziert,
die gleichphasigen Daten mit gegenphasigen Daten um die vorgegebenen
Symbole früher
multipliziert und abwechselnd ihre Multiplikationsergebnisse bei
jedem der Symbole im Zeitmultiplexverfahren ausgibt, wobei bei einer
Multiplikation der gleichphasigen Daten mit gegenphasigen Daten um
die vorgegebenen Symbole früher
die Sinuskomponenten-Berechnungseinrichtung ihr Multiplikationsergebnis
invertiert; und zwei Tiefpassfilter, die entsprechende Datensequenzen
von der Cosinuskomponenten-Berechnungseinrichtung und der Sinuskomponenten-Berechnungseinrichtung
empfangen, Frequenzkomponenten, deren Frequenzen höher sind
als ein erster vorgegebener Frequenzpegel, von den Datensequenzen
abschneiden und Frequenzkomponenten der Datensequenzen, deren Frequenzen
niedriger sind als ein zweiter vorgegebener Frequenzpegel, durchlassen,
wobei der zweite vorgegebene Frequenzpegel niedriger ist als der
erste Frequenzpegel.
-
Die
Cosinuskomponenten-Berechnungseinrichtung der Vorrichtung kann umfassen:
einen ersten Selektor, der die gleichphasigen Daten und die gegenphasigen
Daten abwechselnd bei jedem der Symbole auswählt; ein Verzögerungsglied,
das durch den ersten Selektor ausgewählte Daten um die vorgegebene
Anzahl von Symbolen verzögert;
und einen ersten Multiplizierer, der durch den ersten Selektor ausgewählte Daten
mit durch das Verzögerungsglied
verzögerten
Daten multipliziert, und wobei die Sinuskomponenten-Berechnungseinrichtung
umfasst: einen Inverter, der die gleichphasigen Daten invertiert;
einen zweiten Selektor, der synchron zu dem ersten Selektor arbeitet
und die gegenphasigen Daten auswählt,
wenn der erste Selektor die gleichphasigen Daten auswählt, und
Ausgabedaten des Inverters auswählt,
wenn der erste Selektor die gegenphasigen Daten auswählt; und
einen zweiten Multiplizierer, der durch den zweiten Selektor ausgewählte Daten
mit durch das Verzögerungsglied
verzögerten Daten
multipliziert.
-
Die
Cosinuskomponenten-Berechnungseinrichtung der Vorrichtung kann des
Weiteren umfassen: einen ersten Selektor der die gleichphasigen Daten
und die gegenphasigen Daten abwechselnd bei jedem der Symbole auswählt; ein
Verzögerungsglied,
das durch den ersten Selektor ausgewählte Daten um die vorgegebene
Anzahl von Symbolen verzögert;
und einen ersten Multiplizierer, der durch den ersten Selektor ausgewählte Daten
mit durch das Verzögerungsglied
verzögerten
Daten multipliziert, und wobei die Sinuskomponenten-Berechnungseinrichtung
umfasst: einen zweiten Selektor, der synchron zu dem ersten Selektor
arbeitet und die gegenphasigen Daten auswählt, wenn der erste Selektor
die gleichphasigen Daten auswählt,
und die gleichphasigen Daten auswählt, wenn der erste Selektor
die gegenphasigen Daten auswählt;
einen Inverter, der die durch den zweiten Selektor ausgewählten gleichphasigen
Daten invertiert und ausgibt und die durch den zweiten Selektor
ausgewählten gegenphasigen
Daten unverändert
ausgibt; und einen zweiten Multiplizierer, der von dem Inverter
ausgegebene Daten mit durch das Verzögerungsglied verzögerten Daten
multipliziert.
-
Die
Cosinuskomponenten-Berechnungseinrichtung erhält abwechselnd zwei Arten von
Werten an der Cosinuskomponente einer Phasendifferenz eines modulierten
Signals und gibt die erhaltenen Werte an den Tiefpassfilter im Zeitmultiplexverfahren aus.
Der Tiefpassfilter gibt ein Signal aus, das nur aus Basisbandkomponenten
besteht. Das Signal ist gleich der Cosinuskomponente der Phasendifferenz des
modulierten Signals. Die Sinuskomponenten-Berechnungseinrichtung
gibt in ähnlicher
Weise die Sinuskomponente des Signals aus.
-
Die
oben genannte Vorrichtung wird in dem Schaltkreis mit nur zwei Multiplizierern
und einem Verzögerungsglied
ausgeführt,
anstatt vier Multiplizierern und zwei Verzögerungsgliedern, die beim bisherigen
Stand der Technik erforderlich waren. Des Weiteren sind zwei Addierer,
die beim bisherigen Stand der Technik verwendet wurden, nicht mehr
erforderlich.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Diese
und andere Ziel, Vorteile und Merkmale der Erfindung werden aus
der folgenden Beschreibung davon in Verbindung mit den folgenden
begleitenden Zeichnungen offenkundig, die eine besondere Ausführungsform
der Erfindung veranschaulichen:
-
1 ist
ein Blockschaltbild, das die Struktur einer Differenz-Erfassungsvorrichtung
des bisherigen Stands der Technik zeigt.
-
2 ist
ein Blockschaltbild, das die Struktur der Differenz-Erfassungsvorrichtung
in der ersten Ausführungsform
der vorliegenden Erfindung zeigt.
-
3 ist
ein Blockschaltbild, das die Struktur der Differenzerfassungs-Berechnungseinheit
in der ersten Ausführungsform
der vorliegenden Erfindung zeigt.
-
4 ist
eine Tabelle, welche die Zeit-Abfolge-Änderung (time-series change)
von Erfassungssignalen F1(nT) und F2(nT) in der ersten Ausführungsform
der vorliegenden Erfindung zeigt.
-
5 zeigt
die Wellenformen der Erfassungssignale und demodulierten Basisbandsignale in
der ersten Ausführungsform
der vorliegenden Erfindung.
-
6 ist
ein Blockschaltbild, das die Struktur der Differenz-Erfassungsvorrichtung
in der zweiten Ausführungsform
der vorliegenden Erfindung zeigt.
-
7 ist
ein Blockschaltbild, das die Struktur einer Signal-Addiervorrichtung
zeigt.
-
8 ist
ein Blockschaltbild, das die Struktur einer Signal-Addiervorrichtung
des bisherigen Stands der Technik zeigt.
-
9 zeigt
die Wellenformen und Frequenzspektren zur Erklärung der Additions-Prinzipien
der Signal-Addiervorrichtung des bisherigen Stands der Technik.
-
10 zeigt
die Wellenformen und Frequenzspektren zur Erklärung der Additions-Prinzipien
der Signal-Addiervorrichtung von 7.
-
11 zeigt
den Selektor 11 in 7, der in einem
Schaltkreis mit Steueranschlüssen
ausgeführt ist.
-
12 zeigt
den Addierer 29 in 8, der in einem
Schaltkreis mit Steueranschlüssen
ausgeführt ist.
-
13 ist
ein Blockschaltbild, das die Struktur einer Variation der Signal-Addiervorrichtung
von 7 zeigt.
-
14 zeigt
den Schaltkreis von Selektor 13 für analoge Signale, der in der
Variation der in 13 gezeigten Signal-Addiervorrichtung
verwendet wird.
-
BESCHREIBUNG
DER AUSFÜHRUNGSFORMEN
-
Erste Ausführungsform
-
2 ist
ein Blockschaltbild, das die Struktur der Differenz-Erfassungsvorrichtung
in der ersten Ausführungsform
der vorliegenden Erfindung zeigt. In 2 bezeichnet 1 den
ersten A/D-Wandler, 2 den zweiten A/D-Wandler, 3 die
Differenzerfassungs-Berechnungseinheit, 4 den ersten Tiefpassfilter
und 5 den zweiten Tiefpassfilter. Der erste A/D- Wandler 1 tastet
das gleichphasige Basisbandsignal i(t) ab und gibt das abgetastete
Basisbandsignal I(nT) in die Differenzerfassungs-Berechnungseinheit 3 ein.
Der zweite A/D-Wandler 2 tastet das gegenphasige Basisbandsignal
q(t) ab und gibt das abgetastete Basisbandsignal Q(nT) in die Differenzerfassungs-Berechnungseinheit 3 ein.
Die Difterenzerfassungs-Berechnungseinheit 3 führt die
in der folgenden Formel 3 dargestellten Berechnungen an den abgetasteten Basisbandsignalen
I(nT) und Q(nT) durch, unf gibt das Erfassungssignal F1(nT) in den
ersten Tiefpassfilter 4 und F2(nT) in den zweiten Tiefpassfilter 5 ein. Der
erste Tiefpassfilter 4 und der zweite Tiefpassfilter 5 tiefpassfiltern
die Erfassungssignale F1(nT) und F2(nT) und erhalten die entsprechenden
demodulierten Basisbandsignale D1(nT) und D2(nT).
-
Formel 3
-
Für ungerade
Zahl n: F1(nT) = I(nT)·I{(n – m)T F2(nT)
= I{(n – m)T·Q(nT)
-
Für gerade
Zahl n: F1(nT) = Q(nT)·Q{(n – m)T F2(nT)
= –I(nT)·Q{(n – m)T
-
Alle
in dieser Ausführungsform
verarbeiteten digitalen Daten sind Acht-Bit-Daten, obwohl dies in 2 nicht
deutlich wird. Daher geben der erste A/D-Wandler 1 und
der zweite A/D-Wandler 2 jeweils Acht-Bit-Daten aus, und
hinsichtlich der Eingabe/Ausgabe der Differenzerfassungs-Berechnungseinheit 3 und
den Eingaben des ersten Tiefpassfilters 4 und des zweiten
Tiefpassfilters 5 werden die Daten über die Acht-Bit-Busse übergeben.
Die Komponenten 3, 4 und 5 sind in logischen
Schaltkreisen ausgeführt,
die Acht-Bit-Daten verarbeiten. Obwohl es in der Figur nicht beschrieben
ist, sendet ein Taktoszillator ein Taktsignal an jede Komponente,
so dass sie synchron mit dem Signal arbeiten kann.
-
3 zeigt
die Struktur der Differenzerfassungs-Berechnungseinheit 3.
Die Differenzerfassungs-Berechnungseinheit 3 umfasst den
ersten Selektor 11, den zweiten Selektor 12, das
Verzögerungsglied 13,
den Inverter 14, den ersten Multiplizierer 15,
den zweiten Multiplizierer 16 und den Auswahlsignal-Generator 18 (select
signal generator) und führt
die in Formel 3 dargestellten Berechnungen durch.
-
Die
Arbeitsweise der Differenzerfassungs-Berechnungseinheit 3 mit
der oben genannten Struktur wird mit 3 erklärt.
-
Beide
abgetasteten Basisbandsignale I(nT) und Q(nT) werden jeweils in
den ersten Selektor 11 und den zweiten Selektor 12 eingegeben.
Das abgetastete Basisbandsignal I(nT) wird durch den Inverter 14 in –I(nT) invertiert,
bevor es in den zweiten Selektor 12 eingegeben wird. Der
erste Selektor 11 arbeitet synchron mit dem Taktsignal
vom Auswahlsignal-Generator 18 und gibt die Daten S1(nT)
aus, indem abwechselnd I(nT) und Q(nT) gewählt werden, die gleichzeitig
bei jeder Abtastperiode T eingegeben werden. Auf der anderen Seite
arbeitet der zweite Selektor 12 synchron mit dem Taktsignal
vom Auswahlsignal-Generator 18, wählt aber abwechselnd –I(nT) und
Q(nT), um die Daten S2(nT) auszugeben.
-
Die
Ausgabedaten S1(nT) des ersten Selektors 11 folgen zwei
Wegen, wobei einer davon direkt in den ersten Multiplizierer 15 führt, der
andere durch das Verzögerungsglied 13 um
ein Symbol-Zeitintervall mT verzögert
wird, um in S1{(n – m)T}
geändert zu
werden, und zwei Wegen folgt, um in den ersten Multiplizierer 15 und
den zweiten Multiplizierer 16 zu gelangen. Andererseits
gelangt die Ausgabe S2(nT) des zweiten Selektors 12 direkt
in den zweiten Multiplizierer 16. Die Ausgaben der Selektoren
sind in Formel 4 dargestellt.
-
Formel 4
-
Für ungerade
Zahl n: S1(nT) = I(nT) S1{(n – m)T} =
I{(n – m)T} S2(nT) = Q(nT)
-
Für gerade
Zahl n: S1(nT) = Q(nT) S1{(n – m)T} =
Q{(n – m)T} S2(nT) = I(nT)
-
Daher
kann die Ausgabe F1(nT) des ersten Multiplizierers 15 durch
die Formel 5 ausgedrückt werden.
-
Formel 5
-
Für ungerade
Zahl n: F1(nT) = S1(nT)·S1{(n – m)T}
= I(nT)·I{(n – m)T}
-
Für gerade
Zahl n: F1(nT) = S1(nT)·S1{(n – m)T}
= Q(nT)·Q{(n – m)T}
-
Die
Ausgabe F2(nT) des zweiten Multiplizierers 16 kann durch
die Formel 6 ausgedrückt
werden.
-
Formel 6
-
Für ungerade
Zahl n: F2(nT) = S2(nT)·S1{(n – m)T}
= Q(nT)·I{(n – m)T}
-
Für gerade
Zahl n: F2(nT) = S2(nT)·S1{(n – m)T}
= –I(nT)·Q{(n – m)T}
-
Die
Erfassungssignale F1(nT) und F2(nT) werden wie oben generiert. Es
wird im Folgenden angenommen, dass die Abtastgeschwindigkeit in
der vorliegenden Ausführungsform
zweimal so hoch wie beim bisherigen Stand der Technik ist.
-
4 ist
eine Tabelle, welche die Zeit-Abfolge-Änderung von Erfassungssignalen
F1(nT) und F2(nT) in der ersten Ausführungsform der vorliegenden
Erfindung zeigt. Die Erfassungssignale E1(nT) und E2(nT) des bisherigen
Stands der Technik sind zu Vergleichszwecken dargestellt. Es wird
angenommen, dass die Ganzzahl n die Werte von 1 bis 8 annehmen kann,
und m, die Anzahl der Abtastungen pro Symbol, 4 ist.
-
Wie 4 zeigt,
nimmt das Erfassungssignal F1(nT) abwechselnd Multiplikationsergebnisse von
abgetasteten gleichphasigen und gegenphasigen Basisbandsignalen
bei jeder Abtastung ab, nämlich
I(nT)·I{(n – m)T} und
Q(nT)·Q{(n – m)T}.
Andererseits nimmt das Erfassungssignal E1(nT) des bisherigen Stands
der Technik bei jeder zweiten Abtastung das Additionsergebnis von
I(nT)·I{(n – m)T} und Q(nT)·Q{(n – m)T} ab.
In ähnlicher
Weise nimmt das Erfassungssignal F2(nT) abwechselnd Multiplikationsergebnisse
von abgetasteten gleichphasigen und gegenphasigen Basisbandsignalen
ab, nämlich
I{(n – m)T}·Q(nT)
und –I(nT)·Q{(n – m)T}.
Und das Erfassungssignal E2(nT) des bisherigen Stands der Technik
nimmt das Additionsergebnis von I{(n – m)T}·Q(nT) und –I(nT)·Q{(n – m)T} ab.
-
Das
heißt,
dass das Erfassungssignal F1(nT) der vorliegenden Ausführungsform
abwechselnd die zwei Elemente der Multiplikation im Zeitmultiplexverfahren
abnimmt. Die zwei Elemente werden addiert, um das Erfassungssignal
E1(nT) des bisherigen Stands der Technik zu ergeben. Dies gilt ebenfalls
für die
Beziehung zwischen den Signalen F2(nT) und E2(nT). Diese Beziehungen
können
auch in 5 bestätigt werden.
-
Wie
das demodulierte Basisbandsignal D1(nT) generiert wird, wird im
Folgenden unter Bezugnahme auf 5 erklärt.
-
5 zeigt
Wellenformen des Erfassungssignals F1(nT), des Erfassungssignals
E1(nT) des bisherigen Stands der Technik, das demodulierte Basisbandsignal
D1(nT) und das demodulierte Basisbandsignal C1(nT) des bisherigen
Stands der Technik. Es wird wie in 4 angenommen,
dass die Ganzzahl n die Werte von 1 bis 8 annimmt, und m 4 ist.
-
In 5 stellen
die Zeichen o in (a) die Werte des Erfassungssignals F1(nT) dar.
Jedes Zeichen o auf einer durchgehenden Linie in (a) stellt das
Multiplikationsergebnis der abgetasteten gleichphasigen Basisbandsignale
I(nT)·I{(n – m)T} dar,
und jedes Zeichen o auf einer durchbrochenen Linie in (a) stellt
das Multiplikationsergebnis der abgetasteten gegenphasigen Basisbandsignale
Q(nT)·Q{(n – m)T} dar.
-
Andererseits
stellen die Zeichen o in (c) die Werte des Erfassungssignals E1(nT)
des bisherigen Stands der Technik dar, von denen jedes das Additionsergebnis
des Multipli kationsergebnisses der abgetasteten gleichphasigen Basisbandsignale I(nT)·I{(n – m)T} und
des Multiplikationsergebnisses der abgetasteten gegenphasigen Basisbandsignale Q(nT)·Q{(n – m)T} ist.
-
Die
Zeichen o auf der geglätteten
durchgehenden Linie in (d) stellen die Werte des demodulierten Basisbandsignals
C1(nT) des bisherigen Stands der Technik dar, welches das tiefpassgefilterte
Erfassungssignal E1(nT) ist. In ähnlicher
Weise stellen die Zeichen o auf der geglätteten durchgehenden Linie
in (b) die Werte des demodulierten Basisbandsignals D1(nT) dar,
welches das tiefpassgefilterte Erfassungssignal F1(nT) ist. Die
durchgehenden Linien in (b) und (d) sind die Gleichen, wie bei ihrem
Vergleich deutlich wird. Demzufolge lässt sich sagen, dass durch
das Tiefpassfiltern des Erfassungssignals F1(nT) in (a) ein Basisbandsignal
D1(nT) generiert wurde, das gleich dem demodulierten Basisbandsignal
C1(nT) des bisherigen Stands der Technik ist.
-
Aus
der oben genannten Tatsache folgt, dass die vorliegende Vorrichtung
keinen Addierer 29 erfordert, der in der Vorrichtung des
bisherigen Stands der Technik verwendet wurde, um Multiplikationsergebnisse
von gleichphasigen und gegenphasigen Basisbandsignalen I(nT)·I{(n – m)T} und
Q(nT)·Q{(n – m)T} zu
addieren. Es ist zu beachten, dass es in der vorliegenden Ausführungsform
möglich
ist, den gleichen Tiefpassfilter zu verwenden wie beim bisherigen Stand
der Technik.
-
Obwohl 5 nur
das Erfassungssignal F1(nT) und das demodulierte Basisbandsignal D1(nT)
zeigt, kann die Beziehung auf das Erfassungssignal F2(nT) und das
demodulierte Basisbandsignal D2(nT) angewendet werden. Und zwar generiert
das Tiefpassfiltern des Erfassungssignals F2(nT) das Basisbandsignal
D2(nT), das gleich dem demodulierten Basisbandsignal C2(nT) ist.
-
Wie
aus der obigen Beschreibung hervorgeht, führt die vorliegende Ausführungsform
den logischen Schaltkreis der Differenz-Erfassungsvorrichtung mit
nur zwei Multiplizierern, einem Verzögerungsglied und neu eingesetzten
zwei Selektoren aus, anstatt mit vier Multiplizierern und zwei Verzögerungsgliedern
beim bisherigen Stand der Technik. Des Weiteren sind die zwei Addierer,
die beim bisherigen Stand der Technik verwendet wurden, nicht mehr
erforderlich. Demzufolge kann der vorliegende Schaltkreis mit weniger
Steueranschlüssen
ausgeführt
werden, und seine Ausführung
als integrierte Schal tung wird vereinfacht. Es versteht sich von selbst,
dass in der vorliegenden Vorrichtung die Anzahl der Steueranschlüsse geringer
wird, wenn der A/D-Wandler die Digitalisierungs-Auflösung erhöht, nämlich die
Anzahl von Bits in einem Datum (piece of data) in der Digitalisierung.
-
Zweite Ausführungsform
-
Die
Differenz-Erfassungsvorrichtung in der zweiten Ausführungsform
der vorliegenden Erfindung wird unter Bezugnahme auf die Zeichnungen erläutert. Die
Struktur der Differenz-Erfassungsvorrichtung in der zweiten Ausführungsform
ist die Gleiche wie im Blockschaltbild in 2. 6 zeigt
die Struktur der Differenzerfassungs-Berechnungseinheit 3.
Die Differenzerfassungs-Berechnungseinheit 3 umfasst den
ersten Selektor 11, den zweiten Selektor 12, das
Verzögerungsglied 13,
den Inverter 17, den ersten Multiplizierer 15,
den zweiten Multiplizierer 16 und den Auswahlsignal-Generator 18 zum Durchführen der
Berechnungen in Formel 3.
-
Die
Struktur der Vorrichtung in der vorliegenden Ausführung ist
fast die Gleiche wie diejenige in der ersten Ausführungsform,
ausgenommen der neu hinzugefügte
Inverter 17. Daher haben die anderen Komponenten die gleichen
Bezugszeichen wie in der ersten Ausführungsform. Der Inverter 17 gibt
alternativ invertierte Daten und nicht-invertierte Daten aus. Praktisch
ist ein derartiger Schaltkreis, der Ein-Bit-Daten bearbeitet, das
exklusive ODER mit zwei Eingaben (two-input exclusive OR). Das exklusive
ODER arbeitet wie folgt: Wenn eine der Eingaben H ist, wird die
andere Eingabe invertiert und ausgegeben; und wenn sie L ist, wird
die andere nicht invertiert und so ausgegeben, wie sie ist.
-
Der
Betrieb der Differenzerfassungs-Berechnungseinheit 3 mit
der oben genannten Struktur wird unter Bezugnahme auf 6 erläutert.
-
Beide
abgetasteten Basisbandsignale I(nT) und Q(nT) werden entsprechend
in den ersten Selektor 11 und den zweiten Selektor 12 eingegeben.
Der erste Selektor 11 arbeitet synchron mit dem Taktsignal
des Auswahlsignal-Generators 18 und gibt die Daten S1(nT)
aus durch abwechselndes Auswählen von
I(nT) und Q(nT), die gleichzeitig bei jedem Abtast-Zeitintervall
T eingegeben werden. Andererseits arbeitet der zweite Selek tor 12 ebenfalls
synchron mit dem Taktsignal von dem Auswahlsignal-Generator 18,
wählt aber
I(nT) und Q(nT) unterschiedlich von denjenigen, die vom ersten Selektor 11 gewählt wurden,
um die Daten S3(nT) auszugeben.
-
Die
Ausgabe S1(nT) vom ersten Selektor 11 verläuft auf
zwei Wegen, von denen einer direkt in den ersten Multiplizierer 15 führt, und
der andere durch das Verzögerungsglied 13 um
eine Symbolzeit mt verzögert
wird, um sich in S1{(n – m)T}
zu ändern, und
anschließend
auf zwei Wegen in den ersten Multiplizierer 15 und den
zweiten Multiplizierer 16 gelangt. Der erste Multiplizierer 15 gibt
F3(nT) aus, das gleich dem in Formel 5 dargestellten F1(nT) ist.
-
Andererseits
wird die Ausgabe S3(nT) des zweiten Selektors 12 in den
Inverter 17 eingegeben. Der Inverter 17 arbeitet
synchron mit dem Taktsignal vom Auswahlsignal-Generator 18.
Wenn S3(nT) = I(nT) ist, invertiert der Inverter 17 die
Eingabedaten, um S4(nT) = –I(nT)
in den zweiten Multiplizierer auszugeben, und wenn S3(nT) = Q(nT)
ist, werden die Eingabedaten unverändert beibehalten, um S4(nT)
= Q(nT) in den zweiten Multiplizierer auszugeben. Daher können S3(nT)
und S4(nT) durch die folgende Formel 7 ausgedrückt werden.
-
Formel 7
-
Für ungerade
Zahl n: S3(nT) = Q(nT) S4(nT)
= S3(nT)
= Q(nT)
-
Für gerade
Zahl n: S3(nT) = I(nT) S4(nT)
= S3(nT)
= –I(nT)
-
Die
Ausgabe F4(nT) aus dem zweiten Multiplizierer 16 wird durch
die Formel 8 ausgedrückt.
-
Formel 8
-
Für ungerade
Zahl n: F4(nT) = S4(nT)·S1{(n – m)T}
= Q(nT)·I{(n – m)T}
-
Für gerade
Zahl n: F4(nT) = S4(nT)·S1{(n – m)T}
= –I(nT)·Q{(n – m)T}
-
Wie
aus Formel 8 hervorgeht, ist die Ausgabe F4(nT) des zweiten Multiplizierers 16 gleich F2(nT),
das in Formel 6 dargestellt ist.
-
Auf
diese Weise werden die in Formel 3 ausgedrückten Erfassungssignale F1(nT)
= F3(nT) und F2(nT) = F4(nT) generiert.
-
Die
demodulierten Basisbandsignale werden aus den Erfassungssignalen
wie in der ersten Ausführungsform
generiert.
-
Wie
aus der obigen Beschreibung offenkundig wird, weisen die Vorrichtungen
der vorliegenden Ausführungsform
und der ersten Ausführungsform die
gleiche Funktion und die gleichen Komponenten auf, unterscheiden
sich aber durch ihre Zusammensetzung voneinander. Demzufolge führt die
vorliegende Ausführungsform
wie die erste Ausführungsform
den logischen Schaltkreis der Differenz-Erfassungsvorrichtung mit
nur zwei Multiplizierern, einem Verzögerungsglied und neu eingesetzten
zwei Selektoren aus, anstatt mit vier Multiplizierern und zwei Verzögerungsgliedern
beim bisherigen Stand der Technik. Da des Weiteren zwei Addierer,
die beim bisherigen Stand der Technik verwendet wurden, nicht mehr
erforderlich sind, wird eine Anzahl von Steueranschlüssen aus
dem Schaltkreis gelöscht, und
damit wird die Ausführung
des Schaltkreises in der integrierten Schaltung vereinfacht.
-
Von
der ersten Ausführungsform
verschieden ist auch, dass die Eingabe-/Ausgabesignale in den/aus
dem ersten Selektor 11 und zweiten Selektor 12 in
der vorliegenden Ausführungsform
einander gleich sind. Dies ermöglicht
eine Reduzierung der Steueranschlüsse, wenn die Selektoren in
der integrierten Schaltung ausgeführt werden.
-
Eine
Signal-Addiervorrichtung, die in den vorher beschriebenen Ausführungsformen
implementiert ist, wird unter Bezugnahme auf die Zeichnungen erläutert. 7 ist
ein Blockschaltbild, das die Struktur der vorliegenden Vorrichtung
darstellt. Die Komponenten und ihre Bezugszeichen sind die Gleichen
wie diejenigen in der ersten Ausführungsform.
-
Die
vorliegende Vorrichtung addiert die Signale x1(t) und x2(t) in der
digitalen Signalverarbeitung. Die zwei Signale x1(t) und x2(t) werden
abwechselnd an jedem Zeitintervall T durch den ersten und zweiten
A/D-Wandler abgetastet und als entsprechende abgetastete Signale
x1s(t) und x2s(t) ausgegeben. Die abgetasteten Signale werden durch den
Selektor zum Signal zs(t) addiert und anschließend in den Tiefpassfilter 4 eingegeben.
Der Tiefpassfilter 4 gibt das Signal w(t) aus, welches
das gewünschte
addierte Signal ist.
-
Die
Vorrichtungen in 7 und 8 funktionieren
auf die gleiche Weise. Die Vorrichtung in 8 hat die
gleichen Komponenten und Bezugszeichen wie die Differenz-Erfassungsvorrichtung
des bisherigen Stands der Technik, die in 1 gezeigt ist.
Wie aus dem Vergleich von 7 mit 8 hervorgeht,
verwendet die vorliegende Vorrichtung den Selektor 11 anstatt
des Addierers 29. Bei der Signal-Addiervorrichtung des
bisherigen Stands der Technik werden zwei Signale x1(t) und x2(t)
gleichzeitig von dem ersten A/D-Wandler und dem zweiten A/D-Wandler
an jedem Zeitintervall 2T abgetastet und entsprechend als abgetastete
Signale x'1s(t)
und x'2s(t) ausgegeben.
Die Werte der abgetasteten Signale werden durch den Addierer 29 addiert.
Anschließend
gibt der Addierer 29 das Signal ys(t) in den Tiefpassfilter 31 ein.
Der Tiefpassfilter 31 gibt das Signal v(t) aus, welches
das gewünschte
addierte Signal ist.
-
Es
ist unnötig
zu erwähnen,
dass die in 7 gezeigte Signal-Addiervorrichtung
als ein Bestandteil der Differenz-Erfassungsvorrichtung in der in 2 gezeigten
ersten Ausführungsform
arbeitet. Andererseits arbeitet die in 8 gezeigte
Signal-Addiervorrichtung des bisherigen Stands der Technik als ein
Bestandteil der Differenz-Erfassungsvorrichtung in der in 1 gezeigten
ersten Ausführungsform.
Beispielsweise entsprechen die Signale x1s(t) und x2s(t9 jeweils
I(nT)·I{(n – m)T} und Q(nT)·Q{(n – m)T},
die jeweils Multiplikationsergebnisse der abgetasteten gleichphasigen
und gegenphasigen Basisbandsignale sind.
-
Im
Folgenden wird unter Bezugnahme auf die Taktgeber-Wellenformen (time-base
wave form) und das Frequenzspektrum (Fourier-Transformation) erklärt, dass
die addierten Signale w(t), die von der vorliegenden Vorrichtung
erhalten werden, und v(t), die beim bisherigen Stand der Technik
erhalten wurden, einander gleich sind.
-
Zuerst
werden die Additionsprinzipien im bisherigen Stand der Technik erläutert. (a1)
und (a2) in 9 stellen jeweils die Taktgeber-Wellenform x'1s(t) und ihr Frequenzspektrum
X'1s(f) dar; (b1) und
(b2) stellen die Taktgeber-Wellenform x'2s(t) und ihr Frequenzspektrum X'2s(f) dar; (c1) und
(c2) stellen die Taktgeber-Wellenform ys(t) und ihr Frequenzspektrum
Ys(f) dar; und (d1) und (d2) stellen die Taktgeber-Wellenform v(t)
und ihr Frequenzspektrum V(f) dar.
-
Es
wird angenommen, dass Fs = 1/2T ist, und dass X1(f) und X2(f) die
jeweils Fouriertransformierten x1(t) und x2(t) sind. Es wird ebenfalls
angenommen, dass die Bandbreite (einseitig) der Signale x1(t) und
x2(t) durch B dargestellt wird, und dass die Grenzfrequenz des Tiefpassfilters
fs-B ist. Wenn angenommen wird, dass Xs(t) das abgetastete Signal ist,
das durch Abtasten des Folgesignals (sequential signal) x(t) erhalten
wird, dass das Fourier-transformierte x(t) X(f) ist, und dass das
Fourier-transformierte xs(t) Xs(f) ist, werden xs(t) und Xs(f) als
Formel 9 mit x(t) und X(f) ausgedrückt. Es ist daher offenkundig,
dass die in 9 gezeigten Spektren (a2) und (b2)
erhalten werden können.
-
-
Wie
in (d2) in 9 gezeigt, ist das Spektrum
des addierten Signals, das von der Vorrichtung des bisherigen Stands
der Technik erhalten wurde, nur die Basisbandkomponente (1/2T){X1(f)
+ X2(f)}.
-
Anschließend werden
die Additionsprinzipien in der vorliegenden Vorrichtung erläutert. (a1)
und (a2) in 10 stellen jeweils die Taktgeber-Wellenform
x1s(t) und ihr Frequenzspektrum X1s(f) dar; (b1) und (b2) stellen
die Taktgeber-Wellenform x2s(t) und ihr Frequenzspektrum X2s(f)
dar; (c1) und (c2) stellen die Taktgeber-Wellenform zs(t) und ihr
Frequenzspektrum Zs(f) dar; und (d1) und (d2) stellen die Taktgeber-Wellenform
w(t) und ihr Frequenzspektrum W(f) dar.
-
Wie
aus dem Vergleich von 10 mit 9 hervorgeht,
ist das abgetastete Signal x1s(t) gleich dem abgetasteten Signal
x'1s(t) des bisherigen Stands
der Technik. Allerdings wird das abgetastete Signal x2s(t) um die
Zeit T später
abgetastet als das abgetastete Signal x'2s(t). Im Allgemeinen werden das abgetastete
Signal xs(t), das um ein ΔT
Intervall später
abgetastet wird als die Zeit 2nT, und sein Fourier-transformiertes
Xs(f) durch die folgende Formel 10 ausgedrückt. Aus der oben genannten
Tatsache folgt, dass das Spektrum von (b2) in 10 erhalten werden
kann.
-
-
Wie
aus (c2) in 10 hervorgeht, unterscheidet
sich das Frequenzspektrum des abgetasteten Signals zs(t) von dem
abgetasteten Signal ys(t) des bisherigen Stands der Technik nur
durch eine höhere
harmonische Komponente bei ungeraden Zahlen. Da die Grenzfrequenz
des Tiefpassfilters jedoch fc-B ist, werden alle höheren harmonischen
Komponenten entfernt, und das Spektrum des Signals, das schließlich von
der Vorrichtung erhalten wird, ist nur die Basisbandkomponente (1/2T){X1(f)
+ X2(f)}, die in (d2) in 10 gezeigt
ist. Wie aus dem Vergleich von (d1) und (d2) in 9 mit
denjenigen in 10 hervorgeht, ist das Signal
w(t), das schließlich
von der Vorrichtung erhalten wird, gleich dem Signal v(t), das von
der Vorrichtung des bisherigen Stands der Technik erhalten wurde.
-
Die
obige Beschreibung hat verdeutlicht, dass der Addierer 29,
der beim bisherigen Stand der Technik verwendet wurde, durch einen
Selektor ersetzt werden kann. Es ist zu beachten, dass für einen Selektor
die Hälfte
oder weniger als die vielen Steueranschlüsse wie für einen Addierer erforderlich
sind. Dies wird deutlich klar, wenn ein Ein-Bit-Selektor in einem Schaltkreis mit
Steueranschlüssen,
wie in 11 gezeigt, mit einem Ein-Bit-Addierer
in einem Schaltkreis mit Steueranschlüssen, wie in 12 gezeigt,
verglichen wird. Natürlich
nimmt die Anzahl der Steueranschlüsse in der vorliegenden Vorrichtung mit
der zunehmenden Anzahl von Bits ab, die von dem A/D-Wandler ausgegeben
werden.
-
Infolgedessen
erfordert die Signal-Addiervorrichtung in der vorliegenden Vorrichtung
weniger Steueranschlüsse
als beim bisherigen Stand der Technik, und dies vereinfacht die
Ausführung
der Vorrichtung in der integrierten Schaltung.
-
Die
obige Beschreibung hat verdeutlicht, dass die folgenden zwei Verfahren
zum Addieren der Signale x1(t) und x2(t) in der digitalen Signalverarbeitung
den gleichen Signalwert erzeugen: abwechselndes Abtasten der Signale
x1(t) und x2(t) an jedem Zeitintervall T, Addieren der abgetasteten
Signale x1s(t) und x2s(t) zu einem Signal und Tiefpassfiltern des
Signals; oder gleichzeitiges Abtasten der Signale x1(t) und x2(t)
an jedem Zeitintervall 2T, Addieren der abgetasteten Signale x'1s(t) und x'2s(t) zu einem Signal
und Tiefpassfiltern des Signals. Demzufolge kann der Addierer 29 in
der Vorrichtung des bisherigen Stands der Technik durch den Selektor 11 in
der vorliegenden Vorrichtung ersetzt werden.
-
Obwohl
in den oben genannten Ausführungsformen
die Differenz-Erfassungsvorrichtung der vorliegenden Erfindung im
Detail erläutert
wird, sind die Anwendungsmöglichkeiten
der Erfindung nicht auf die oben genannten Ausführungsformen beschränkt. Das
heißt:
- (1) In der ersten und der zweiten Ausführungsform
wird angenommen, dass m, die Anzahl von Abtastungen pro Symbol,
4 ist, doch kann sie jede gerade Zahl sein, die 2 oder mehr beträgt. Dies kommt
daher, weil die vorliegende Vorrichtung bei jeder zweiten Abtastung
erneut ein Erfassungssignal generiert.
- (2) Der erste und der zweite A/D-Wandler in der ersten und der
zweiten Ausführungsform
geben Acht-Bit-Daten aus, und die anderen Komponenten verarbeiten
ebenfalls Acht-Bit-Daten. Allerdings ist die Anzahl von Bits nicht
auf acht be grenzt. Im Allgemeinen wird die Anzahl der Bits durch
den Kompromiss zwischen der Quantisierungsgenauigkeit, die bei der
digitalen Signalverarbeitung erforderlich ist, und der Anzahl von Steueranschlüssen bestimmt,
die in der Vorrichtung erforderlich sind, die in der integrierten Schaltung
ausgeführt
ist.
- (3) Obwohl zwei Signale in die Signal-Addiervorrichtung eingegeben
werden, können
drei oder mehr Signale in die Vorrichtung eingegeben werden. Es
ist unnötig
zu erwähnen,
dass, wenn die eingegebenen Signale der Reihe nach an Intervallen
des Zeitintervalls T abgetastet werden, und die abgetasteten Signale
in den Tiefpassfilter mit der Grenzfrequenz (1/nT) – B eingegeben
werden, ein addiertes Signal von n eingegebenen Signalen erhalten
wird.
- (4) In der Signal-Addiervorrichtung werden die Signale x1(t)
und x2(t) zuerst digitalisiert und dann in den Selektor 11 eingegeben.
Die Signale x1(t) und x2(t) können
jedoch zuerst in die Selektoren als analoge Signale eingegeben und
anschließend
digitalisiert werden (die Struktur ist in 13 dargestellt).
Damit wird die Reduzierung der Anzahl von notwendigen A/D-Wandlern
ermöglicht.
Außerdem
kann der Selektor 33 für
analoge Signale in 13 durch den in 14 gezeigten
MOS-Transistor ersetzt werden.
