DE69425369T2 - Technik zur herstellung von speicherzellen in einer art und weise, die elektrische kriechstrecken vermeidet - Google Patents

Technik zur herstellung von speicherzellen in einer art und weise, die elektrische kriechstrecken vermeidet

Info

Publication number
DE69425369T2
DE69425369T2 DE69425369T DE69425369T DE69425369T2 DE 69425369 T2 DE69425369 T2 DE 69425369T2 DE 69425369 T DE69425369 T DE 69425369T DE 69425369 T DE69425369 T DE 69425369T DE 69425369 T2 DE69425369 T2 DE 69425369T2
Authority
DE
Germany
Prior art keywords
layer
oxide
poly
source
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69425369T
Other languages
English (en)
Other versions
DE69425369D1 (de
Inventor
Robert Perry
S. Sadjadi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Application granted granted Critical
Publication of DE69425369D1 publication Critical patent/DE69425369D1/de
Publication of DE69425369T2 publication Critical patent/DE69425369T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

  • Technik zur Herstellung von Speicherzellen in einer Weise, die elektrisch leitfähige Kriechstrecken unterdrückt.
    • Technisches Feld
  • Die vorliegende Erfindung bezieht sich im allgemeinen auf Speicherzellen wie EPROMs und ihr Herstellungsverfahren, und insbesondere auf ein spezielles Verfahren zur Herstellung von Speicherzellen in einer Weise, die die Ausbildung von Polysilizium oder anderen derartigen elektrisch leitfähigen Stegen unterdrückt.
    • Hintergrund
  • EPROM und andere derartige Speichervorrichtungen oder -zellen und verschiedene Verfahren zur Herstellung dieser Vorrichtungen sind im Stand der Technik wohlbekannt. Ein Beispiel einer solchen bekannten EPROM-Vorrichtung ist in Fig. 1 dargestellt und allgemein mit der Bezugsziffer 10 bezeichnet. Wie in Fig. 1 gezeichnet ist, umfaßt diese Vorrichtung ein Siliziumsubstrat 12 mit, unter anderen Komponenten, einer implantierten Source S und einem Drain D auf gegenüberliegenden Seiten eines Kanals C, der, zusammen mit Source und Drain und anderen Komponenten, einen Transistorbereich der EPROM-Vorrichtung bildet. Ein Gate-Dielektrikum, typischerweise Siliziumdioxid 14, das lediglich als Oxid bezeichnet wird, bedeckt die Oberfläche des Siliziumsubstrats 12 und dient zum Tragen einer Anordnung von verschiedenen Schichten direkt über dem Kanal C, wie in Fig. 1 dargestellt ist. Diese Anordnung von verschiedenen Schichten umfaßt eine unterste elektrisch leitfähige Schicht 16, die typischerweise dotiertes polykristallines Silizium (Polysilizium) oder amorphes Silizium ist, im folgenden als Poly I bezeichnet, die als schwebendes Gate dient, zwei zusätzliche Oxidschichten 18 und 20 mit einer zwischenliegenden Nitridschicht 22 (ONO-Schichten), und schließlich eine oberste elektrisch leitfähige Schicht wie dotiertes polykristallines Silizium (Polysilizium) oder eine amorphe Siliziumschicht 24, die im folgenden als Poly II bezeichnet wird, die als Steuergate dient. Obwohl nicht dargestellt, kann eine Schicht aus Silizid wie Wolframsili-zid an der Oberseite der Poly II-Schicht vorgesehen sein. Die ONO- Schichten dienen zur Isolierung der Poly-I- und -II-Schichten gegeneinander. Diese isolierende Mehrfachschicht kann aus anderen Materialien als ONO bestehen, beispielsweise Tantalpentoxid.
  • Die in Fig. 1 dargestellte EPROM-Vorrichtung ist nur eine aus einer relativ großen Anzahl von solchen Vorrichtungen, die zusammen eine Anordnung 26 solcher Vorrichtungen bilden, die sich gemeinsam ein mit Oxid bedecktes oder beschichtetes Siliziumsubstrat teilen, d. h. ein Siliziumsubstrat mit u. a. dargestellten Schichten, einer Oxidschicht, die auf ihrer oberen Oberfläche gezogen wurde, wie in Fig. 2 dargestellt ist. Wie dort ersichtlich ist, sind vier Vorrichtungen 10 auf einem gemeinsamen oxidbeschichteten Substrat 12 dargestellt. Obwohl es in Fig. 2 nicht dargestellt ist, umfaßt jede dieser Vorrichtungen ihren eigenen Transistorbereich einschließlich einer Source, einem Drain und einem Kanal und ihre eigene zugeordnete Anordnung von verschiedenen Schichten einschließlich einer Poly-I- Schicht, einer Poly-II-Schicht und dazwischenliegenden ONO- Schichten. Zum Zweck der Klarheit sind diese verschiedenen Komponenten, die die unterschiedlichen EPROM-Vorrichtungen bilden, nicht in Fig. 2 dargestellt. Es soll jedoch festgestellt werden, daß die verschiedenen EPROM-Vorrichtungen in Reihen und Spalten mit Reihenabständen R1, R2 usw. und Spaltenabständen C1, C2 usw. angeordnet sind, die die einzelnen EPROM-Vorrichtungen voneinander trennen.
  • Nachdem die Anordnung 26 der EPROM-Vorrichtungen von einem strukturellen Standpunkt beschrieben wurden, wird nunmehr die Aufmerksamkeit auf eine Weise gerichtet, in welcher die Anordnung in Übereinstimmung mit dem Stand der Technik hergestellt wird. Zu diesem Zweck wird die Aufmerksamkeit zunächst auf Fig. 3 gerichtet, die die Gesamtanordnung von EPROM-Vorrichtungen in einem Zwischenschritt bei ihrer Bildung zeigt. Insbesondere wurde die Gateoxidschicht 14 auf der oberen Oberfläche eines Siliziumsubstrats 12 gezogen, d. h., bevor die Source und das Drain jedes der Transistorbereiche in das Substrat implantiert wurden. Desweiteren wurden Poly-I und ONO-Schichten über dem oxidbedeckten Substrat gebildet, und mit konventioneller Lithographie wurden Abschnitte der ONO- und Poly-I-Schichten weggeätzt, um eine Reihe von Spalten von unterschiedlichen Schichten mit den Spaltenabständen C1, C2 usw. zwischen gegenüberliegenden Seitenwänden 28 der aneinandergrenzenden Spalten zu bilden. Insoweit wurden keine Reihenräume R1, R2 usw. vorgesehen, und deshalb erstreckt sich jede Spalte kontinuierlich über ihre Gesamtlänge. Zu diesem Zeitpunkt wird eine dünne Schicht aus Oxid (Kantenoxid) an Bodensegmenten der Seitenwände 28 über der Poly-I-Schicht gezogen, wie mit 30 in Fig. 3 angezeigt ist. Jede dieser Schichten ist ausreichend dick, um die Poly-I-Schicht 16 während der Bildung jeder Source und jedes Drains S bzw. D zu schützen, was unten direkt erläutert wird. Andererseits ist sie ausreichend dünn, so daß sie nicht in die Seitenwände 28 in einem bedeutenden Ausmaß eintritt. Dies ist aus Gründen wichtig, die ersichtlich werden.
  • Sobald die Oxidschicht 30 gebildet ist, werden die Source- Drain-Transistorbereiche, die den verschiedenen EPROM-Vorrichtungen zugeordnet sind, innerhalb des Substrats errichtet, innerhalb der Spaltenräume C1, C2 usw., durch Implan tieren von Sources S und Drains D, wodurch der Kanal C dazwischen gebildet wird, wie in Fig. 4 dargestellt ist. Wie auch in der letzteren Figur ersichtlich ist, werden dicke Schichten aus Differenzoxid gezogen, wo immer Poly-I oder oxidbedecktes Silizium freiliegt, insbesondere entlang der Poly-I-Segmente der Seitenwände 28 und über die freiliegende Gateoxidschicht 14 innerhalb der Spaltenräume C1, C2 usw. Diese Differenzoxidschichten, die im allgemeinen mit 34 in Fig. 4 bezeichnet sind, sind deutlich dicker als die relativ dünnen Schichten 30 und dienen zum physikalischen und chemischen Schutz der Source- und Drainbereiche während der weiteren Bearbeitung der Gesamtanordnung der EPROM-Vorrichtungen und insbesondere während der Bildung von Reihenräumen R1, R2 usw.
  • Ein ernster Nachteil bei dem soweit beschriebenen Gesamtbildungsprozeß folgt aus der Bildung der relativ dünnen Differenzoxidschicht 34. Insbesondere, wie in Fig. 4 dargestellt ist, wegen ihrer Dicke wurde herausgefunden, daß das Differenzoxid deutlich in die Seitenwände 28 der kontinuierlichen Spalten an den Oberseiten ihrer jeweiligen Poly- I-Schichten eindringt, wodurch etwas erzeugt wird, was als überhängende Keile 35 bezeichnet werden kann. Gleichzeitig tendiert das Differenzoxid dazu, nach innen zurückzuweichen, wodurch Schattenflächen 35a gebildet werden. Die Bedeutung dieser Keile und der Schattenflächen wird im folgenden deutlich. Im Moment ist es ausreichend zu sagen, daß nach der Bildung der schützenden Differenzoxidschicht 34 die Poly-II-Schicht 24 über den obersten Oxidschichten jeder Spalte und in den Räumen zwischen den Spalten gebildet wird, wie in Fig. 5 dargestellt ist. Anschließend werden mittels konventioneller Lithographie-Abschnitte der kontinuierlichen Spalten von der oxidbeschichteten oberen Fläche des Siliziumsubstrats entfernt, um Reihenräume R1, R2 usw. zu bilden, wodurch die kontinuierlichen Spalten in individuelle EPROM-Vorrichtungen getrennt werden, wie in Fig. 2 dargestellt ist. Von besonderem Interesse ist die Weise, in der die Poly-I- und Poly-II-Schichten entfernt werden. In Übereinstimmung mit der konventionellen Praxis wird dies vorzugsweise mittels vertikalem Ätzen durchgeführt. Insbesondere mit Blick auf die Fig. 6 soll jedoch festgestellt werden, daß als Ergebnis dieses Vertikalätzprozesses die Schattenteile des Poly-I-Materials, d. h. diese Teile unter überhängenden Keilen 35 des Differenzoxids, und die Schattenteile von Poly-II-Material, d. h. diese Teile innerhalb der Ausnehmungen 35a nicht entfernt werden. Diese nicht entfernten Poly-I und Poly-II-Segmente (oder anderes derartiges elektrisch leitfähiges Material, das verwendet werden kann) tendieren zur Ausbildung elektrisch leitfähiger Stege über die Reihenabstandshalter R1, R2 usw. zwischen benachbarten EPROM-Vorrichtungen in den verschiedenen Spalten. Dies Polystreifen, die im allgemeinen durch 40 und 41 mit gepunkteten Linien in Fig. 2 bezeichnet sind, schließen die EPROM-Vorrichtungen zusammen, wenn sie belassen werden und machen die Vorrichtungen inoperabel.
  • Die EP-509697 beschreibt ein Verfahren zur Bildung von EPROM-Anordnungen, das das oben beschriebene allgemeine Verfahren einsetzt.
  • Nitride sind als Maskierungsschichten bei der Halbleiterherstellung bekannt, wie in der EP-123726 beschrieben ist, und auch für die Verwendung als dielektrische Deckschichten, wie in JP-4217373 beschrieben ist.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung von Speicherzellen geschaffen, die ein Siliziumsubstrat mit einer Oxidbedeckten oberen Fläche aufweisen, Source- und Drainbereiche innerhalb des Substrats und einen Kanalbereich dazwischen, wobei das Verfahren aufweist:
  • a) Ausbilden eines Stapels von Schichten über den Kanalbereich auf der oxidbedeckten oberen Fläche, wobei die Schichten eine Schwebegate-Leitungsschicht und eine dielek trische Schicht einschließen und wobei der Stapel gegenüberliegende Seitenwände aufweisen, die sich zwischen den Source- und Drainbereichen vom Substrat nach oben erstrecken,
  • b) Versehen der Seitenwand des Schwebegates und der Source- und Drainbereiche mit einer Schutzschicht aus Material,
  • c) Abscheiden einer Steuergate-Leitungsschicht,
  • d) Entfernen von Abschnitten des Stapels der Schichten und der Steuergate-Schicht, um die Zelle zu definieren, dadurch gekennzeichnet, daß der Schritt (b) die Ausbildung einer Oxidationsverhinderungsschicht auf den Seitenwänden umfaßt, bevor das Schutzoxid über den Source- und Drainbereichen gebildet wird.
  • Mit dem Verfahren der vorliegenden Erfindung werden Poly- oder andere derartige leitfähige Stege nicht gebildet. Insbesondere, wie ersichtlich werden wird, im Fall einer EPROM-Vorrichtung des oben beschriebenen Typs werden, bevor die dicke Differenzoxidschicht 34 aufgebracht wird (vgl. Fig. 4), die Seitenwände 28, insbesondere über den Poly-I- Schichten, in einer Weise behandelt, die verhindert, daß das Differenzoxid in die Seitenwände eindringt und äußere Rücksprünge während seiner Bildung über den Transistorbereichen gebildet werden. Dies verhindert andererseits die Ausbildung von nach innen vorstehenden Keilen 35 des Differenzoxids, das sich über die Oberseite der Poly-I-Schicht erstreckt, und Schattenflächen 35a, was, andererseits, die Bildung von Polystegen als Ergebnis des vertikalen Ätzens der Poly-I- und Poly-II-Schichten verhindert. In einem bevorzugten Ausführungsbeispiel der Erfindung werden, wie ersichtlich wird, alle Seitenwände 28 behandelt, tatsächlich mit einer Schicht aus Nitrid beschichtet, bevor das Differenzoxid gezogen wird.
    • Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird folgend im einzelnen in Verbindung mit den Zeichnungen erläutert, wobei:
  • Fig. 1 eine diagrammartige Darstellung ist, die in Seitenansicht eine teilweise gebildete Speicherzelle zeigt (wobei gewisse Komponenten aus Gründen der Klarheit weggelassen wurden), insbesondere eine EPROM-Vorrichtung, die in Übereinstimmung mit dem Stand der Technik gebildet wurde,
  • Fig. 2 eine diagrammartige Darstellung ist, die in teilweise weggebrochener Perspektivdarstellung eine Gesamtanordnung von EPROM-Vorrichtungen zeigt,
  • Fig. 3 bis 6 diagrammartige Darstellungen sind, die in Seitenansicht aufeinanderfolgende Schritte bei der Bildung der in Fig. 1 dargestellten EPROM-Vorrichtung zeigen.
  • Fig. 7 eine diagrammartige Darstellung ist, die in Seitenansicht eine Speicherzelle zeigt, insbesondere eine EPROM- Vorrichtung, die in Übereinstimmung mit der vorliegenden Erfindung entworfen und ausgebildet ist, und
  • Fig. 8 und 9 diagrammartige Darstellungen sind, in Seitenansicht einige der Schritte zeigen, die bei der Ausbildung der Vorrichtung der Fig. 7 durchgeführt werden.
  • Beschreibung des bevorzugten Ausführungsbeispiels Nachdem vorstehend die Fig. 1 bis 6 diskutiert wurden, wird die Aufmerksamkeit direkt auf die Fig. 7 gerichtet, die, wie oben dargestellt, diagrammartig eine EPROM-Vorrichtung zeigt, die in Übereinstimmung mit der vorliegenden Erfindung entworfen und ausgebildet wurde. Diese Vorrichtung, die allgemein durch die Bezugsziffer 42 bezeichnet ist, umfaßt viele der gleichen Komponenten wie die vorstehend beschriebene Vorrichtung 10 und wird durch Ausführen von vielen der gleichen Schritte ausgebildet. Insbesondere ist die Vorrichtung 42, wie im Fall der Vorrichtung 10, eine aus einer Anzahl solcher Vorrichtungen, die auf einem gemeinsamen, oxidbeschichteten Siliziumsubstrat in Reihen und Spalten angeordnet sind, in derselben Weise wie die Anordnung 26, die in Fig. 2 dargestellt ist. Somit beginnt die Vorrichtung 42 mit dem gleichen Siliziumsubstrat 12 und der Oxidschicht 14, die in Fig. 3 dargestellt sind. Tatsächlich umfaßt die Vorrichtung 42 auch die gleiche Poly-I- Schicht 16 und die gleichen aufeinanderfolgenden ONO- Schichten 18, 22 bzw. 20, wie in Fig. 3 dargestellt ist. Zusätzlich, aus später zu erläuternden Gründen, ist eine zusätzliche Polysilizium- oder Polydeckschicht 40 über den ONO-Schichten vorgesehen, wie in Fig. 7 dargestellt ist, und eine weitere Schicht aus Nitrid 46 ist über der Polydeckschicht (in Fig. 8 dargestellt) ausgebildet. Die Nitridschicht 26 wird anschließend entfernt, und eine oberste Poly-II-Schicht, die der Poly-II-Schicht 20 entspricht, die einen Teil der Vorrichtung 10 bildet, wird auf der Polydeckschicht plaziert.
  • Noch unter Bezugnahme auf Fig. 7 wurde die EPROM-Vorrichtung 42 insoweit beschrieben, daß sie identisch zu der Vorrichtung 10 ist, mit der Ausnahme der Polydeckschicht 44 und ihrer zugeordneten Nitridschicht 46. Die EPROM-Vorrichtung 42 unterscheidet sich von der EPROM-Vorrichtung 10 in einer bedeutenderen Weise. Wie aus Fig. 7 ersichtlich ist, umfaßt die Vorrichtung 42 sich vertikal erstreckende Schichten 50 aus Nitrid, die sich von der oxidbedeckten oberen Fläche des Siliziumsubstrats 12 nach oben auf Seitenwandungen 52 erstrecken, die durch die aufeinanderfolgenden Schichten 16, 18,22 und 44 definiert werden. Wie ersichtlich werden wird, verhindern diese Nitridschichten (oder Abstandshalter, wie sie genannt werden können), daß Differenzoxid in die Seitenwände 52 während der nachfolgenden Bearbeitung der Vorrichtung eindringen, insbesondere während des Wachstums des Differenzoxids 34, wodurch die Bildung von nach innen vorstehenden Keilen 35 aus Differenzoxid, die den vorstehend beschriebenen Keilen 35 entsprechen, verhindert wird. Diese Nitridschichten verhindern auch Schattenflächen 35a.
  • Nachdem die EPROM-Vorrichtung 42 vom Standpunkt der Struktur erläutert wurde, wird nunmehr die Aufmerksamkeit auf die Weise gerichtet, in welcher eine Anordnung solcher Vorrichtungen in Übereinstimmung mit der vorliegenden Erfindung gebildet wird. Zunächst soll festgestellt werden, daß die Anfangsbildung der Anordnung von Vorrichtungen 42 in derselben Weise wie die Anordnung 26 bis zum Zustand, der in Fig. 3 dargestellt ist, fortschreitet, mit der Ausnahme, daß Polydeckschichten 44 und ihre zugeordneten Nitridschichten 46 über den ONO-Schichten einige Schritte vor den schützenden Oxidschichten 30 gezogen werden, gebildet werden, wie in Fig. 8 dargestellt ist. Unter diesem Gesichtspunkt soll festgestellt werden, daß die Oxidschichten 30 nicht nur die Seiten der Poly-I-Schicht, sondern auch die Seiten der Polydeckschicht 44 bilden. Nach der Bildung dieser verschiedenen Schichten wird jede Vorrichtung 42 mit ihrem eigenen Transistorbereich versehen, der aus einer Source und einem Drain auf gegenüberliegenden Seiten eines Kanals besteht. So zeigt Fig. 8 eine von vielen Vorrichtungen 42 zu diesem Punkt ihrer Bildung. Als solche umfaßt die teilweise gebildete Vorrichtung 42 ein oxidbedecktes Siliziumsubstrat, das einen darin implantierten Source-Drain- Bereich aufweist und aufeinanderfolgend die Poly-I-Schicht 16, die ONO-Schichten 18, 22 bzw. 20, die Polydeckschicht 44 und die Nitridschicht 46 trägt. Diese letzten Schichten definieren die vorgenannten Seitenwände 52, die teilweise mit einer schützenden Oxidschicht 30 beschichtet sind. In diesem letzten Punkt soll festgestellt werden, daß die Oxidschichten 30 nicht dazu tendieren, die Seitenwandnitridabschnitte zu beschichten, die in den ONO-Schichten definiert sind. Dies ist so, weil das Oxid langsam über dem Nitrid wächst, wie es allgemein bekannt ist. Die Räume auf jeder Seite der speziellen EPROM-Vorrichtung, die in Fig. 8 dargestellt ist, entsprechen den Spaltenräumen C1 und C2.
  • Bei der EPROM-Vorrichtung 42 in ihrem teilweise gebildeten Zustand, der in Fig. 8 dargestellt ist, ist der nächste Schritt des Ausbildungsprozesses die Abscheidung einer Abdeckschicht 50' aus Nitrid über der gesamten Anordnung, d. h. über die Oberseite jeder der teilweise gebildeten Vorrichtungen, über jede ihrer Seitenwände und innerhalb der Spaltenräume, wie in Fig. 9 dargestellt ist. Anschließend werden mittels Vertikalätzen alle horizontalen Segmente dieser Schicht aus Nitrid entfernt, wodurch nur die vorher beschriebenen, sich vertikal erstreckenden Schichten 50 belassen werden, die in Fig. 7 dargestellt sind. Auf diese Weise werden die sich horizontal erstreckenden Schichten über den Nitridschichten 46 und die horizontal erstreckenden Schichten innerhalb der Kanalräume C1, C2 usw. entfernt. In diesem Bezug dienen die Polydeckschicht 44 und ihre zugeordnete Nitridschicht 46 zum Schutz der ONO- Schichten vor der Abdeckschicht 50' aus Nitrid. Anderenfalls wäre es schwierig, diese letzte Nitridschicht von der Oxidschicht 20 zu entfernen.
  • Nach dem Entfernen aller Nitridschichten 50', mit Ausnahme der vertikalen Nitridabstandshalter 50, wird eine Differenzoxidschicht, die der vorher beschriebenen Schicht 34 entspricht, innerhalb der Spaltenräume C1, C2 usw. gezogen, wobei anschließend die Nitridschicht 46 entfernt wird. Danach wird die Poly-II-Schicht 20 vorgesehen, und Reihenräume R1, R2 usw. werden in derselben Weise wie vorstehend beschrieben gebildet. Bei der EPROM-Vorrichtung 42, in Übereinstimmung mit der vorliegenden Erfindung, verhindern jedoch Nitridabstandshalter 50, daß das Differenzoxid Keile 35 und Schattenflächen 35a bildet. Auf diese Weise werden während der Bildung der Reihenräume keine Polystege 40 oder 41 gebildet.
  • Nachdem nun die EPROM-Vorrichtung 42 und der Weg ihrer Herstellung in Übereinstimmung mit der vorliegenden Erfindung beschrieben wurden, ist zu verstehen, daß die Nutzung der Nitrid-Abstandshalter zur Verhinderung der Bildung von Polystegen nicht auf EPROM-Vorrichtungen beschränkt ist, sondern daß alle anderen Arten von Speichervorrichtungen, die bei Abwesenheit von Nitridabstandshaltern Polysilizium-, amorphes Silizium oder andere derartige elektrische leitfähige Stege einschließen würden oder könnten. Da die Nitridabstandshalter gebildet werden, bevor der Transistorbereich ausgebildet wird, können vielmehr die Nitridabstandshalter anstatt des Kantenoxids 30 verwendet werden, um die Poly-I-Schichten während der Bildung des Transistorbereichs zu schützen. Somit kann das Verfahren das Kantenoxid 30 umfassen oder nicht. Es soll auch so verstanden werden, daß die vorliegende Erfindung nicht auf einem speziellen Bildungsschritt an sich beruht. Das heißt jeder Schritt, der zum tatsächlichen Bilden der Vorrichtung 42 erforderlich ist, und aus diesem Grund auch der Vorrichtung 10, wie sie vorstehend beschrieben wurde, ist im Stand der Technik wohl bekannt. Als Ergebnis wurden keine detaillierten Beschreibungen der Bildungsschritte gegeben und tatsächlich wurden einige Schritte, die für das Verständnis der vorliegenden Erfindung nicht wichtig sind, weggelassen, können aber einfach vorgesehen werden.

Claims (11)

1. Verfahren zum Herstellen von Speicherzellen mit einem Siliziumsubstrat (12) mit einer oxidbedeckten oberen Fläche (14), Source- und Drain-Bereichen innerhalb des Substrats und einem Kanalbereich dazwischen, wobei das Verfahren aufweist:
(a) Ausbilden eines Schichtstapels über dem Kanalbereich auf der oxidbedeckten oberen Fläche, wobei die Schichten eine Schwebegate-Leitungsschicht (16) und eine dielektrische Schicht (18, 22, 20) aufweisen und der Stapel gegenüberliegende Seitenwandungen (28) aufweist, die sich zwischen den Source- und Drainbereichen nach oben erstrecken,
(b) Vorsehen einer Schutzschicht aus Material an der Seitenwandung des Schwebegates und der Source- und Drainbereiche,
(c) Abscheiden einer Steuergate-Leitungsschicht (20)
(d) Entfernen von Abschnitten des Schichtenstapels und der Steuergateschicht, um die Zelle zu definieren, dadurch gekennzeichnet, daß der Schritt
(b) die Ausbildung einer Oxidationsverhinderungsschicht (50) auf den Seitenwandungen umfaßt, bevor Schutzoxid (34) über den Source- und Drainbereichen gebildet wird.
2. Verfahren nach Anspruch 1, wobei vor der Ausbildung der Oxidationsverhinderungsschicht ein dünnes Kantenoxid (30) über den Seitenwandungen der Schwebegateschicht gebildet wird, um sie während der Source- und Drainausbildung zu schützen.
3. Verfahren nach Anspruch 1, wobei die Oxidationsverhinderungsschutzschicht (50) direkt auf den Seitenwandungen gebildet wird und die Seitenwandungen der Schwebegate-Schicht während der Source- und Drain- Ausbildung schützt.
4. Verfahren nach einem der vorstehenden Ansprüche, wobei die Oxidverhinderungsschicht eine Nitridschicht ist.
5. Verfahren nach einem der vorstehenden Ansprüche, wobei die Speicherzellen als Feld von Spalten und Reihen von Zellen gebildet werden, die voneinander durch Spalten- und Reihen- Räume unterteilt sind, wobei die Source- und Drainbereiche in den Spaltenräumen sind und die Schwebegate-Leitungsschicht eine Polysiliziumschicht (Poly-I) ist, die Oxidverhinderungsschicht ein seitliches Eintreten des Oxids in die Poly-I- Schicht verhindert und dadurch anschließendes Belassen von Poly-I-Rippen (41) während der Ausbildung der Reihenräume im Schritt (d) verhindert.
6. Verfahren nach einem der vorstehenden Ansprüche, wobei die Speicherzellen als Feld aus Spalten und Reihen von Zellen gebildet werden, die voneinander durch Spalten- und Reihenräume unterteilt sind, wobei die Source- und Drain- Bereiche in den Spaltenräumen sind und die Schwebegate- Leitungsschicht eine Polysilizium-Schicht (Poly II) ist, wobei die Oxidverhinderungsschicht nach innen schattierte Ausschnitte verhindert, die in der Schicht des Materials im Schritt (b) gebildet werden und dadurch verhindert, daß anschließend Poly II-Streifen (40) während der Ausbildung der Reihenräume im Schritt (d) gebildet werden.
7. Verfahren nach einem der vorstehenden Ansprüche, wobei die Oxidverhinderungsschicht auf den gesamten Seitenwandungen des Schichtstapels gebildet wird.
8. Verfahren nach einem der vorstehenden Ansprüche, wobei die dielektrische Schicht eine Oxid-Nitrid-Oxid-Schicht (ONO) ist.
9. Verfahren nach einem der vorstehenden Ansprüche, wobei die Anzahl von Schichten eine Polysiliziumdeckschicht (44) und eine Nitridschicht (46') aufweist.
10. Verfahren nach einem der vorstehenden Ansprüche, wobei die Oxidverhinderungsschicht eine Decke ist, die abgeschieden wird und dann von den horizontalen Flächen entfernt wird, um eine vertikale Schicht auf den Seitenwandungen zu belassen.
11. Verfahren nach Anspruch 9, wobei das Nitrid auf der Deckschicht entfernt wird, bevor die Schwebegate-Leitungsschicht abgeschieden wird.
DE69425369T 1993-03-11 1994-03-08 Technik zur herstellung von speicherzellen in einer art und weise, die elektrische kriechstrecken vermeidet Expired - Lifetime DE69425369T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/031,373 US5427967A (en) 1993-03-11 1993-03-11 Technique for making memory cells in a way which suppresses electrically conductive stringers
PCT/US1994/002522 WO1994020989A1 (en) 1993-03-11 1994-03-08 A technique for making memory cells in a way which suppresses electrically conductive stringers

Publications (2)

Publication Number Publication Date
DE69425369D1 DE69425369D1 (de) 2000-08-31
DE69425369T2 true DE69425369T2 (de) 2001-03-08

Family

ID=21859097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69425369T Expired - Lifetime DE69425369T2 (de) 1993-03-11 1994-03-08 Technik zur herstellung von speicherzellen in einer art und weise, die elektrische kriechstrecken vermeidet

Country Status (6)

Country Link
US (1) US5427967A (de)
EP (1) EP0689720B1 (de)
JP (1) JPH08507657A (de)
KR (1) KR100297018B1 (de)
DE (1) DE69425369T2 (de)
WO (1) WO1994020989A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110833A (en) * 1998-03-03 2000-08-29 Advanced Micro Devices, Inc. Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation
EP0788168A1 (de) * 1996-01-31 1997-08-06 STMicroelectronics S.r.l. Verfahren zur Herstellung nicht-flüchtiger Speicheranordnungen mit schwebendem Gate und so hergestellte Speicheranordnungen
US6046085A (en) * 1997-12-08 2000-04-04 Advanced Micro Devices, Inc. Elimination of poly stringers with straight poly profile
US5933729A (en) * 1997-12-08 1999-08-03 Advanced Micro Devices, Inc. Reduction of ONO fence during self-aligned etch to eliminate poly stringers
US6001688A (en) * 1997-12-08 1999-12-14 Advanced Micro Devices, Inc. Method of eliminating poly stringer in a memory device
US6063668A (en) * 1997-12-18 2000-05-16 Advanced Micro Devices, Inc. Poly I spacer manufacturing process to eliminate polystringers in high density nand-type flash memory devices
US6281078B1 (en) * 1997-12-18 2001-08-28 Advanced Micro Devices, Inc. Manufacturing process to eliminate ONO fence material in high density NAND-type flash memory devices
US5994239A (en) * 1997-12-18 1999-11-30 Advanced Micro Devices, Inc. Manufacturing process to eliminate polystringers in high density nand-type flash memory devices
US6140246A (en) * 1997-12-18 2000-10-31 Advanced Micro Devices, Inc. In-situ P doped amorphous silicon by NH3 to form oxidation resistant and finer grain floating gates
US6114230A (en) * 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Nitrogen ion implanted amorphous silicon to produce oxidation resistant and finer grain polysilicon based floating gates
US5939750A (en) 1998-01-21 1999-08-17 Advanced Micro Devices Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers
US6030868A (en) * 1998-03-03 2000-02-29 Advanced Micro Devices, Inc. Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation
US6043120A (en) * 1998-03-03 2000-03-28 Advanced Micro Devices, Inc. Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation
US6051451A (en) * 1998-04-21 2000-04-18 Advanced Micro Devices, Inc. Heavy ion implant process to eliminate polystringers in high density type flash memory devices
US6187633B1 (en) * 1998-10-09 2001-02-13 Chartered Semiconductor Manufacturing, Ltd. Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate
DE69921086D1 (de) * 1999-02-26 2004-11-18 St Microelectronics Srl Herstellungsverfahren für elektronische Speicheranordnungen mit Zellenmatrix mit virtueller Erdung
US6204159B1 (en) * 1999-07-09 2001-03-20 Advanced Micro Devices, Inc. Method of forming select gate to improve reliability and performance for NAND type flash memory devices
US6580120B2 (en) * 2001-06-07 2003-06-17 Interuniversitair Microelektronica Centrum (Imec Vzw) Two bit non-volatile electrically erasable and programmable memory structure, a process for producing said memory structure and methods for programming, reading and erasing said memory structure
US6455440B1 (en) * 2001-07-13 2002-09-24 Macronix International Co., Ltd. Method for preventing polysilicon stringer in memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151021A (en) * 1977-01-26 1979-04-24 Texas Instruments Incorporated Method of making a high density floating gate electrically programmable ROM
US4462846A (en) * 1979-10-10 1984-07-31 Varshney Ramesh C Semiconductor structure for recessed isolation oxide
JPS5924548B2 (ja) * 1979-12-04 1984-06-09 シャープ株式会社 半導体記憶装置の製造方法
US4458407A (en) * 1983-04-01 1984-07-10 International Business Machines Corporation Process for fabricating semi-conductive oxide between two poly silicon gate electrodes
FR2603128B1 (fr) * 1986-08-21 1988-11-10 Commissariat Energie Atomique Cellule de memoire eprom et son procede de fabrication
FR2620847A1 (fr) * 1987-09-18 1989-03-24 Thomson Semiconducteurs Procede d'auto-alignement des grilles flottantes de transistors a grille flottante d'une memoire non volatile et memoire obtenue selon ce procede
IT1227989B (it) * 1988-12-05 1991-05-20 Sgs Thomson Microelectronics Matrice di celle di memoria eprom con struttura a tovaglia con migliorato rapporto capacitivo e processo per la sua fabbricazione
IT1235690B (it) * 1989-04-07 1992-09-21 Sgs Thomson Microelectronics Procedimento di fabbricazione per una matrice di celle eprom organizzate a tovaglia.
US5019879A (en) * 1990-03-15 1991-05-28 Chiu Te Long Electrically-flash-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area
JPH04217373A (ja) * 1990-12-18 1992-08-07 Sharp Corp 不揮発性記憶装置およびその製造方法
JP2573432B2 (ja) * 1991-02-18 1997-01-22 株式会社東芝 半導体集積回路の製造方法
DE69229374T2 (de) * 1991-04-18 2000-01-20 National Semiconductor Corp., Santa Clara Gestapeltes Ätzverfahren für Koppelpunkt-EPROM-Matrizen
JP2680745B2 (ja) * 1991-05-31 1997-11-19 シャープ株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
WO1994020989A1 (en) 1994-09-15
US5427967A (en) 1995-06-27
KR100297018B1 (ko) 2001-10-24
KR960701474A (ko) 1996-02-24
EP0689720A1 (de) 1996-01-03
JPH08507657A (ja) 1996-08-13
DE69425369D1 (de) 2000-08-31
EP0689720B1 (de) 2000-07-26

Similar Documents

Publication Publication Date Title
DE69425369T2 (de) Technik zur herstellung von speicherzellen in einer art und weise, die elektrische kriechstrecken vermeidet
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE112005000665B4 (de) Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren
DE3037431C2 (de)
DE3929129C2 (de)
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE10131627B4 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE2705503C3 (de) Halbleiterspeicheranordnung
DE4027074A1 (de) Gestapelter kondensator fuer eine dram-zelle und verfahren zu dessen herstellung
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE69207386T2 (de) Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's
DE4029256A1 (de) Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
EP1005090B1 (de) Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung
DE68911418T2 (de) Hochintegrierte EPROM-Speicheranordnung mit einem grossen Kopplungsfaktor.
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE3832641C2 (de)
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
DE68911425T2 (de) Hochintegrierte EPROM-Speicheranordnung.
DE4140173C2 (de) DRAM und Verfahren zu dessen Herstellung
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE3425072A1 (de) Speicherzelle mit einem halbleitersubstrat
DE4001872C2 (de)
DE10333777B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Legal Events

Date Code Title Description
8364 No opposition during term of opposition