DE69324098T2 - Verfahren zur Herstellung eines bipolaren Transistors - Google Patents
Verfahren zur Herstellung eines bipolaren TransistorsInfo
- Publication number
- DE69324098T2 DE69324098T2 DE69324098T DE69324098T DE69324098T2 DE 69324098 T2 DE69324098 T2 DE 69324098T2 DE 69324098 T DE69324098 T DE 69324098T DE 69324098 T DE69324098 T DE 69324098T DE 69324098 T2 DE69324098 T2 DE 69324098T2
- Authority
- DE
- Germany
- Prior art keywords
- dopant
- substrate
- region
- glass layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 238000000034 method Methods 0.000 claims description 26
- 239000002019 doping agent Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 2
- 238000009987 spinning Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
- Die vorliegende Erfindung betrifft Verfahren zur Herstellung von IC-Bauelementen und insbesondere ein Verfahren zur Herstellung eines bipolaren Transistors. Bekannte Verfahren zur Herstellung bipolarer Transistoren beinhalten wenigstens zwei Maskierungs-, Ätz- und Implantationsvorgänge, bei denen n-Typ- und p-Typ- Störatome in einen Kollektor, typischerweise aus Silicium, implantiert werden. Die Basis wird mit dem ersten Maskierungs-, Ätz- und Implantationsvorgang gebildet. Die bei dem Maskierungsvorgang verwendete Fotolackschicht wird entfernt, und eine neue Fotolackschicht wird vor dem zweiten Implantationsvorgang gebildet. Der Emitter wird während des zweiten Maskierungs-, Ätz- und Implantationsvorgangs gebildet. Bei einem solchen Prozeß muß die Implantationsenergie verringert werden, um flache Übergänge zu erzeugen.
- Dieses Verfahren hat den Nachteil, daß bei der Implantation Defekte entstehen, die in der Raumladungszone des Übergangs liegen. Das implantierte Störatom wird durch eine unelastische Kollision mit Siliciumatomen in dem Kristallgitter zum Ruhen gebracht, wodurch die Kristallgitterstruktur beschädigt wird, da Siliciumatome aus ihrer Position gestoßen werden. Die Kristallgitterstruktur muß expitaxial durch einen thermischen Ausheilungsvorgang neu aufwachsen gelassen werden, um die implantierten Störatome durch Einbauen in das Kristallgitter zu aktivieren. Für flache Übergänge wird gewöhnlich ein rascher thermischer Prozeßzyklus (RTP) durchgeführt. Der Schaden von der Implantation ist nicht vollkommen reparabel, ohne eine unerwünschte erweiterte Diffusion der Störatome zu bewirken, die nicht mit der flachen Übergangstechnologie im Einklang steht. Defektstellen mit Energiewerten in der Mitte des Bandspaltes bleiben und erzeugen einen Leitungspfad, der letztendlich den Fluß eines Leckstroms verursachen.
- Das Dokument Motorola Technical Developments, Band 4, April 1984, Seiten 32-33, offenbart ein Verfahren zur Erzielung einer sogenannten einstufigen Transistorbildung mit einer Flüssigkeitsquelle, die ein Gemisch aus n-Typ- und p-Typ-Dotierungsstoffen enthält, das auf einen Halbleiterwafer aufgeschleudert, gehärtet und so in das Substrat diffundiert wird.
- Es ist eine Aufgabe der vorliegenden Erfindung, ein einfaches Verfahren zur Herstellung eines Halbleiterbauelementes bereitzustellen, bei dem die durch Defektstellen verursachten Nachteile abgemildert sind.
- Daher wird gemäß der vorliegenden Erfindung ein Verfahren zum Bilden eines Halbleiterbauelementes bereitgestellt, umfassend die folgenden Schritte: Aufschleudern einer Aufschleuderglasschicht auf ein Halbleitersubstrat, das eine Kollektorzone aufweist, wobei die Aufschleuderglasschicht einen ersten und einen zweiten Dotierungsstoff mit unterschiedlicher Diffusionsgeschwindigkeit in das Halbleitersubstrat hat; Erhitzen des Substrats zum gleichzeitigen Treiben der Dotierungsstoffe in die Substratzone, wobei der erste Dotierungsstoff eine Basiszone bildet und der zweite Dotierungsstoff eine Emitterzone bildet, und gekennzeichnet durch die folgenden Schritte: Entfernen eines Teils der Aufschleuderglasschicht auf der genannten Emitterzone und Implantieren des genannten ersten Dotierungsstoffs in den belichteten Teil der Emitterzone zum Bereitstellen einer Basiskontaktzone.
- Eine Ausgestaltung der vorliegenden Erfindung wird nachfolgend beispielhaft unter Bezugnahme auf die Begleitzeichnungen beschrieben. Dabei zeigt:
- Fig. 1 eine Querschnittsansicht eines bipolaren Transistors, der mit dem Verfahren der vorliegenden Erfindung hergestellt wurde;
- Fig. 2 ein Ablaufdiagramm des Verfahrens der vorliegenden Erfindung;
- Fig. 3 eine Querschnittsansicht des bipolaren Transistors von Fig. 1 an einem Punkt seiner Bildung;
- Fig. 4 eine Querschnittsansicht des bipolaren Transistors von Fig. 1 an einem Punkt seiner Bildung; und
- Fig. 5 eine Querschnittsansicht des bipolaren Transistors von Fig. 1 an einem Punkt seiner Bildung.
- Fig. 1 zeigt einen bipolaren Transistor 10, der mit dem Verfahren der vorliegenden Erfindung hergestellt wurde. Der Transistor 10 beinhaltet eine zugrundeliegende Kollektorschicht 12, eine Basisschicht 14, eine Emitterschicht 16, Feldoxidabschnitte 18, eine Isolierschicht 20 und eine Metallverbindungsschicht 22.
- Gemäß Fig. 2 beginnt das erfindungsgemäße Verfahren mit START 28. In Block 30 sind der Kollektor 12 und die Feldoxidabschnitte 18 mit bekannten BiCMOS- oder bipolaren Prozeßschritten definiert.
- In Block 32 wird die Schicht 33 aus dotiertem Aufschleuderglas (SOG - Spin-on Glass) auf den Kollektor 12 bis zu einer Dicke aufgeschleudert, die irgendwo zwischen etwa 10 nm und 15 Mikrometer liegt, wobei eine Dicke von etwa 300 bis 500 nm bevorzugt wird. Die Schicht 33 beinhaltet vorzugsweise zwei Dotierungsstoffe wie Bor und Phosphor. Es wird ein Basisdotierungsstoff gewählt, der bei einer vorbestimmten Temperatur schneller diffundiert als der Emitterdotierungsstoff. Vorzugsweise wird Bor benutzt, um die Basis 14 zu bilden, während Phosphor verwendet wird, um den Emitter 16 zu bilden. Andere Dotierungsmittel können Arsen, Antimon und Gold beinhalten. Arsen kann anstelle von Phosphor verwendet werden, um abruptere Übergänge herzustellen. Gold kann mit Phosphor kombiniert werden, um die Generations- oder Rekombinationsrate von Elektronen zu erhöhen, so daß das Bauelement 10 mit höheren Frequenzen arbeiten kann.
- Es gibt zwei verschiedene Möglichkeiten, SOG zu dotieren. Eine erste Möglichkeit besteht darin, den Dotierungsstoff in das SOG-Polymer einzubringen. Ein zweiter Weg ist, den Dotierungsstoff als freischwebenden Partikel zu lassen, der außerhalb des Polymers suspendiert ist. Wenn Bor und Phosphor Teil des Polymers waren, dann funktionierten Konzentratonen von etwa 4% Bor und etwa 1% Phosphor gut.
- In Block 34 werden die Basis- und Emitterdotierungsstoffe mit einem einzigen schnellen thermischen Prozeßzyklus (RTP) in den Kollektor 12 eingebaut. Dieser beinhaltet das Erhitzen des Substrats auf eine vorbestimmte Temperatur für eine vorbestimmte Zeit. In einem Beispiel wird das Substrat etwa 60 Sekunden lang auf eine Temperatur von etwa 1050 Grad Celsius erhitzt. In einem anderen Beispiel wird das Substrat etwa 40 Sekunden lang auf etwa 1100 Grad erhitzt. Das beschriebene Verfahren ermöglicht die Bildung von Bauelementen mit flachen und abrupten Übergängen, bei denen keine Schädigung des Kristallgitters des Siliciums entsteht. Die Breite der Basis 14 kann variiert werden, indem die Erhitzungszeit oder -temperatur variiert wird. Relativ ausgedrückt, können geringere Basisbreiten erzeugt werden, indem entweder die Temperatur gesenkt oder die Erhitzungszeit verkürzt wird. Während des RTP-Zyklus ändert sich die Schicht 33 in Siliciumdioxid, das ein Isolator ist.
- In Block 36 kann die Schicht 33 an ihrem Ort gelassen oder durch einen Plasma- oder Naßätzprozeß zugunsten eines besseren Isolators entfernt werden. Undotierte Siliciumoxide werden bevorzugt.
- In Block 38 wird ein Abschnitt der Schicht 20 über dem Emitter 16 durch einen Maskierungs- und Ätzvorgang entfernt (Fig. 3).
- In Block 40 wird Bor in den exponierten Abschnitt des Emitters 16 implantiert. Dieser Schritt wird durchgeführt, um eine Kontaktstelle für die Basis 14 zu erzielen (Fig. 4).
- In Block 42 wird ein weiterer Abschnitt der Schicht 20 entfernt, um eine Kontaktstelle für den Emitter 16 zu schaffen. Ein Maskierungs- und Ätzvorgang wird durchgeführt (Fig. 5).
- In Block 44 wird die Metallverbindungsschicht 22 auf die Schicht 20 aufgebracht.
- Das beschriebene Verfahren ermöglicht die Herstellung von Bauelementen mit flachen und abrupten Übergängen, ohne Schäden an der Kristallgitterstruktur.
Claims (7)
1. Verfahren zum Bilden eines Halbleiterbauelements,
umfassend die folgenden Schritte: Aufschleudern einer
aufgeschleuderten Glasschicht (33) auf ein
Halbleitersubstrat, das eine Kollektorzone (12) aufweist,
wobei die aufgeschleuderte Glasschicht (33) einen ersten
und einen zweiten Dotierungsstoff mit unterschiedlicher
Diffusionsgeschwindigkeit in das Halbleitersubstrat hat;
Erhitzen des Substrats zum gleichzeitigen Treiben der
Dotierungsstoffe in die Substratzone (12), wobei der erste
Dotierungsstoff eine Basiszone (14) bildet und der zweite
Dotierungsstoff eine Emitterzone (16) bildet, und
gekennzeichnet durch die folgenden Schritte: Entfernen
eines Teils der aufgeschleuderten Glasschicht (33) auf der
genannten Emitterzone (16) und Implantieren des genannten
ersten Dotierungsstoffs in den belichteten Teil der
Emitterzone zum Bereitstellen einer Basiskontaktzone.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der genannte erste Dotierungsstoff Bor und der gerannte
zweite Dotierungsstoff Phosphor oder Arsen ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
der genannte zweite Dotierungsstoff Phosphor ist und daß
die genannte aufgeschleuderte Glasschicht (33) einen
dritten Dotierungsstoff aufweist, der Gold umfaßt.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß der genannte Erhitzungsschritt
das Erhitzen des genannten Substrats für eine vorbestimmte
Zeit in einem schnellen thermischen Verfahren aufweist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
die genannte vorbestimmte Temperatur etwa 1050 Grad Celsius
beträgt und die genannte vorbestimmte Zeit etwa 60 Sekunden
beträgt.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
die genannte vorbestimmte Temperatur etwa 1100 Grad Celsius
beträgt und die genannte vorbestimmte Zeit etwa 40 Sekunden
beträgt.
7. Verfahren nach Anspruch 1, gekennzeichnet durch die
folgenden Schritte: Entfernen eines weiteren Teils der
genannten aufgeschleuderten Glasschicht auf der genannten
Emitterzone (16) und Beschichten des genannten Substrats
mit einer Metallverbindungsschicht (22).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/965,823 US5340752A (en) | 1992-10-23 | 1992-10-23 | Method for forming a bipolar transistor using doped SOG |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69324098D1 DE69324098D1 (de) | 1999-04-29 |
| DE69324098T2 true DE69324098T2 (de) | 1999-08-12 |
Family
ID=25510546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69324098T Expired - Fee Related DE69324098T2 (de) | 1992-10-23 | 1993-10-12 | Verfahren zur Herstellung eines bipolaren Transistors |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5340752A (de) |
| EP (1) | EP0594340B1 (de) |
| JP (1) | JP3459282B2 (de) |
| DE (1) | DE69324098T2 (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3717639C2 (de) * | 1987-05-26 | 1996-07-11 | Wild Maschinen Gmbh | Umdruckpresse mit federnden Ausgleichseinrichtungen |
| US5994209A (en) * | 1996-11-13 | 1999-11-30 | Applied Materials, Inc. | Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films |
| EP0930166B1 (de) * | 1997-10-21 | 2005-02-23 | Microjet Technology Co., Ltd | Herstellungsverfahren und Struktur eines Tintenstrahldruckkopfes |
| DE10058031B4 (de) * | 2000-11-23 | 2007-11-22 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1099049A (en) * | 1965-12-28 | 1968-01-10 | Telefunken Patent | A method of manufacturing transistors |
| US3928225A (en) * | 1971-04-08 | 1975-12-23 | Semikron Gleichrichterbau | Glass forming mixture with boron as the doping material for producing conductivity zones in semiconductor bodies by means of diffusion |
| US3915766A (en) * | 1972-05-31 | 1975-10-28 | Texas Instruments Inc | Composition for use in forming a doped oxide film |
| JPS53135263A (en) * | 1977-04-28 | 1978-11-25 | Nec Corp | Production of semiconductor device |
| US4355454A (en) * | 1979-09-05 | 1982-10-26 | Texas Instruments Incorporated | Coating device with As2 -O3 -SiO2 |
| US4455325A (en) * | 1981-03-16 | 1984-06-19 | Fairchild Camera And Instrument Corporation | Method of inducing flow or densification of phosphosilicate glass for integrated circuits |
| JPS57194525A (en) * | 1981-05-26 | 1982-11-30 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4571366A (en) * | 1982-02-11 | 1986-02-18 | Owens-Illinois, Inc. | Process for forming a doped oxide film and doped semiconductor |
| US4433008A (en) * | 1982-05-11 | 1984-02-21 | Rca Corporation | Doped-oxide diffusion of phosphorus using borophosphosilicate glass |
| JPH0719759B2 (ja) * | 1984-09-13 | 1995-03-06 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPS6151912A (ja) * | 1984-08-22 | 1986-03-14 | Nec Corp | 半導体装置の製造方法 |
| US4606114A (en) * | 1984-08-29 | 1986-08-19 | Texas Instruments Incorporated | Multilevel oxide as diffusion source |
| US4603468A (en) * | 1984-09-28 | 1986-08-05 | Texas Instruments Incorporated | Method for source/drain self-alignment in stacked CMOS |
| US4628589A (en) * | 1984-09-28 | 1986-12-16 | Texas Instruments Incorporated | Method for fabricating stacked CMOS structures |
| JPS6260220A (ja) * | 1985-09-09 | 1987-03-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6273711A (ja) * | 1985-09-27 | 1987-04-04 | Nec Corp | 半導体装置 |
| US4661177A (en) * | 1985-10-08 | 1987-04-28 | Varian Associates, Inc. | Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources |
| GB8527062D0 (en) * | 1985-11-02 | 1985-12-04 | Plessey Co Plc | Mos transistor manufacture |
| JPS62216322A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6342120A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | 半導体装置の製造方法 |
| JPH0748516B2 (ja) * | 1986-09-26 | 1995-05-24 | アメリカン テレフォン アンド テレグラフ カムパニー | 埋没導電層を有する誘電的に分離されたデバイスの製造方法 |
| JPS6459858A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Manufacture of semiconductor device |
| JPH01123417A (ja) * | 1987-11-07 | 1989-05-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH01179357A (ja) * | 1988-01-04 | 1989-07-17 | Toshiba Corp | 半導体装置の製造方法 |
| US4891331A (en) * | 1988-01-21 | 1990-01-02 | Oi-Neg Tv Products, Inc. | Method for doping silicon wafers using Al2 O3 /P2 O5 composition |
| JPH0254522A (ja) * | 1988-08-18 | 1990-02-23 | Fuji Electric Co Ltd | 半導体層の不純物拡散方法 |
| US5047357A (en) * | 1989-02-03 | 1991-09-10 | Texas Instruments Incorporated | Method for forming emitters in a BiCMOS process |
| US4910160A (en) * | 1989-06-06 | 1990-03-20 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
| US5024959A (en) * | 1989-09-25 | 1991-06-18 | Motorola, Inc. | CMOS process using doped glass layer |
| US5322805A (en) * | 1992-10-16 | 1994-06-21 | Ncr Corporation | Method for forming a bipolar emitter using doped SOG |
-
1992
- 1992-10-23 US US07/965,823 patent/US5340752A/en not_active Expired - Fee Related
-
1993
- 1993-10-12 DE DE69324098T patent/DE69324098T2/de not_active Expired - Fee Related
- 1993-10-12 EP EP93308133A patent/EP0594340B1/de not_active Expired - Lifetime
- 1993-10-22 JP JP28627693A patent/JP3459282B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0594340A3 (en) | 1996-04-24 |
| EP0594340A2 (de) | 1994-04-27 |
| EP0594340B1 (de) | 1999-03-24 |
| JP3459282B2 (ja) | 2003-10-20 |
| US5340752A (en) | 1994-08-23 |
| JPH06216146A (ja) | 1994-08-05 |
| DE69324098D1 (de) | 1999-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
| EP0029548B1 (de) | Verfahren zum Herstellen eines Bipolartransistors | |
| DE68911702T2 (de) | Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt. | |
| DE69033711T2 (de) | Verfahren zur Herstellung eines bipolaren Transistors | |
| DE69031488T2 (de) | Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren | |
| DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
| DE69430062T2 (de) | Selbstausgerichtetes cmos-verfahren | |
| DE3687628T2 (de) | Selbstalignierter kanalunterbrecher. | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE2542153A1 (de) | Halbleiterbaustein und verfahren zur herstellung desselben | |
| DE2823967A1 (de) | Npn-transistor | |
| DE4444776A1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| EP0006510A1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| DE2347745A1 (de) | Integrierter halbleiterkreis und verfahren zu dessen herstellung | |
| DE2617293C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
| DE69129344T2 (de) | Selbstjustierender Silizidbasisbipolartransistor und Widerstand und Herstellungsverfahren | |
| DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
| DE4240205A1 (en) | High breakdown voltage device esp. bipolar transistor - has low impurity concn. link layer between base and external base layers | |
| DE2954543C2 (de) | ||
| EP0000114A1 (de) | Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren. | |
| DE69324098T2 (de) | Verfahren zur Herstellung eines bipolaren Transistors | |
| DE4230858A1 (de) | C-bicmos-halbleitervorrichtung und herstellungsverfahren | |
| DE4415955A1 (de) | Verfahren zur Herstellung eines Halbleiter-MOS-Transistors | |
| EP0003330B1 (de) | Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: V. BEZOLD & SOZIEN, 80799 MUENCHEN |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR Owner name: NCR INTERNATIONAL, INC., DAYTON, OHIO, US |
|
| 8339 | Ceased/non-payment of the annual fee |