JPS6273711A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6273711A JPS6273711A JP21532385A JP21532385A JPS6273711A JP S6273711 A JPS6273711 A JP S6273711A JP 21532385 A JP21532385 A JP 21532385A JP 21532385 A JP21532385 A JP 21532385A JP S6273711 A JPS6273711 A JP S6273711A
- Authority
- JP
- Japan
- Prior art keywords
- film
- emitter
- polycrystalline silicon
- region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高速、高信頼度のバイ
ポーラ型半導体装置における＠細エミ・・ｌり開口での
安定した電極横辺に関する４〔従来の技術〕 高速バイポーラ型半導体装置においては、エミッタ部は
多結晶シリコンを介してＰ型ベース領域にＮ１拡散層を
形成し、また、この多結晶シリコンを介して電極金属層
が設けられる事が多い、すなわち、第３図に示すように
、Ｐ型ベース領域１０の表面に形成された二酸化シリコ
ン膜１１ ＆、：は開口が設けられ、この開口部には多
結晶シリコシ膜１２が絶縁膜１１の高さの約１／３〜ｌ
、／２の膜厚に設けられる。次いでヒ素がイオン注入さ
れ熱処理を施すことによりＰ型ベース領域１０の内部に
Ｎ 型エミッタ領域１３が形成される。次いでアルミニ
ウム電ｆｆ１１４を形成することによりエミ・γ夕領域
から電極を取り出していた。
ポーラ型半導体装置における＠細エミ・・ｌり開口での
安定した電極横辺に関する４〔従来の技術〕 高速バイポーラ型半導体装置においては、エミッタ部は
多結晶シリコンを介してＰ型ベース領域にＮ１拡散層を
形成し、また、この多結晶シリコンを介して電極金属層
が設けられる事が多い、すなわち、第３図に示すように
、Ｐ型ベース領域１０の表面に形成された二酸化シリコ
ン膜１１ ＆、：は開口が設けられ、この開口部には多
結晶シリコシ膜１２が絶縁膜１１の高さの約１／３〜ｌ
、／２の膜厚に設けられる。次いでヒ素がイオン注入さ
れ熱処理を施すことによりＰ型ベース領域１０の内部に
Ｎ 型エミッタ領域１３が形成される。次いでアルミニ
ウム電ｆｆ１１４を形成することによりエミ・γ夕領域
から電極を取り出していた。
〔発明が解決しようとする問題点］
第３図に示す従来の電極構造では、アルミニウム電極形
成時図示されているように多結晶シリコン角部のカバレ
ッジが極めて悪く、このことはエミッタ開口が微細化さ
れるに従って顕著となる。
成時図示されているように多結晶シリコン角部のカバレ
ッジが極めて悪く、このことはエミッタ開口が微細化さ
れるに従って顕著となる。
すなわち、第３図、第４図において、第３図における平
埋部のアルミ膜厚ｔ、 ｏと多結晶シリコン角部での膜
厚しとの比をカバレッジ（ｔ ／ ｔ、 ｏ ）とする
と、絶縁膜の厚さ５０００Ａ、多結晶シリ：７シの厚さ
２５０ＯＡ、アルミ電極の平埋部の厚さ１１ｔｍとする
本実施例では開口寸法が２μｍ以下になると急激にガバ
しツジが劣化し、１μｍ以下になると断線してしまう。
埋部のアルミ膜厚ｔ、 ｏと多結晶シリコン角部での膜
厚しとの比をカバレッジ（ｔ ／ ｔ、 ｏ ）とする
と、絶縁膜の厚さ５０００Ａ、多結晶シリ：７シの厚さ
２５０ＯＡ、アルミ電極の平埋部の厚さ１１ｔｍとする
本実施例では開口寸法が２μｍ以下になると急激にガバ
しツジが劣化し、１μｍ以下になると断線してしまう。
また充分に広い開口寸法でもガバレ・ソジは０．４程度
にしかならない。この様に従来の構造ではエトクトロマ
イグレーション現象による電極の信頼性が低く、また、
高速化の為のエミッタ寸法の１紋細化に対する致命的な
障害となっていた。さらに、近年多結晶シリコンとアル
ミニウム電極との間のコンタクト抵抗分低く′ム定する
為に金属シリサイド層を多結晶シリコントに設け、その
Ｌに反応抑止膜を介してアルミニウム電極を設ける事が
行なわれている。第３図には特に図示していないが、ア
ルミニウム電極１４の場合と同じ様にこれら金属シリサ
イド層及び、反応抑止膜も第４図と同じ様に角部で極端
に薄くなり、本来の安定げ電極構造を形成する事が困難
であつな。
にしかならない。この様に従来の構造ではエトクトロマ
イグレーション現象による電極の信頼性が低く、また、
高速化の為のエミッタ寸法の１紋細化に対する致命的な
障害となっていた。さらに、近年多結晶シリコンとアル
ミニウム電極との間のコンタクト抵抗分低く′ム定する
為に金属シリサイド層を多結晶シリコントに設け、その
Ｌに反応抑止膜を介してアルミニウム電極を設ける事が
行なわれている。第３図には特に図示していないが、ア
ルミニウム電極１４の場合と同じ様にこれら金属シリサ
イド層及び、反応抑止膜も第４図と同じ様に角部で極端
に薄くなり、本来の安定げ電極構造を形成する事が困難
であつな。
本発明は上述した従来の構造での微細エミ・・Ｉり開口
部における電極の信頼性の欠除を解決し、エレン１−ロ
マイグレーシヨンや熱的信頼性の問題の発生しない高速
動作の可能な半導体装置、特にバイポーラ型半導体装置
を提供することを目的とする。
部における電極の信頼性の欠除を解決し、エレン１−ロ
マイグレーシヨンや熱的信頼性の問題の発生しない高速
動作の可能な半導体装置、特にバイポーラ型半導体装置
を提供することを目的とする。
本発明の半導体装置は、半導体基板主面に選択的に設番
″りられた第１導電型領域と、該第１導電型領域の表面
に形成された開口部を有する第１の絶縁膜と、前記開口
部の中に前記絶縁膜表面と実質的に同じ高さまで埋設さ
れた第２導電型多結晶シリコン膜と、該多結晶シリコン
膜から下方の第１導電型領域の中に自己整合的に形成さ
れた第２導電型領域と、Ａｉｒ記多結晶シリコン膜表面
に形成された金属シリサイド層と、該金属シリサイド上
に形成されたアルミニウムを主成分とするアルミニウム
電極膜と、前記金属シリサイド層とアルミニウム電極膜
と内聞に形成された反応抑止層とを驚んで構成される。
″りられた第１導電型領域と、該第１導電型領域の表面
に形成された開口部を有する第１の絶縁膜と、前記開口
部の中に前記絶縁膜表面と実質的に同じ高さまで埋設さ
れた第２導電型多結晶シリコン膜と、該多結晶シリコン
膜から下方の第１導電型領域の中に自己整合的に形成さ
れた第２導電型領域と、Ａｉｒ記多結晶シリコン膜表面
に形成された金属シリサイド層と、該金属シリサイド上
に形成されたアルミニウムを主成分とするアルミニウム
電極膜と、前記金属シリサイド層とアルミニウム電極膜
と内聞に形成された反応抑止層とを驚んで構成される。
）：実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。第１図に示
すように、本実施例の半導体装置は、半導体基板主面に
選択的に設けられた第１導電型領域であるＰ型ベース領
域１００と、該第１導電型領域の表面に形成された開口
部を有する第１の絶縁膜である二酸化シリコン膜１０１
と、前記開口部の中に＋ｊｉｊ記絶縁膜表面と実質的に
同じ高さまで埋設された第２導電型多結晶シリコン膜で
あるＮ型多結晶シリコン膜１０２と、該多結晶シリコン
膜かｔ）下かの第１導電型饋域の中に自己整合的に形成
された第２導電型領域であるＮ１型エミ・・Ｉり領を残
１０３と、１）１１記、Ｌ結晶シリコン膜人面に形成さ
れた金属シリサイド膜である白魚シリサイド膜１０４と
、該白金シリサイドＬに形成されたアルミニウムを主成
分とするアルミニウム電極ｊ摸１０６と、前記金属シリ
サイド層とアルミニウム電極膜との間に形成された反応
抑止層であるチタン・タングステン合金膜１０５との禽
んで構成される。
すように、本実施例の半導体装置は、半導体基板主面に
選択的に設けられた第１導電型領域であるＰ型ベース領
域１００と、該第１導電型領域の表面に形成された開口
部を有する第１の絶縁膜である二酸化シリコン膜１０１
と、前記開口部の中に＋ｊｉｊ記絶縁膜表面と実質的に
同じ高さまで埋設された第２導電型多結晶シリコン膜で
あるＮ型多結晶シリコン膜１０２と、該多結晶シリコン
膜かｔ）下かの第１導電型饋域の中に自己整合的に形成
された第２導電型領域であるＮ１型エミ・・Ｉり領を残
１０３と、１）１１記、Ｌ結晶シリコン膜人面に形成さ
れた金属シリサイド膜である白魚シリサイド膜１０４と
、該白金シリサイドＬに形成されたアルミニウムを主成
分とするアルミニウム電極ｊ摸１０６と、前記金属シリ
サイド層とアルミニウム電極膜との間に形成された反応
抑止層であるチタン・タングステン合金膜１０５との禽
んで構成される。
このような構造を有する半導体装置のエミ・・ｌり部は
白金シリナイド１摸１０４．チタン・タングステン合金
膜】０５およびアルミニウム電極膜１０６は全て本質的
に平坦部に形成されるので膜厚は均一である。従って従
来の構造のようにカバレッジが劣り、その結果発生する
断線、エレクｌ〜ロマイグレーション現象や熟的信頼性
低下の問題を発生することかなく、コンタクｌ−抵抗の
増大、不安定性の発生らない、高信頼性で高速動作の可
能な半導体装置とすることができる。
白金シリナイド１摸１０４．チタン・タングステン合金
膜】０５およびアルミニウム電極膜１０６は全て本質的
に平坦部に形成されるので膜厚は均一である。従って従
来の構造のようにカバレッジが劣り、その結果発生する
断線、エレクｌ〜ロマイグレーション現象や熟的信頼性
低下の問題を発生することかなく、コンタクｌ−抵抗の
増大、不安定性の発生らない、高信頼性で高速動作の可
能な半導体装置とすることができる。
次に、第２図（ａ）〜（Ｃ）を参照して本実施例の製造
方法を説明する。
方法を説明する。
まず、第２１．’４１ （ａ ）に示すように、■）を
ベース領域１００の表面に設けらハ、た５ ０００ Ａ
の膜Ｊ７の二酸化シリコン膜に幅１７１ｍのエミッタ開
口をリアクティブイオンエツチグ法により殆んど垂直な
形状で設ける。
ベース領域１００の表面に設けらハ、た５ ０００ Ａ
の膜Ｊ７の二酸化シリコン膜に幅１７１ｍのエミッタ開
口をリアクティブイオンエツチグ法により殆んど垂直な
形状で設ける。
次に、第２図（ｂ）に示すよ・うに、リアクティブイオ
ンエツチング法により多結晶シリコン膜をエッチバック
し、実質的に平坦にエミッタ開口部を埋接する。
ンエツチング法により多結晶シリコン膜をエッチバック
し、実質的に平坦にエミッタ開口部を埋接する。
次に、ヒ素を７０ＫｅＶでｌＸｌ０ ｃｍ のドー
ズ量でイオン注入し、９５０℃でエミッタ拡散をしＮ＋
型エミッタ領域１−０３を形成する。
ズ量でイオン注入し、９５０℃でエミッタ拡散をしＮ＋
型エミッタ領域１−０３を形成する。
次に、第２図（ｃ）に示すように、白金を約５００Ａ被
着し、５００℃程度の熱処理３施す事により多結晶シリ
コン膜表面に自己整合的に白金シリサイド１０４を形成
する。未反応の白金を王水で除去した後、チタン・タン
グステン合金膜１０ニウム膜１０６を約１ノ１ｍの膜厚
で設ける。次いで選択的にアルミニウム電極膜と、チタ
ン・タングステン膜を連続してリアクティブイオンエツ
チング法によりバターニングして電極を形成する。
着し、５００℃程度の熱処理３施す事により多結晶シリ
コン膜表面に自己整合的に白金シリサイド１０４を形成
する。未反応の白金を王水で除去した後、チタン・タン
グステン合金膜１０ニウム膜１０６を約１ノ１ｍの膜厚
で設ける。次いで選択的にアルミニウム電極膜と、チタ
ン・タングステン膜を連続してリアクティブイオンエツ
チング法によりバターニングして電極を形成する。
以上により本発明の一実施例は完成する。
以上説明した様に本発明によれば平坦で均一な膜厚の電
極金属層が微細エミッタ開口においても高い信頼度にお
いて形成される為５エレクトロマイグレーシヨンや熱的
信頼性の問題の発生しない高速動作可能なバイポーラ型
半導体装置を得る事が出来る。
極金属層が微細エミッタ開口においても高い信頼度にお
いて形成される為５エレクトロマイグレーシヨンや熱的
信頼性の問題の発生しない高速動作可能なバイポーラ型
半導体装置を得る事が出来る。
第１図は本発明の一実施例の断面図、第２図（ａ〉〜（
ｃ）は本発明の一実施例の製造方法を説明するために工
程順に示した断面図、第３図は従来の半導体装置の構造
の一例を示す断面図、第４図は第３図の従来例のエミッ
タ開口寸法とアルミニウム電極のガバレッジの関係を示
す図である。 １０・・・Ｐ型ベース領域、１１・・・二酸化シリコン
膜、１２・・・多結晶シリコン膜、１３・・・Ｎ′型エ
ミッタ領域、１４・・・アルミニウム電極膜、１００・
・・Ｐ型ベース領域、１．０１・・・二酸化シリコン膜
、１Ｏ２・・・多結晶シリコン膜、１０３・・・Ｎ 型
エミッタ領域、１０４・・・白金シリサイド膜、１０５
・・・チタン・タングステン合金膜、１０６・・・アル
ミニウム電極膜、ｔｏ・・・平坦部でのアルミニウム膜
厚、ｔ・・・角部でのアルミニウム膜厚。 荀 ２ 図 偽 ４ 図
ｃ）は本発明の一実施例の製造方法を説明するために工
程順に示した断面図、第３図は従来の半導体装置の構造
の一例を示す断面図、第４図は第３図の従来例のエミッ
タ開口寸法とアルミニウム電極のガバレッジの関係を示
す図である。 １０・・・Ｐ型ベース領域、１１・・・二酸化シリコン
膜、１２・・・多結晶シリコン膜、１３・・・Ｎ′型エ
ミッタ領域、１４・・・アルミニウム電極膜、１００・
・・Ｐ型ベース領域、１．０１・・・二酸化シリコン膜
、１Ｏ２・・・多結晶シリコン膜、１０３・・・Ｎ 型
エミッタ領域、１０４・・・白金シリサイド膜、１０５
・・・チタン・タングステン合金膜、１０６・・・アル
ミニウム電極膜、ｔｏ・・・平坦部でのアルミニウム膜
厚、ｔ・・・角部でのアルミニウム膜厚。 荀 ２ 図 偽 ４ 図
Claims (1)
- 半導体基板主面に選択的に設けられた第１導電型領域と
、該第１導電型領域の表面に形成された開口部を有する
第１の絶縁膜と、前記開口部の中に前記絶縁膜表面と実
質的に同じ高さまで埋設された第２導電型多結晶シリコ
ン膜と、該多結晶シリコン膜から下方の第１導電型領域
の中に自己整合的に形成された第２導電型領域と、前記
多結晶シリコン膜表面に形成された金属シリサイド層と
、該金属シリサイド上に形成されたアルミニウムを主成
分とするアルミニウム電極膜と、前記金属シリサイド層
とアルミニウム電極膜との間に形成された反応抑止層と
を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21532385A JPS6273711A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21532385A JPS6273711A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273711A true JPS6273711A (ja) | 1987-04-04 |
Family
ID=16670400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21532385A Pending JPS6273711A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273711A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211972A (ja) * | 1988-02-18 | 1989-08-25 | Sony Corp | 半導体装置の製造方法 |
| US5340752A (en) * | 1992-10-23 | 1994-08-23 | Ncr Corporation | Method for forming a bipolar transistor using doped SOG |
| US5373192A (en) * | 1990-06-26 | 1994-12-13 | Mitsubishi Denki Kabushiki Kaisha | Electromigration resistance metal interconnect |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511586A (ja) * | 1974-06-26 | 1976-01-08 | Toyo Kogyo Co | Kariugomutokinzokutono setsuchakuhoho |
| JPS59175726A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-09-27 JP JP21532385A patent/JPS6273711A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511586A (ja) * | 1974-06-26 | 1976-01-08 | Toyo Kogyo Co | Kariugomutokinzokutono setsuchakuhoho |
| JPS59175726A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211972A (ja) * | 1988-02-18 | 1989-08-25 | Sony Corp | 半導体装置の製造方法 |
| US5373192A (en) * | 1990-06-26 | 1994-12-13 | Mitsubishi Denki Kabushiki Kaisha | Electromigration resistance metal interconnect |
| US5340752A (en) * | 1992-10-23 | 1994-08-23 | Ncr Corporation | Method for forming a bipolar transistor using doped SOG |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| JPS60137070A (ja) | 半導体装置の製造方法 | |
| JPH0727880B2 (ja) | 半導体装置の製造方法 | |
| US4709469A (en) | Method of making a bipolar transistor with polycrystalline contacts | |
| US4647958A (en) | Bipolar transistor construction | |
| US4803174A (en) | Bipolar transistor integrated circuit and method of manufacturing the same | |
| US4631568A (en) | Bipolar transistor construction | |
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| JPS6273711A (ja) | 半導体装置 | |
| US4713355A (en) | Bipolar transistor construction | |
| KR950011020B1 (ko) | 절연 게이트형 반도체 장치 및 그 제작방법 | |
| JPH0454393B2 (ja) | ||
| JPS6292470A (ja) | 半導体装置 | |
| JPH04343479A (ja) | 可変容量ダイオード | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS59121978A (ja) | 半導体装置の製造方法 | |
| JPH0548085A (ja) | 半導体装置の製造方法 | |
| JPS6127677A (ja) | 半導体装置の製造方法 | |
| JPS6273779A (ja) | 半導体素子の製造方法 | |
| JPS60145612A (ja) | 半導体装置の製造方法 | |
| JPH02191343A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS5982760A (ja) | 相補型半導体集積回路装置 | |
| JPH02281732A (ja) | 半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 |