DE69315976T2

DE69315976T2 - Pegelverschiebungsschaltung

Info

Publication number: DE69315976T2
Application number: DE69315976T
Authority: DE
Inventors: Miyo Miyashita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-02-19
Filing date: 1993-08-31
Publication date: 1998-04-16
Anticipated expiration: 2013-09-01
Also published as: JP3315178B2; EP0612152A3; DE69315976D1; EP0612152A2; US6051993A; EP0612152B1; JPH06244659A

Description

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Pegelverschiebungsschaltung, welche die Ausgangsspannung der vorhergehenden Schaltungsstufe auf einen Eingangsspannungspegel der nächsten Schaltungsstufe herabsetzt, genauer gesagt, eine Pegelverschiebungsschaltung, welche die Veränderungen der Pegelverschiebungsgröße unterdrückt, die durch Veränderungen der Geräteeigenschaften eines Source-Folgeverstärker- Feldeffekttransistors (nachfolgend als FET bezeichnet) verursacht werden.

Hintergrund der Erfindung

Fig. 4 ist ein Schaltbild, das einen Schaltungsaufbau einer Pegelverschiebungsschaltung nach dem Stande der Technik zeigt. In Fig. 4 bezeichnet die Bezugszahl 500 eine Pegeiverschiebungsschaltung. Eine Drain-Elektrode eines Source-Folgeverstärkers-FET 1 (Q1) ist mit einer Quelle positiver Leistung 30 verbunden und ein Gate des FET ist mit einem Eingangsanschluß 10 verbunden, an dem ein Ausgangssignal der vorausgehenden Schaltungsstufe eingegeben wird, und eine Source-Elektrode des FET ist mit der Anode der Pegelverschiebungsdiode 2 verbunden. Eine Konstantstromquelle 3 ist zwischen die Kathode der Pegelverschiebungsdiode 2 und die negative Leistungsquelle 40 geschaltet und ein Ausgangsanschluß 20 führt von dem Verbindungspunkt der Kathode der Pegelverschiebungsdiode 2 und einem Ende der Konstantstromquelle 3 heraus, so daß eine Pegelverschiebungsschaltung gebildet ist.
Während in dem obigen Beispiel die Pegelverschiebungsdiode 2 zwei Dioden D1 und D2 enthält, welche in Serie zueinander geschaltet sind, ist hier die Anzahl der Dioden nicht darauf beschränkt und kann entsprechend der herabzusetzenden Spannung bestimmt werden. Zusätzlich ist die Konstantstromquelle 3 durch einen Verarmungs-Feldeffekttransistor gebildet, bei dem das Gate und die Source-Elektrode miteinander verbunden sind.
Nnachfolgend sei eine Beschreibung der Wirkungsweise angegeben.
Nimmt man an, daß ein Strom, welchen man aufgrund der konstanten Stromquelle 3 durch die Pegelverschiebungsschaltung 500 fließen läßt, Iconst sei, und daß ein Source-Folgeverstärker-FET 1 im Sättigungsbereich betrieben wird, so wird die Größe der Pegelverschiebung Vgs zwischen seinem 1.5 Gate und seiner Source-Elektrode durch folgende Formel wiedergegeben:
Hierin bedeuten K den Verstärkungskoeffizienten des Verstärker-FET 1 (Q1) und
Vth die Schwellwertspannung des Verstärker-FET 1 (Q1).
Durch Einstellung des Stromes Iconst, der durch die Konstantstromquelle 3 fließt, auf einen geeigneten Wert wird gemäß Gleichung (1) die Pegelverschiebungsgröße Vgs an dem Source-Folgeverstärker-FET 1 (Q1) bestimmt. Der Grund, warum der Verstärker-FET 1 (Q1) für den Source-Folge-FET verwendet wird, besteht darin, daß der Verstärker-FET eine gewünschte Pegelverschiebungsgröße durch einen kleineren Strom Iconst erzeugen kann, als demjenigen des Verarmungs- FET, was in einem niedrigeren Leistungsverlust resultiert. Wenn die Spannungsdifferenz zwischen der Gate-Elektrode und der Source-Elektrode in dem Source-Folgeverstärker-FET 1 (Q1) größer als seine Übergangsspannting ΦB (etwa 0,7 V) ist, so fließt hier ein Strom in Vorwärtsrichtung zwischen der Gate-Elektrode und der Source-Elektrode des FET und die Pegelverschiebungsgröße Vgs fällt in den Bereich von 0 bis 0,7 V und übersteigt diesen Bereich nicht.
In dieser Pegelverschiebungsschaltung wird, um die Pegelverschiebungsgröße der gesamten Schaltung Vshift auf einen Wert über der Übergangsspannung ΦB (etwa 0,7 V) zu erhöhen, die Pegelverschiebungsdiode 2 verwendet. Die Pegelverschiebungsgröße an einer Pegelverschiebungsdiode D1, D2 ist annähernd gleich ihrer übergangsspannungsdifferenz ΦB (etwa 0,7 V) und die Pegelverschiebungsgröße der gesamten Schaltung Vshift wird durch die folgende Formel (2) wiedergegeben und bedeutet, daß die Verwendung einer geeigneten Anzahl von Pegelverschiebungsdioden die Einstellung einer Pegelverschiebungsgröße auf einen beliebigen Wert über 0,7 V ermöglicht. (Anzahl der Dioden)
In der Pegelverschiebungsschaltung nach dem Stande der Technik, welche wie zuvor beschrieben aufgebaut ist, gilt bei Herstellung einer solchen Pegelverschiebungsschaltung folgendes:
Wenn die Geräteparameter des Source-Folgeverstärker-FET 1(Q1), beispielsweise die Schwellwertspannungen und Verstärkungskoeffizienten, von vorbestimmten Einstellwerten abweichen, so verändern diese Veränderungen der Geräteparameter die Pegelverschiebungsgröße Vgs gegenüber dem Strom Iconst des Source-Folgeverstärker-FET 1 (Q1), was in Veränderungen der Ausgangsspannung der gesamten Schaltung der Pegelverschiebungsschaltung, d.h., der Pegelverschiebungsgröße resultiert.
Hier sind die Änderungen des Schweitwertes des Verstärker-FET ungefähr etliche zehn Millivolt auf demselben Wafer und sie wachsen bis zu etwa 100 mV auf verschiedenen Wafern.
Aus Patent Abstracts of Japan, Band 14, Nr. 396 für die JP-A-01 149 014 ist eine Pegelverschiebungsschaltung bekannt, welche zwischen einer positiven Energiequelle und einer negativen Energiequelle eine Serienschaltungsanordnung eines Source-Folge-FET, einer Pegelverschiebungsdiode und eines Stromeinstellungs-FET enthält, wobei der Schaltungseingang an das Gate des Source-Folge-FET gelegt ist und der Spannungsausgang, welcher die Pegelverschiebungsspannung liefert, an den Verbindungspunkt der Kathode der Pegelverschiebungsdiode und der Drain-Elektrode des Stromeinstellungs-FET innerhalb der genannten Serienschaltung
gelegt ist. Zur Einstellung des Stroms, der durch den Source-Folge-FET fließt, wird die Gate-/Source-Spannung des Stromeinstellungs-FET durch den Spannungsabfall an einer Schaltungskomponente eingestellt, welche parallel zu dem Gate-/Source-Weg geschaltet ist und durch eine Konstantstromquelle beaufschlagt wird, die an die positive Leistungsquelle gelegt ist. Diese parallel geschaltete Schaltungskomponente hat die Gestalt einer Diode, deren Kathode von dem Source-Elektrodenanschluß des Spannungseinstellungs-FET durch einen Widerstand abgesetzt ist, der zwischen diesen Source-Elektrodenanschluß und die negative Leistungsquelle geschaltet ist.
Es ist ein Ziel der vorliegenden Erfindung, eine Pegelverschiebungsschaltung zu schaffen, welche eine gewünschte konstante Ausgangsspannung auch dann liefert, wenn die Geräteparameter, beispielsweise eine Schwellwertspannung und ein Verstärkungskoeffizient eines Source-Folgeverstärker- FET von den Planungswerten in der Produktion abweichen, und die eine Schaltungskonfiguration aufweist, welche von der zuvor erwähnten bekannten Pegelverschiebungsschaltung verschieden ist.
Gemäß einem ersten Aspekt der vorliegenden Erfindung enthält eine Pegelverschiebungsschaltung, welche die Ausgangsspannung der vorausgehenden Schaltungsstufe auf einen Eingangsspannungspegel, der an der nächsten Schaltungsstufe erforderlich ist, herabsetzt, einen Source-Folgeverstärker- Feldeffekttransistor, der mit seinem Gate an einen Ein-Gigangsanschluß gelegt ist, mit seiner Drain-Elektrode an eine positive Leistungsquelle angeschaltet ist, und mit seiner Source-Elektrode an eine Anode einer Pegelverschiebungsdiode angeschlossen ist, ferner einen Stromeinstellungs-Verstärker-Feldeffekttransistor, der mit seiner Drain-Elektrode an eine Kathode der Pegelverschiebungsdiode angeschlossen ist, dessen Drain-Elektrode und Gate-Elektrode miteinander über eine Konstantstromquelle verbunden
sind, welche zwischen sie geschaltet ist, und der mit seiner Source-Elektrode an eine negative Leistungsquelle angeschlossen ist, weiter einen Ausgangsanschluß, der von dem Verbindungspunkt der Pegelverschiebungsdiode und der Konstantstromquelle herausgeführt ist, und einen Widerstand, der zwischen die Konstantstromquelle und die negative Leistungsquelle geschaltet ist. Der Stromeinstellungs-Verstärker-Feldeffekttransistor erhält seine Gate-/Source-Spannung durch einen Strom eingestellt, der über den Widerstand fließt, wodurch der durch die Pegelverschiebungsdiode flie ßende Strom eingestellt wird.
Da der Stromeinstellungs-Verstärker-FET zu der Konstantstromquelle parallel geschaltet ist, treten bei dieser Konstruktion, selbst wenn der Schwellwert oder der Verstärkungskoeffizient eines Source-Folgeverstärker-FET zwischen den Wafern bei den Waferprozessen variieren, die gleichen Veränderungen auch in dem Stromeinstellungs-Verstärker-FET auf, der auf dem Wafer in der Nachbarschaft des Source-Folgeverstärker-FET erzeugt worden ist, so daß ein durch den Source-Folgeverstärker-FET fließender Strom eingestellt wird.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung enthält eine Pegelverschiebungsschaltung der obigen Konstruktion weiter eine Kapazität, welche parallel zu der Pegelverschiebungsdiode geschaltet ist.
Da bei diesem Aufbau eine Kapazität parallel zu der Pegelverschiebungsdiode gelegt ist, wird das am Eingangsanschluß eingegebene Hochfrequenzsignal zu dem Ausgangsanschluß durch diese Kapazität ausgegeben, so daß die Verschlechterung der Wellenform aufgrund der Eingangskapazität des Source-Folge-FET und des Innenwiderstandes der Pegelverschiebungsdiode verhindert wird.
Gemäß einem dritten Aspekt der vorliegenden Erfindung enthält eine Pegelverschiebungsschaltung des zuvor beschriebenen Aufbaus weiter eine unmittelbare Verbindung der Source-Elektrode des Source-Folge-FET und der Drain-Elektrode des Stromeinstellungs-FET unter Weglassung der Pegelverschiebungsdiode.
Da die Pegelverschiebungsdiode weggelassen ist, enthält die Pegelverschiebungsgröße nur die Gate-/Source-Spannung des Source-Folge-FET und es wird eine Pufferschaltung gebildet, die eine Pegelverschiebungsfunktion erfüllt und eine Pegelverschiebungsgröße unter 0,7 V hat.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Schaltbild, das den Schaltungsaufbau einer Pegelverschiebungsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 2 ist ein Schaltbild, das den Schaltungsaufbau einer Pegelverschiebungsschaltung gemäß einer zweiten Ausführungsform der Erfindung wiedergibt.
Fig. 3 ist ein Schaltbild, das den Schaltungsaufbau einer Pegelverschiebungsschaltung gemäß einer dritten Ausführungsform der Erfindung zeigt.
Fig. 4 ist ein Schaltbild, das den Schaltungsaufbau einer Pegelverschiebungsschaltung gemäß dem Stande der Technik zeigt.

Detaillierte Beschreibung der bevorzugten Ausführungsform

AUSFÜHRUNGSFORM 1

Fig. 1 ist ein Schaltbild, welches eine Pegelverschiebungsschaltung gemäß einer ersten Ausführungform der vorliegenden Erfindung zeigt. In Fig. 1 bezeichnen die in Fig. 4 verwendeten Bezugszahlen dieselben oder entsprechende Elemente. Die Bezugszahl 100 bezeichnet eine Pegelverschiebungsschaltung dieser ersten Ausführungsform. In der Pegelverschiebungsschaltung 100 ist eine Drain-Elektrode eines Stromeinstellungs-Verstärker-FET 4 (Q2) mit einem Ausgangsanschluß 20 der in Fig. 4 mit 500 bezeichneten Pegelverschiebungsschaltung verbunden und eine Source-Elektrode des Stromeinstellungs-Verstärkungs-FET 4 (Q2) ist mit einer negativen Leistungsquelle 40 verbunden. Ein Gate des Stromeinstellungs-FET 4 (Q2) ist mit dem anderen Ende einer Konstantstromquelle 3 (entgegengesetztes Ende des Ausgangsanschluß 20) verbunden und ein Vorspannungswiderstand 5 ist zwischen das Gate und die Source-Elektrode des Stromein stellungs-Verstärkungs-FET 4 (Q2) gelegt. In dieser Schaltung wird die Gate-/Source-Spannung des Stromeinstellungs- FET 4 (Q2) dadurch bestimmt, daß ein Strom von der Konstantstromquelle 3 durch den Widerstand 5 fließt.
Es sei nun eine Beschreibung der Wirkungsweise gegeben.
Bei dieser Pegelverschiebungsschaltung ist der durch die Schaltung fließende Strom eine Summe eines Stromes Iconst, der durch die Konstantstromquelle 3 bestimmt ist, und eines Stromes Ivar, der durch den Stromeinstellungs Verstärkungs-FET 4 (Q2) fließt. Nimmt man an, daß der Konstruktionswert der Schwellspannung des Verstärkungs-FET Vth sei, so wird demgemäß die Pegelverschiebungsgröße Vgsl zwischen dem Gate und der Source-Elektrode des Source-Folgeverstärker-FET 1 (Q1) durch folgende Formel (3) wiedergegeben:
Hierin bedeutet K1 den Verstärkungskoeffizienten des Source-Folgeverstärker-FET 1 (Q1).
Der durch den Stromeinstellungs-Verstärker-FET 4 (Q2) fließende Strom Ivar wird durch die folgende Formel (4) wiedergegeben:
Ivar = K2 (Vgs2-Vth)² (4)
Hierin bedeutet K2 den Verstärkungskoeffizienten des Stromeinstellungs-Verstärker-FET 4 (Q2).
Vgs2 bedeutet eine Spannung zwischen dem Gate und der Source-Elektrode des Stromeinstellungs-Verstärkungs-FET 4 (Q2).
Da der Source-Folgeverstärker-FET 1 (Q1) und der Stromeinstellungs-Verstärker-FET 4 (Q2) auf einem Wafer ziemlich nahe beieinander angeordnet sind, sind Unterschiede in der Schwellwertspannung zwischen den beiden Transistoren in der Herstellung kleiner als etliche zehn mV. Im Falle, in wel chem die Übergangstiefe des Implantationsbereiches des FET so erzeugt ist, daß sie geringer ist als eine vorbestimmte Tiefe und die Schwellspannung des FET auf einem Wafer vom Planungswert Vth in der Waferherstellung um +ΔVth abweicht, so steigt demgemäß der Pegelverschiebungsbetrag Vgsl an dem Source-Folge-FET 1 (Ql) auch um (Wth an, während der Strom Ivar, der durch den Stromeinstellungs-Verstärker-FET 4 (Q2) fließt, welcher durch die folgende Formel (5) bestimmt ist,
A(Ivar)1/2 = -(K²)1/2*ΔVth
vermindert wird. Aus diesem Grunde wird der Anstieg der Pegelverschiebungsgröße Vgs1 an dem Source-Folge-FET 1 (Q1) durch die Verminderung des Stromes Ivar, welcher durch den Stromeinstellungs-FET 4 (Q2) fließt, unterdrückt, wodurch die Änderung der Pegelverschiebungsgröße der Gesamtschaltung unterdrückt wird.
In einem Falle, in welchem andererseits die Übergangstiefe des Implantationsbereichs des FET so erzeugt wird, daß sie tiefer als eine vorbestimmte Tiefe ist und die Schwellspannung des FET auf einem Wafer von dem Planungswert Vth um -ΔVth abweicht, wird die Pegelverschiebungsgröße Vgsl an dem Source-Folge-FET 1 (Q1) um -ΔVth vermindert. In diesem Falle wird, da der Strom IVar, der durch den Stromeinstellungs-FET 4 (Q2) fließt, ansteigt, die Verminderung in der Pegelverschiebungsgröße Vgsl an dem Source- Folge-FET 1 (Q1) durch den Anstieg des Stromes Ivar unterdrückt, der durch den Stromeinstellungs-FET 4 (Q2) fließt, und die Veränderungen in der Pegelverschiebungsgröße der Gesamtschaltung werden unterdrückt.
Außerdem kann die Pegelverschiebungsschaltung nach der vorliegenden Erfindung die Änderungen bezüglich des Verstärkungskoeffizienten unterdrücken. D.h., nimmt man an, daß der Verstärkungskoeffizient K1 des Source-Folge-FET 1 (Q1) in Richtung einer Erhöhung variiert, so wird die Gate/Source-Spannung des Source-Folge-FET 1 (Q1) reduziert. Gleichzeitig nimmt der Strom Ivar zu, da der Verstärkungskoeffizient K2 des Stromeinstellungs-FET 4 (Q2) zugenommen hat, und dies hat die Funktion, daß die Gate-/Source-Spannung des Source-Folge-FET 1 (Q1) zunimmt, wodurch die Änderungen in der Pegelverschiebungsgröße der Gesamtschaltung unterdrückt werden. Auch in einem Falle, in dem der Verstärkungskoeffizient K1 des Source-Folge-FET 1 (Q1) in Richtung einer Verminderung variiert, werden die Änderungen der Pegelverschiebungsgröße der Gesamtschaltung unterdrückt.
In der Pegelverschiebungsschaltung nach diesem ersten Ausführungsbeispiel ist ein Stromeinstellungs-Verstärkungs- FET 4 (Q2), zwischen dessen Gate und Source-Elektrode ein Widerstand 5 zur Vorspannung eingesetzt ist, parallel zu
der Konstantstromquelle geschaltet, so daß ein Strom von der Konstantstromquelle 3 durch den Widerstand 5 fließt. Selbst wenn die Schwelispannung und der Verstärkungskoeffizient des Source-Folgeverstärker-FET 1 (Q1) sich erhöht oder vermindert, so daß er größer oder kleiner als die ent sprechenden Planungswert ist, erhöhen oder vermindern sich daher die Schwellspannung und der Verstärkungskoeffizient des Stromeinstellungs-Verstärkungs-FET 4 (Q2) um denselben Betrag und die Veränderungen in der Pegelverschiebungsgröße Vgsl zwischen dem Gate und der Source-Elektrode des Source Folge-FET 1 (Q1) werden durch Veränderungen des durch den Stromeinstellungs-FET 4 (Q2) fließenden Stromes Ivar unterdrückt, was in einer Unterdrückung von Änderungen der Pegelverschiebungsgröße der gesamten Schaltung resultiert.

AUSFÜHRUNGSFORM 2

Fig. 2 ist ein Schaltbild, das den Schaltungsaufbau einer Pegelverschiebungsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. In Fig. 2 bezeichnen gleiche Bezugszahlen gleiche oder entsprechende Teile, wie sie in Fig. 1 gezeigt sind. In einer Pegelverschiebungsschaltung 200 dieser zweiten Ausführungsform ist eine Kapazität 6 zum Durchleiten eines Hochfrequenzsignales parallel zu der Pegelverschiebungsdiode 2 der Pegelverschiebungsschaltung 100 der ersten Ausführungsform gemäß Fig. 1 geschaltet.
In der Pegelverschiebungsschaltung dieser zweiten Ausführungsform wird zusätzlich zu der Tatsache, daß dieselben Wirkungen wie bei der Pegelverschiebungsschaltung nach der ersten Ausführungsform erreicht werden, der Gleichstrompe gel des Eingangssignales in seinem Niveau über den Source- Folgeverstärker-FET 1 (Q1) und die Pegelverschiebungsdiode 2 in seinem Niveau verschoben und ein Hochfrequenzsignal wird zum Ausgangsanschluß 2 über die Kapazität 6 ausgegeben, wodurch eine Verschlechterung der Wellenform des Hochfrequenzsignales aufgrund der Eingangskapazität des Source- Folgeverstärker-FET 1 (Q1) und des Innenwiderstandes der Pegelverschiebungsdiode 2 verhindert wird, was zur Folge hat, daß ein Hochgeschwindigkeitssignal übertragen werden kann.

AUSFÜHRUNGFORM 3

Fig. 3 ist ein Schaltbild, das einen Schaltungsaufbau einer Pegelverschiebungsschaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. In der Zeichnungsfigur bezeichnen die gleichen Bezugszahlen gleiche oder entsprechende Teile wie diejenigen von Fig. 1. In der Pegelverschiebungsschaltung 300 dieser dritten Ausführungsform ist die Pegelverschiebungsdiode 2 aus der Pegelverschiebungsschaltung 100 der ersten Ausführungsform, wie sie in Fig. 1 gezeigt ist, weggelassen, und die Source- Elektrode des Source-Folge-FET 1 (Q1) ist unmittelbar mit dem Ausgangsanschluß 20 verbunden und die Drainelektrode des Stromeinstellungs-FET 4 (Q2) ist mit der Source-Elektrode des Source-Folge-FFT 1 (Q1) verbunden.
In der Pegelverschiebungsschaltung nach dieser dritten Ausführungsform enthält die Pegelverschiebungsgröße nur die Gate-/Source-Spannung des Source-Folge-FET 1 (Q1). Demgemäß kann die Pegelverschiebungsschaltung nach dieser Ausführungsform als eine Pufferschaltung verwendet werden, welche eine Pegelverschiebungsfunktion mit einer Pegelverschiebungsgröße von unter 0,7 V hat.
Wie oben diskutiert ist einer Pegelverschiebungsschaltung nach der vorliegenden Erfindung ein Stromeinstellungs- Verstärkungs-FET parallel zu einer Konstantstromquelle geschaltet und daher treten, selbst wenn der Schwellwert und der Verstärkungskoeffizient des Source-Folgeverstärker-FET in der Herstellung stark schwanken, gleiche Änderungen in dem Stromeinstellungs-FET auf, der in der Nachbarschaft des Source-Folge-FET erzeugt wurde, und die Veränderungen in dem Strom, der durch den Source-Folge-FET fließt, werden unterdrückt. Demzufolge wird stets eine gewünschte konstante Ausgangsspannung erhalten.
In einer Pegelverschiebungsschaltung gemäß der vorliegenden Erfindung ist außerdem eine Kapazität in Parallelschaltung mit der Pegelverschiebungsdiode an die Source- Elektrode des Source-Folge-FET angeschlossen und daher wird das eingegebene Hochfrequenzsignal ausgegeben, ohne daß es eine Wellenformverzerrung aufgrund der Eingangskapazität des Source-Folge-FET und des Innenwiderstandes der Pegelverschiebungsdiode erleidet, wodurch die Übertragung eines Signals hoher Geschwindigkeit ermöglicht wird.

Claims

1. Pegelverschiebungsschaltung (Fig. 1), welche die Ausgangsspannung der vorausgehenden Schaltungsstufe auf einen Eingangsspannungspegel herabsetzt, der an der nächsten Schaltungsstufe erforduch ist, enthaltend:

einen Source-Folgeverstärkungs-Feldeffekttransistor (1),

der mit einem Gate an einen Eingangsanschluß (10) angeschlossen ist, mit einer Drain-Elektrode an eine positive Leistungsquelle (30) angeschlossen ist, und mit einer Source-Elektrode an eine Anode einer Pegelverschiebungsdiode (2) angeschlossen ist;

einen Stromeinstellungs-Verstärkungs-Feldeffekttransistor (4), welcher mit einer Drain-Elektrode an eine Kathode der Pegelverschiebungsdiode (2) angeschlossen ist, bei dem die Drain-Elektrode und die Gate-Elektrode miteinander über eine Konstantstromquelle (3) verbunden sind, die dazwischen geschaltet ist, und der mit einer Source-Elektrode an eine negative Leistungsquelle (40) angeschlossen ist;

einen Ausgangsanschluß (20), der von einem Verbindungspunkt der Pegelverschiebungsdiode (2) und der genannten Konstantstromquelle (3) herausgeführt ist;

einen Widerstand (5), der zwischen die genannte Konstantstromquelle (3) und die negative Leistungsquelle (40) geschaltet ist; und

wobei der Stromeinstellungs-Verstärkungs-Feldeffekttransistor (4) seine Gate-/Source-Spannung durch einen Strom eingestellt erhält, der durch den genannten Widerstand (5) fließt, um den Strom einzustellen, der durch den Source- Folge-Verstärker-Feldeffekttransistor (1) fließt.

2. Pegelverschiebungsschaltung (Fig. 2) nach Anspruch 1, bei welcher ein Kondensator (6) zu der Pegelverschiebungsdiode (2) parallel geschaltet ist.

3. Pegelverschiebungsschaltung (Fig. 3), welche die Ausgangsspannung einer vorausgehenden Schaltungsstufe auf einen Eingangsspannungspegel herabsetzt, der an der nächsten Schaltungsstufe erforderlich ist, enthaltend:

einen Source-Folgeverstärker-Feldeffekttransistor (1), der mit einem Gate an einen Eingangsanschluß (10) angeschlossen ist und der mit einer Drainelektrode an eine positive Leistungsquelle (30) angeschlossen ist;

einen Stromeinstellungs-Verstärkungs -Feldeffekttransistor (4), der mit einer Drain-Elektrode an die Source-Elektrode des genannten Source-Folgeverstärker-Feldeffekttransistors (1) angeschlossen ist, dessen Drain- und Gate-Elektroden miteinander über eine Konstantstromquelle (3) verbunden 20, ist, und der mit einer Source-Elektrode an eine negative Leistungsquelle (40) angeschlossen ist;

einen Ausgangsanschluß (20), der von dem Verbindungspunkt der Source-Elektrode des Source-Folgeverstärker-Feldeffekt transistors (1) und der genannten Konstantstromquelle (3) herausgeführt ist;

einen Widerstand (5), der zwischen die genannte Konstantstromquelle (3) und eine negative Leistungsquelle (40) geschaltet ist; und

wobei der genannte Stromeinstellungs-Verstärkungs-Feldeffekttransistor (4) seine Gate-/Source-Spannung durch den Strom eingestellt erhält, der durch den genannten Widerstand (5) fließt, so daß der Stromfluß durch den Source- Folgeverstärker-Feldeffekttransistor (1) eingestellt wird.