DE69224755T2 - Verfahren zur Herstellung von Halbleiterkomponenten, insbesondere auf GaAs oder InP, bei dem das Substrat auf chemischem Wege wiedergewonnen wird - Google Patents

Verfahren zur Herstellung von Halbleiterkomponenten, insbesondere auf GaAs oder InP, bei dem das Substrat auf chemischem Wege wiedergewonnen wird

Info

Publication number
DE69224755T2
DE69224755T2 DE69224755T DE69224755T DE69224755T2 DE 69224755 T2 DE69224755 T2 DE 69224755T2 DE 69224755 T DE69224755 T DE 69224755T DE 69224755 T DE69224755 T DE 69224755T DE 69224755 T2 DE69224755 T2 DE 69224755T2
Authority
DE
Germany
Prior art keywords
components
substrate
groups
layer
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69224755T
Other languages
English (en)
Other versions
DE69224755D1 (de
Inventor
Linh Nuyen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Picogiga SA
Original Assignee
Picogiga SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Picogiga SA filed Critical Picogiga SA
Application granted granted Critical
Publication of DE69224755D1 publication Critical patent/DE69224755D1/de
Publication of DE69224755T2 publication Critical patent/DE69224755T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • Die Erfmdung betrifft ein Verfahren zur Herstellung von elektronischen Kornponenten auf der Basis von Halbleiterrnaterialien III-IV.
  • Es handelt sich insbesondere um Komponenten, die auf Substraten aus GaAs oder InP realisiert sind, im wesentlichen um Komponenten, die als aktive Schicht AlxGa1-xAs (auf GaAs) oder AlxIn1-xAs (auf InP) aufweisen.
  • Es ist schon vorgeschlagen worden, derartige elektronische Komponenten herzustellen und sie danach von ihrem Substrat aus GaAs oder InP durch Auflösung einer Zwischenschicht aus AlxGa1-xAs mit einem starken Gehalt an Aluminium (Molanteil xAI ≥ 0,50) zu trennen, die zuvor zwischen dem Substrat und den aktiven Schichten aus Halbleiterrnaterial, die die eigentliche elektronische Komponente bilden, epitaxiert worden ist. Man kann sich diesbezüglich auf M. Konogai et aJ. High Efficiency GaAs Thin Film Solar Cells by Peeled Film Technology, Journal of Crystal Growth, Nr.45 (1978), Seite 277, E. Yablonovitch et al. Extreme Selectivity in the Lift-off of Epitarial GaAs Films, Appl. Phys. Lett., Band 51, Nr.26, 28. Dezember 1987, Seite 222, oder II. Schumacher et al., High-Speed InP/GaInAs Photodiode on Sapphire Substrate, Electronics Letter, Band 25, Nr.24, 23. November 1989, Seite 1653 beziehen. In EP-A-0 029 334 ist eine gleichartige Technik beschrieben, aber mit einer vollständigen Auflösung des Substrates.
  • Diese Technik, die darin besteht, die Komponenten von dem Substrat zu trennen, auf dem sie realisiert worden sind, weist eine große Anzahl von Vorteilen auf.
  • Zum einen erlaubt sie, die Dicke der Komponente durch vollständige Unterdrückung des Substrates zu reduzieren, mit allen damit zusammenhängenden Vorteilen, die sich daraus ergeben: da das Substrat eliminiert worden ist, ist es nicht mehr notwendig, Durchgänge zu realisieren, um es zu durchqueren und die Kontaktnahme auf der unteren Schicht der Komponente zu gewährleisten; die Herstellungskosten dieser letzteren sind daher entsprechend verringert; das Gewicht der Komponente ist beträchtlich reduziert, was im Weltraumbereich vorteilhaft ist; bei bestimmten optoelektronischen Anwendungen kann das Substrat eine Behinderung darstellen, da es nicht bezüglich der betreffenden Wellenlängen transparent ist; und schließlich wird die thermische Dissipation beträchtlich verbessert aufgrund der Unterdrückung des thermischen Widerstandes, der bei den derzeitigen Komponenten durch das Vorhandensein des Substrates gebildet ist (insbesondere für GaAs und InP, die schlechte Wärmeleiter sind).
  • Zum anderen, und insbesondere, erlaubt das Verfahren der Erfindung die Wiedergewinnung des Materials des Substrates ohne Zerstörung desselben, wodurch daher außer den Kosten des Abschleifschrittes die Kosten des Substrates eingespart werden, das, so wie es ist, wiederverwendet werden kann.
  • Diese Technik zur Trennung des Substrates durch chemische Auflösung basiert auf der Tatsache, daß die Komponente AlxGa1-xAs mit starkem Gehalt an Aluminium (xAI &ge; 0,50), die die Zwischenschicht bildet, sich sehr schnell in Chlorwasserstoffsäure oder Fluorwasserstoffsäure auflöst, im Gegensatz zu GaAs oder AlxGa1-yAs mit geringem Gehalt an Aluminium (yAI < 0,30).
  • Aufgrund ihres Prinzipes selbst kann diese Technik daher nicht direkt auf den Fall übertragen werden, bei dem die eigentliche Komponente in ihrer aktiven Schicht Schichten aufweist, die reich an Aluminium sind, wie z.B. AlyGa1-yAs (mit ungerahr yAI &ge; 0,50) auf einem Substrat GaAs oder AlyIn1- yAs (mit ungefahr yAI &ge; 0,50) auf einem Substrat InP, da diese Schichten, die reich an Aluminium sind, selbst einen Angriff durch die Säuren erleiden.
  • Wie in dem zuvor zitierten Artikel von Yablonovitch et al. angegeben, stellt man nämlich eine sehr starke Selektivität der Angriffsgeschwindigkeit in Abhängigkeit von der Zusammensetzung der Schicht fest, wobei diese Geschwindigkeit sehr stark ansteigt, sobald der Molanteil von Aluminium eine Scbwelle von 40 bis 50 % überschreitet.
  • Es ist vor kurzem von A.J. Tsao et al. Epitaxial Lzftoff of AlAs/GaAs Double Barrier Resonant Tunnelling Diodes, Electronics Letters, Band 27, Nr. 6, 14. März 1991, Seite 484 vorgeschlagen worden, die Flanke der Komponente mit einem inerten Fett zu überdecken, das in der Technik unter dem Begriff "Apiezon-Fett" bekannt ist, und so diese vor dem Säureangriff der Teile der Schichten, die reich an Aluminium sind, zu schützen.
  • Diese Technik ist jedoch schwierig an eine Massenproduktion von elektronischen Komponenten anpaßbar, insbesondere aufgrund der Schwierigkeit, das Apiezon-Fett geeignet auf den Flanken der Komponenten zu verteilen; diese Technik kann nämlich praktisch nur in dem Falle von sehr spezifischen Komponenten, die isoliert behandelt werden, in Betracht gezogen werden, der durch den fraglichen Artikel anvisiert ist.
  • Es ist das Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung von Komponenten mit einer Wiedergewinnung des Substrats vorzuschlagen, das leicht steuerbar und einfach industriell ausführbar ist, und außerdem erlaubt, auf präzise Weise die Flanken der Komponenten im Hinblick auf den chemischen Angriff zu schützen.
  • Zu diesem Zweck ist das Verfahren der Erfindung in Anspruch 1 definiert. Die Unteransprüche betreffen vorteilhafte Ausführungsformen
  • Es wird jetzt ein Ausführungsbeispiel der Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben werden, in denen die Figuren 1 bis 9 auf schematische Weise die unterschiedlichen Herstellungsschritte einer Komponente gemäß dem Verfahren der Erfindung veranschaulichen.
  • Die in diesen Figuren beschriebene Komponente ist wohlgemerkt nur beispielhaft gegeben und könnte auch von anderem Typ oder einer anderen Konfiguration sein.
  • In der Figur 1 ist in Schichten die Ausgangsscheibe dargestellt, die ein dickes Substrat 1 (typischerweise mit einer Dicke in der Größenordnung von 500 Mikrometern) aus GaAs oder InP aufweist, auf dem man in 2 eine Zwischenschicht aus AlxGa1-xAs mit einem starken Gehalt an Aluminium über eine sehr geringe Dicke (beispielsweise in der Größenordnung von einigen Zehn Nanometern) epitaxiert. Auf dieser Zwischenschicht 2 epitaxiert man danach eine Schicht 3, deren Dotierung, Dicke und Konstitution in Abhängigkeit von der zu realisierenden Komponente gewahlt werden.
  • Diese aktive Schicht 3 ist nämlich im allgemeinen aus einem Aufeinanderstapeln von aufeinanderfolgenden Schichten gebildet, die jeweils eine unterschiedliche Zusammensetzung, Dotierung und Dicke aufweisen, wobei der Begriff "aktive Schicht" hier gemeinsam diese Stapelung bezeichnet.
  • Die Erfindung betrifft den Fall, bei dem diese aktive Schicht 3, wie auch die Zwischenschicht 2, ein Material mit einem starken Gehalt an Aluminium aufweist, beispielsweise AlyGa1-yAs mit yAI &ge; 0,50 oder AlyGa1-yAs mit yAI &ge; 0,50.
  • Beim Schritt der Figur 2 sind unterschiedliche bekannte Verfahrensschritte zur chemischen, ionischen oder ionisch reaktiven Gravur der aktiven Schicht 3, zur Ablagerung einer Metallisierung 4, usw. ausgeführt worden, um die unterschiedlichen individuellen Komponenten 5 mit ihren Elektroden Source 5, Gate G und Drain D zu bilden. Man wird bemerken, daß man sowohl isolierte Komponenten (individuelle Transistoren) realisieren kann, als auch Komponentengruppen, die einer gegebenen logischen oder analogen Funktion entsprechen können, wobei die unterschiedlichen elementaren Komponenten dieser Komponentengruppen dann auf einem gleichen Bereich der aktiven Schicht 3 hergestellt werden und untereinander durch geeignete Metallisierungen verbunden sind.
  • Beim Schritt der Figur 3, charakteristisch für die Erfmdung, ist die Gesamtheit der Komponenten mit einer Schutzschicht 6 aus einem inerten Material überdeckt worden, das insbesondere ein fotoempfmdliches Harz oder eine Passivierungsschicht der Komponente (Oxid- oder Nitridschicht) sein kann, die auf klassische Weise abgelagert worden ist.
  • Beim Schritt der Figur 4 ist die Schutzschicht 6 derart graviert worden, um in den gekennzeichneten Bereichen 7 die Zwischenschicht 2, die reich an Aluminium ist, freizulegen, wobei jedoch die Flanken der Komponenten oder Komponentengruppen, die dann in Form von voneinander isolierten Inseln auf dem Substrat sind, geschützt werden. Diese Öffnungen 7 sind im Falle einer Schicht aus einem fotoempfindlichen Harz durch die klassischen Techniken der Photolithographie oder der elektronischen Lithographie hergestellt, oder durch Gravur im Falle einer Passivierungsschicht.
  • Beim Schritt der Figur 5 wird die Gesamtheit der Komponenten durch eine gemeinsame Platte 8 überdeckt, die beispielsweise auf die Schutzschicht 6 nach der Ablagerung dieser letzteren geklebt ist. Man wird aus weiter unten erklärten Gründen einen in Säure nicht lösbaren Klebstoff auswahlen.
  • Wenn die Platte 8 einmal geklebt ist, taucht man die Gesamtheit Platte + gravierte Scheibe in ein Bad aus verdünnter Säure, beispielsweise aus 50%iger Chlorwasserstoffsäure, wobei die Wahl der Säure auf keinste Weise beschränkend ist.
  • is Diese Operation hat zur Wirkung, die Schicht 2, die reich an Aluminium ist, anzugreifen, wobei die Säure durch die Lücken eindringt, die zwischen den Komponenten gebildet sind, und die Schicht aus AlxGa1-xAs an den Orten 7 angreift, die freigelegt worden sind, und dann durch die Kante dieser Schicht, wie durch die Pfeile der Figur 5 veranschaulicht. Der Rest der Struktur, insbesondere das Substrat GaAs oder InP, die durch die inerte Schicht 6 geschützten Bereiche, die Trägerplatte 8 und der Klebstoff, der sie an der Komponente hält, werden hingegen intakt gelassen.
  • Wohlgemerkt weist das Material, das die untere Seite der aktiven Schicht 3 bildet, die im Kontakt mit der Zwischenschicht 2 ist, einen geringen Gehalt an Aluminium auf, da ansonsten die Komponente über die Unterseite bei der Auflösung der Zwischenschicht 2 angegriffen würde. Dieses Material ist im allgemeinen eine Schicht aus GaAs, InP oder GaxIn1-xAs, wobei die Schichten aus AlxGa1-xAs, die reich an Aluminium sind, sich weiter oben in dem Stapel der Schichten der aktiven Schicht 3 befinden.
  • Daher, wenn man beispielsweise eine epitaxiale Schicht aus Al1xGa1-xAs mit mehreren Zehn Nanometern realisiert, zeigt die Immersion während einer Nacht in 50% iger verdünnter HCl einen vollständigen Angriff dieses Materials über eine Oberfläche der Scheibe von 2 Inch Durchmesser (ungefahr 5 cm), wobei das Substrat GaAs sich selbst von den Komponenten löst. Die so gelöste Substratscheibe, die nicht durch die Säure angegriffen worden ist, ist perfekt wiederverwendbar für die Herstellung von anderen Komponenten auf dieser gleichen Scheibe.
  • Man kommt daher zu der Situation der Figur 6.
  • In der Figur 7 geht das Verfahren weiter mit der Ablagerung einer Metallisierung 9 der freien Seite, d.h. der hinteren Seite der dotierten Schicht 3. Die Metallisierung 9 kann durch jedes klassische Verfahren (Aufdampfung, usw.) abgelagert werden, was eme direkte Kontaktnahme auf der hinteren Seite der dotierten Schicht ohne Zwischenfügung des Substrates erlaubt und daher ohne Notwendigkeit Durchgänge zu bilden; außerdem spielt die Metallisierung aufgrund dieses direkten Kontaktes wirksam eine Rolle eines thermischen Abzuges.
  • Die Operationen können auf unterschiedliche Weise ablaufen.
  • Man kann zuerst den Klebstoff auflösen, um die einzelnen Komponenten 5 oder Komponentengruppen von der Trägerplatte 8 zu lösen und die unterschiedlichen Chips wiederzugewinnen.
  • Es ist gleichfalls möglich, bevor der Klebstoff aufgelöst wird, die Gesamtheit auf einer "Trommelhaut" gemäß einem bekannten Verfahren zu befestigen, was dann erlaubt, leichter die unterschiedlichen Chips nach der Auflösung zurückzuerhalten und zu trennen.
  • Außerdem kann man es für bestimmte Anwendungen, wie z.B. Solarzellen oder elektroluminiszente Dioden, bevorzugen, die Platte verklebt zu lassen, um eine Netz von elektrisch verbundenen Komponenten zu erhalten (entweder auf dieser Platte selbst oder auf eine andere Weise). Man kann daher direkt elektroluminiszierende Felder von großer Dimension realisieren, wobei die Platte 8 dann eine fransparente Platte aus einem geeigneten mineralischen oder organischen Material ist.
  • Es ist ebenso möglich, wenn das Netzwerk einmal realisiert ist, die Komponenten durch ihre untere Seite auf eine andere Trägerplatte 10 zu kleben, wie in Figur 8 veranschaulicht, um eine "Sandwich"-Struktur zu erhalten, die elektroluminlszierend oder fotoempfindlich ist und die durch ein Netzwerk von Dioden gebildet ist, die unter einander zwischen zwei Platten 8 und 10 zum Schutz und zum Halten gehalten sind.
  • Man kann gleichfalls nach dem Kleben auf die hintere Platte 10, die vordere Platte 8 lösen, die dann nur die Rolle eines provisorischen Trägers vor der Übertragung der Komponente auf die defmitive Trägerplatte 10 spielt.
  • Außerdem kann die Trägerplatte selbst eine aktive Komponente sein.
  • Außerdem, wie in Figur 9 veranschaulicht, kann man vorsehen, vor der Metallisierung eine isolierende Schicht 11 im Hinblick auf die Drain- Elektrode des Transistors zu deponieren, um die parasitären Kapazitäten zu reduzieren, die von der zu großen Nähe dieser Elektrode und der Metallisierung der hinteren Seite resultieren könnten (da das Substrat jetzt nicht vorhanden ist).

Claims (8)

1. Verfahren zur Herstellung von Halbleiterkomponenten, gekennzeichnet durch die Schritte:
(a) Erzeugen eines Substrates (1) aus einem binären oder tertiären und nicht durch chemische Wirkung lösbaren gegebenen Halbleitermaterial (III-V),
(b) Epitaxieren einer Zwischenschicht (2) auf diesem Substrat aus tertiärem Halbleiterrnaterial (III-V), das einen Molanteil von Alumüiium von zumindest 40 % aufweist, mit einem Atomgitterabstand, der kompatibel mit dem des Substrates und lösbar durch die chemische Wirkung ist,
(c) Epitaxieren auf dieser Zwischenschicht einer aktiven Schicht (3), die ein binäres oder tertiäres Halbleiterrnaterial (III-V) aufweist, das einen Molanteil von Aluminlum von zumindest 30 % aufweist, wobei der Atomgitterabstand dieser aktiven Schicht mit dem der Zwischenschicht kompatibel ist,
(d) Realisieren durch Gravur und Metallisierung dieser aktiven Schicht eine Gesamtheit von Halbleiterkomponenten (5), wobei Bereiche der Zwischenschicht durch die Gravur zwischen diesen Komponenten oder Gruppen dieser Komponenten freigelegt werden,
(e) Aufbringen einer Schutzschicht (6) aus einem Passivierungsmaterial oder aus einem fotoempfindlichen Harz, das der chemischen Wirkung widersteht, auf dieser Gesamtheit von Komponenten oder auf den freigelegten Bereichen,
(f) Gravieren dieser Schutzschicht bis zum Freilegen der Zwischenschicht am Ort dieser Bereiche zwischen den Komponenten oder zwischen Gruppen dieser Komponenten,
(g) Befestigen einer gemeinsamen Trägerplatte (8), die mechanisch die Komponenten überdeckt und verbindet, auf der so realisierten Gesamtheit, und
h) Trennen des Substrats, ohne es aufzulösen, von den Komponenten oder Gruppen von Komponenten durch Auflösung des Materials der Zwischenschicht durch die chemische Wirkung an den Orten (7), die in Schritt (f) freigelegt worden sind, wobei die anderen Materialien intakt gelassen werden und wobei eine hintere Seite der aktiven Schicht (3) der Komponenten oder Gruppen von Kom ponenten so aufgedeckt wird.
2. Verfahren gemäß Anspruch 1, das außerdem einen Schritt aufweist, der darin besteht:
(i) eine Metallisierung (9) auf der hinteren Seite der aktiven Schicht der Komponenten oder Gruppen von Komponenten aufzubringen, die bei dem Schritt (h) durch die Trennung von dem Substrat aufgedeckt worden sind.
3. Verfahren gemäß Anspruch 1 oder 2, das außerdem einen Schritt aufweist, der darin besteht:
(k) die unterschiedlichen individuellen Komponenten oder Gruppen von Komponenten von der gemeinsamen Trägerplatte zu trennen.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, das außerdem einen Schritt aufweist, der darin besteht:
ii) ein gemeinsames Trägerelement (10) auf der hinteren Seite der unterschiedlichen individuellen Komponenten oder Gruppen von Komponenten zu befestigen.
5. Verfahren gemäß Anspruch 4, bei dem das gemeinsame Trägerelement Verbindungslinien der Komponenten trägt.
6. Verfahren gemäß einem der Ansprüche 4 oder 5, bei dem das gemeinsame Trägerelement optisch transparent ist und die Komponenten optoelektronische Komponenten sind.
7. Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem die gemeinsame Trägerplatte Verbindungslinien der Komponenten trägt.
8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem die gemein same Trägerplatte optisch transparent ist und die Komponenten optoelektronische Komponenten sind.
DE69224755T 1991-12-06 1992-12-04 Verfahren zur Herstellung von Halbleiterkomponenten, insbesondere auf GaAs oder InP, bei dem das Substrat auf chemischem Wege wiedergewonnen wird Expired - Fee Related DE69224755T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9115139A FR2684801B1 (fr) 1991-12-06 1991-12-06 Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique.
PCT/FR1992/001152 WO1993011559A1 (fr) 1991-12-06 1992-12-04 PROCEDE DE REALISATION DE COMPOSANTS SEMICONDUCTEURS, NOTAMMENT SUR GaAs OU InP, AVEC RECUPERATION DU SUBSTRAT PAR VOIE CHIMIQUE

Publications (2)

Publication Number Publication Date
DE69224755D1 DE69224755D1 (de) 1998-04-16
DE69224755T2 true DE69224755T2 (de) 1998-10-01

Family

ID=9419746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69224755T Expired - Fee Related DE69224755T2 (de) 1991-12-06 1992-12-04 Verfahren zur Herstellung von Halbleiterkomponenten, insbesondere auf GaAs oder InP, bei dem das Substrat auf chemischem Wege wiedergewonnen wird

Country Status (6)

Country Link
US (1) US5593917A (de)
EP (1) EP0617839B1 (de)
JP (1) JPH07505257A (de)
DE (1) DE69224755T2 (de)
FR (1) FR2684801B1 (de)
WO (1) WO1993011559A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827751A (en) * 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法，エッチング方法及び自動エッチング装置，並びに半導体装置の製造方法
FR2715503B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2731109A1 (fr) * 1995-02-27 1996-08-30 Picogiga Sa Composant a semiconducteurs iii-v et son procede de realisation
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6750149B2 (en) 1998-06-12 2004-06-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing electronic device
JP2001274528A (ja) 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
JP2001267578A (ja) * 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
EP1162661B1 (de) * 2000-06-06 2006-09-27 STMicroelectronics S.r.l. Elektronischer Halbleiterbaustein mit Wärmeverteiler
US6627477B1 (en) * 2000-09-07 2003-09-30 International Business Machines Corporation Method of assembling a plurality of semiconductor devices having different thickness
TW521391B (en) * 2001-01-26 2003-02-21 Koninkl Philips Electronics Nv Method of manufacturing a display device
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
FR2828579B1 (fr) * 2001-08-13 2004-01-30 St Microelectronics Sa Procede de manipulation d'une plaquette de silicium mince
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
DE60206012T2 (de) * 2002-02-05 2006-06-22 Dr. Bernd E. Maile Verfahren zur Herstellung einer T-förmigen Elektrode
EP2290715B1 (de) 2002-08-01 2019-01-23 Nichia Corporation Lichtemittierendes Halbleiterbauelement, Verfahren zu seiner Herstellung und Lichtemissionsvorrichtung damit
CN101800183B (zh) * 2002-11-13 2013-02-06 日本冲信息株式会社 具有半导体薄膜的组合半导体装置
FR2878076B1 (fr) * 2004-11-17 2007-02-23 St Microelectronics Sa Amincissement d'une plaquette semiconductrice
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
DE102016004592B4 (de) * 2016-04-14 2017-11-02 Mühlbauer Gmbh & Co. Kg System und Verfahren zum Ausrichten elektronischer Bauteile
TWI765631B (zh) * 2021-03-31 2022-05-21 錼創顯示科技股份有限公司 微型發光元件結構及顯示裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508980A (en) * 1967-07-26 1970-04-28 Motorola Inc Method of fabricating an integrated circuit structure with dielectric isolation
US3655540A (en) * 1970-06-22 1972-04-11 Bell Telephone Labor Inc Method of making semiconductor device components
GB1603260A (en) * 1978-05-31 1981-11-25 Secr Defence Devices and their fabrication
DE3067381D1 (en) * 1979-11-15 1984-05-10 Secr Defence Brit Series-connected combination of two-terminal semiconductor devices and their fabrication
US4369099A (en) * 1981-01-08 1983-01-18 Bell Telephone Laboratories, Incorporated Photoelectrochemical etching of semiconductors
IT1175541B (it) * 1984-06-22 1987-07-01 Telettra Lab Telefon Procedimento per la connessione a terra di dispositivi planari e circuiti integrati e prodotti cosi' ottenuti
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
IT1191977B (it) * 1986-06-30 1988-03-31 Selenia Ind Elettroniche Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione
FR2639149A1 (fr) * 1988-11-15 1990-05-18 Thomson Csf Procede de realisation de composants sans substrat
GB2237143A (en) * 1989-09-15 1991-04-24 Philips Electronic Associated Two-terminal non-linear devices and their fabrication
HU213196B (en) * 1990-07-12 1997-03-28 Semilab Felvezetoe Fiz Lab Rt Process for electrochemical solving semiconductive materials and process for measuring parameters of semiconductive materials dependent on depth as a function of depth by electrochemical solving of semiconductive materials

Also Published As

Publication number Publication date
FR2684801A1 (fr) 1993-06-11
JPH07505257A (ja) 1995-06-08
US5593917A (en) 1997-01-14
WO1993011559A1 (fr) 1993-06-10
EP0617839B1 (de) 1998-03-11
EP0617839A1 (de) 1994-10-05
FR2684801B1 (fr) 1997-01-24
DE69224755D1 (de) 1998-04-16

Similar Documents

Publication Publication Date Title
DE69224755T2 (de) Verfahren zur Herstellung von Halbleiterkomponenten, insbesondere auf GaAs oder InP, bei dem das Substrat auf chemischem Wege wiedergewonnen wird
US5827751A (en) Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
DE69508816T2 (de) Substrat für integrierte Bauelemente mit einer Dünnschicht und Herstellungsverfahren
DE112012003514B4 (de) Halbleiterstruktur mit einer Vielzahl von Opfermaterialschichten und Halbleitereinheits-Schichten sowie Verfahren zum Ablösen mehrerer Halbleitereinheits-Schichten von einem Basissubstrat
EP0680100A2 (de) Verfahren zur Bearbeitung von dünnen Wafern und Solarzellen aus kristallinem Silizium
EP0140095A1 (de) Halbleiterdiode
DE1439741C3 (de) Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität
DE112014002434B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102015100863B4 (de) Verfahren zur Handhabung eines Produktsubstrats und ein verklebtes Substratsystem
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3124633A1 (de) &#34;halbleitereinrichtung und verfahren zu deren herstellung&#34;
DE2631881A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3819671C2 (de)
DE2556038C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen
DE3015422C2 (de)
DE112016004374T5 (de) Dünnschicht-Verbindungshalbleiter-Photovoltaikzelle, Verfahren zum Herstellen einer Dünnschicht-Verbindungshalbleiter-Photovoltaikzelle, Dünnschicht-Verbindungshalbleiter-Photovoltaikzellenanordnung und Herstellungsverfahren hierfür
DE112021000892T5 (de) Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils
DE3910288A1 (de) Verfahren zur herstellung monolithisch integrierter optoelektronischer module
DE2507357C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112020006322T5 (de) Verfahren zur herstellung einer lichtemittierenden vorrichtung undlichtemittierende vorrichtung
DE3932277C2 (de)
DE69226783T2 (de) Verfahren zur Herstellung von Halbleiterkomponenten, bei dem das Substrat auf elektrochemischem Wege wiedergewonnen wird
DE112011105215B4 (de) Bauelementträgerverbund und Verfahren zur Herstellung einer Mehrzahl von Bauelementträgerbereichen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee