FR2731109A1 - Composant a semiconducteurs iii-v et son procede de realisation - Google Patents

Composant a semiconducteurs iii-v et son procede de realisation Download PDF

Info

Publication number
FR2731109A1
FR2731109A1 FR9502260A FR9502260A FR2731109A1 FR 2731109 A1 FR2731109 A1 FR 2731109A1 FR 9502260 A FR9502260 A FR 9502260A FR 9502260 A FR9502260 A FR 9502260A FR 2731109 A1 FR2731109 A1 FR 2731109A1
Authority
FR
France
Prior art keywords
thin
layer
substrate
component
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9502260A
Other languages
English (en)
Inventor
Linh Trong Nuyen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Picogiga SA
Original Assignee
Picogiga SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Picogiga SA filed Critical Picogiga SA
Priority to FR9502260A priority Critical patent/FR2731109A1/fr
Priority to PCT/FR1996/000304 priority patent/WO1996027207A1/fr
Publication of FR2731109A1 publication Critical patent/FR2731109A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Le procédé est caractérisé par les étapes consistant à: a) produire un substrat d'épitaxie en un premier matériau semi-conducteur III-V, b) épitaxier sur ce substrat d'épitaxie une couche intercalaire en un deuxième matériau semiconducteur III-V, de composition chimique différente de celle du premier matériau, c) épitaxier sur cette couche intercalaire une première couche active mince en un matériau semiconducteur III-V de composition chimique différente de celle du deuxième matériau, d) épitaxier sur cette première couche active mince au moins une autre couche active mince en matériau semiconducteur III-V, e) produire un substrat support plan, f) retourner la structure obtenue et la reporter sur le substrat support plan, et g) attaquer sélectivement le, premier et le deuxième matériau de manière à éliminer le substrat d'épitaxie et la couche intercalaire, la surface du substrat support adhérant à laite autre couche active mince, ou à la dernière desdites autres couches actives minces épitaxiées, par simple interaction de van der Waals entre les deux surfaces en regard.

Description

L'invention concerne les composants électroniques à base de matériaux semiconducteurs III-V et leurs procédés de réalisation.
Ces semiconducteurs (tels que l'arséniure de gallium GaAs ou le phosphure d'indium InP, ainsi que leurs alliages ternaires) sont des matériaux coûteux, surtout lorsqu'ils doivent être obtenus à l'état très pur pour en faire des substrats de haute résistivité, appelés substrats semi-isolants .
De plus, ces substrats sont fragiles et cassants, ce qui limite le rendement de fabrication des composants électroniques utilisant de tels matériaux semiconducteurs. La fragilité et le poids élevé de ces substrats par rapport au silicium constituent aussi un handicap dans le cas des cellules solaires équipant les satellites. Dans ce domaine, le rendement de conversion photovoltaïque des matériaux III-V est plus élevé que celui du silicium, mais le handicap de poids et la fragilité aux efforts mécaniques rend les cellules solaires III-V moins attrayantes.
D'autre part, ces matériaux semiconducteurs présentent une faible conductivité thermique, plus faible notamment que celle du silicium, ce qui représente un inconvénient lorsqu'il s'agit de dissiper la chaleur dégagée par le fonctionnement des composants.
Enfin, ces substrats semi-isolants perdent progressivement leur propriété de haute résistivité lorsque la température ambiante de travail du composant électronique III-V augmente. Ainsi, par exemple dans un transistor à effet de champ GaAs ou un capteur de Hall GaAs, lorsque la température dépasse 450 K environ un courant parasite dû à la conduction du substrat se manifeste. ll serait ainsi souhaitable, pour des dispositifs appelés à fonctionner à haute température, que le substrat GaAs semi-isolant puisse être remplacé par un support totalement isolant, même à haute température.
Les FR-A-2 684 800 et FR-A-2 684 801, au nom de la demanderesse, décrivent des procédés qui permettent de récupérer le matériau du substrat sans destruction de celui-ci, ce qui permet de réduire l'épaisseur du composant par suppression complète de ce substrat, avec tous les avantages qui en découlent: simplification et réduction de coût du composant du fait de la suppression des vias de traversée, diminution du poids, amélioration de la dissipation thermique.
Cependant, du fait de la minceur des couches actives utilisées (ici et dans la suite, par couche mince , on entendra une couche dont l'ordre de grandeur de l'épaisseur est le micromètre), la manipulation de ces couches minces et leur report sur un support d'un autre type implique la mise en oeuvre de procédés extrêmement délicats.
L'un des buts de la présente invention est de pallier cet inconvénient, en proposant un procédé permettant de rapporter les couches minces sur un support d'un autre type sans avoir à les manipuler, en conservant ainsi les avantages de la structure formée par des couches minces en matériaux semiconducteurs III-V rapportées sur un substrat d'un autre type, par exemple un substrat en silicium, peu coûteux et de faible résistance thermique. On verra que ce procédé peut être mis en oeuvre de manière précise, facilement contrôlable et aisément industrialisable, permettant ainsi une production de masse à faible coût.
L'invention propose également un composant où le substrat semiisolant en GaAs est remplacé par un substrat d'un autre type possédant les caractéristiques avantageuses souhaitables exposées plus haut.
À cet effet, le procédé de l'invention est caractérisé par les étapes consistant à: (a) produire un substrat d'épitaxie en un premier matériau semiconducteur 111-V ; épitaxier sur ce substrat d'épitaxie une couche intercalaire en un deuxième matériau semiconducteur III-V, de composition chimique différente de celle du premier matériau; (c) épitaxier sur cette couche intercalaire une première couche active mince en un matériau semiconducteur III-V de composition chimique différente de celle du deuxième matériau; (c) épitaxier sur cette première couche active mince au moins une autre couche active mince (4) en matériau semiconducteur III-V; (d) produire un substrat support plan (5); (e) retourner la structure obtenue et la reporter sur le substrat support plan ; et (f) attaque sélective du premier et du deuxième matériau de manière à éliminer le substrat d'épitaxie et la couche intercalaire, la surface du substrat support adhérant à ladite autre couche active mince, ou à la dernière desdites autres couches actives minces épitaxiées, par simple interaction de van der Waals entre les deux surfaces en regard.
En d'autres termes, le procédé de l'invention consiste essentiellement à mettre face à face la couche épitaxiale et le support sur lequel on veut la rapporter et à exposer ensuite le substrat de la couche épitaxiale à une attaque sélective qui enlève ce substrat en préservant la couche épitaxiale. Cette dernière s' aplatit alors naturellement sur le support sur lequel on souhaite la rapporter, en assurant un accolement très intime des deux surfaces l'une à l'autre par simple interaction de type Van der Waals grâce à leur caractère très lisse, sans aucun collage ni autre moyen de fixation mécanique ni chimique.
Selon un certain nombre de caractéristiques avantageuses: - entre l'étape (d) et l'étape (e), on passive soit la surface de ladite
autre couche active mince, ou de la dernière desdites autres cou
ches actives minces épitaxiées, soit la surface du substrat support
plan, afin de disposer entre la couche mince active et le support
plan d'une couche présentant des propriétés d'isolant électrique,
notamment des propriétés d'isolant électrique conservées même à
haute température; - le substrat support plan est un substrat en matériau réfléchissant,
notamment pour la réalisation d'un composant de conversion pho tovoltaïque;; - le substrat support plan est choisi dans le groupe comprenant les
substrats en matériau isolant amorphe, les substrats en matériau
isolant cristallisé et les substrats en matériau semiconducteur re
couvert d'une couche isolante, notamment pour la réalisation d'un
composant destiné à fonctionner à haute température; - à l'étape (d), on forme en outre à la surface du substrat support
plan une métallisation formant plan de masse, notamment pour la
réalisation d'un composant d'amplification hyperfréquence de puis sance; - on forme sur le substrat support, ou au sein de celui-ci, des compo
sants électroniques actifs intégrés, notamment des composants de
commande et/ou de traitement de signal et/ou des circuits numé
riques.
L'invention vise également, en tant que produit nouveau, un composant à semiconducteurs, comprenant un empilement avec : une pre mière couche active mince en un matériau semiconducteur III-V ; au moins une autre couche active mince en matériau semiconducteur III-V épitaxiée sur cette première couche active mince ; et un substrat support plan dont Ja surface adhère à ladite autre couche active mince, ou à la dernière desdites autres couches actives minces épitaxiées, par simple interaction de van der Waals entre les deux surfaces en regard.
0
On va maintenant décrire un exemple de mise en oeuvre du procédé de l'invention, en référence aux dessins annexés.
Les figures 1 à 4 illustrent schématiquement les étapes de mise en oeuvre du procédé de l'invention.
Les figures 5 et 6 illustrent, selon deux variantes possibles, la formation d'un plan de masse du composant.
La figure 7 illustre la manière dont est réalisée la prise de contact avec ce plan de masse.
o
La figure 1 illustre une structure réalisée de manière classique par épitaxie, sur un substrat en matériau semiconducteur III-V, tel que
GaAs dans l'exemple illustré. Sur ce substrat 1 en GaAs on dépose une première couche 2 en un matériau différent, mais épitaxiable sur celuici, par exemple une couche en Allas. On dépose sur cette deuxième couche une nouvelle couche 3, par exemple en GaAs, ainsi qu'éventuellement une ou plusieurs couches 4 nécessaires à la réalisation du composant électronique désiré. Dans cet exemple, par souci de clarté, on ne considérera qu'une seule couche supplémentaire 4, mais il est bien entendu qu'une pluralité de telles couches actives peuvent être prévues en tant que de besoin et selon la complexité du composant final que l'on souhaite réaliser.
Une fois obtenue la structure épitaxiée de la figure 1, on va procéder au report des couches minces 3 et 4 sur un autre support que le substrat 1 en GaAs, par exemple sur un substrat support en silicium, matériau souvent choisi pour sa compatibilité avec l'ensemble des tech nologies déjà développées pour ce matériau et/ou pour sa conductivité thermique élevée.
Pour ce faire, on retourne la structure épitaxiale de la figure 1 et on la dépose sur le substrat silicium 5, en mettant la couche supérieure 4 de l'empilement en contact avec la surface du substrat support 5, conduisant ainsi à la structure illustrée figure 2.
L'étape suivante, dont le résultat est illustré figure 3, consiste à éliminer le substrat d'épitaxie 1 en GaAs, par une technique en ellemême connue, par exemple une attaque chimique par voie humide ou une gravure ionique réactive.
Par voie humide, on peut utiliser par exemple une solution à base d'acide citrique, en suivant un mode opératoire tel que celui décrit dans l'article de C. Juang et coll., Selective Etching of GaAs and Alo 3GaO 70 as with Citric Acid/Hydrogen Peroxide Solutions, publié dans le
J. Vac. Sci. Technol. B 8(5) 1122, (1990).
Dans le cas d'une gravure ionique réactive, on peut utiliser divers gaz chlorés ou fluorés, en suivant par exemple le mode opératoire décrit dans l'article de K Hikosaka et coll., Selective Dry Etching ofMGaAs-
GaAs Heterojunction, publié dans Jap. J. Appl. Phys., AQ ne11, L. 847 (1981).
Une fois le substrat épais 1 éliminé, les couches 2, 3 et 4, du fait de leur minceur et donc de leur souplesse, s'aplatissent naturellement sur le substrat support 5 et adhèrent directement à ce dernier par simple interaction de Van der Waals, sans collage ni autre moyen de fixation mécanique ni chimique. La structure obtenue est celle de la figure 3.
On retire ensuite la couche 2 en AlAs par l'une des techniques cidessus (attache chimique par voie liquide ou gravure ionique réactive), ce qui aboutit à la structure de la figure 4, comprenant simplement les couches minces actives 3 et 4 en semiconducteur III-V sur un substrat support 5 en silicium.
On notera qu'il est, indifféremment, possible d'utiliser la même technique d'attaque sélective pour l'élimination des couches 1 et 2 ou bien d'utiliser deux techniques différentes (par exemple élimination du substrat d'épitaxie 1 par gravure ionique réactive et enlèvement de la couche intercalaire 2 par voie liquide, ou vice versa).
Comme on l'a indiqué plus haut, la structure des couches 3 et 4 décrites dans cet exemple peut être généralisée à des structures épitaxiales plus complexes, spécifiques à chaque type de composant que l'on veut fabriquera
En ce qui concerne la nature de la couche intercalaire 2, on a choisi, comme on l'a indiqué, de l'arséniure d'aluminium AlAs, mais le choix de ce matériau n'est pas limitatif; il s'agit seulement de permettre une attaque sélective du substrat d'épitaxie en laissant intact cette couche intercalaire protectrice, qui sera elle-même sélectivement retirée au cours d'une étape ultérieure.
Pour des raisons de clarté et de simplicité de la présente description, la couche intercalaire 2 a été décrite comme étant en épitaxie di rectement sur le substrat 1, mais il est bien connu de l'homme de l'art qu'il est souvent plus indiqué de commencer l'épitaxie par une couche mince de même nature que le substrat avant de déposer la couche intercalaire 2; ce détail est suffisamment connu pour ne pas être décrit comme tel dans la suite.
Pour une attaque sélective d'un substrat d'épitaxie en GaAs, on peut utiliser pour la couche intercalaire 2, outre AlAs, Ga InlxAs, GasInl ou encore Al11fl11P. Pour une attaque sélective d'un substrat en InP, on peut utiliser pour la couche intercalaire 2 AlyIn1 yAs ou GayInl yAs.
Plus généralement encore, le procédé de l'invention peut s'appliquer à tout autre matériau semiconducteur formé de deux éléments chimiques pour lesquels on peut réaliser une couche épitaxiée (la couche intercalaire 2) de composition chimique différente à la fois de celle du substrat d'épitaxie (la couche 1) et de celle des couches actives (couches minces 3 et 4), afin de pouvoir effectuer des attaques sélectives ainsi, on pourrait aussi bien réaliser, par exemple, des couches actives 3 et 4 en ZnSe, une couche intercalaire 2 en Ga,InlxAs (avec x = 0,05 environ) et un substrat 1 en GaAs.
Par ailleurs, il est possible, avant de procéder au report de la structure de la figure 1 sur le substrat support, de passiver la couche active supérieure (la couche 4 dans l'exemple illustré) par exemple par oxydation ou nitruration, comme illustré par la couche 6 de la figure 5.
Cette passivation peut également, en variante, concerner le substrat support 5, comme illustré par la couche 7 de la figure 6.
En ce qui concerne le substrat support sur lequel on rapporte les couches épitaxiales (substrat support 5) le silicium n'est en aucune fa çon limitatif, et tout autre support en matériau semiconducteur ou non peut être utilisé dès lors qu'il présente une surface suffisamment plane pour réaliser l'adhésion de Van der Waals avec les couches minces.
La nature de ce support peut être choisie en fonction des besoins spécifiques des composant électroniques que l'on veut réaliser.
Ainsi, dans le cas de composants appelés à être utilisés à haute température, le support plan peut être un isolant du type verre borosilicaté amorphe ou corindon cristallin (couramment appelé saphir ), ou encore du silicium recouvert d'une couche de silice isolante.
Dans le cas de composants de conversion photovoltaïque, on peut utiliser par exemple un support réfléchissant la lumière afin de parfaire l'absorption des photons et augmenter ainsi le rendement de conversion photovoltaïque.
En variante, toujours pour la réalisation de composants de conversion photovoltaïque, on peut utiliser un support qui est lui-même une cellule photovoltaïque, notamment une cellule absorbant des photons d'énergie différente de celle des photons absorbés dans la première cellule photovoltaïque, comme cela est par exemple décrit dans les FR
A-2 690 278 et FR-A-2 690 279 au nom de la demanderesse. Dans ce dernier cas, on voit que le substrat support est lui-même un composant électronique actif et que la terminologie substrat support n'est en aucune façon limitative et peut concerner des structures autres que des structures assurant un simple soutien mécanique.
Le substrat support peut ainsi intégrer des composants électroniques actifs qui coopèrent avec les composants électroniques réalisés dans les couches minces 3 et 4. n y a lieu, bien entendu, de prendre soin d'avoir une surface plane pour les composants réalisés dans le substrat support 5 et de mettre en contact électrique les composants réalisés dans les couches 3 et 4 et ceux réalisés dans le support 5.
Dans l'exemple précité d'un composant photovoltaïque ou, de façon plus générale, d'un composant optoélectronique, les composants du substrat support 5 peuvent être notamment des composants de commande et/ou de traitement du signal.
On voit ainsi qu'une telle intégration multi-fonctionnelle , en permettant l'association de plusieurs matériaux semiconducteurs ayant chacun leurs caractéristiques et leurs fonctions propres, permet de miniaturiser des ensembles électroniques qu'il n'était aujourd'hui possible d'obtenir que par des circuits hybrides.
Une autre famille de composants à laquelle s'applique avantageusement l'invention est celle des composants d'amplification hyperfréquence de puissance. Dans ce cas, il est nécessaire de prévoir au sein du composant une couche métallique formant plan de masse, illustrée en 8 sur la figure 7 et réalisée selon un mode opératoire semblable à celui des couches de passivation 6 et 7 des figures 5 et 6.
Ce plan de masse 8 peut alors être relié directement au collecteur d'un transistor bipolaire constitué par les couches 3 et 4.
Dans le cas d'un transistor à effet de champ, illustré figure 7, où les contacts de source doivent être déposés sur la couche 3, on peut relier directement ces contacts de source à la métallisation 8 en effectuant au préalable un creusement 9 à travers l'ensemble des couches 3 et 4, les contacts de source 10 étant ensuite déposés de manière à les mettre en contact avec la métallisation 8 au fond du creusement 9.
Pour cette catégorie de composants, le substrat support 5 peut ici encore intégrer des composants électroniques actifs tels que des composants de traitement du signal et/ou des circuits intégrés numériques.
Les couches 3 et 4 sont alors des éléments émetteurs ou récepteurs hyperfréquence, permettant ainsi d'obtenir de façon monolithique l'ensemble des fonctions jusqu'à présent réalisées seulement en technologie hybride.

Claims (13)

REVENDICATIONS
1. Un procédé de réalisation de composants à semiconducteurs, caractérisé par les étapes consistant à: a) produire un substrat d'épitaxie (1) en un premier matériau semi conducteur 111-V, b) épitaxier sur ce substrat d'épitaxie une couche intercalaire (2) en
un deuxième matériau semiconducteur III-V, de composition chi
mique différente de celle du premier matériau, c) épitaxier sur cette couche intercalaire une première couche active
mince (3) en un matériau semiconducteur III-V de composition chi
mique différente de celle du deuxième matériau, d) épitaxier sur cette première couche active mince au moins une
autre couche active mince (4) en matériau semiconducteur III-V, e) produire un substrat support plan (5), f) retourner la structure obtenue et la reporter sur le substrat sup
port plan, et g) attaquer sélectivement le premier et le deuxième matériau de ma
nière à éliminer le substrat d'épitaxie et la couche intercalaire, la
surface du substrat support adhérant à ladite autre couche active
mince, ou à la dernière desdites autres couches actives minces épi
taxiées, par simple interaction de van der Waals entre les deux
surfaces en regard.
2. Le procédé de la revendication 1, comprenant en outre, entre l'é- tape (e) et l'étape (f), une étape de passivation de la surface de ladite autre couche active mince, ou de la dernière desdites autres couches actives minces épitaxiées, afin de disposer entre la couche mince active et le support plan d'une couche (6) présentant des propriétés d'isolant électrique, notamment des propriétés d'isolant électrique conservées même à haute température.
3. Le procédé de la revendication 1, comprenant en outre, entre l'é- tape (e) et l'étape (f), une étape de passivation de la surface du substrat support plan, afin de disposer entre la couche mince active et le support plan d'une couche (7) présentant des propriétés d'isolant électrique, notamment des propriétés d'isolant électrique conservées même à haute température.
4. Le procédé de la revendication 1, notamment pour la réalisation d'un composant destiné à fonctionner à haute température, dans lequel le substrat support plan est choisi dans le groupe comprenant les substrats en matériau isolant amorphe, les substrats en matériau isolant cristallisé et les substrats en matériau semiconducteur recouvert d'une couche isolante.
5. Le procédé de la revendication 1, notamment pour la réalisation d'un composant de conversion photovoltaïque, dans lequel le substrat support plan est un substrat en matériau réfléchissant.
6. Le procédé de la revendication 1, notamment pour la réalisation d'un composant d'amplification hyperfréquence de puissance, dans lequel, à l'étape (e), on forme en outre à la surface du substrat support plan une métallisation (8) formant plan de masse.
7. Le procédé de la revendication 1, comprenant en outre des étapes consistant à former sur le substrat support, ou au sein de celui-ci, des composants électroniques actifs intégrés, notamment des composants de commande et/ou de traitement de signal et/ou des circuits numériques.
8. Un composant à semiconducteurs, caractérisé en ce qu'il comprend un empilement avec: - une première couche active mince (3) en un matériau semiconduc
teur III-V, - au moins une autre couche active mince (4) en matériau semicon
ducteur III-V épitaxiée sur cette première couche active mince, et - un substrat support plan (5) dont la surface adhère à ladite autre
couche active mince, ou à la dernière desdites autres couches ac
tives minces épitaxiées, par simple interaction de van der Waals
entre les deux surfaces en regard.
9. Le composant de la revendication 8, dans lequel l'empilement comprend, entre le substrat (5) et ladite autre couche active mince (4), ou la dernière desdites autres couches actives minces épitaxiées, une couche (6 ; 7) présentant des propriétés d'isolant électrique, notamment des propriétés d'isolant électrique conservées même à haute température.
10. Le composant de la revendication 8, notamment pour la réalisation d'un composant destiné à fonctionner à haute température, dans lequel le substrat support plan est choisi dans le groupe comprenant les substrats en matériau isolant amorphe, les substrats en matériau isolant cristallisé et les substrats en matériau semiconducteur recouvert d'une couche isolante.
11. Le composant de la revendication 8, notamment pour la réalisation d'un composant de conversion photovoltaïque, dans lequel le substrat support plan est un substrat en matériau réfléchissant.
12. Le composant de la revendication 8, notamment pour la réalisation d'un composant d'amplification hyperfréquence de puissance, dans lequel l'empilement comprend une métallisation formant plan de masse (8) entre le substrat (5) et ladite autre couche active mince (4), ou la dernière desdites autres couches actives minces épitaxiées.
13. Le composant de la revendication 8, comprenant en outre sur le substrat support, ou au sein de celui-ci, des composants électroniques actifs intégrés, notamment des composants de commande et/ou de traitement de signal et/ou des circuits numériques.
FR9502260A 1995-02-27 1995-02-27 Composant a semiconducteurs iii-v et son procede de realisation Pending FR2731109A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9502260A FR2731109A1 (fr) 1995-02-27 1995-02-27 Composant a semiconducteurs iii-v et son procede de realisation
PCT/FR1996/000304 WO1996027207A1 (fr) 1995-02-27 1996-02-27 Composant a semiconducteurs iii-v et son procede de realisation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9502260A FR2731109A1 (fr) 1995-02-27 1995-02-27 Composant a semiconducteurs iii-v et son procede de realisation

Publications (1)

Publication Number Publication Date
FR2731109A1 true FR2731109A1 (fr) 1996-08-30

Family

ID=9476534

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9502260A Pending FR2731109A1 (fr) 1995-02-27 1995-02-27 Composant a semiconducteurs iii-v et son procede de realisation

Country Status (2)

Country Link
FR (1) FR2731109A1 (fr)
WO (1) WO1996027207A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2775121B1 (fr) * 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993011559A1 (fr) * 1991-12-06 1993-06-10 Picogiga S.A. PROCEDE DE REALISATION DE COMPOSANTS SEMICONDUCTEURS, NOTAMMENT SUR GaAs OU InP, AVEC RECUPERATION DU SUBSTRAT PAR VOIE CHIMIQUE

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993011559A1 (fr) * 1991-12-06 1993-06-10 Picogiga S.A. PROCEDE DE REALISATION DE COMPOSANTS SEMICONDUCTEURS, NOTAMMENT SUR GaAs OU InP, AVEC RECUPERATION DU SUBSTRAT PAR VOIE CHIMIQUE

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LUSH G B ET AL: "Thin-film GaAs solar cells by epitaxial lift-off", CONFERENCE RECORD OF THE TWENTY THIRD IEEE PHOTOVOLTAIC SPECIALISTS CONFERENCE - 1993 (CAT. NO.93CH3283-9), PROCEEDINGS OF 23RD IEEE PHOTOVOLTAIC SPECIALISTS CONFERENCE, LOUISVILLE, KY, USA, 10-14 MAY 1993, ISBN 0-7803-1220-1, 1993, NEW YORK, NY, USA, IEEE, USA, pages 1343 - 1346 *
YABLONOVITCH E ET AL: "VAN DER WAALS BONDING OF GAAS EPITAXIAL LIFTOFF FILMS ONTO ARBITRARY SUBSTRATES", APPLIED PHYSICS LETTERS, vol. 56, no. 24, 11 June 1990 (1990-06-11), pages 2419 - 2421, XP000174383 *

Also Published As

Publication number Publication date
WO1996027207A1 (fr) 1996-09-06

Similar Documents

Publication Publication Date Title
EP0994503B1 (fr) Procédé de fabrication d'une structure comportant une couche mince de matériau composée de zones conductrices et de zones isolantes
EP1791170B1 (fr) Procédé de fabrication d'un substrat notamment pour l'optique, l'électronique ou l'optoélectronique et substrat obtenu par ce procédé
EP0763849B1 (fr) Procédé de fabrication de films minces à matériau semi-conducteur
EP0617839B1 (fr) Procédé de réalisation de composants semi-conducteurs, notamment sur GaAs ou InP, avec récupération du substrat par voie chimique
FR2681472A1 (fr) Procede de fabrication de films minces de materiau semiconducteur.
FR2861853A1 (fr) Substrat avec adaptation d'indice
FR2967813A1 (fr) Procédé de réalisation d'une structure a couche métallique enterrée
FR2817395A1 (fr) Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2845523A1 (fr) Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
FR2690279A1 (fr) Composant photovoltaïque multispectral.
FR2784800A1 (fr) Procede de realisation de composants passifs et actifs sur un meme substrat isolant
FR2896338A1 (fr) Procede de realisation d'une couche monocristalline sur une couche dielectrique
WO2020128354A1 (fr) Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
EP1535346A2 (fr) Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
EP1238435A1 (fr) Support intermediaire aspirant et son utilisation pour realiser une structure en couche mince
WO2010061151A2 (fr) Procede de fabrication de cellules matricielles photosensibles dans l'infrarouge collees par adhesion moleculaire sur substrat optiquement transparent et capteur associe
FR2837625A1 (fr) Dispositif photovoltaique multi-jonctions a cellules independantes sans effet d'ombrage et procede de realisation d'un tel dispositif
FR2880189A1 (fr) Procede de report d'un circuit sur un plan de masse
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
FR2731109A1 (fr) Composant a semiconducteurs iii-v et son procede de realisation
WO1999052155A1 (fr) Structure a semiconducteurs de composant photovoltaique
EP0085607A2 (fr) Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé
EP0617841B1 (fr) Procédé de réalisation de composants semi-conducteurs avec récupération du substrat par voie électrochimique
EP3853882B1 (fr) Procédé de fabrication d'un dispositif électronique
FR2913815A1 (fr) PROCEDE DE CO-INTEGRATION DE SEMI-CONDUCTEURS, EN PARTICULIER SOI ET GeOI OU GaAsOI