FR2639149A1 - Procede de realisation de composants sans substrat - Google Patents
Procede de realisation de composants sans substrat Download PDFInfo
- Publication number
- FR2639149A1 FR2639149A1 FR8814805A FR8814805A FR2639149A1 FR 2639149 A1 FR2639149 A1 FR 2639149A1 FR 8814805 A FR8814805 A FR 8814805A FR 8814805 A FR8814805 A FR 8814805A FR 2639149 A1 FR2639149 A1 FR 2639149A1
- Authority
- FR
- France
- Prior art keywords
- components
- intermediate layer
- layer
- production method
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Procédé de réalisation de composants C1, C2, C3 semi-conducteurs sur une couche intermédiaire 2 déposée sur un substrat 1. Cette couche intermédiaire est soluble dans un solvant ce qui permet de séparer les composants du substrat. Applications : Composants sans substrat (diodes Gunn, photocathodes, etc).
Description
PROCEDE DE REALISATION DE COMPOSANTS
SANS SUBSTRAT
L'invention concerne un procédé de réalisation de composants ne possédant pas de substrat, plus précisément de composants auxquels le substrat a été enlevé.
SANS SUBSTRAT
L'invention concerne un procédé de réalisation de composants ne possédant pas de substrat, plus précisément de composants auxquels le substrat a été enlevé.
Les composants électroniques sont actuellement réalisés sur des substrats de semiconducteurs monocristallins.
Ces substrats sont des plaquettes découpées dans des lingots de cristal semiconducteur, sur lesquels sont déposées les couches actives des composants.
L'épaisseur de ces plaquettes est de l'ordre de quelques centaines de microns, alors que l'épaisseur réellement utilisée par les composants est de l'ordre du micron.
Cette épaisseur inutile est pénalisante par son coût, car les substrat tels que GaAs, InP, GaSb, InSb, sont très chers. D'autre part, pour certaines applications, telles que les diodes Gunn, les photocathodes, le substat apporte une résistance parasite préjudiciable au fonctionnement et nécessitant une plus grande puissance de fonctionnement ; il est donc nécessaire d'enlever ce substrat. Cela est réalisé par des méthodes délicates à mettre en oeuvre et qui détruisent le substrat.
L'invention consiste en une technique de séparation (lift off) d'une couche superficielle de semiconducteur, sur laquelle sont réalisés des composants, d'avec son substrat. Le substrat peut ensuite être réutilisé.
L'invention concerne donc un procédé de réalisation de composant sans substrat, caractérisé en ce qu'il comporte les étapes suivantes
- une première étape de réalisation sur un substrat d'une couche intermédiaire d'un matériau soluble dans un solvant déterminé
- une deuxième étape de réalisation sur la couche intermédiaire de la ou les couches nécessaires à la réalisation de composants
- une troisième étape de réalisation desdits composants dans la ou lesdites couches
- une quatrième étape d'attaque chimique de la couche intermédiaire à l'aide dudit solvant déterminé.
- une première étape de réalisation sur un substrat d'une couche intermédiaire d'un matériau soluble dans un solvant déterminé
- une deuxième étape de réalisation sur la couche intermédiaire de la ou les couches nécessaires à la réalisation de composants
- une troisième étape de réalisation desdits composants dans la ou lesdites couches
- une quatrième étape d'attaque chimique de la couche intermédiaire à l'aide dudit solvant déterminé.
Les différents objets et caractéristiques de l'invention apparaîtront de façon plus détaillée dans la description qui va suivre faite à titre d'exemple en se reportant aux figures annexées qui représentent : qui représentent:
- les figures 1 à 9, les différentes étapes d'un exemple de procédé de réalisation selon l'invention;
- la figure 10, une étape d'une variante du procédé de réalisation selon l'invention.
- les figures 1 à 9, les différentes étapes d'un exemple de procédé de réalisation selon l'invention;
- la figure 10, une étape d'une variante du procédé de réalisation selon l'invention.
De façon générale, le procédé de l'invention est basé sur la réalisation d'une couche intermédiaire de très faible épaisseur en un matériau de type halogéno-alcalin ou halogéno-alcalino-terreux, entre le substrat et les couches de semiconducteur servant à la réalisation du ou des composants.
Cette couche intermédiaire possède la propriété d'une part de se dissoudre facilement avec un traitement chimique sélectif approprié, tel que le passage dans l'eau, d'autre part d'avoir une structure cristalline qui permette de déposer au dessus une couche de semiconducteur de qualité cristalline satisfaisante.
En se reportant aux figures 1 à 9, on va donc décrire un exemple de procédé de réalisation selon l'invention.
On part d'un substrat semiconducteur 1, représenté en figure 1, tel que
- de l'arséniure de gallium (GaAs)
- du phosphure d'indium (InP)
- du phosphure de gallium (GaP)
- du silicium (Si)
- de l'arseniure d'indium (InAs)
- de l'antimoniure d'indium (InSb)
- de l'antimoniure de gallium (GaSb)
- un grenat de galodinlum et galllum (GGG).
- de l'arséniure de gallium (GaAs)
- du phosphure d'indium (InP)
- du phosphure de gallium (GaP)
- du silicium (Si)
- de l'arseniure d'indium (InAs)
- de l'antimoniure d'indium (InSb)
- de l'antimoniure de gallium (GaSb)
- un grenat de galodinlum et galllum (GGG).
Ce substrat est nettoyé par une méthode de nettoyage chimique
Au cours d'une première étape, représentée en figure 2, on réalise ensuite une couche intermédiaire 2 mince cristalline, d'un matériau soluble par un solvant approprié et ayant une structure cristalline cubique de paramètres de mailles tels qu'il puisse y avoir adaptation au matériau du substrat, d'une part, et au matériau semiconducteur qui va être déposé au cours de l'étape qui va suivre. S'il nty a pas adaptation directe des paramètres de mailles, comme cela sera décrit ultérieurement, il conviendra de prévoir la réalisation de couches d'adaptation
Cette couche intermédiaire 2 est réalisée à l'aide d'un matériau constitué d'éléments I et VII ou d'éléments Il et
VII de la classification périodique des éléments.Par exemple, cette couche peut être un halogénure alcalin (matériau I-VII) tel que du chlorure de sodium (NaCl), du chlorure de potassium (KCl), du fluorure de sodium (NaF), etc. Ces matériaux ont une structure cubique avec des paramètres de maille proche de ceux des semiconducteurs mentionnés précédemment.
Au cours d'une première étape, représentée en figure 2, on réalise ensuite une couche intermédiaire 2 mince cristalline, d'un matériau soluble par un solvant approprié et ayant une structure cristalline cubique de paramètres de mailles tels qu'il puisse y avoir adaptation au matériau du substrat, d'une part, et au matériau semiconducteur qui va être déposé au cours de l'étape qui va suivre. S'il nty a pas adaptation directe des paramètres de mailles, comme cela sera décrit ultérieurement, il conviendra de prévoir la réalisation de couches d'adaptation
Cette couche intermédiaire 2 est réalisée à l'aide d'un matériau constitué d'éléments I et VII ou d'éléments Il et
VII de la classification périodique des éléments.Par exemple, cette couche peut être un halogénure alcalin (matériau I-VII) tel que du chlorure de sodium (NaCl), du chlorure de potassium (KCl), du fluorure de sodium (NaF), etc. Ces matériaux ont une structure cubique avec des paramètres de maille proche de ceux des semiconducteurs mentionnés précédemment.
La croissance de cette couche peut être réalisée à des température très basses par des techniques telles que par
- croissance épitaxiale d'organométalliques (MOCVD)
- Epitaxie par jet moléculaire d'organométalliques
(MOMBE)
- Epitaxie par jet moleculaîre (MBE)
- Epitaxie en phase liquide (LPE)
L'épaisseur de la couche intermédiaire 2 peut être à titre indicatif de 100 à 200 Angstroems.
- croissance épitaxiale d'organométalliques (MOCVD)
- Epitaxie par jet moléculaire d'organométalliques
(MOMBE)
- Epitaxie par jet moleculaîre (MBE)
- Epitaxie en phase liquide (LPE)
L'épaisseur de la couche intermédiaire 2 peut être à titre indicatif de 100 à 200 Angstroems.
Au cours d'une deuxième étape, en utilisant ces mêmes techniques de croissance, on épitaxie une couche d'adaptation 3 constituée par un superréseau de matériaux semiconducteurs. La fonction de cette couche est de diminuer le nombre de défauts cristallins générés à l'interface entre le matériau (I-VII ou
II-VII) de la couche intermédiaire 2 et le semiconducteur qui sera déposé au cours de l'étape qui va suivre. La réalisation de cette couche d'adaptation est nécessaire s'il y a des risques de désadaptations cristallins comme cela a été mentionné précédemment.
II-VII) de la couche intermédiaire 2 et le semiconducteur qui sera déposé au cours de l'étape qui va suivre. La réalisation de cette couche d'adaptation est nécessaire s'il y a des risques de désadaptations cristallins comme cela a été mentionné précédemment.
On obtient ainsi la structure de la figure 3.
Au cours d'une troisième étape, représentée en figure 4, on fait croître la ou les couches épitaxiales 4 nécessaires à la réalisation du ou des composants à implanter. Selon le cas, il peut s'agir d'une seule couche, ou d'hétérojonctlons, de puits quantiques, de superréseaux. Les composants envisageables sont notamment les composants hyperfréquences, tels que les diodes Gunn, les diodes à avalanche, les transistors, et les composants optoélectroniques, tels que les cellules solaires, les photocathodes, les photodiodes, les lasers, les diodes électroluminescentes.
Au cours d'une quatrième étape on fait toute métallisation, telle que la couche 5 sur la figure 5, permettant toute prise de contacts ohmiques sur les composants.
Au cours d'une cinquième étape, représentée en figure 6, on sépare les différents composants entre eux Cl, C2, C3 par tout procédé approprié tel que lithographie et attaque chimique.
Par attaque chimique on utilisera une attaque chimique sélective arrêtes par la couche intermédiaire 2 de composés I-VII ou II-VII.
Au cours d'une sixième étape, on colle les faces supérieures des composants Cl, C2, C3 sur une plaque rigide 6 telle qu'une plaque de verre.
Au cours d'une septième étape, on réalise une attaque chimique sélective de la couche intermédiaire 2 de façon à la dissoudre. Le produit utilisé pour dissoudre cette couche 2 sera un solvant approprié. Par exemple, dans le cas d'une couche 2 en chlorure de sodium (NaCI) on utilisera tout simplement de l'eau.
La couche 2 est alors éliminée et les composants Cl,
C2, C3 sont séparés du substrat 1. On obtient ainsi une structure tel que représentée en figure 8.
C2, C3 sont séparés du substrat 1. On obtient ainsi une structure tel que représentée en figure 8.
Au cours d'une huitième étape, il ne reste qu'à réaliser les métallisations, telle que 7, sur les faces des composants Cl à C3 rendues libres après élimination de la couche 2.
Selon une variante de réalisation du procédé de l'invention, le matériau de la couche intermédiaire 2 peut présenter une désadaptation cristallographique par rapport au matériau du substrat comme cela a été mentionné précédemment.
Pour éliminer les défauts dus à cette désadaptation l'invention prévoit avant de réaliser la première étape précédente de réaliser au moins une couche d'adaptation 8 telle que représentée en figure 10. Cette couche d'adaptation peut être un super-réseau, comme la couche d'adaptation 3, et réalisant l'adaptation entre le substrat 1 et la couche intermédiaire 2.
Après les différentes étapes décrites précédemment et réalisation de la sixième étape de collage précédente on obtient une structure représentée en figure 11 où l'on trouve la couche d'adaptation 8.
Après la septième et la huitième étapes, on obtient une structure identique à celle réalisée par le procédé précédent et représentée en figure 9, et, d'autre part, un substrat 1 comportant la couche d'adaptation 8. Ce substrat 1 avec cette couche d'adaptation 8 peut être réalisé pour d'autres opérations.
Il est bien évident que la description qui précède n'a été faite qu'à titre d'exemple non limitatif. D'autres variantes peuvent être envisagées sans sortir du cadre de l'invention.
Notamment les matériaux utilisés n'ont #té fournis que pour illustrer la description.
Claims (11)
1. L'invention concerne donc un procédé de réalisation de composant sans substrat, caractérisé en ce qutil comporte les étapes suivantes
- une première étape de réalisation sur un substrat (1) d'une couche intermédiaire (2) d'un matériau soluble dans un solvant déterminé
- une deuxième étape de réalisation sur la couche intermédiaire (2) de la ou les couches (4) nécessaires à la réalisation de composant (C1, C2, C3)
- une troisième étape de réalisation desdits composants (C1, C2, C3) dans la ou les couches (4)
- une quatrième étape d'attaque chimique de la couche intermédiaire (2) à l'aide dudit solvant déterminé.
2. Procédé de réalisation selon la revendication 1, caractérisé en ce qu'entre la troisième étape et la quatrième étape est prévue une étape de collage d'une plaque (6) d'un matériau support sur les composants (Cl, C2, C3).
3. Procédé de réalisation selon la revendication 1, caractérisé en ce que la troisième étape comporte une phase de réalisation de contacts métalliques.
4. Procédé de réalisation selon la revendication 1, caractérisé en ce que la quatrième étape est suivie d'une étape de réalisation de contacts métalliques sur les faces des composants (C1, C2, C3) rendues libre h l'issue de la quatrième étape.
5. Procédé de réalisation selon la revendication 1, caractérisé en ce que le matériau de la couche intermédiaire (2) a une structure cubique dont les paramètres de maille sont sensiblement égaux a ceux du substrat (1).
6. Procédé de réalisation selon la revendication 1, caractérisé en ce que le matériau de la couche intermédiaire (2) a une structure cubique dont les paramètres de maille sont sensiblement égaux à ceux des matériaux semiconducteurs utilisés pour la réalisation des composants (C1, C2, C3).
7. Procédé de réalisation selon la revendication 1, caractérisé en ce qu'il comporte avant la première étape une étape de réalisation d'au moins une première couche d'adaptation (8).
8. Procédé de réalisation selon la revendication 1, caractérisé en ce qu'il comporte, entre la première et la deuxième étape, une étape de réalisation d'au moins une deuxième couche d'adaptation (3).
9. Procédé de réalisation selon la revendication 1, caractérisé en ce que le matériau de la couche intermédiaire (2) est constitué d'éléments I et VII ou Il et VII de la classification périodique des éléments.
10. Procédé de réalisation selon la revendication 9, caractérisé en ce que le matériau de la couche intermédiaire (2) est un halogénure alcalin.
11. Procédé de réalisation selon la revendication 10, caractérisé en ce que ledit solvant est de l'eau.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8814805A FR2639149A1 (fr) | 1988-11-15 | 1988-11-15 | Procede de realisation de composants sans substrat |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8814805A FR2639149A1 (fr) | 1988-11-15 | 1988-11-15 | Procede de realisation de composants sans substrat |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2639149A1 true FR2639149A1 (fr) | 1990-05-18 |
Family
ID=9371847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8814805A Pending FR2639149A1 (fr) | 1988-11-15 | 1988-11-15 | Procede de realisation de composants sans substrat |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2639149A1 (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0527744A1 (fr) * | 1990-04-30 | 1993-02-24 | Bell Communications Research, Inc. | Procede de formation de motifs pour technique d'effacement de couches epitaxiales par enlevement |
| WO1993011562A1 (fr) * | 1991-12-06 | 1993-06-10 | Picogica S.A. | Procede de realisation de composants semiconducteurs avec recuperation du substrat par voie electrochimique |
| EP0627764A2 (fr) * | 1993-05-27 | 1994-12-07 | Siemens Aktiengesellschaft | Procédé de séparation de puces sur un substrat |
| US5593917A (en) * | 1991-12-06 | 1997-01-14 | Picogiga Societe Anonyme | Method of making semiconductor components with electrochemical recovery of the substrate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1484477A (fr) * | 1965-06-29 | 1967-06-09 | Rca Corp | Nouveau dispositif semi-conducteur |
| US4116751A (en) * | 1975-10-08 | 1978-09-26 | Solomon Zaromb | Methods and apparatus for producing unsupported monocrystalline films of silicon and of other materials |
| FR2486719A1 (fr) * | 1980-07-11 | 1982-01-15 | Univ Ramot | Procede de fabrication de films semi-conducteurs |
| US4370288A (en) * | 1980-11-18 | 1983-01-25 | Motorola, Inc. | Process for forming self-supporting semiconductor film |
| FR2538616A1 (fr) * | 1982-12-28 | 1984-06-29 | Thomson Csf | Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues |
-
1988
- 1988-11-15 FR FR8814805A patent/FR2639149A1/fr active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1484477A (fr) * | 1965-06-29 | 1967-06-09 | Rca Corp | Nouveau dispositif semi-conducteur |
| US4116751A (en) * | 1975-10-08 | 1978-09-26 | Solomon Zaromb | Methods and apparatus for producing unsupported monocrystalline films of silicon and of other materials |
| FR2486719A1 (fr) * | 1980-07-11 | 1982-01-15 | Univ Ramot | Procede de fabrication de films semi-conducteurs |
| US4370288A (en) * | 1980-11-18 | 1983-01-25 | Motorola, Inc. | Process for forming self-supporting semiconductor film |
| FR2538616A1 (fr) * | 1982-12-28 | 1984-06-29 | Thomson Csf | Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0527744A1 (fr) * | 1990-04-30 | 1993-02-24 | Bell Communications Research, Inc. | Procede de formation de motifs pour technique d'effacement de couches epitaxiales par enlevement |
| EP0527744A4 (en) * | 1990-04-30 | 1993-11-03 | Bell Communications Research, Inc. | Patterning method for epitaxial lift-off processing |
| WO1993011562A1 (fr) * | 1991-12-06 | 1993-06-10 | Picogica S.A. | Procede de realisation de composants semiconducteurs avec recuperation du substrat par voie electrochimique |
| FR2684800A1 (fr) * | 1991-12-06 | 1993-06-11 | Picogiga Sa | Procede de realisation de composants semiconducteurs avec recuperation de substrat par voie electrochimique. |
| US5593917A (en) * | 1991-12-06 | 1997-01-14 | Picogiga Societe Anonyme | Method of making semiconductor components with electrochemical recovery of the substrate |
| EP0627764A2 (fr) * | 1993-05-27 | 1994-12-07 | Siemens Aktiengesellschaft | Procédé de séparation de puces sur un substrat |
| EP0627764A3 (fr) * | 1993-05-27 | 1995-12-06 | Siemens Ag | Procédé de séparation de puces sur un substrat. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9773704B2 (en) | Method for the reuse of gallium nitride epitaxial substrates | |
| EP0617839B1 (fr) | Procédé de réalisation de composants semi-conducteurs, notamment sur GaAs ou InP, avec récupération du substrat par voie chimique | |
| EP1791170B1 (fr) | Procédé de fabrication d'un substrat notamment pour l'optique, l'électronique ou l'optoélectronique et substrat obtenu par ce procédé | |
| EP1326290A2 (fr) | Méthode de fabrication de structures semiconductrices | |
| FR2810159A1 (fr) | Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche | |
| FR2726126A1 (fr) | Procede de fabrication de dispositifs a diodes electroluminescentes a lumiere visible | |
| FR2645345A1 (fr) | Procede de modulation dirigee de la composition ou du dopage de semi-conducteurs, notamment pour la realisation de composants electroniques monolithiques de type planar, utilisation et produits correspondants | |
| FR2912552A1 (fr) | Structure multicouche et son procede de fabrication. | |
| WO2020260549A1 (fr) | Procede de fabrication d'un dispositif optoelectronique a diodes electroluminescentes de type axial | |
| WO1993013563A1 (fr) | Procede de fabrication d'une structure semi-conductrice susceptible d'effet laser multi-longueurs d'onde, et dispositif obtenu | |
| EP3891813B1 (fr) | Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif | |
| EP0848414A1 (fr) | Procédé de relaxation de film contraint par fusion de couche interfaciale | |
| US5075742A (en) | Semiconductor structure for optoelectronic components with inclusions | |
| EP2188830A1 (fr) | Hétérostructures semi-conductrices monolithiques épitaxiées et leur procédé de fabrication | |
| FR2639149A1 (fr) | Procede de realisation de composants sans substrat | |
| EP3809450A1 (fr) | Procede d'hetero-integration d'un materiau semi-conducteur d'interet sur un substrat de silicium | |
| FR2667617A1 (fr) | Procede de croissance de couches heteroepitaxiales. | |
| FR2678775A1 (fr) | Procede de realisation d'un dispositif optoelectronique. | |
| FR2684237A1 (fr) | Circuit integre de lasers semiconducteurs et procede de realisation de ce circuit. | |
| JP4397792B2 (ja) | 化合物半導体素子の製造方法 | |
| FR3001331A1 (fr) | Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane | |
| EP0617841B1 (fr) | Procédé de réalisation de composants semi-conducteurs avec récupération du substrat par voie électrochimique | |
| FR3059147A1 (fr) | Heterostructures semi-conductrices avec structure de type wurtzite sur substrat en zno | |
| WO2024126599A1 (fr) | Procédé de préparation d'un empilement en vue d'un collage | |
| JP3609840B2 (ja) | 半導体発光素子の製造方法 |