DE69222249T2

DE69222249T2 - Anti-Rausch Speicherstruktur mit automatischem Wartezustand

Info

Publication number: DE69222249T2
Application number: DE69222249T
Authority: DE
Inventors: Marco Olivo; Luigi Pascucci
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1991-07-31
Filing date: 1992-07-28
Publication date: 1998-04-02
Anticipated expiration: 2012-07-29
Also published as: US5844851A; ITVA910022A0; JPH06342596A; DE69222249D1; JP3479313B2; EP0526433A3; ITVA910022A1; EP0526433B1; IT1253678B; US5404334A; EP0526433A2

Description

Technisches Umfeld

Die vorliegende Erfindung betrifft Speichervorrichtungen und insbesondere Schnellparallelspeichervorrichtungen.

Hintergrund der Erfindung

Ein immer wiederkehrendes Problem, welches ebenfalls insbesondere schwierig zu lösen ist bei schnellen Parallelspeicherschaltungen, ist das Rauschen, welches induziert ist durch das Schalten von Ausgangspuffern. Das Problem ist um so gravierender, je höher der Grad an Parallelität der Speicherfelder bzw. -bereiche ist, und je größer die angegebene bzw. spezifische Geschwindigkeit des Speichers ist. Die Anzahl und die Geschwindigkeit von Transitionen bestimmen große plötzliche Leistungsabsorptionen, welche oszillatorische Phänomene in Zufuhrleitungen erzeugen, wobei diese wiederum in "Aufprallen bzw. Einschwingen" in Schaltungen triggern können, welche insbesondere empfindlich bezüglich Rauschen sind. Generell sind jene Schaltungsabschnitte eines Speichers am empfindlichsten bezüglich Rauschen, in welchen die Knoten angetrieben bzw. betrieben werden auf mittleren Potentialen im Vergleich mit den logischen Pegeln VDD-GND, wie z.B. Leseverstärker, Spann ungsreferenzsysteme und TTL-kompatible Eingangsschaltungen. Gemäß einer bekannten Architektur wechselwirken die verschiedenen Schaltungsstrukturen, welche den Speicher bilden, kontinuierlich miteinander, wodurch jegliche Veränderung, welche auftreten kann an einem beliebigen Punkt einer Signalausbreitungs- bzw. -Propagationskette, bewegt bzw. ausgebreitet bzw. propagiert wird hin zu einem Ausgang. Die Folge ist, daß der Zugriff und die Datenextraktions- bzw. -auslesezeit in der Praxis verlängert ist über die Auslegungsgrenzen, wobei das Ausgangsschalten bzw. die Ausgangsschalter bzw. -schaltungen beeinträchtigt sind durch Einschwingen bzw. Aufprälle bezüglich falschen Lesungen bzw. Lesens.
Die EP-A-0 233 550 offenbart eine Anti-Rauschspeicherarchitektur, welche dadurch gekennzeichnet ist, daß sie eine Dummy-Wortleitung enthält, welche die Ausbreitungsverzögerung reproduziert, welche entlang einer Wortleitung der Speichermatrix auftritt, wobei solch eine Dummy-Wortleitungsschaltung verwendet wird zum Erzeugen eines Einschalt- bzw. Ermöglichungssignales zum Lesen des Leseverstärkers. Eine Störung, welche den Eingang der Speichervorrichtung vor einem normalen Signal erreicht, würde kein fälschliches Lesen erzeugen. Dieses System ist nicht ansprechend auf Störungen, welche auftreten können flußabwärtsliegend des Speicherfeldes bzw. -bereiches.
Die EP-A-0 090 590 beschreibt eine Speichervorrichtung, umfassend eine Adreßveränderungserfassungsschaltung, welche einen Puls erzeugt, wenn ein Eingangsadressensignal verändert wurde, sowie eine Laschen- bzw. Latch- bzw. Klinkenschaltung, welche temporär das ausgelesene Signal von ausgewählten Speicherzellen speichert. Das Auslesesignal wird in die Klinkenschaltung synchronisiert mit der Zeitgebung des Pulssignales oder eine kurze Zeit nach dem Pulssignal eingegeben.
Es ist wahrscheinlicher, daß eine Störung näher an einem Ausgang auftritt, wenn die Schaltung empfindlich bezüglich Rauschen ist; d.h. ein kurzer Pfad "Störungsquelle-Ausgangspuffer" entspricht einer unmittelbareren Reaktion bezüglich Rauschen und einer höheren Wahrscheinlichkeit des Auftretens von Resonanzphänomenen zwischen zwei Schaltungsabschnitten.
Aus diesen Gründen sind Leseverstärker und die jeweiligen Referenzsysteme die Schaltungsabschnitte, welche am stärksten ansprechend auf durch Rauschen induzierte Instabilität sind, da sie insbesondere unmittelbar mit den Ausgangspuffern verbunden sind.
Bisher wurden unterschiedliche Versuche unternommen zum Reduzieren der Größe bzw. Magnitude von Primärstörungen, veranlaßt durch Transitionen, welche auftreten in Ausgangspuffern:
(a) Reduktion der Puffergröße;
(b) Elimination von Kreuzstrebenströmen in den Endschubzugstufen der Puffer;
(c) Durchführen von Konstantstromtransitionen in den Ausgangsstufen; und
(d) Verzögern von Ausgangspuffertransitionen bzw. -übergängen.
Jedoch lösen sämtliche bekannten Versuche nicht vollständig das Problem und/oder bewirken zusätzliche Verzögerung.

Zusammenfassung der Erfindung

Es wurde nun herausgefunden, daß das oben erwähnte technische Problem effektiv gelöst werden kann durch Konstruieren eines Speichers mit einer besonderen Architektur, welche in der Lage ist, Speicher bereitzustellen, effektiv bezüglich Anti-Rausch"filter"-Eigenschaften. Der erfindungsgemäße Ansatz besteht darin, das System transparent für eine Störung zu gestalten, während eingewirkt wird auf die Ausbreitung bzw. Propagation diesbezüglich.
Immunität bezüglich Rauschen, veranlaßt durch das Ausgangsschalten bzw. die Ausgangsschaltungen bzw. Ausgangsschalter, wird erreicht durch die erfindungsgemäße Vorrichtung, indem eine vorgewählte Folge bzw. Sequenz zu einer chronologischen Folge bzw. Sequenz von Zuständen gesichert wird, welche einen vollständigen Lesezyklus erfüllt.
Grundsätzlich wird erfindungsgemäß eine Veränderung des Zustandes eines Ausganges nicht erlaubt, bis die Anregung für solch eine Zustandsveränderung erkannt werden kann als erzeugt durch eine Transition in der Eingangsschaltung und als derzeit bzw. aktuell den gesamten Signalausbreitungspfad zu der Ausgangsschaltung vollendet habend.
Jegliches andere Signal, welches in der Lage wäre, Ausgangsdatenveränderungen bzw. -modifikationen zu veranlassen, jedoch ausgehend bzw. abgeleitet von einem Verfahren, welches lediglich teilweise die oben erwähnten Bedingungen erfüllt, und welches den Eingang eines Ausgangspuffers des Speichers erreichen kann, wird positiv ineffektiv gestaltet.
Die Unterordnung von Modifikationsdaten, resident bzw. vorliegend an dem Speicherausgang, auf einen notwendigerweise vorliegenden Transitionsvorgang bzw. Auftreten in dem Eingang und der Adreßschaltung des Speichers, bestimmt Elimination bzw. Auslöschung von Effekten bzw. Wirkungen an dem Speicherausgang von sämtlichen diesen fehlerhaften Störungsquellen, welche mit der Informationskorrektheit wechselwirken können, geliefert über einen Ausgang. Der resultierende Vorteil ist, bedingt durch die Tatsache, daß der Datenfluß, umfassend fehlerhafte Daten, welche fehlerhaft bzw. fälschlicherweise eingeführt sein können durch Rauschen, erzeugt durch das Ausgangsschalten, "transparent" ist, wobei das System in der Lage ist, sich automatisch selbst zu korrigieren in dem Fall von Fehlern, welche generell eingebracht sein können durch Rauschen.
Die erfindungsgemäße Anti-Rauschspeicherarchitektur hat sich selbst als vorteilhaft gezeigt ebenfalls zum Implementieren weiterer vorteilhafter Fähigkeiten des Speichers zum Erreichen eines automatischen Standby-Zustandes (z.B. sämtliche Wortleitungen und Bitleitungen sind deaktiviert, wobei kein Strom- bzw. Leistungsverbrauch auftritt), nachdem ein ausgelesenes bzw. extrahiertes Datum zu einem Ausgangspuffer an dem Ende eines Lesezyklus übertragen wird, und zwar im wesentlichen vor dem Starten eines neuen Lesezyklus. Im Gegensatz zu dem, was in herkömmlichen Speichern stattfindet, bei welchen im wesentlichen Gleichzeitigkeit besteht zwischen Abwahl von einer zuvor ausgewählten Wortleitung und Bitleitung, impliziert zumindest für die gesamte Signalausbreitungstransientzeit, eine aktive Bedingung von sowohl Wortleitungen als auch Bitleitungen, und somit eine unzweideutige Bedingung entsprechend der neuen Adresse lediglich an dem Ende des Propagations- bzw. Ausbreitungsüberganges, wobei in einem Speicher, hergestellt gemäß der bevorzugten Ausführungsform der Erfindung, der Speicher zurückgesetzt wird in eine Warte- bzw. Standby-Bedingung bei Beendigung eines Lesezyklus, so daß jeglicher nachfolgender Lesezyklus bereits gestartet werden kann in einer Bedingung von unzweideutiger Auswahl, wodurch aktuell ein gleichzeitiger Transitionszustand verhindert wird, in welchem zwei Wortleitungen und/oder zwei Bitleitungen aktiviert sind, und zwar zu jedem Moment. Ein reduzierter Stromverbrauch und eine kürzere Zugriffszeit kann somit erreicht werden.

Kurze Beschreibung der Zeichnungen

Figur 1 ist ein funktionelles Blockdiagramm einer erfindungsgemäßen Speichervorrichtung.
Figur 2 zeigt eine Vielzahl von zeitbasierten Diagrammen von repräsentativen Signalen der Schaltung von Figur 1.
Figur 3 ist ein funktionelles Blockdiagramm einer weiteren Ausführungsform der Erfindung, ebenfalls eine Auto-Standby-Funktion der Schaltung implementierend.

Detaillierte Beschreibung der Erfindung

Unter Bezugnahme auf Figur list eine Speichervorrichtung funktionell gebildet, entsprechend einer typischen Architektur, aus einer Eingangs- und Steuerschaltung (ADD-BUFF und TRI), einer Dekodier- und Adressierschaltung (DEC), einer Matrix von Speicherzellen, vorgesehen in Zeilen und Spalten (WLi), einer Leseverstärkerschaltung (SA), einer Ausgangs-latch- bzw. -klinkenschaltung (OL) und einem Ausgangspuffer (OUT), welcher üblicherweise gesteuert wird über eine Einschalt- bzw. Ermöglichungsleitung (TRI-Zustandsleitung), und zwar durch eine Steuerschaltung (TRI), entsprechend Techniken, welche dem Fachmann wohlbekannt sind. (Zum einfacheren Unterscheiden der strukturellen Merkmale der erfindungsgemäßen Schaltung sind die Schaltungsabschnitte, welche typischerweise vorgesehen sind in einer Speichervorrichtung gemäß dem Stand der Technik, mit relativ dünnen Linien gezeichnet, während die zusätzlichen Schaltungsabschnitte, welche die Architektur der erfindungsgemäßen Speichervorrichtung kennzeichnen, dargestellt sind mit relativ dickeren Linien in den beigefügten Zeichnungen).
Erfindungsgemäß ist die Speichervorrichtung zusätzlich bereitgestellt mit einer Transitionserfassungsschaltung ATD, welche funktionell mit der Eingangsschaltung des Speichers gekoppelt ist, und welche in der Lage ist, über einen Ausgangsknoten einen Takt bzw. Puls bzw. Impuls zu erzeugen, und zwar bei jeder Transition von Signalen innerhalb der Eingangsschaltung des Speichers. Der Ausgangsknoten der Transitionserfassungsschaltung ATD ist verkabelt bzw. geschaltet mit dem Eingang einer Dummy- bzw. Pseudokette, welche eine Folge von Schaltungsklötzen bzw. -blöcken aufweist, wobei jeder Klotz bzw. Block ausgelegt ist zum Wiedergeben derselben Verzögerungsbedingungen für die Propagation bzw. Ausbreitung eines Signales durch die Dekodier- und Auswahlschaltung DEC, die Speichermatrix WLi und den Leseverstärker SA, und zwar durch Verwendung zu diesem Zwecke von Dummy-Schaltungen, welche im wesentlichen homolog sind zu den oben erwähnten Schaltungen. Das bedeutet, die Dummy-Kette enthält einen Dummy-DEC, D-DEC; eine Dummy-Speichermatrix, D-WL, und einen Dummy-Leseverstärker, D-SA-Schaltungsklötze, funktionell geschaltet in einer kaskadierten Anordnung. Jeder homologe Klotz der Dummy- Kette kann individuell eingeschaltet werden mittels eines Rücksetzsignales. Ein Ausgang der Dummy-Kette ist geschaltet mit einem Eingang von einem Einfachpuls- bzw. -Takt- bzw. -Impulsgenerator, OSP, welcher in der Lage ist, einen Einschaltpuls für eine Ausgangs-latch- bzw. -klinkenschaltung OL zu erzeugen, welche in der Lage ist, ein ausgelesenes bzw. extrahiertes Datum zu speichern.
Die Steuerung der Dummy-Kette wird implementiert mittels eines Rücksetzsignales RES, welches zwei Eingänge aufweist, wovon ein Eingang mit dem Ausgang des Einfachpulsgenerators OSP geschaltet ist, während der andere Eingang verbunden ist mit dem Eingang der Dummy-Kette, d.h. mit dem Ausgang der Transitionserfassungsschaltung ATD. Das Rücksetzsignal, welches erzeugt ist durch den RES-Klotz, schaltet gleichzeitig die Klötze der Dummy- Leitung und den Einfachpulsgenerator OSP ein.
Die Zwecke und Wirkungen einer so gesteuerten Pseudo- bzw. Dummy-Kette sind die folgenden:
(1) Jede Ausgangsklinke bzw. -latch ist im wesentlichen isoliert von der "internen" Schaltung des Speichers; (2) jede Ausgangsklinke bzw. -latch bestimmt effektiv, welches Datum an dem jeweiligen Ausgang vorliegt;
(3) jede Ausgangsklinke bzw. -latch wird gesteuert durch ein Einschaltsystem, welches im wesentlichen angeregt werden kann ausschließlich durch Transitionen von Signalen, welche an der Eingangsschaltung der Speichervorrichtung auftreten.
Ein in einer Ausgangsklinke gespeichertes Datum kann lediglich modifiziert werden an dem Ende von jedem vollendeten Lesezyklus, während einer extrem kurzen Zeitperiode, welche endet, bevor eine Transition des Datums stattfindet, welches an dem Ausgang der Vorrichtung vorliegt.
Die einzigartige Folge von Zuständen, welche in der Lage ist, ein Datum zu verändern bzw. zu modifizieren, welches enthalten ist in einer Ausgangsklinke der Speichervorrichtung, kann dargestellt werden in der folgenden chronologischen Folge von Zuständen:
(a) eine Transition tritt an der Eingangsschaltung auf;
(b) die Dekodier- und Auswahlschaltungen werden eingeschaltet;
(c) die Signale breiten sich durch die Auswahlleitungen aus;
(d) die Leseverstärker werden eingeschaltet;
(e) die extrahierten bzw. ausgelesenen Daten in den Ausgangsklinken werden geladen;
(f) die extrahierten bzw. ausgelesenen Daten werden durch die Ausgangspuffer übertragen.
Der Fortschritt der Signalausbreitung bzw. -propagation tritt unter der Steuerung auf, welche bewirkt wird durch die Dummy-Kette und die Steuerschaltungen, welche der letzteren zugeordnet sind. Dies ermöglicht die Übertragung bzw. Transmission von gelesenen" Daten zu den Ausgangspuffern, lediglich wenn veranlaßt durch eine Transition der Eingangssignale.
Die Dummy-Kette erfüllt die folgenden Anforderungen:
(a) An dem Ende von jedem Lesezyklus werden die Schaltungsklötze, welche die Dummy-Kette bilden, automatisch abgeschaltet.
(b) Während Standby-lntervallen des Speichers wird die Dummy-Kette konstant in einem ausgeschalteten Zustand mittels des Rücksetzungsnetzwerkes gehalten.
(c) Jeder ATD-Puls bzw. -Impuls bzw. -Takt hält sämtliche Klötze der Dummy-Schaltung ausgeschaltet für die gesamte Dauer des Pulses.
(d) Lediglich nach dem Ablauf des ATD-Pulses wird die Ausbreitung des Pulses selbst durch die Dummy-Kette ermöglicht, was zu der Erzeugung mittels der OSP-Schaltung eines Einschaltpulses führt, zum Einschalten der Ausgangsklinke OL.
(e) Jeglicher ATD-Puls, welcher einem ersten ATD-Puls folgt, und welcher erzeugt ist während einer Zeitperiode nach dem ersten Puls, welche kürzer ist als die Ausbreitungszeit eines Signales entlang der Dummy-Kette, setzt die triggernde Wirkung des ersten ATD- Pulses auf Null, durch Zurücksetzen der anfänglichen Ruhe (ausgeschalteten)-Bedingung in jedem Klotz der Dummy-Kette.
(f) Als ein Ergebnis bestimmt in einer schnellen Folge von ATD-Pulsen lediglich der letzte Puls das Einschalten der Ausgangsklinke bzw. -latch bzw. -lasche OL.
Natürlich können sämtliche Schaltungen, welche die Dummy-Kette bilden oder welche ihr zugeordnet sind, zum Bewirken des Types von Steuerung, wie beschrieben, erreicht werden in jeder beliebigen geeigneten Form, ohne wesentliche Einschränkung auf den Typ oder bezüglich der Schaltungskonfiguration, welche aktuell verwendet werden kann, um sie zu bilden.
In einer Warte- bzw. Standby-Bedingung wird die Dummy-Kette zwingend ausgeschaltet, wodurch jegliche mögliche Veränderung bzw. Modifikation des Inhaltes der Ausgangsdatenspeicherstruktur (OL), und somit der zugeordneten Puffer, verhindert wird. Somit werden die Ausgangspuffer eine Ausgabekonfiguration bzw. -ausgestaltung annehmen als Funktion der Information, welche in den jeweiligen Ausgangsklinken bzw. -laschen gespeichert ist, wenn eine Ermöglichungs- bzw. Einschaltbedingung vorliegt, oder werden in einem Zustand von hoher Impedanz sein, wenn ausgeschaltet mittels der Steuerungs-TRI-Zustandsleitung.
Sobald eine Veränderung bzw. Modifikation in der Konfiguration der Eingangsschaltung oder des Steuersignales CE auftritt, und zwar während entlang der Basisschaltungskette des Speichers die Auswahlsignale sich ausbreiten zur Anordnung der adressierten Zelle der Speichermatrix, stellt der Transitionsdetektor ATD Aktivierung bereit für den parallelen Signalpfad durch die Dummy- Kette, und zwar bedingt durch die vollständige Synchronisation, welche vorliegt durch Triggern der Eintaktpulsgeneratorschaltung OSP an dem Ende der Propagation bzw. Ausbreitung, und ermöglicht es der Ausgangsklinkenschaltung OL, auf die Leseverstärkerstimulierung anzusprechen und somit das neu extrahierte bzw. ausgelesene Datum zu laden und eventuell zu übertragen zu dem Ausgangspuffer, in dem Moment des Pulses, welcher erzeugt ist durch die OSP-Schaltungsverzögerungen.
Gleichzeitig schaltet das Rücksetznetzwerk erneut die Dummy-Kette aus, wodurch ein erneutes Einschalten der Ausgangskline OL verhindert ist. Ein eventuelles "Echo" des Rauschens, erzeugt durch eine Ausgangstransition in dem Speichersystem, wird folgenlos gestaltet an der Ausgangskonfiguration, da die Ausgänge in der Praxis unterbrochen bzw. nicht verbunden sind bezüglich des Restes der Speicherschaltung, bedingt durch ein Bestehen des ausgeschalteten Zustandes der Ausgangsklinkenschaltungen (OL).
Die einzigen Punkte, an denen Rauschen Wirkung entfalten kann, sind innerhalb der Eingangsschaltung, wo eine ursprüngliche bzw. Originalkonfiguration, welche einen eben vollendeten Lesezyklus angetrieben hatte, fehlinterpretiert werden könnte durch dieselbe Eingangsschaltung, während das Rauschen, erzeugt durch das Schalten, an den Ausgängen weiter vorliegt.
In solch einer Bedingung kann die Eingangsschaltung, unabhängig von einer aktuell unveränderten Konfiguration, einen falschen ATD-Puls erzeugen, bedingt durch fehlerhaftes modifiziertes Interpretieren der Pegel, beeinträchtigt durch das Rauschen, was zu der Erkennung einer fehlerhaften bzw. Streuemgangsunterschiedskonfiguration führen könnte, was zu einer fehlerhaften Adressierung des Speichers führen würde. Das falsche Lesen bzw. Auslesen könnte dann zu fehlerhaften Daten führen, wenn die Ausgangspuffer unmittelbar mit den Speicherschaltungen verbunden sind. Angesichts der Tatsache, daß das Rauschen, induziert durch Ausgangstransitionen, nicht indefinit lange dauert und in dem Großteil der Fälle eine relativ kurze Dauer aufweist, welche kürzer ist als die Ausbreitungszeit der Signale durch die inneren Pfade der Speichervorrichtung, beginnt ein virtuell neuer Lesezyklus, bevor ein eventueller fehlerhafter Einschaltpuls die Ausgangsklinke OL über die Dummy-Kette erreicht, bei der Verzögerung des Rauschens und somit bedingt durch die konsequente Wiederherstellung einer korrekten "Konfiguration" in der Eingangsschaltung.
Der konsequente neue ATD-Puls, welcher erzeugt ist, löscht in der Praxis die Wirkungen bzw. Effekte aus, erzeugt durch jegliche falsche Transition, induziert durch das Rauschen in der Eingangsschaltung, wodurch praktisch ein wiederholter Lesezyklus initiiert wird mit korrekt interpretierten Adressen. Dies führt zu der Extraktion bzw. Auslesung desselben Datums, welches ausgelesen bzw. extrahiert wurde an dem Beginn; daher wird keine weitere Ausgangstransition veranlaßt, und somit tritt keine weitere Bildung von Rauschen auf.
Währenddessen liegt eine neue Konfiguration an der Eingangsschaltung des Speichers vor, wobei der neue ATD-Puls, welcher daraus hervorgeht, unmittelbar die Ausbreitung unterbricht, durch Beginnen eines neuen Lesezyklusses in derselben Weise, wie hierin zuvor beschrieben, und zwar ohne jegliche Verschlechterung bezüglich der Geschwindigkeit.
Die Übertragung von ATD-Pulsen durch die Dummy-Kette, wenn die letztere eingeschaltet ist, ermöglicht es an dem Ausgang des homologen Dummy-Leseverstärkers D-SA der Dummy-Kette, ein Signal bereitzustellen, welches verwendet werden kann als Steuersignal des Leseverstärkers SA des Speichers. Diese Möglichkeit ist in dem Block- bzw. Schaltdiagramm von Figur 1 gezeigt durch eine optionale Verdrahtung bzw. ein optionales Kabel, welches gezeichnet ist mit einer gestrichelten Linie. Normale Differentialtypleseverstärker verfügen selbst über Eingangsnetzwerke, welche Steuerschaltungen und Schalter umfassen, welche normalerweise gesteuert werden mittels einem oder mehreren Zeitgebungs- bzw. -taktsignalen. Eines dieser Zeitgebungssignale kann herkömmlicherweise dargestellt werden durch einen ATD-Puls, welcher sich ausbreitet über die Dummy-Kette der Anti-Rauschspeicherarchitektur der Erfindung, wie es dem Fachmann offensichtlich ist.
Wie gezeigt, wird der ATD-Puls ebenfalls in die Dekodier- und Auswahlschaltung als ein Startsignal eingeführt zum Initiieren bzw. Beginnen eines Lesezyklusses des Speichers.
Die Diagramme der repräsentativen Signale der erfindungsgemäßen Schaltung sind in Figur 2 angedeutet.
Es sollte erwähnt werden, daß, bedingt durch die Rauschimmunität, welche erreicht wird mit der besonderen erfindungsgemäßen Architektur, es möglich ist, ohne nachteilige Wirkung die Größe der Ausgangsschiebeziehstufen der Puffer zu erhöhen, zum Verbessern der Leistungsfähigkeit der Speichervorrichtung bezüglich der Zugriffszeit.
Entsprechend einer insbesondere bevorzugten Ausführungsform der Erfindung, angedeutet in Figur 3, wird das Rücksetznetzwerk der Anti-Rauscharchitektur der Erfindung des weiteren genutzt zum implementieren eines automatisierten Standby- bzw. Wartezustandes des Speichers bei der Beendigung bzw. Vollendung eines Lesezyklus. Wie es einfach beobachtet werden kann durch Vergleichen der Schalt- bzw. Block- bzw. Klotzdiagramme von Figur 3 mit dem von Figur 1, ist die Wirkung bzw. Funktion des Einstellrücksetznetzwerkes (ATD und Rücksetzleitungen) erweitert bzw. erstreckt zu bzw. um den Decoder (DEC) und die Leseverstärker (SA)-Klötze bzw. -Blöcke (und eventuell, um weitere Leistungsdissipationsschaltungen des Speichers, wie Spannungsreferenzsysteme, etc.). Natürlich werden diese Schaltungsklötze der Basisspeicherschaltung aktiviert bzw. betätigt durch jeglichen auftretenden ATD-Puls. In dieser Weise, während ein extrahiertes (gelesenes) Datum übertragen wird zu einem Ausgangspuffer, setzt die Rücksetzleitung, welche währenddessen aktiviert wurde, neben der Dummy-Wortleitungskette ebenfalls die ausgewählte Matrixwortleitung zurück, wodurch ein statischer Leistungs- bzw. Stromverbrauch unterbrochen wird, wobei in der Praxis sämtliche leistungsdissipierenden Strukturen des Speichers ausgeschaltet werden können. Somit verbleiben an dem Ende von einem Lesezyklus weder eine Wortleitung aktiv noch die potentiellen dissipieren den Strukturen des Speichers, wie z.B. die Dekodier- und Adressierschaltung (DEC), wobei die Leseschaltung (SA) eingeschaltet verbleibt. Was erreicht wird, ist ein System, welches automatisch sich selbst zurückversetzt in eine Wartebzw. Standby-Bedingung nach Beendigung eines Lesezyklus.
Daher beginnt ein neuer Lesezyklus, ausgehend aus einer Konfiguration mit sämtlichen Wortleitungen bzw. -linien des Speichers auf Erdungspotential, d.h. abgewählt. Wenn ein neuer Lesezyklus beginnt (d.h. während dem anfänglichen Übergang), wird einer, und zwar nur ein Ort des Speichers adressiert. Vorteilhafterweise können die Leseschaltungen unmittelbar eingeschaltet werden, ohne auf eine vollständige Abwahl der alten Adresse zu warten, wie es üblicherweise in bekannten Speichern erfolgt. Die Zugriffszeit des Speichers kann somit reduziert werden ohne das Risiko von Falschlesungen, bedingt durch eine eventuelle "ODER"-Bedingung des Systemes, wie es typisch ist in einem "Multi-Auswahl"- Betrieb des Verfahrens, wie angenommen in kommerziell verfügbaren Speichern. In anderen Worten, in einem bekannten Speicher, wenn eine vorangegangene Auswahl zu einer Zelle gezeigt hat in einer "EIN"-Bedingung, würde diese Auswahl zusammen existieren mit einer neuen Auswahl für den gesamten Übergang bzw. die gesamte Transientperiode, und wenn der neue Ort dargestellt ist durch eine Zelle in einem "AUS"-Zustand, würde sich die erste Adresse selbst "auflegen" auf die neue Adresse, wobei der Leseverstärker nicht in der Lage wäre, einen korrekten Zustand anzunehmen, bis ein "Abwahlverfahren" der "EIN"-Zelle beendet wurde. Diese Verzögerung der Zuordnung einer geeigneten Ungleichheit der Adresse benachteiligt die Zugriffszeit eines Speichers durch Verzögern des Momentes, wenn das Lesen zuverlässig durchgeführt werden kann.
Alternativ könnte die Dummy-Kette ersetzt werden mit weniger Elementen, als in der realen Speicherkette selbst vorliegen, und zwar in einer anderen Ausführungsform. Zum Beispiel könnte die Dummy-Kette Verzögerungsschaltungen, Klinken bzw. Laschen oder Zähler enthalten, welche die Ausbreitung bzw. Propagation durch den Speicher simulieren, ohne Wiederholungen oder Dummy- Elemente derselben Konfiguration zu sein.

Claims

1. Verfahren zum Extrahieren von Daten aus einem Speicher, umfassend Erfassen jeder Transition von Speicheradreßsignalen (IN-ADD) und Erzeugen eines ersten Pulses für jede erfaßte Transition;

gekennzeichnet durch

Einschalten einer Dummy-Kette (D-DEC, D-WL, D-SA) mittels eines Rücksetzsignales, welche Dummy-Kette Ausbreitungsverzögerungen von Signalen durch den Speicher reproduziert, und Ausbreiten des erzeugten ersten Pulses durch die eingeschaltete Dummy-Kette (D-DEC, D-WL, D- SA); und

Erzeugen eines zweiten Pulses, welcher in der Lage ist, eine Extraktionsdatenausgangsspeicherschaltung (OL) einzuschalten und die eingeschaltete Dummy-Kette (D-DEC, D-WL, D-SA) auszuschalten, an dem Ende der Ausbreitung des ersten Pulses durch die eingeschaltete Dummy-Kette (D- DEC, D-WL, D-SA).

2. Verfahren zum Extrahieren von Daten aus einem Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Dummy-Kette (D-DEC, D-WL, D-SA) ebenfalls die Verzögerungen reproduziert, welche über Leistungsdissipationsstrukturen des Speichers auftreten, wobei der zweite Puls ebenfalls Leistungsdissipationsstrukturen ausschaltet.

3. Speichervorrichtung, umfassend, funktionell kaskadiert vorgesehen, zumindest einen Eingang (ADD BUF) und eine Steuerschaltung (TRI), eine Dekodier- und Auswahlschaltung (DEC), eine Matrix von Speicherzellen (WLi), vorgesehen in Zeilen und Spalten, eine Leseverstärkerschaltung (SA), eine Schaltung (OL) zum Speichern extrahierter Daten und einen Ausgangspuffer (OUT), welcher gesteuert wird über eine Einschaltleitung (TRI-Zustandsleitung), welche mit der Steuerschaltung (TRI) verbunden ist, dadurch gekennzeichnet, daß sie des weiteren aufweist

eine Transitionserfassungsschaltung (ATD), funktionell geschaltet mit der Eingangsschaltung (ADD BUF), und in der Lage, an einem Ausgang einen Puls für jede erfaßte Signaltransition in der Eingangsschaltung zu erzeugen;

eine Dummy-Kette (D-DEC, D-WL, D-SA), welche in der Lage ist, dieselben Ausbreitungsverzögerungen eines Signales durch die Dekodier- und Auswahlschaltung (DEC), die Speichermatrix (WLi) und die Leseverstärkerschaltung (SA) wiederzugeben, und welche besteht aus im wesentlichen homologen Schaltungen, kaskadiert geschaltet und individuell eingeschaltet mittels eines Rücksetzsignales, wobei die Dummy-Kette (D-DEC, D- WL, D-SA) einen Eingang, geschaltet mit dem Ausgang der Erfassungsschaltung (ATD), und einen Ausgang aufweist;

eine einfachpulserzeugende Schaltung (OSP) mit einem Eingang, geschaltet mit dem Ausgang der Dummy-Kette (D-DEC, D-WL, D-SA) und einem Ausgang, verbunden mit einem Einschalteingang der Extraktions-Daten speicherschaltung (OL);

eine rücksetzsignalerzeugende Schaltung (RES) mit einem ersten Eingang, verbunden mit dem Ausgang der einfachpulserzeugenden Schaltung (OSP), einen zweiten Eingang, verbunden mit dem Ausgang der Transitionserfassungsschaltung (ATD), und einen Ausgang, verbunden mit einem Rücksetzanschluß der homologen Schaltungen (D-DEC, D-WL, D- SA) der Dummy-Kette zum Ausschalten der Dummy-Kette bei der Erzeugung des Einfachpulses;

wobei die Vorrichtung jegliche Modifikation von Ausgangszustand der Extraktionsdatenspeicherschaltung (OL) für jegliche Transition von Signalen verhindert, welche auftritt nach einem Zeitintervall, folgend einer ersten Transition in der Eingangsschaltung (ADD BUF), wie erfaßt durch die Transitionserfassungsschaltung (ATD), welche kürzer ist als die Ausbreitungszeit des Pulses durch die Dummy-Kette (D-DEC, D-WL, D-SA).

4. Speichervorrichtung nach Anspruch 3, bei welcher die Dekodier- und Auswahischaltung (DEC) und die Leseverstärkerschaltung (SA) bereitgestellt sind mit einem Einschaltsignaleingangsanschluß und einem Ausschaltsignaleingangsanschluß, verbunden mit dem Ausgang der Transitionserfassungsschaltung (ATD) bzw. mit dem Ausgang der rücksetzsignalerzeugenden Schaltung (RES).

5. Speicher nach Anspruch 3, bei welchem die Transitionserfassungsschaltung (ATD) an ihrem Eingang eine Ausgabe empfängt von einem Adressenpuffer der Eingangsschaltung (ADD BUFF), wobei die Transitionserfassungsschaltung (ATD) ein Signal ausgibt zum Anzeigen, daß eine Transition aufgetreten ist an dem Ausgang der Eingangsschaltung (ADD BUF).

6. Vorrichtung nach Anspruch 5, bei welcher die Dummy-Kette (D-DEC, D- WL, D-SA) eine Dummy-Dekodierschaltung (D-DEC) enthält, welche an ihrem Eingang die Ausgabe der Transitionserfassungsschaltung (ATD) empfängt, wobei die Dummy-Dekodierschaltung (D-DEC) ähnlich in der Struktur ist zu der Dekodierschaltung (DEC) zum akuraten Simulieren der genäherten Zeit zur Ausbreitung eines Signales durch die Dekodierschaltung (DEC), wobei die Dummy-Dekodierschaltung (D-DEC) und die Dekodierschaltung (DEC) in etwa dieselbe Ausbreitungsverzögerungszeit aufweisen.

7. Schaltung nach Anspruch 6, bei welcher die Dummy-Kette (D-DEC, D-WL, D-SA) ein Dummy-Speichermatrixfeld (D-WL) enthält, mit einer Ausbreitungsverzögerungszeit, welche in etwa der des Speichermatrixfeldes (WLi) entspricht, zum Simulieren der Menge an Zeit, welche erforderlich ist für die Daten, aus dem Speicherfeld ausgelesen zu werden, wobei die Dummy-Speichermatrix (D-WL) an ihrem Eingang die Ausgabe der Dummy-Dekodier- und Auswahlschaltung (D-DEC) empfängt und ein Signal ausgibt, das anzeigt, daß die Ausbreitungsverzögerungszeit zum Ausgeben von Daten aus einer Speicherzelle vergangen ist.

8. Speichervorrichtung nach Anspruch 7, bei welcher die Dummy-Speichermatrix umfaßt:

eine Dummy-Bitleitung zum Empfangen eines Bitleitungsauswahlsignales von der Dummy-Dekodier- und -Auswahlschaltung;

eine Dummy-Wortleitung zum Empfangen eines Dummy-Eingangssignales von der Dekodierauswahlschaltung; und

eine Dummy-Speicherzelle zum Ausgeben von Dummy-Daten, wenn ausgewählt durch die Dummy-Bitleitung und die Dummy-Wortleitung.

9. Speicher nach Anspruch 7, bei welchem die Dummy-Kette des weiteren enthält einen Dummy-Leseverstärker (D-SA), welcher an seinem Eingang die Ausgabe der Dummy-Speichermatrix (D-WL) empfängt und das Signal liest, welches ausgegeben ist durch die Dummy-Speichermatrix.

10. Speicher nach Anspruch 9, bei welchem die Dummy-Kette des weiteren enthält einen Einfach-Pulsgenerator (OSP), empfangend an seinem Eingang die Ausgabe des Dummy-Leseverstärkers (D-SA) und ausgebend das Ausgangseinschaltsignal zu dem Ausgangslatch (OL) zum Einschalten des Ausgangslatches zum Ausgeben richtiger Daten von der Speichermatrix.

11. Speicher nach Anspruch 3, des weiteren umfassend eine elektrische Verbindung zwischen dem Ausgang der rücksetzsignalerzeugenden Schaltung (RES) und dem Leseverstärker (SA) zum Rücksetzen des Leserverstärkers zu einem vorgewählten Zustand, wenn das Rücksetzsignal angelegt ist.

12. Speicher nach Anspruch 9, bei welchem der Ausgang des Dummy-Leseverstärkers (D-SA) angelegt ist an den Eingang des Leseverstärkers (SA) zum Einschalten des Leseverstärkers zum Ausgeben richtiger bzw. realer Daten, wie gelesen durch den Leseverstärker.

13. Schaltung nach Anspruch 10, bei welcher die Transitionserfassungsschaltung (ATD), die Dummy-Dekodier- und -Auswahischaltung (D-DEC), die Dummy-Speichermatrix (D-WL) und der Dummy-Leseverstärker (D-SA) in Serie kaskadiert sind in einer homologen Beziehung mit Bezug zu entsprechenden Elementen der realen Speichermatrix (WLi) und mit strukturell ähnlichen Elementen, so daß elektrische Signale sich durch die Dummy- Schaltung ausbreiten bzw. propagieren bei in etwa derselben Geschwindigkeit, wie sich elektrische Signale ausbreiten bzw. propagieren durch die reale Speicherschaltung.