DE69217462T2

DE69217462T2 - Digitaler Datendetektor

Info

Publication number: DE69217462T2
Application number: DE69217462T
Authority: DE
Inventors: Hitoshi Takeuchi; Chiaki Yamawaki
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1991-12-13
Filing date: 1992-12-11
Publication date: 1997-08-07
Anticipated expiration: 2012-12-12
Also published as: JP2694403B2; CA2084860A1; JPH05167569A; US5355392A; EP0546851B1; EP0546851A1; DE69217462D1

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die Erfindung betrifft allgemein digitale Datendetektoren, und spezieller betrifft sie einen digitalen Datendetektor zum Erkennen eines Datenerfassungs-Taktsignals sowie digitaler Daten aus einem digitalen Empfangssignal in einem Übertragungssystem für digitale Daten.

Beschreibung der hintergrundbildenden Technik

In der Vergangenheit wurden verschiedene Verfahren zum Erfassen digitaler Daten aus einem digitalen Empfangssignal vorgeschlagen. Im folgenden wird ein Beispiel beschrieben. Genauer gesagt, wird ein digitales Empfangssignal mit einer Frequenz abgetastet, die das m-fache (m > 1) einer Kanalbitrate ist. Dann wird durch Abtasten eines Datenwerts Si+1 (nachfolgend als aktueller Datenwert bezeichnet) an einem Abtastpunkt Ri+1, fur den die aktuelle Phase berechnet wird (nachfolgend als aktueller Abtastpunkt bezeichnet) und durch Abtasten eines Datenwerts Si (nachfolgend als vorangehender Datenwert bezeichnet) an einem Abtastpunkt Ri, der dem Abtastpunkt Ri+1 vorangeht (nachfolgend als vorangehender Abtastpunkt bezeichnet), ein Intervall P zwischen einem Punkt, an dem das Empfangssignal den Nullpegel überkreuzt (nachfolgend als Nulldurchgangspunkt bezeichnet), und dem aktuellen Abtastpunkt Ri+1 durch den folgenden Ausdruck (1) erhalten:
P = si-1 /( Si+1 + Si ) x (N/2) (1),
wobei N der Wert einer ein Kanalbit repräsentierenden Phase ist. Ein vorhergesagter Wert Pi+1' für die Phase des aktuellen Abtastpunkts Ri+1 (nachfolgend als Vorhersagewert fur die aktuelle Phase bezeichnet), der aus dem Wert P und einer Phase Pi (nachfolgend als vorangehende Phase bezeichnet) des vorangehenden Abtastpunkts Ri und einer Phase Pi-2 eines Abtastpunkts Ri-2, der zwei Abtastpunkte vor dem Abtastpunkt Ri+1 liegt, erhalten wird, wird durch den folgenden Ausdruck (2) berechnet:
Pi+1' = {(Pi-Pi-2) x L + Pi + (N/2)} mod N (L ist eine Konstante: 0 < L < 1) (2).
Unter Verwendung dieses Phasenvorhersagewerts Pi+1' wird die Phase Pi+1 (nachfolgend als aktuelle Phase) für den aktuellen Abtastpunkt Ri+1 erhalten. Wenn zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri ein Nulldurchgangspunkt existiert, wird der obige Wert Pi+1 durch den folgenden Ausdruck (3) erhalten:
Pi+1 = {(P-Pi+1') x K + Pi+1'} mod N (K ist eine Konstante: 0 < K < 1) (3).
Andererseits wird, wenn zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri kein Nulldurchgangspunkt existiert, der obige Wert Pi+1 durch den folgenden Ausruck (4) erhalten:
Pi+1 = Pi+1' (4).
Auf Grundlage des Vergleichsergebnisses zwischen P, Pi und Pi+1, wie durch die obigen Ausdrücke (1) bis (4) erhalten, und durch die folgenden Taktsignal-Entnahmebedingungen und Datenermittlungsbedingungen werden ein Datenerfassungs-Taktsignal und digitale Daten erfasst. Dies ist in der Japanischen Patentoffenlegung Nr. 01-025357 offenbart:
Pi > Pi+1, Pi ≥ N/2 und Pi+1 ≥ N/2: es existiert ein Taktsignal (5).
Pi > Pi+1, Pi < N/2 und Pi+1 < N/2: es existiert ein Taktsignal (6).
Pi < Pi+1, Pi < N/2 und Pi+1 ≥ N/2: es existiert ein Taktsignal (7).
Wenn P > Pi+1 - N/2 gilt, stimmt der digitale Datenwert nicht mit dem MSB (höchstsignifikantes Bit) von Si überein; andernfalls ist der digitale Datenwert das MSB von Si (8).
Fig. 3 ist ein Diagramm zur Verwendung beim Erläutern von Problemen, wie sie auftreten, wenn Daten unter Verwendung eines herkömmlichen Verfahrens übertragen werden. Nun sei angenommen, dass dann, wenn in Fig. 3(a) dargestellte Daten über einen bestimmten Übertragungspfad übertragen werden, eine Verzerrung aufgrund der Charakteristik des Übertragungspfads entsteht und auf der Seite eines Empfängers das in Fig. 3(b) dargestellte Empfangssignal empfangen wird. (Hinsichtlich der Übertragungsdaten entspricht in diesem Fall ein minimaler Inversionsabstand Tmin einer Erfassungsfensterbreite Tw.) Es wird ein Fall betrachtet, bei dem das durch Abtasten dieses Empfangssignals mit dem Doppelten der Frequenz der Kanalbitrate erhaltene Ergebnis durch ein herkömmliches Verfahren in einen Datendetektor eingegeben wird. Hierbei wird das Kanalbitintervall gleichmäßig in 64 Teile unterteilt, um die Phase zu repräsentieren (d.h. N = 64), und die beiden vorstehend genannten Koeffizienten K und L sind 0,25.
Als erstes wird das Phasenintervall P zwischen dem aktuellen Abtastpunkt Ri+1 und dem Nulldurchgangspunkt auf Grundlage des vorstehenden Ausdrucks (1) erhalten. Der Ausdruck (1) ist nur dann wirksam, wenn zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri ein Nulldurchgangspunkt existiert. Gemäß Fig. 3 genügen die Abtastpunkte R&sub1; und R&sub8; dieser Bedingung, und das Phasenintervall P zu diesem Zeitpunkt ist so, wie es unten in Fig. 3(d) dargestellt ist.
Abtastpunkt R&sub1;: P = S&sub1; /( S&sub1; + S&sub0; ) x (N/2) = 30/(30+23) x 32 = 18
Abtastpunkt R&sub8;: P = S&sub8; /( S&sub8; + S&sub7; ) x (N/2) = 5/(5+47) x 32 = 3
Wenn eingehende Betrachtung des Abtastpunkts R&sub1; erfolgt, ist der Vorhersagewert P&sub1;' für die aktuelle Phase gemäß dem vorstehenden Ausdruck (2) der folgende:
Pi' = (P&sub0;-P&submin;&sub2;) x L + {(P&sub0;+N/2) mod N} = (23-23) x 0,25 + (23+32) mod 64 = 55
(X mod Y bedeutet den Rest von X/Y)
Unter Verwendung dieses Ergebnisses und des vorstehend genannten Berechnungsergebnisses von P wird die aktuelle Phase P&sub1; durch den Ausdruck (3) erhalten:
Pi = {(P-Pi') x K+P&sub1;'} mod N = {(18-55) x 0,25 + 55} mod 64 = 61
(Der Wert der Phase ist 0 bis N-1; wenn der Phasenwert N/2 überschreitet, wird die Berechnung unter Verwendung eines Werts ausgeführt, der durch Subtrahieren von N vom sich ergebenden Wert erhalten wird.) Im Fall des Abtastpunkts R&sub2; ist, da kein Nulldurchgangspunkt zwischen dem aktuellen Abtastpunkt R&sub2; und dem vorangehenden Abtastpunkt R&sub1; existiert, der Vorhersagewert P&sub2;' für die aktuelle Phase die aktuelle Phase P&sub2; selbst:
P&sub2; = P&sub2;' = (P&sub1;-Pi-1) x L + (P&sub1;+N/2) = (61-55) x 0,25 + (61 + 32) = 30
Auf ähnliche Weise sind, wenn P, Pi+1' und Pi+1 hinsichtlich der Abtastpunkte R&sub3; - R&sub9; erhalten werden, die Ergebnisse dergestalt, wie es in den Fig. 3(d) - (f) dargestellt ist. Wenn diese Ergebnisse mit den oben angegebenen Taktsignal-Entnahmebedingungen und den Datenermittlungsbedingungen (die Ausdrücke (5) - (8)) verglichen werden, ergeben sich ein Datenerfassungs-Taktsignal und digitale Daten, wie sie in den Fig. 3(g) und (h) dargestellt sind. Diese Ergebnisse stimmen nicht mit den Übertragungsdaten überein und sind demgemäß fehlerhafte Daten. Wie es aus Fig. 3(b) ersichtlich ist, weist das Empfangssignal eine Frequenzänderung auf, und der obige Datenfehler beruht auf dieser Frequenzänderung.
Wie oben beschrieben, existiert beim herkömmlichen Verfahren, wenn in digitalen Empfangsdaten eine Frequenzänderung existiert, wie z.B. bei einem System zum Aufzeichnen und Wiedergeben digitaler Daten auf einem Magnetband, das Problem, dass die Tendenz des Auftretens von Datenfehlern existiert, was zu einer Beeinträchtigung der Zuverlässigkeit des Systems führt. Dies deswegen, weil insbesondere dann, wenn für eine lange Zeitspanne beim Ermitteln des Vorhersagewerts für eine Phase kein Nulldurchgangspunkt erfasst wurde, Phaseninformation aus der Vergangenheit nicht ausreichend Berücksichtigung für den Vorhersagewert der Phase fand. In Fig. 3(b) beträgt z.B., da die Phase mit dem Abtastdatenwert am Abtastpunkt R&sub1; korrigiert wird, das Phasenintervall zwischen den Abtastpunkten R&sub1; un R&sub0; 38, was weiter als dann ist, wenn keine Frequenzänderung besteht (N/2 = 32, wenn keine Frequenzänderung besteht). Jedoch ist das Phasenintervall zwischen den Abtastpunkten R&sub3; und R&sub4; 32, und demgemäß spiegelt sich das am Abtastpunkt R&sub1; korrigierte Ergebnis nicht wieder.

ZUSAMMENFASSUNG DER ERFINDUNG

Daher ist es eine Hauptaufgabe der Erfindung, einen digitalen Datendetektor zu schaffen, bei dem Datenfehler aufgrund von Frequenzänderungen, wie von Tonhöbenschwankungen durch ungleichmäßigen Bandlauf, im Vergleich zum Fall bei einem digitalen Datendetektor gemäß der hintergrundbildenden Technik verringert sind.
Die Erfindung ist auf einen digitalen Datendetektor mit folgendem gerichtet: einer Abtastdaten-Erfassungsschaltung, einer Phasenintervall-Berechnungsschaltung, einer Bezugspegeldurchgangs-Erfassungsschaltung, einer Vorhersagephaseintervallwert-Berechnungsschaltung, einer Phasenberechnungsschaltung, einer Datenerfassungstaktsignal-Erfassungsschaltung und einer Datenerfassungsschaltung. Die Abtastdaten-Erfassungsschaltung tastet ein digitales Empfangssignal mit festgelegter Frequenz ab; die Phasenintervall- Berechnungsschaltung berechnet das Phasenintervall P zwischen einem aktuellen Abtastpunkt Ri+1 und einem Überkreuzungspunkt mit einem Bezugspegel, was abhängig von erfassten Abtastdaten erfolgt; und die Bezügspegeldurchgang-Erfassungsschaltung erfasst die Position des Punkts, an dem das digitale Empfangssignal den Bezugspegel überkreuzt.
Die Vorhersagephaseintervallwert-Berechnungsschaltung berechnet den Vorhersagewert Pdi+1 des Phasenintervalls zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri abhängig von der Phase Pi des Abtastpunkts Ri, der dem aktuellen Abtastpunkt Ri+1 vorangeht, der Phase Pi-j (j ist eine natürliche Zahl) eines Abtastpunkts Ri-j der mindestens zwei Punkte vor dem aktuellen Abtastpunkt Ri+1 liegt, und der Position eines Punkts, an dem das digitale Empfangssignal den Bezugspegel überquert. Die Phasenberechnungsschaltung berechnet die aktuelle Phase Pi+1 abhängig von der vorangehenden Phase Pi, dem Phasenintervall P, dem Vorhersagewert Pdi+1 des Phasenintervalls zwischen dem aktuellen Abtastpunkt Ri+1 und dem ihm vorangehenden Abtastpunkt sowie der Position eines Punkts, an dem das digitale Empfangsignal den Bezugspegel überkreuzt.
Die Datenerfassungstaktsignal-Erfassungsschaltung erfasst ein Datenerfassungs-Taktsignal, das mit dem digitalen Empfangssignal synchronisiert ist, was gemäß der berechneten Phase für jeden Abtastpunkt erfolgt. Die Datenerfassungsschaltung erfasst digitale Daten aus dem digitalen Empfangssignal abhängig vom Phasenintervall P zwischen dem Punkt, an dem das digitale Empfangssignal den Bezugspegel überkreuzt, und dem aktuellen Abtastpunkt Ri+1, der aktuellen Phase Pi+1 und den erfassten Abtastdaten. Daher wird gemäß der Erfindung selbst dann, wenn die Frequenz eines digitalen Empfangssignals eine große Änderung erfährt, die Phase jedes Abtastpunkts entsprechend der Frequenzänderung genau berechnet. Dies ermöglicht es, ein Taktsignal genau zu erfassen, das mit dem digitalen Empfangssignal synchronisiert ist, um dadurch digitale Daten aus dem digitalen Empfangssignal genau zu ermitteln.
Bei einer bevorzugteren Ausführungsform der Erfindung enthält der digitale Datendetektor als Phasenintervall-Berechnungsschaltung eine Abtastdaten- Verzögerungsschaltung zum Verzögern erfasster Abtastdaten um einen Verzögerungswert, der der Abtastperiode entspricht, und eine Arithmetikschaltung zum Empfangen von Abtastdaten nach der Verzögerung als aktuelle Abtastdaten sowie Abtastdaten vor der Verzögerung als vorangehenden Abtastdaten, um das Phasenintervall P zu berechnen.
Ferner enthält die Vorhersagephase Intervallwert-Berechnungsschaltung eine Phasenverzögerungsschaltung zum sequentiellen Verzögern der Ausgangssignale einer Addierschaltung, die die aktuelle Phase Pi+1 ausgibt, und zum Ausgeben von Signalen, die die Phase am Abtastpunkt Ri anzeigen, der dem aktuellen Abtastpunkt Ri+1 vorangeht, und die Phase Pi-j eines Abtastpunkts Ri-j anzeigen, der mindestens zwei Punkte vor dem aktuellen Abtastpunkt Ri+1 liegt, und eine Schaltung, die auf das Ausgangssignal der Phasenverzögerungsschaltung und ein Erfassungsausgangssignal der Bezugspegeldurchgangs-Erfassungsschaltung anspricht, um einen Vorhersagewert für die aktuelle Phase zu berechnen und den berechneten Vorhersagewert an die Addierschaltung und die Phasenberechnungsschaltung zu liefern.
Ferner enthält die Phasenberechnungsschaltung eine Subtrahierschaltung zum Subtrahieren des Vorhersagewerts P'i+1 für die aktuelle Phase aus dem Phasenintervall P, eine Koeffizientenmultiplizierschaltung zum Multiplizieren des Ausgangssignals der Subtrahierschaltung mit einem vorbestimmten Koeffizienten sowie eine auf das Erfassungsausgangssignal der Bezugspegeldurchgang-Erfassungsschaltung reagierende Schaltung zum Addieren des Vorhersagewerts für die aktuelle Phase zum Ausgangssignal der Koeffizientenmultiplizierschaltung.
Eine andere Erscheinungsform der Erfindung ist durch Anspruch 6 definiert.
Die vorstehenden und andere Aufgaben, Merkmale, Gesichtspunkte und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung derselben in Verbindung mit den beigefügten Zeichnungen deutlicher.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
Fig. 2 ist ein Diagramm zur Verwendung beim Vergleichen des Ergebnisses, das durch Datenerfassung gemäß einem Ausführungsbeispiel der Erfindung erhalten wurde, mit einem Verfahren aus der hintergrundbildenden Technik.
Fig. 3 ist ein Diagramm zur Verwendung beim Erläutern von Problemen, wie sie bei der Verwendung des Verfahrens gemäß der hintergrundbildenden Technik auftreten.
Fig. 4 ist ein Diagramm, das eine Liste von Markierungen zeigt, die beim Verfahren gemäß der hintergrundbildenden Technik und bei der Erfindung verwendet werden.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Fig. 1 ist ein detailliertes Blockdiagramm eines Ausführungsbeispiels der Erfindung. Für das in Fig. 1 dargestellte Ausführungsbeispiel erfolgt nun eine Beschreibung für den Fall, dass digitale Daten aus einem digitalen Empfangssignal gemäß einem Modulationsystem vom NRZ-Typ mit einem minimalen Inversionszwischenraum (Tmin) = 0,8T und einem maximalen Inversionszwischenraum (Tmax) = 3,2T erfasst werden. Ein A/D-Umsetzer 1 wird mit einem digitalen Empfangssignal versorgt. Dieses digitale Empfangssignal wird vom A/D-Umsetzer 1 mit einer Frequenz abgetastet, die das m-fache einer Kanalbitrate ist, und dann wird das abgetastete Signal in ein digitales Signal von M Bits umgesetzt. Diese Umsetzung repräsentiert die Polarität eines Wiedergabesignals, wobei z.B. das Zweierkomplement "0" und "1" des MSB (höchstsignifikantes Bit) verwendet wird.
Das Ausgangssignal des A/D-Umsetzers 1 wird zunächst in eine M-Bit-Parallelverzögerungsschaltung 2 eingegeben. Die M-Bit-Parallelverzögerungsschaltung 2 verfügt über einen einer Abtastperiode entsprechenden Verzögerungswert, und ihr Ausgangssignal wird als vorangehender Abtastdatenwert Si an eine Absolutwert-Berechnungsschaltung 3 geliefert. Das Ausgangssignal des A/D-Umsetzers 1 wird ferner als aktueller Abtastdatenwert Si+1 an eine Absolutwert-Berechnungsschaltung 4 geliefert. Die jeweiligen Ausgangssignale der Absolutwert-Berechnungsschaltungen 3 und 4 werden als Absolutwerte Si und Si+1 für den vorangehenden und den aktuellen Abtastdatenwert an eine Arithmetikschaltung 5 geliefert. Die Arithmetikschaltung 5 ermittelt das Phasenintervall P zwischen dem aktuellen Abtastpunkt Ri+1 und dem Nulldurchgangspunkt gemäß dem oben angegebenen Ausdruck (1) unter Verwendung der Absolutwerte Si und Si+1 für den vorangehenden und den aktuellen Abtastdatenwert. Um zu ermitteln, ob ein Nulldurchgangspunkt zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri existiert, werden die MSB-Ausgangssignale des A/D-Umsetzers 1 und der M-Bit-Paralleverzögerungsschaltung 2 in ein Exklusiv-ODER-Gatter (nachfolgend als EXOR- Gatter bezeichnet) 6 eingegeben. Das EXOR-Gatter 6 gibt "1" aus, wenn die jeweiligen logischen Pegel der zwei Eingangssignale voneinander verschieden sind. Da der Abtastdatenwert mittels des MSB die polarität "1" oder "0" repräsentiert, existiert ein Nulldurchgangspunkt zwischen dem aktuellen Abtastpunkt und dem vorangehenden Abtastpunkt, wenn das Ausgangssignal des EXOR-Gatters 6 "1" ist.
Das Ausgangssignal der Arithmetikschaltung 5 wird in eine Subtrahierschaltung 7 eingegeben, Das Ausgangssignal einer Addierschaltung 19, das der Vorhersagewert P'i+1 für die aktuelle Phase ist, wird am anderen Eingang der Subtrahierschaltung 7 eingegeben, wie dies später beschrieben wird. Die Subtrahierschaltung 7 gibt das Ergebnis aus, das durch Subtrahieren des Ausgangssignals der Addierschaltung 19 vom Ausgangssignal der Arithmetikschaltung 5 erhalten wurde. Das Ausgangssignal der Subtrahierschaltung 7 wird in eine Koeffizientenschaltung 8 eingegeben. Die Koeffizientenschaltung 8 multipliziert das Ausgangssignal der Subtrahierschaltung 7 mit einem bestimmten Koeffizient K (0 < K < 1) und sie gibt das Multiplikationsergebnis aus. Die jeweiligen Ausgangssignale der Koeffizientenschaltung 8 und des EXOR-Gatters 6 werden in eine Auswählschaltung 9 eingegeben. Wie bereits beschrieben, wählt die Auswählschaltung 9, da das Phasenintervall p zwischen dem aktuellen Abtastpunkt Ri+1 und dem Nulldurchgangspunkt nur dann wirksam ist, wenn ein Nulldurchgangspunkt zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri existiert, das Ausgangssignal der Koeffizientenschaltung 8 aus, wenn das Ausgangssignal des EXOR-Gatters 6 "1" ist, d.h., wenn ein Nulldurchgangspunkt zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri existiert, während sie "0" ausgibt, wenn das Ausgangssignal des EXOR-Gatters 6 "0" ist, d.h., wenn kein Nulldurchgangspunkt zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri existiert. Das Ausgangssignal der Auswählschaltung 9 wird in eine Addierschaltung 10 eingegeben. Das Ausgangssignal der Addierschaltung 19, das der Vorhersagewert P'i+1 für die aktuelle Phase ist, wird am anderen Eingang der Addierschaltung 10 eingegeben, wie dies später beschrieben wird. Die Addierschaltung 10 gibt die Summe dieser zwei Werte, d.h. die aktuelle Phase Pi+1 aus.
Das Ausgangssignal der Addierschaltung 10, das die aktuelle Phase Pi+1 repräsentiert, wird in eine I-Bit-Parallelverzögerungsschaltung 11 eingegeben. Die I-Bit-Parallelverzögerungsschaltung 11 weist einen der Abtastperiode entsprechenden Verzögerungswert auf, und ihr Ausgangssignal wird als vorangehende Phase Pi in eine j-stufige I-Bit-Parallelverzögerungsschaltung 12 und eine Subtrahierschaltung 13 eingegeben. Die j-stufige I-Bit-Parallelverzögerungsschaltung 12 weist einen Abtastwert auf, der das j-fache (j ist eine natürliche Zahl) der Abtastperiode ist, und ihr Ausgangssignal wird als um j+1 vorangehende Phase Pi-1 in die Subtrahierschaltung 13 eingegeben. Die Subtrahierschaltung 13 subtrahiert das Ausgangssignal der j- stufigen I-Bit-Parallelverzögerungsschaltung 12 vom Ausgangssignal der I- Bit-Parallelverzögerungsschaltung 11 und sie gibt ein Ergebnis aus, das durch Subtrahieren des Phasenintervalls zwischen idealen Abtastpunkten vom Ergebnis der Subtraktion des Ausgangssignals der j-stufigen I-Bit-Parallelverzögerungsschaltung 12 erhalten wurde. Das Phasenintervall zwischen idealen Abtastpunkten ist durch die Anzahl j von Stufen der j-stufigen I-Bit- Parallelverzögerungsschaltung 12 bestimmt. Wenn j ungeradzahlig ist, ist das Phasenintervall N/2, während das Phasenintervall 0 ist, wenn j geradzahlig ist. Das Ausgangssignal der Subtrahierschaltung 13 wird in eine Koeffizientenschaltung 14 eingegeben. Die Koeffizientenschaltung 14 gibt ein Ergebnis aus, das durch Multiplizieren des Ausgangssignals der Subtrahierschaltung 13 mit einem bestimmten Koeffizient L (0 < L < 1) erhalten wurde.
Das Ausgangssignal der Koeffizientenschaltung 14 wird an eine Addierschaltung 15 geliefert, damit der die Abtastperiode repräsentierende Phasenwert N/2 zum zugeführten Ausgangssignal addiert wird. Das Ausgangssignal der Addierschaltung 15 wird in eine Auswählschaltung 16 eingegeben. Die Auswählschaltung 16 wird auch mit jeweiligen Ausgangssignalen einer 1-Bit- Verzögerungsschaltung 17 und einer I-Bit-Parallelverzögerungsschaltung 18 versorgt. Die 1-Bit-Verzögerungsschaltung 16 wird mit dem Ausgangssignal des EXOR-Gatters 6 versorgt. Diese Verzögerungsschaltung 17 verzögert das Ausgangssignal des EXOR-Gatters 6 um eine der Abtastperiode entsprechende Zeit, und sie gibt dasselbe aus. D.h., dass das Ausgangssignal der 1-Bit- Verzögerungsschaltung 17 anzeigt, ob ein Nulldurchgangspunkt zwischen dem vorangehenden Abtastpunkt Ri und einem "Abtastpunkt Ri-1 existiert, der zwei Punkte vor dem aktuellen Abtastpunkt liegt.
Die I-Bit-Parallelverzögerungsschaltung 18 wird mit dem Ausgangssignal der Auswählschaltung 16 versorgt. Die I-Bit-Parallelverzögerungsschaltung 18 verzögert das Ausgangssignal der Auswählschaltung 16 um eine der Abtastperiode entsprechende Zeit, und sie gibt dasselbe aus. Die Auswählschaltung 16 wählt das Ausgangssignal der Addierschaltung 15 aus, wenn das Ausgangssignal der 1-Bit-Verzögerungsschaltung 17 "1" ist, d.h, wenn ein Nulldurchgangspunkt zwischen dem vorangehenden Abtastpunkt Ri und dem Abtastpunkt Ri-1 existiert, der zwei Punkte vor dem aktuellen Abtastpunkt liegt. Wenn das Ausgangssignal der 1-Bit-Verzögerungsschaltung 17 "0" ist, d.h. wenn kein Nulldurchgangspunkt zwischen dem vorangehenden Abtastpunkt Ri und dem Abtastpunkt Ri-1 existiert, der zwei Punkte vor dem aktuellen Abtastpunkt liegt, wählt die Auswählschaltung 16 das Ausgangssignal der I-Bit-Parallelverzögerungsschaltung 18 aus und gibt das ausgewählte Ausgangssignal als Vorhersagewert Pdi+1 für das Phasenintervall zwischen dem aktuellen Abtastpunkt Ri+i und dem vorangehenden Abtastpunkt Ri aus. Demgemäß ist das Ausgangssignal der I-Bit-Parallelverzögerungsschaltung 18 der Vorhersagewert Pdi für das Phasenintervall zwischen dem vorangehenden Abtastpunkt Ri und dem weiter vorangehenden Abtastpunkt Ri-1. Das Ausgangssignal der Auswählschaltung 16 wird in die Addierschaltung 19 eingegeben. Der andere Eingang der Addierschaltung 19 wird mit dem Ausgangssignal der I-Bit-Parallelverzögerungsschaltung 11 versorgt, d.h. mit der vorangehenden Phase Pi. Die Addierschaltung 19 berechnet die Summe dieser zwei Werte und gibt das Ergebnis als Vorhersagewert P'i+1 für die aktuelle Phase aus.
Die vorstehend angegebene Phasenberechnung ist nicht lediglich eine arithmetische Operation, sondern sie muss im Bereich von 0 bis N - 1 ausgeführt werden, ähnlich wie z.B. eine Berechnung für Winkel im Bereich von 0º bis 360º erfolgt.
Ein Datenerfassungs-Taktsignal und digitale Daten werden auf Grundlage der so erhaltenen Phaseninformation erfasst. Gemäß Fig. 1 wird eine Datenerfassungstaktsignal-Erfassungsschaltung 20 mit dem Ausgangssignal der Addierschaltung 10 versorgt, das die aktuelle Phase Pi+1 repräsentiert, und mit dem Ausgangssignal der I-Bit-Parallelverzögerungsschaltung 11, das die vorangehende Phase repräsentiert. Die Datenerfassungstaktsignal-Erfassungsschaltung 20 vergleicht die oben angegebenen Taktsignal-Entnahmebedingungen und die zwei Eingangssignale. Wenn die Bedingungen erfüllt sind, d.h., wenn digitale Daten zu diesem Zeitpunkt wirksam sind, gibt die Erfassungsschaltung 20 den Wert "1" aus. Wenn dagegen die Bedingungen nicht erfüllt sind, d.h., wenn digitale Daten zu diesem Zeitpunkt nicht wirksam sind, gibt die Erfassungsschaltung 20 den Wert "0" aus. Eine folgende Schaltung, z.B. eine Demodulationschaltung oder dergleichen, verarbeitet auf das Ausgangssignal der Datenerfassungstaktsignal-Erfassungsschaltung 20, d.h. ein Datenerfassungs-Taktsignal, hin nur wirksame digitale Daten.
Ferner wird die Datenerfassungsschaltung 21 mit dem MSB des Ausgangssignals der M-Bit-Parallelverzögerungsschaltung 2 versorgt, das die Polarität des vorangehenden Abtastdatenwerts repräsentiert, mit dem Ausgangssignal der Arithmetikschaltung 5, das das Phasenintervall zwischen dem aktuellen Abtastpunkt Ri+1 und dem Nulldurchgangspunkt repräsentiert, und mit dem Ausgangssignal der I-Bit-Parallelverzögerungsschaltung 11, das die vorangehende Phase repräsentiert. Die Datenerfassungsschaltung 21 vergleicht die oben angegebenen Datenermittlungsbedingungen und diese Eingangssignale, und sie erfasst digitale Daten entsprechend den jeweiligen Bedingungen.
Die Erfindung kann mit dem vorstehenden Verfahren realisiert werden. Der vorstehende Prozess wird wie folgt organisiert.
Als erstes erfolgt eine Ermittlung, ob ein Nulldurchgangspunkt unmittelbar vor dem aktuellen Abtastpunkt Ri+1 existiert, d.h. zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri. Wenn ein Nulldurchgangspunkt existiert, wird zunächst das Phasenintervall P zwischen dem Nulldurchgangspunkt und dem aktuellen Abtastpunkt Ri+1 durch den folgenden Ausdruck (9) erhalten, wobei der aktuelle Abtastdatenwert Si+1 und der ihm vorangehende Abtastdatenwert Si verwendet werden:
P = Si+1 /( Si+1 + Si ) x (N/2) (9).
Danach erfolgt eine Ermittlung, ob irgendein Nulldurchgangspunkt unmittel bar vor einem vorangehenden Abtastpunkt Ri existiert, d.h. zwischen dem vorangehenden Abtastpunkt Ri und einem Abtastpunkt Ri-1, der zwei Punkte vor dem aktuellen Abtastpunkt liegt. Wenn ein Nulldurchgangspunkt zwischen diesen existiert, wird ein Vorhersagewert Pdi+1 für das Phasenintervall zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri durch den folgenden Ausdruck (10) erhalten, wobei die vorangehende Phase Pi und die Phase Pi-j eines Abtastpunkts verwendet werden, der zwei oder mehr Punkte vor dem aktuellen Abtastpunkt liegt:
Pd i+1 = {(Pi-Pi-j - (N/2 x j) mod N) x L + N/2} mod N (L ist eine Konstante im Bereich von 0 < L < 1) (10).
Wenn kein Nulldurchgangspunkt existiert, wird der Vorhersagewert Pdi+1 für das Phasenintervall zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri auf den Vorhersagewert Pdi für das Phasenintervall zwischen dem vorangehenden Abtastpunkt Ri und dem weiter vorangehenden Abtastpunkt Ri-1 gesetzt, wie im folgenden Ausdruck (11) angegeben:
Pdi+1 = Pdi (11).
Der Vorhersagewert Pi+1' für die aktuelle Phase wird durch den folgenden Ausdruck (12) erhalten, wobei der so erhaltene Vorhersagewert Pdi+1 für das Phasenintervall und die vorangehende Phase Pi verwendet werden:
P'i-1 = (Pi+Pdi+1) mod N (12).
Unter Verwendung des so erhaltenen Vorhersagewerts P'i+1 für die aktuelle Phase und des Phasenintervalls P zwischen dem vorstehend genannten Nulldurchgangspunkt und dem aktuellen Abtastpunkt Ri+1 wird die aktuelle Phase Pi+1 durch den folgenden Ausdruck (13) erhalten.
Pi+1 = {(P-P'i+1) x K + P'i+1} mod N (K ist eine Konstante im Bereich von 0 < K < 1) (13).
Wenn kein Nulldurchgangspunkt unmittelbar vor dem aktuellen Abtastpunkt Ri+1 existiert, wird der Vorhersagewert P'i+1 für die aktuelle Phase als solcher für die aktuelle Phase Pi+1 verwendet.
Auf Grundlage des Phasenintervalls P zwischen dem Nulldurchgangspunkt und dem aktuellen Abtastpunkt Ri+1, der aktuellen Phase Pi+1 und der vorangehenden Phase Pi, wie so erhalten, sowie der Taktentnahmebedingungen und der Datenermittlungsbedingungen werden ein Datenerfassungs-Taktsignal und digitale Daten erfasst. Die Taktsignal-Entnahmebedingungen und die Datenermittlungsbedingungen sind die folgenden, wobei es sich um dieselben wie beim Verfahren gemäß der hintergrundbildenden Technik handelt:
- Pi > Pi=1, Pi ≥ N/2, und Pi+1 ≥ N/2: Es existiert ein Taktsignal.
- Pi > Pi+1, Pi < N/2, und Pi+1 < N/2: Es existiert ein Taktsignal.
- Pi > Pi+1, Pi < N/2, und Pi+1 ≥ N/2: Es existiert ein Taktsignal.
- Wenn P > Pi+1 - N/2 gilt, ist der digitale Datenwert entgegengesetzt zum MSB von Si; andernfalls ist er das MSB von Si.
Durch die Erfindung können Datenfehler aufgrund von Frequenzschwankungen eines Empfangssignals, wobei es sich um einen Nachteil des Verfahrens gemäß der hintergrundbildenden Technik handelt, unter Verwendung des oben beschriebenen Verfahrens verringert werden und es kann höhere Systemzuverlässigkeit erzielt werden.
Wie im Fall des Verfahrens gemäß der hintergrundbildenden Technik wird nun der Fall betrachtet, dass das in Fig. 3(b) dargestellte Empfangssignal mit der doppelten Kanalbitrate abgetastet und dann in den Datendetektor gemäß einem Ausführungsbeispiel der Erfindung eingegeben wird. Als erstes wird das Phasenintervall P zwischen einem Nulldurchgangspunkt und dem aktuellen Abtastpunkt gemäß den Abtastdaten ermittelt. Ähnlich wie beim vorstehend angegebenen Verfahren gemäß der hintergrundbildenden Technik ist, da dieses Verfahren nur hinsichtlich der Abtastpunkte R&sub1; und R&sub8; wirksam ist, das Phasenintervall P in jedem Fall das folgende:
Abtastpunkt R&sub1;: P = S&sub1; /( S&sub1; + S&sub0; ) x N/2 = 30/(30+23) x 32 = 18
Abtastpunkt R&sub8;: P = S&sub8; /(S&sub8; + S&sub7; ) x N/2 = 5/(5+47) x x 32 = 3
Danach wird ein Vorhersagewert Pdi+1 für das Phasenintervall zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri erhalten. Im Fall des Abtastpunkts R&sub1; ist, da kein Nulldurchgangspunkt zwischen dem ihm vorangehenden Abtastpunkt R&sub0; und einem Abtastpunkt Ri-1 liegt, der zwei Punkte vor dem Abtastpunkt Ri liegt, ein Vorhersagewert Pd&sub1; für das Phasenintervall der Vorhersagewert Pd&sub0;=32 für das Phasenintervall zwischen dem vorangehenden Abtastpunkt R&sub0; und dem weiter vorangehenden Abtastpunkt Ri-1, wie es im obigen Ausdruck (11) angegeben ist. Wenn unter Verwendung dieses Vorhersagewerts ein Vorhersagewert P1' für die aktuelle Phase erhalten wird, ist das Ergebnis gemäß dem obigen Ausdruck (12) das folgende:
P1' = P&sub0; + Pd&sub1; = 24 + 32 = 56.
Wenn die aktuelle Phase P&sub1; aus dem obigen Ergebnis und aus dem zuvor erhaltenen Wert P erhalten wird, ist das Ergebnis gemäß dem obigen Ausdruck (13) das folgende:
P&sub1; = {(P-P1') x K + P1'} mod N = {(18-56) x 0,25+56} mod 64 = 62.
Danach ist im Fall des Abtastpunkts R&sub2;, da zwischen dem ihm vorangehenden Abtastpunkt R&sub1; und einem Abtastpunkt R&sub0;, der zwei Punkte vor dem Abtastpunkt R&sub2; liegt, ein Nulldurchgangspunkt existiert, ein Vorhersagewert Pd&sub2; für das Phasenintervall gemäß dem obigen Ausdruck (10) der folgende, wobei j = 2 gilt:
Pd&sub2; {(P&sub1;-P&submin;&sub1;) x L + N/2} mod N = {(62-56) x 0,25 + 32} mod 64 = 33.
Wenn aus dem obigen Ergebnis ein Vorhersagewert P&sub2;' für die aktuelle Phase erhalten wird, ist der Vorhersagewert gemäß dem Ausdruck (12) der folgende:
P&sub2;' = (P&sub1;+Pd&sub2;) mod N = (62+33) mod 64 = 31.
In diesem Fall ist, da zwischen dem aktuellen Abtastpunkt R&sub2; und dem vorangehenden Abtastpunkt R&sub1; kein Nulldurchgangspunkt existiert, die aktuelle Phase P&sub2; der Vorhersagewert P&sub2;' für die aktuelle Phase. Auch hinsichtlich der Abtastpunkte R&sub3;-R&sub9; sind, wenn P, Pdi+1, P'i+1 und Pi+1 erhalten werden, die Ergebnisse dergestalt, wie es in Fig. 2(d) -(g) dargestellt ist. Wenn ein Datenerfassungs-Taktsignal und digitale Daten auf Grundlage der Taktsignal-Entnahmebedingungen und der Datenermittlungsbedingungen unter Verwendung der in den Fig. 2(d) - (g) dargestellten Ergebnisse erzeugt werden, sind die Ergebnisse dergestalt, wie es in Fig. 2(h) und (i) dargestellt ist. Diese Ergebnisse stimmen mit den übertragenen Daten überein. Demgemäß ermöglicht es die Verwendung des erfindungsgemäßen Verfahrens, genaue digitale Daten aus einem Empfangssignal mit Frequenzschwankungen und Datenfehlern, wie sie beim Verfahren gemäß der hintergrundbildenden Technik auftreten, zu erfassen.
Während die vorstehende Beschreibung für den Fall erfolgte, dass das Eingangssignal in einem Kanal vorliegt, ist die Erfindung auch auf den Fall anwendbar, dass das Eingangssignal mehrkanalig ist. Im Fall von z.B. Y Kanälen wird ein Empfangssignal in jedem Kanal zu verschiedenen Zeitpunkten abgetastet und jede Verzögerungszeit der M-Bit-Parallelverzögerungsschaltung 2, der I-Bit-Parallelverzögerungsschaltungen 11 und 18, der 1-Bit- Parallelverzögerungsschaltung 17 und der j-stufigen I-Bit-Parallelverzögerungsschaltung 12 wird mit Y multipliziert.
Während das vorstehende Ausführungsbeispiel auf ein Modulationssystem vom NRZI-Typ mit Tmin = 0,8T und Tmax = 3,2T gerichtet ist, ist die Erfindung nicht darauf beschränkt, sondern sie ist auch auf andere Modulationssysteme anwendbar.
Wie es bisher beschrieben wurde, ist es gemäß der Erfindung möglich, einen digitalen Datendetektor zu schaffen, der ein digitales Empfangssignal mit größeren Frequenzschwankungen handhaben kann, als dies bei der hintergrundbildenden Technik möglich ist, und zwar durch Erhalten eines Vorhersagewerts für das Phasenintervall zwischen dem aktuellen Abtastpunkt und dem ihm vorangehenden Abtastpunkt aus der Phase des vorangehenden Abtastpunkts, der Phase eines Abtastpunkts, der zwei oder mehr Punkte vor dem aktuellen Abtastpunkt liegt, und der Position eines Punkts, an dem das digitale Empfangssignal ein Bezugssignal überquert, wobei dann die Phase des aktuellen Abtastpunkts aus dem erhaltenen Vorhersagewert erhalten wird.
Obwohl die Erfindung im einzelnen beschrieben und veranschaulicht wurde, ist deutlich zu beachten, dass dies nur zur Veranschaulichung und als Beispiel erfolgte und nicht zur Beschränkung zu verwenden ist, da der Schutzumfang der Erfindung nur durch die Begriffe der beigefügten Ansprüche begrenzt ist.

Claims

1. Digitaler Datendetektor mit:

- einer Abtastdaten-Erfassungseinrichtung (1) zum Abtasten eines digitalen Empfangssignals mit einer Frequenz, die das m-fache, m > 1, einer Kanalbitrate ist;

- einer Phasenintervll-Berechnungseinrichtung (2, 3, 4, 5), die auf die von der Abtastdaten-Erfassungseinrichtung (1) erfassten Abtastdaten anspricht, um ein Phasenintervall P zwischen einem Punkt, an dem das digitale Empfangssignal einen Bezugspegel überquert, und einem aktuellen Abtastpunkt Ri+1 zu berechnen;

- einer Bezugspegelübergangs-Erfassungseinrichtung (6) zum Erfassen der Position des Punkts, an dem das digitale Empfangssignal den Bezugspegel überquert;

- einer Phasenintervallvorhersagewert-Berechnungseinrichtung ((11, 12, 13, 14, 15, 16, 17), die auf folgendes reagiert: eine Phase Pi eines Abtastpunkts Ri, der dem aktuellen Abtastpunkt Ri+1 vorangeht, eine Phase Pi-j, wobei j eine natürliche Zahl ist, eines Abtastpunkts Ri-j, der mindestens zwei Punkte vor dem aktuellen Abtastpunkt Ri+1 liegt, und die Position des Punkts, an dem das digitale Empfangssignal den Bezugspegel überquert, wie von der Bezugspegelüberquerungs-Erfassungseinrichtung erfasst, um einen Vorhersagewert Pdi+1 für das Phasenintervall zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt Ri zu berechnen;

- einer Phasenberechnungseinrichtung (7, 8, 10) zum Berechnen der aktuellen Phase Pi+1 auf folgendes hin: die vorangehende Phase Pi, das Phasenintervall P zwischen dem Punkt, an dem das digitale Empfangssignal den Bezugspegel überquert, und dem aktuellen Abtastpunkt Ri+1, wie von der Phasenintervall-Berechnungseinrichtung berechnet, den Vorhersagewert Pi+1 für das Phasenintervall zwischen dem aktuellen Abtastpunkt Ri+1 und dem vorangehenden Abtastpunkt, wie von der Phasenintervallvorhersagewert-Berechnungseinrichtung berechnet, und die Position des Punkts, an dem das digitale Empfangssignal den Bezugspegel überquert, wie von der Bezugspegeldurchgangs- Erfassungseinrichtung;

- einer Datenerfassungstaktsignal-Erfassungseinrichtung (20), die auf die Phase jedes Abtastpunkts, wie von der Phasenberechnungseinrichtung berechnet, reagiert, um ein Datenerfassungs-Taktsignal zu erfassen, das mit dem digitalen Empfangssignal synchronisiert ist; und

- einer Datenerfassungseinrichtung (21) zum Erfassen digitaler Daten aus dem digitalen Empfangssignal auf folgendes hin: das Phasenintervall P zwischen dem Punkt, an dem das digitale Empfangssignal den Bezugspegel überquert, und dem aktuellen Abtastpunkt Ri+1, wie von der Phasenintervall- Berechnungseinrichtung berechnet, die aktuelle Phase Pi+1, wie von der Phasenberechnungseinrichtung berechnet, und den Abtastdatenwert, wie von der Abtastdaten-Erfassungseinrichtung erfasst.

2. Digitaler Datendetektor nach Ansprüch 1, bei dem die Phasenintervall- Berechnungseinrichtung folgendes aufweist:

- eine Abtastdaten-Verzögerungseinrichtung (2) zum Verzögern des von der Abtastdaten-Erfassungseinrichtung erfassten Abtastdatenwerts um einen einer Abtastperiode entsprechenden Verzögerungswert; und

- eine Operationsausführungseinrichtung (5) zum Berechnen des Phasenintervalls P auf den von der Verzögerungseinrichtung verzögerten Abtastdatenwert hin, wie als aktueller Abtastdatenwert empfangen, und auf den Abtastdatenwert vor der Verzögerung hin, wie als vorangehender Abtastdatenwert empfangen.

3. Digitaler Datendetektor nach Anspruch 2, ferner mit:

- einer ersten Absolutwert-Berechnungseinrichtung (3) zum Berechnen des Absolutwerts des Abtastdatenwerts vor der Verzögerung durch die Verzögerungseinrichtung zum Liefern des berechneten Absolutwerts an die Operationsausführungseinrichtung; und

- einer zweiten Absolutwert-Berechnungseinrichtung (4) zum Berechnen des Absolutwerts des Abtastdatenwerts nach der Verzögerung durch die Verzögerungseinrichtung, um den berechneten Absolutwert an die Operationsausführungseinrichtung zu liefern.

4. Digitaler Datendetektor nach Anspruch 1, bei dem die Phasenintervallvorhersagewert-Berechnungseinrichtung folgendes aufweist:

- eine Phasenverzögerungseinrichtung (11, 12) zum sequentiellen Verzögern der von der Phasenintervall-Berechnungseinrichtung berechneten aktuellen Phase Pi+1 um einen einer Abtastperiode entsprechenden Verzögerungswert und zum Ausgeben eines Signals, das die Phase Pi des Abtastpunkts Ri, der dem aktuellen Abtastpunkt Ri+1 vorangeht, und die Phase Pi-j des Abtastpunkts Ri-j repräsentiert, der mindestens zwei Punkte vor dem aktuellen Abtastpunkt Ri+1 liegt; und

- eine Einrichtung (13, 14, 15, 16, 19), die auf das Ausgangssignal der Phasenverzögerungseinrichtung und ein Erfassungsausgangssignal der Bezugspegelübergangs-Erfassungseinrichtung reagiert, um einen Vorhersagewert für die aktuelle Phase zu berechnen, um den berechneten Vorhersagewert an die Addiereinrichtung und die Phasenberechnungseinrichtung zu liefern.

5. Digitaler Datendetektor nach Anspruch 4, bei dem die Phasenberechnungseinrichtung folgendes aufweist:

- eine Subtrahiereinrichtung (7) zum Subtrahieren eines Vorhersagewerts P'i+1 für die aktuelle Phase vom durch die Phasenintervall-Berechnungseinrichtung berechneten Phasenintervall P;

- eine Koeffizientenmultipliziereinrichtung (8) zum Multiplizieren des Ausgangssignals der Subtrahiereinrichtung mit einem vorbestimmten Koeffizient; und

- eine Einrichtung (10), die auf die Erfassung der Position des Punkts, an dem das digitale Empfangssignal den Bezugspegel überquert, wie durch die Bezugspegelübergangs-Erfassungseinrichtung erfasst, reagiert, um den aktuellen Phasenvorhersagewert zum Ausgangssignal der Koeffizientenmultipliziereinrichtung zu addieren.

6. Erfassungsverfahren für digitale Daten, bei dem ein digitales Empfangssignal durch einen A/D-Umsetzer (1) abgetastet wird, die Position eines Punkts, an dem das Empfangssignal einen Bezugspegel überquert, auf Abtastdaten hin durch ein Exklusiv-ODER-Gatter (6) erhalten wird, das Phasenintervall zwischen dem aktuellen Abtastpunkt und dem Punkt, an dem das Empfangssignal den Bezugspegel überquert, durch eine Arithmetikschaltung (5) erhalten wird und die Phase des aktuellen Abtastpunkts abhängig von folgendem erhalten wird: der Position des Durchgangspunkts, dem Phasenintervall P zwischen dem aktuellen Abtastpunkt und dem Durchgangspunkt, wie von der Arithmetikschaltung (5) erhalten, der Phase eines vorangehenden Abtastpunkts, wie durch eine I-Bit-Parallelverzögerungsschaltung (18) erhalten, und der Phase eines Abtastpunkts, der zwei Punkte vor dem aktuellen Abtastpunkt liegt, wie durch eine j-stufige I-Bit-Parallelverzögerungsschaltung (19) erhalten, wobei ein Datenerfassungs-Taktsignal und digitale Daten entsprechend der berechneten Phase für jeden Abtastpunkt, dem MSB der abgetasteten Daten und dem Phasenintervall zwischen dem aktuellen Abtastpunkt und dem Punkt, an dem das empfangene Signal den Bezugspegel überquert, erfasst werden.