DE2510445C2 - Schaltungsanordnung zum Korrigieren von Codesignalen - Google Patents
Schaltungsanordnung zum Korrigieren von CodesignalenInfo
- Publication number
- DE2510445C2 DE2510445C2 DE2510445A DE2510445A DE2510445C2 DE 2510445 C2 DE2510445 C2 DE 2510445C2 DE 2510445 A DE2510445 A DE 2510445A DE 2510445 A DE2510445 A DE 2510445A DE 2510445 C2 DE2510445 C2 DE 2510445C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- shift register
- stages
- signals
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum Korrigieren von aus Lesesignalen durch periodische
Abtastung abgeleiteten Codesignalen, wobei die Codesignale beim Durchgang des Lesesignals im Abtastzeitintervall
durch eine Bezugsnullinie einen ersten binären Wert (H) und in den anderen Abtastzeitintervallen einen
zweiten binären Wert (L) aufweisen und die ersten binären Werte die Codesignale in Codewörter unterteilen.
Eine derartige Schaltungsanordnung kann z. B. zum Korrigieren von Lesesignalen verwendet werden, die
beim Lesen von Magnetbändern entstehen. In der sogenannten modifizierten Frequenzmodulation (MFM)
wird zur Detektion der Abtastsignale ein Abtastfenster verwendet, dessen Breite gleich ist 50% der minimalen
Signalwellenlänge. Infolgedessen können drei Signaltypen in Abhängigkeit von den Wellenlängen (Frequenz
F) wie folgt unterschieden werden: ein 2F-Signal kann als HLH (andere Schreibweise: 101) dargestellt werden,
worin H einen Signalnulldurchgang im Abtastfenster und L die Abwesenheit eines solchen Überganges
angibt. Die 1,5F-Wellenlänge kann als HLLH und die 1F-Wellenlänge als HLLLH dargestellt werden. In
einem ungestörten Signal folgt dabei einem Nulldurch-
gang nicht sofort ein anderer Nulldurchgang, so daß im ungestörten Signal eine Binärziffer H stets von einer
Binärziffer L gefolgt wird. Durch Verschiebung der Nullinie können sich jedoch die Obergänge zeitlich
verschieben, so daß z. B. aus dem HLH-S'gnal das Signal
HH und aus dem HLLLH-Signal das Signal HLLLLH wird. Diese Signale mit den verschobenen Nulldurchgängen
stellen fehlerhafte Signale da;.
Außer durch Nullinienverschiebung können solche Störungen auch durch andere Einflüsse im Übertragungsweg
auftreten. Die Phasenverschiebung des binären Signals H durch Veränderung der Nullinie
entstehe meist durch Oberlagerung eines Signals mit niedriger Frequenz. Die Erfahrung hat auch gezeigt, daß
das Fehlersignal HH meist auf eine schadhafte Stelle im magnetischen Aufzeichnungsmedium zurückzuführen
ist Häufig wird dabei das 2F-Signal HLH durch ein benachbartes Signal mit niedriger Frequenz zum
Fehlersignal HH verändert
Die Erfindung macht Gebrauch von den insbesondere beim Nullmodulationsverfahren (siehe älterer Vorschlag
P 23 64 212.8) festgestellten Zusammenhängen, daß beim Auftreten des Fehlersignals HH in den
benachbarten Codewörtern ein zusätzliches Binärsignal L vorhanden ist.
Der Erfindung liegt also die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs beschriebenen Art
anzugeben, die durch Schwankung der Bezugsnullinie oder ähnliche Störungen entstandene Fehler korrigieren
kann.
Diese Aufgabe wird durch die im Kennzeichen des Anspruches 1 beschriebene Einrichtung gelöst.
Die Erfindung hat den Vorteil, daß die zur Übertragung der Lesesignale erforderliche Bandbreite
der Übertragungswege klein gehalten werden kann und die Möglichkeiten zur taktmäßigen Selbststeuerung
verbessert werden. Durch die erfindungsgemäße Schaltungsanordnung zum Korrigieren von Fehlern können
die Übertragungskanäle einfacher gestaltet werden und müssen insbesondere keine aufwendigen Einrichtungen
zum Festhalten der Bezugsnullinie vorgesehen werden.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Ein Ausführungsbeispiel der Erfindung soll nun anhand von Figuren beschrieben werden. Es zeigt
F i g. 1 ein magnetisches Aufzeichnungsmedium mit einer Leseeinrichtung und einer Fehlerkorrektureinrichtung,
F i g. 2 eine Hinrichtung zur Wellenzugauswertung,
F i g. 3 Formen von Signal-Wellenzügen und
F i g. 4 die in der Einrichtung nach F i g. 1 verwendeten Taktsignale.
Auf dem magnetischen Aufzeichnungsmedium 10 sind digitale Signale vorzugsweise nach der MFM-Methode
aufgezeichnet und werden von einem Lesekopf 11 abgefühlt. Ein Signaldetektor 12 tastet die Signale ab
und erzeugt Zeit-Synchronisationssignale zur taktmäßigen
Selbststeuerung der Anlage. Der Detektor 12 liefert Datensignale über die Leitung 13 zum Schiebe 'egister
14rnit den Stufen 1 bis 10. Die Synchronisationssignale zur Steuerung eines Taktgenerators 16 werden über die
Leitung 15 geliefert. In jeder Stufe 1 bis 10 des Schieberegisters 14 ist eine binäre H oder L gespeichert,
wie auch in F i g. 3 gezeigt ist.
Der Inhalt des Schieberegisters 14 wird von einem auch in Fig.4 gezeigten Taktsignal D verschoben. Im
Schieberegister 14 sind zu jedem Zeitpunkt mindestens 3 aufeinanderfolgende Weilen des MFM-Signals gespei-
chert. Mit dem UND-G lipd 20 wird festgestellt, ob in
den Stufen 5 und 6 das binäre Signal HH gespeichert ist und gegebenenfalls ein Signal 49 zum Wellenzugauswerter
21 geliefert Diese Auswertungseinrichtung ist in F i g. 2 näher gezeigt und empfängt von jeder Stufe des
Schieberegisters 14 sowohl die wahren als auch die komplementären Signale.
Fig.3 zeigt den Lihalt des Schieberegisters 14 zu
einem bestimmten Zeitpunkt und insbesondere den Inhalt HH in den Stufen 5 und 6, wobei in F i g. 3 nach
einer anderen Schreibweise die Binärzahl H mit »1« und die Binärzahl L mit »0« angegeben ist. In den Stufen 5
und 6 wird ein Fehler HH festgestellt Dieser Fehler ist dadurch entstanden, daß ein Obergang H des MFM-Signais
zeitlich verschoben wurde. Diese zeitliche Verschiebung kann z. B., wie in F i g. 3 gezeigt, durch
eine potentialmäßige Verschiebung der Bezugsnullinie entstanden sein. Die Verschiebung der Basisnullinie
kann wiederum auf eine schadhafte Stelle im Aufzeich-2u nungsmedium oder auf Störungen im Übertragungskanal
zurückzuführen sein. Die Basisnullinie 23 des Signals 22 ist, wie in F i g. 3 gezeigt, nach oben verschoben
worden. Der gleiche Effekt tritt natürlich auch auf, wenn das Signal von der Bezugsnullinie aus nach unten
verschoben wird. In beiden Fällen kann ein fehlerhaftes Codesignal die Folge sein.
Die Wellenzug-Auswerteeinrichtung ist in F i g. 2 näher geneigt, und kann insbesondere feststellen in
welchen der beiden zum Fehlersignal HH benachbarten Codewörtern mehr Binärzahlen L vorhanden sind,
welches also der zum Fehlersignal HH benachbarte längere Wellenzug ist. Wenn dies festgestellt ist, liefert
die in F i g. 2 gezeigte Einrichtung über das Verbindungskabel 25 Steuersignale zu den Stufen 5 bis 8 des
Schieberegisters 14 und korrigiert das Fehlersignal durch Verschiebung einer Binärzahl H in Richtung ?um
längeren Wellenzug.
Nach Fig.3 wird zuerst ein Codewort empfangen,
das den Inhalt 1001 hat und in den Stufen 6 bis 9 des Schieberegisters 14 gespeichert ist. Die zuletzt ankommende
Welle liefert das binäre Codewort 100001, wovon die Binärzahl H (d. h. »1«) ganz links noch nicht
ins Schieberegister eingespeichert wurde und der Rest dieses Codewortes in den Stufen 1 bis 5 gespeichert ist.
Um die beiden benachbarten fehlerhaften Binärzahlen 11 in den Stufen 5 und 6 zu korrigieren, wird eine »1«
beim Verschieben des gesamten Registerinhaltes entweder beschleunigt oder um eine Stufe verzögert.
Das obige fehlerhafte Codesignal wird hierdurch korrigiert und ergibt in den Stufen 1 bis 10 das
Codewort 1000101001.
Die vom Schieberegister 14 ausgeschobenen Daten gelangen in eine Einrichtung 26, die z. B. aufgrund von
redundanten Paritätsbits den Inhalt von gesamten Datenwörtern überprüft.
Wie aus F i g. 2 ersichtlich ist, weist die Wellenzug-Auswertungseinrichtung
21 noch eine Phasen-Beschleunigungssteuerung 30 und eine Phasen-Verzögerungssteuerung 31 auf. Mit den UND-Gliedern 35 bis 38 wird
die Anzahl und Position von benachbarten Binärziffern L in der rechten Hälfte des Schieberegisters 14 und mit
den UND-Gliedern 40 bis 44 die Anzahl und Position von benachbarten Binärziffern L in der linken Hälfte des
Schieberegisters 14 festgestellt. Dabei stellen die C^dewörter 101, 1001 und 10001 erlaubte Kombinationen
dar, während die Folge 100001 eine unerlaubte Kombination darstellt. Bei der Korrektur wird eine der
beiden extremen Binärzahlen H auf Kosten einer der
vier angrenzenden Binärzahlen L verschoben.
Im einzelnen stellt das UND-Glied 35 vier Binärziffern »0« in den Stufen 7 bis 10 fest, wozu ein Code wort
10000 gehört, wobei die »1« in der Stufe 6 gespeichert ist. Das UND-Glied 36 stellt drei aufeinanderfolgende
Binärziffern »0« in den Stufen 7 bis 9 fest, wozu ein Codewort lOOOl gehört, mit der linken »1« in Stufe 6
und der rechten 1 in Stufe 10. Das UND-Glied 37 stellt zwei aufeinanderfolgende Binärziffern 0 in den Stufen 7
und 8 fest, wozu ein Codewort 1001 gehört, wobei die linke »1« in Stufe 6 und die rechte »1« in Stufe 9
gespeichert ist. Schließlich wird mit Hilfe des UND-Gliedes 38 eine einzelne 0 in Stufe 7 festgestellt. Die
UND-Glieder 40 bis 44 arbeiten auf ähnliche Weise und erfassen den Inhalt der Stufen 1 bis 4 des Schieberegisters
14.
Die nachfolgende Tabelle zeigt die Arbeitsweise der beschriebenen Einrichtung.
Schieberegislerstufe
Ursprünglicher Inhalt
Ursprünglicher Inhalt
123456789 10 0 0 0 0 110 0 1 0
In den Stufen 5 und 6 wird ein fehlerhaftes Signal festgestellt, wobei in den Stufen 1 bis 4 die längere Welle
von den beiden zum Fehlersignal benachbarten Wellen gespeichert ist.
Stufe 5 zurückstellen
Stufe 4 setzen
verschieben nach rechts
verschieben nach rechts
0 0 0 10 10 0 10
10 0 0 10 10 0 1
10 0 0 10 10 0 1
Die »1« in Stufe 1 nach der Verschiebung zeigt einen Nulldurchgang des Lesesignals an, der gerade ins
Schieberegister eingeschoben wurde. Die Rückstell- und Setzoperationen können mit dem Verschieben des
Inhaltes des Schieberegisters kombiniert werden.
F i g. 2 zeigt, daß die Ausgangssignale der UND-Glieder
35 bis 44 an die Eingänge von zwei UND/ODER-Gliedern 47 und 48 geführt werden. Mit den beiden
Einrichtungen 47 und 48 wird festgestellt, welche der beiden zum Fehlersignal benachbarten Wellen (dargestellt
durch aufeinanderfolgende Binärzahlen »0«) die längere ist. Nach dieser Feststellung kann der Fehler
dadurch korrigiert werden, daß eine der beiden Binärzahlen »1« in den Stufen 5 und 6 in die längere
Welle hineinverschoben wird. Dabei tritt die Beschleunigungssteuerung 30 in Tätigkeit wenn in der rechten
Hälfte des Schieberegisters die längere Hälfte festgestellt wurde und tritt die Verzögerungssteuerung 31 in
Tätigkeit, wenn die Weile mit mehr binären Ziffern »0«
in der linken Hälfte des Schieberegisters 14 festgestellt v.,_ rde. Im ersteren Fall wird die Stufe 8 auf »1« gesetzt
und die Stufe auf »0« zurückgestellt Im letzteren Falle wird die Stufe 6 zurückgestellt und die Stufe 5 gesetzt
Die logische Einrichtung 47 steuert dabei die Beschleunigungssteuerung 30 und die Einrichtung 48 die
Verzögerungssteuerung 31. Die Arbeitsweise der Einrichtungen 47 und 48 ist aus der gezeigten
Leitungsführung ohne weiteres verständlich- Dabei wird von der Einrichtung 47 das Ausgangssignal des
UND-Gliedes 35 ohne weitere Bedingung der Beschleunigungssteuerang
30 zugeführt Mit dem UND-Glied ,4 2 in der Einrichtung 47 wird das Ausgangssigna] des
IJN D-Gliedes 41, das zwei Binärzahlen 0 in den Stufen 3
und 4 angibt mit dem Ausgangssignal des UND-Gliedes 36 kombiniert das drei aneinandergrenzende Nullen in
den Stufen 7 bis 9 des Schieberegisters angibt. Das UND-Glied A3 kombiniert das Ausgangssignal des
UND-Gliedes 36 mit dem Ausgangssignal des UND-Gliedes 40, das angibt, daß in den Stufen 3 und 4 keine
Binärziffer »0« gespeichert ist. Schließlich kombiniert das UND-Glied A 4 das Ausgangssignal des UND-Gliedes
40, das eine einzelne »0« im linken Teil des Schieberegisters 14 anzeigt mit dem Ausgang des
UND-Gliedes 37, das zwei Nullen in den Stufen 7 und 8
ίο anzeigt.
Die logische Einrichtung 48 arbeitet auf ähnliche Weise mit den UND-Gliedern 35 bis 44 zusammen und
erzeugt ein Steuersignal für die Verzögerungssteuerung 31.
Das Beschleunigungssignal von der Einrichtung 47 läuft durch ein UND-Glied 50, das der Taktsteuerur.g
dient, und gelangt zu einer Kippschaltung 51, welche jeweils im Zeitpunkt des Taktsignals C den Zustand
einnimmt, der durch das Ausgangssignal des UN D-GHedes 50 gegeben ist. (D-Flip-Flop).
Das in Fig. 1 gezeigte UND-Glied 20 erzeugt an seinem Ausgang 49 ein Signal, wenn in den Stufen 5 und
6 das Codesignal 11 gespeichert ist, d. h., ein fehlerhaftes
Signal empfangen wurde. Dieses Signal 49 steuert das genannte UND-Glied 50 und ermöglicht also im
gegebenen Falle das Setzen der Kippschaltung 51. Das Ausgangssignal der Kippschaltung 51 gelangt zu einem
UND-Glied 52, das von dem invertierten C-Taktsignal gesteuert wird. Das Ausgangssignal des UND-Gliedes
52 stellt die Kippschaltung 7 zurück und setzt die Kippschaltung 5, wodurch die rechte Binärzahl »1« im
fehlerhaften Codewort 11 in den Stufen 5 und 6 beim Verschieben um eine Stelle nach rechts beschleunigt
wird. Das Signal R7 und SS gelangt über das Kabel 25 zu den betreffenden Stufen.
Ist z. B. ursprünglich in den Stufen 3 bis 9 des Schieberegisters 14 das Codesignal 1011001 gespeichert,
so nehmen die Stufen 4 bis 10 des Schieberegisters
bei der nächsten Verschiebung, d. h. zum nächsten Abtastzeitpunkt des Detektors 12. den Zustand 1010101
an. Dieses Codesignal enthält keinen Fehler mehr.
Auf ähnliche Weise wird von der Verzögerungssteuerung 31 ein Signal zum Verzögern der linken Eins im
fehlerhaften Codewort 11 in den Stufen 5 und 6 erzeugt.
Von der logischen Einrichtung 48 gelangt das Ausgangssignal zum UND-Glied 50'. das unter Steuerung
des Taktpulses B und des Fehlersignals 49 dieses Signal an die Kippschaltung 51' weitergibt. Das
Ausgangssignal dieser Kippschaltung gelangt über das UND-Glied 52' auf ähnliche Weise wie oben beschrieben
zum Kabel 25, stellt die Stufe 6 zurück und setzt die Stufe 5. Auf diese Weise wird die linke Eins im
fehlerhaften Codesignal 11 in den Stufen 5 und 6 um eine
Stufe verzögert.
Ist z. B. der ursprüngliche Inhalt in den Stufen 2 bis
8 = 1001101, so nehmen die Stufen 3 bis 9 nach der Verschiebung und Verzögerung den Zustand 1010101
an.
Die Wirkungsweise des beschriebenen Ausführungsbeispiels der vorliegenden Erfindung kann wie folgt
zusammengefaßt werden:
Die auf einem magnetischen Speichermedhim aufgezeichneten
digitalen Daten werden gelesen und die Lesesignale werden in eine Folge von Binärziffern
umgesetzt Dabei entspricht die Binärziffer H dem Durchgang des Lesesignals durch eine Bezugsnullinie
und das Binärsignal L dem Verbleiben des Lesesignals über oder unter diese Nulünie zum Abtastzeitpunkt Die
binären Abtastsignale werden in ein Schieberegister eingegeben, wobei die Anzahl der Stufen des Schieberegisters
so groß gewählt wird, daß es möglich ist, drei aufeinanderfolgende Wellen des Lesesignals zu erfassen.
Werden in dem im Schieberegister gespeicherten Inhalt zwei aufeinanderfolgende Binärziffern H festgestellt,
so liegt ein Fehler vor. Diese unzulässige Häufung von zwei Binärziffern H nebeneinander hat in der Regel
das Entstehen von entsprechenden zusätzlichen Binärziffern L im Codesignal zur Folge. In der Regel werden
also in den beiden zum fehlerhaften Codesignal HH benachbarten Wellen des abgetasteten Lesesignals eine
ungleiche Anzahl von Binärziffern L festzustellen sein. Die Korrektur des fehlerhaften Codesignals ist dann
einfach dadurch ausführbar, daß eine der beiden fehlerhaften Binärziffern H in Richtung der Welle
verschoben wird, die die größere Anzahl von Binärziffern L aufweist. Die Fehlerkorrekturmöglichkeiten, die
mit dem beschriebenen Ausführungsbeispiel auf einfache Weise möglich sind, erfassen also den weitaus
größten Teil der praktisch auftretenden Fälle. Nicht· erfaßte Fehlerfälle werden von der anschließenden
Prüfeinrichtung 26 entdeckt, die mit Hilfe von redundanten Prüfbits arbeitet.
130 215/251
Claims (9)
1. Schaltungsanordnung zum Korrigieren von aus Lesesignalen durch periodische Abtastung abgeleiteten
Codesignalen, wobei die Codesignale beim Durchgang des Lesesignals im Abtastzeitintervall
durch eine Bezugsnullinie einen ersten binären Wert (H) und in den anderen Abtastzeitintervallen einen
zweiten binären Wert (L) aufweisen und die ersten binären Werte die Codesignale in Codewörter
unterteilen, gekennzeichnet durch eine Speichereinrichtung (14) zum Speichern der Codesignale
von mindestens drei aufeinanderfolgenden, durch Nulldurchgänge getrennten Wellen des
Lesesignals,
durch eine Wellenzug-Auswertung (21, Fig. 1, F i g. 2) zum Feststellen von zwei zeitlich zu dicht
aufeinanderfolgenden Nulldui chgängen (F i g. 3, Stufe
5,6) und durch Phasensteuereinrichtungen (30, 31) zum Verschieben eines der beiden, diese Nulldurchgänge
angebenden binären Werte (H) in das benachbarte Codewort mit der größeren Anzahl von zweiten
binären Werten (L).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichereinrichtung (14) als
Schieberegister ausgeführt ist, in dessen Stufen (1 bis 10) jeweils ein binärer Wert gespeichert wird, und
daß ein UND-Glied (20) vorgesehen ist, das ein Ausgangssignal (49) liefert, wenn zwischen zwei
benachbarten Stufen (5, 6) jeweils ein erster binärer Wert (H) gespeichert ist
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Inhalt des Schieberegisters
(14) mit Taktpulsen (D) verschoben wird, die aus einem Selbstsynchronisationssignal (15, 16) abgeleitet
werden, daß von einer Signal-Detektor- und Abtasteinrichtung (12) erzeugt wird.
4. Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch erste logische UND-Glieder (35 bis
38) zum Feststellen von vier, drei oder zwei benachbarten zweiten binären Werten (L) in der
Ausgangshälfte (rechte Hälfte, Fig. 1) des Schieberegisters (14), durch zweite logische UND-Glieder
(40 bis 44) zum Feststellen von vier, drei oder zwei benachbarten zweiten binären Werten (L) in der
Eingangshälfte (linke Hälfte, Fig. 1) des Schieberegisters (14) sowie durch zwei logische Einrichtungen
(47, 48) zum Kombinieren der Ausgangssignale der ersten und zweiten logischen UND-Glieder zum
Erzeugen von Verschiebesignalen der fehlerhaften ersten binären Werte (H).
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Schieberegister (14) zehn
Stufen (1 bis 10) umfaßt, daß das UND-Glied (20) zwei erste binäre Werte (H) in den Stufen 5 und 6,
also in die Mitte des Schieberegisters feststellt, daß dann die logischen Einrichtungen 47, 48 der
Phasensteuereinrichiung 30, 31 wirksam werden, daß das Ausgangssignal der ersten logischen
Einrichtung (47) ein Signal zum Rückstellen der siebenten Stufe und zum Setzen der achten Stufe
erzeugt, daß das Ausgangssignal der zweiten logischen Einrichtung (48) ein Signal zum Rückstellen
der sechsten und zum Setzen der fünften Stufe erzeugt, wobei diese Rückstell- und Setzoperationen
nur stattfinden, wenn das UND-Glied (20) das Ausgangssignal (49) liefert, derart, daß von der
ersten logischen Einrichtung (47) einer Phasen-Beschleunigungssteuerung 30 ein Beschleunigungssignal
und von der zweiten logischen Einrichtung 48 einer Phasen-Verzögerungasteuerung ein Phasenverzögerungssignal
zugeführt wird.
6. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Verschieben des Inhaltes
des Schieberegisters (14) und das Verschieben eines der beiden fehlerhaften ersten binären Werte (H) in
einer zusammenfallenden Operation ausgeführt werden.
7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Lesesignal von einem
magnetischen Aufzeichnungsmedium (10) gewonnen wird, auf dem digitale Signale nach der Null-Modulationsmethode
aufgezeichnet sind.
8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang der Speichereinrichtung
(14) an eine mit redundanten Prüfbits arbeitende Fehlererkennungs- und Korrekturschaltung
(26) angeschlossen ist.
9. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das UND-Glied (20) an die Stufen N/2
und N/2 +1 angeschlossen ist, worin N+1 die Stufenanzahl des Schieberegisters angibt, daß die
Wellenzugauswertung (21) feststellt, wenn in den Stufen zwischen N/2 +1 und N (Ausgangshälfte)
mehr zweite binäre Werte (L) gespeichert sind als in d?n Stufen 0 bis N/2 -1 (Eingangshälfte) und ein
Signal zum Rückstellen auf 0 der Stufe N/2 + 2 und zum Setzen der Stufe N/2 + 3 des Schieberegisters
erzeugt, und daß die Wellenzugauswertung (21) ferner feststellt, wenn in den Stufen 0 bis N/2 -1
(Eingangshälfte) mehr zweite binäre Werte (L) gespeichert sind als in den Stufen N/2 + 2 bis N
(Ausgangshälfte) des Schieberegisters und daraufhin ein Signal zum Setzen der Stufe N/2 und zum
Zurückstellen der Stufe N/2 +1 des Schieberegisters erzeugt (Verzögern).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US454500A US3893171A (en) | 1974-03-25 | 1974-03-25 | Signal adjustment circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2510445A1 DE2510445A1 (de) | 1975-10-02 |
DE2510445C2 true DE2510445C2 (de) | 1982-04-15 |
Family
ID=23804862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2510445A Expired DE2510445C2 (de) | 1974-03-25 | 1975-03-11 | Schaltungsanordnung zum Korrigieren von Codesignalen |
Country Status (6)
Country | Link |
---|---|
US (1) | US3893171A (de) |
JP (1) | JPS5534481B2 (de) |
DE (1) | DE2510445C2 (de) |
FR (1) | FR2266379B1 (de) |
GB (1) | GB1464492A (de) |
IT (1) | IT1031234B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8101825A (nl) * | 1981-04-14 | 1982-11-01 | Philips Nv | Inrichting voor het afvragen en korrigeren van een serieel data-signaal. |
US4644545A (en) * | 1983-05-16 | 1987-02-17 | Data General Corporation | Digital encoding and decoding apparatus |
US4712217A (en) * | 1985-12-20 | 1987-12-08 | Network Equipment Technologies | System for transmitting digital information and maintaining a minimum paulse density |
JPH01208769A (ja) * | 1988-02-16 | 1989-08-22 | Csk Corp | バーストエラー訂正装置 |
US5113187A (en) * | 1991-03-25 | 1992-05-12 | Nec America, Inc. | CMI encoder circuit |
US5204848A (en) * | 1991-06-17 | 1993-04-20 | International Business Machines Corporation | Adjusting amplitude detection threshold by feeding back timing-data phase errors |
GB0313664D0 (en) * | 2003-06-13 | 2003-07-16 | Weatherford Lamb | Method and apparatus for supporting a tubular in a bore |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3067422A (en) * | 1958-12-24 | 1962-12-04 | Ibm | Phase distortion correction for high density magnetic recording |
US3483539A (en) * | 1966-03-11 | 1969-12-09 | Potter Instrument Co Inc | Pulse repositioning system |
US3831194A (en) * | 1973-07-19 | 1974-08-20 | Honeywell Inf Systems | Digital data recovery system with circuitry which corrects for peak shifting |
-
1974
- 1974-03-25 US US454500A patent/US3893171A/en not_active Expired - Lifetime
-
1975
- 1975-01-24 FR FR7502847A patent/FR2266379B1/fr not_active Expired
- 1975-01-29 IT IT19686/75A patent/IT1031234B/it active
- 1975-02-12 JP JP1700575A patent/JPS5534481B2/ja not_active Expired
- 1975-03-11 DE DE2510445A patent/DE2510445C2/de not_active Expired
- 1975-03-25 GB GB1230675A patent/GB1464492A/en not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS ERMITTELT * |
Also Published As
Publication number | Publication date |
---|---|
FR2266379A1 (de) | 1975-10-24 |
US3893171A (en) | 1975-07-01 |
DE2510445A1 (de) | 1975-10-02 |
JPS50126310A (de) | 1975-10-04 |
FR2266379B1 (de) | 1977-04-15 |
GB1464492A (en) | 1977-02-16 |
JPS5534481B2 (de) | 1980-09-06 |
IT1031234B (it) | 1979-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3604277C2 (de) | Vorrichtung zum Einstellen der Phasenlage von Datensignalen | |
DE2023741C3 (de) | Testeinrichtung für komplexe elektronische Logikbaugruppen | |
DE2756740C2 (de) | Ausgleichschaltung für einen Detektor von Datensignalen | |
DE2219219A1 (de) | Mehrpegelsignal-Übertragungssystem | |
DE2460979A1 (de) | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung | |
DE2727685A1 (de) | Vorrichtung zur verarbeitung von daten | |
DE3140431A1 (de) | Schaltung zum wiedergeben und demodulieren eines modulierten digitalsignals | |
DE2510445C2 (de) | Schaltungsanordnung zum Korrigieren von Codesignalen | |
DE3539182A1 (de) | Digitales datenwiedergabesystem | |
DE3012905A1 (de) | Rueckkopplungs-phase-lock-schleife | |
DE4027262A1 (de) | Verfahren zur synchronisation von digitalen daten | |
DE3724572C2 (de) | ||
DE1948533C3 (de) | Einrichtung zur Übertragung einer synchronen, binären Impulsfolge | |
DE3131062A1 (de) | Pcm-signalverarbeitungsschaltung | |
DE1242688B (de) | Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen | |
DE1919871C3 (de) | Schaltungsanordnung zur Erzeugung von Taktimpulsen aus einem Eingangssignal | |
DE3144263C2 (de) | ||
DE3114198C2 (de) | Verfahren und Vorrichtung zur Beseitigung von Phasenfehlern von PAL-Burstsignalen | |
DE1449388B2 (de) | Schaltungsanordnung zur korrektur von faelschlich versetzt auftretenden impulsen einer auf mehreren parallelen kanaelen dargestellten informationen | |
DE2411176A1 (de) | Schaltungsanordnung zur ermittelung einer datenhuellkurve | |
DE2423456C3 (de) | Schaltungsanordnung zur Fehlererkennung bei der Auswertung von Signalen, die aus In periodischen Abständen nacheinander wirksam werdenden Zustandswechseln einer Aufzeichnung abgeleitet werden | |
DE2850953C2 (de) | Schaltungsanordnung für ein PCM-Aufzeichnungs und -Wiedergabegerät | |
DE3042761A1 (de) | Schaltungsanordnung zur gewinnung einer elektrischenbezugstakt-impulsfolge fuer die dekodierung einer von einem aufzeichnungstraeger gelesenen und auf diesem aufgezeichneten mehrlaengenschrift | |
DE2308304C3 (de) | Anordnung zur Schräglaufkompensation bei einem kinematischen Magnetspeicher | |
DE2101447C (de) | Verfahren und Vorrichtung zur Erzeugung einer komprimierten Digi taldarstellung eines sichtbaren Bildes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |