DE69211693T2 - Verfahren zur herstellung einer mehrschichtigen leiterplatte - Google Patents
Verfahren zur herstellung einer mehrschichtigen leiterplatteInfo
- Publication number
- DE69211693T2 DE69211693T2 DE69211693T DE69211693T DE69211693T2 DE 69211693 T2 DE69211693 T2 DE 69211693T2 DE 69211693 T DE69211693 T DE 69211693T DE 69211693 T DE69211693 T DE 69211693T DE 69211693 T2 DE69211693 T2 DE 69211693T2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- intermediate substrate
- substrates
- layers
- conductive tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 174
- 239000010410 layer Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 67
- 239000000853 adhesive Substances 0.000 claims abstract description 30
- 230000001070 adhesive effect Effects 0.000 claims abstract description 30
- 239000012790 adhesive layer Substances 0.000 claims abstract description 29
- 239000012792 core layer Substances 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 19
- 238000003475 lamination Methods 0.000 claims abstract description 17
- 230000009969 flowable effect Effects 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 25
- 239000003822 epoxy resin Substances 0.000 claims description 24
- 229920000647 polyepoxide Polymers 0.000 claims description 24
- 229920005989 resin Polymers 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 23
- 229920001187 thermosetting polymer Polymers 0.000 claims description 18
- 239000000835 fiber Substances 0.000 claims description 11
- 229920001721 polyimide Polymers 0.000 claims description 8
- 230000002787 reinforcement Effects 0.000 claims description 7
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920003192 poly(bis maleimide) Polymers 0.000 claims description 6
- 239000012783 reinforcing fiber Substances 0.000 claims description 5
- 229920001567 vinyl ester resin Polymers 0.000 claims description 5
- 239000004814 polyurethane Substances 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 150000003918 triazines Chemical class 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229920002577 polybenzoxazole Polymers 0.000 claims description 3
- -1 polyethylene terephthalate Polymers 0.000 claims description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 3
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 3
- 229920002635 polyurethane Polymers 0.000 claims description 3
- 229920006337 unsaturated polyester resin Polymers 0.000 claims description 3
- WRDNCFQZLUCIRH-UHFFFAOYSA-N 4-(7-azabicyclo[2.2.1]hepta-1,3,5-triene-7-carbonyl)benzamide Chemical compound C1=CC(C(=O)N)=CC=C1C(=O)N1C2=CC=C1C=C2 WRDNCFQZLUCIRH-UHFFFAOYSA-N 0.000 claims description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims description 2
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 claims description 2
- 150000001252 acrylic acid derivatives Chemical class 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 claims description 2
- 239000004643 cyanate ester Substances 0.000 claims description 2
- 229920001568 phenolic resin Polymers 0.000 claims description 2
- 239000005011 phenolic resin Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 1
- 229920006389 polyphenyl polymer Polymers 0.000 claims 1
- 229920001169 thermoplastic Polymers 0.000 claims 1
- 239000004416 thermosoftening plastic Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 abstract description 5
- 229920002994 synthetic fiber Polymers 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 47
- 239000010949 copper Substances 0.000 description 36
- 229910052802 copper Inorganic materials 0.000 description 36
- 230000003014 reinforcing effect Effects 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 11
- 239000004744 fabric Substances 0.000 description 11
- 239000000843 powder Substances 0.000 description 8
- 239000000654 additive Substances 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- KUBDPQJOLOUJRM-UHFFFAOYSA-N 2-(chloromethyl)oxirane;4-[2-(4-hydroxyphenyl)propan-2-yl]phenol Chemical compound ClCC1CO1.C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 KUBDPQJOLOUJRM-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004693 Polybenzimidazole Substances 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920002480 polybenzimidazole Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- OWYWGLHRNBIFJP-UHFFFAOYSA-N Ipazine Chemical compound CCN(CC)C1=NC(Cl)=NC(NC(C)C)=N1 OWYWGLHRNBIFJP-UHFFFAOYSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229920000561 Twaron Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 150000001913 cyanates Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000013008 thixotropic agent Substances 0.000 description 1
- 239000004762 twaron Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/0287—Unidirectional or parallel fibers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/249921—Web or sheet containing structurally defined element or component
- Y10T428/249924—Noninterengaged fiber-containing paper-free web or sheet which is not of specified porosity
- Y10T428/24994—Fiber embedded in or on the surface of a polymeric matrix
- Y10T428/24995—Two or more layers
- Y10T428/249951—Including a free metal or alloy constituent
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/249921—Web or sheet containing structurally defined element or component
- Y10T428/249994—Composite having a component wherein a constituent is liquid or is contained within preformed walls [e.g., impregnant-filled, previously void containing component, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung einer Mehrlagen- Leiterplatte. Eine solche Leiterplatte besitzt mindestens drei leitfähige Lagen, von denen gewöhnlich mindestens zwei Lagen aussenseitige Kupferlagen sind und mindestens eine Lage eine innere Schaltung ist. Das Verfahren, auf das sich die Erfindung bezieht, umfasst das Laminationsbinden (oder kurz "Laminieren" genannt) mindestens eines harten Grundsubstrates, das beidseitig mit leitfähigen Bahnen versehen ist, und mindestens eines Zwischensubstrates, das eine harte Kernlage aufweist, die mindestens auf der den leitfähigen Bahnen zugewandten Seite mit einer Schicht aus Haftmittel (nachfolgend kurz "Haftmittelschicht" genannt) versehen ist.
- Ein solches Verfahren ist im IBM Technical Disclosure Bulletin Band 32, Nr. 5B, Seiten 355-356 beschrieben und dient dazu, die Dimensionsinstabilität im wesentlichen auszuschalten, die bei Laminierungsprozessen von Verbundstoffen gewöhnlich auftritt. Obwohl dies als wesentliche Verbesserung der Herstellung von Mehrlagen-Leiterplatten angesehen werden kann, beschäftigt sich diese Veröffentlichung nicht mit einem, im Zusammenhang mit Mehrlagen-Leiterplatten noch wichtigeren Problem, nämlich demjenigen, ein Material zur Verfügung zu stellen, das ausreichend niedrige Wärmeausdehnungskoeffizienten (TCE) aufweist, um zu den TCE-Werten von elektronischen Komponenten (nachfolgend auch Chips genannt) zu passen, die zusammen mit den Leiterplatten verwendet werden. Für den durchschnittlichen Fachmann ergibt sich ohne weiteres, dass die Verwendung von Glasgewebe als Verstärkungsmaterial zu relativ hohen TCE-Werten führt. Ferner benötigen die Substrate des Standes der Technik und die resultierenden Mehrlagenplatten eine verbesserte Dimensionsstabilität.
- Ähnliche Erwägungen gelten für US 3,756,891, wo ein Verfahren zur Herstellung von mehrlagigen gedruckten Schaltungen (printed wire boards, nachfolgend auch kurz PWBs bzw. Multilayer-PWBs genannt) durch Stapeln von mit Schaltungen versehenen Platten und von mit Haftmittelschichten versehenen Blättern beschrieben ist. Das Haftmittel ist so gewählt, dass es nicht in die in den Platten vorliegenden Durchgangsbohrungs-Verbindungsbereiche fließt.
- Eine andere Technik für Multilayer-PWBs ist die sequentielle Laminierungsmethode, die in RCA Review 29 (1968), Seiten 582 - 599, insbesondere auf den Seiten 596 - 597, beschrieben ist. Obwohl ein beidseitig mit Schaltungen versehenes Grundsubstrat mit einer mit Klebmittel beschichteten dielektrischen Lage laminiert wird, ist die mit Klebmittel beschichtete Lage kein Zwischensubstrat zwischen Grundsubstraten gemäss der Erfindung, sondern dient als Substrat für eine weitere gedruckte Schaltung. Die Publikation befasst sich nicht mit der Art des verwendeten Substrates, geschweige denn, dass sie eine Lösung des Problems bietet, Multilayer-Platten mit ausreichend niedrigen TCE-Werten zur Verfügung zu stellen.
- Leiterplatten, die bezüglich Wärmeausdehnungskoeffizeint Vorteile bieten, sind in US 4 943 334 beschrieben. Es wird ein Herstellungsverfahren beschrieben, bei dem Verstärkungsfilamente um einen rechteckigen flachen Kern zur Bildung einer Mehrzahl von Filamentlagen, die sich in einem Winkel von 90º überschneiden, gewickelt werden; die Mehrzahl Lagen wird mit einem härtbaren Matrixmaterial versehen und die Matrix gehärtet, um ein Grundmaterial für eine Leiterplatte zu bilden. Zur Herstellung mehrschichtiger Leiterplatten beschreibt die Veröffentlichung ein Verfahren, bei dem eine Baugruppe aus Leiterplatten in einem Hohlraum angeordnet wird, worauf ein härtbares Matrixmaterial in den Hohlraum eingeführt und die Matrix zur Bildung einer Mehrlagen-Leiterplatte ausgehärtet wird. Die gewünschte Verstärkung der Matrix wird durch Anwesenheit von Fasern um die Leiterplatten herum erreicht, die während des Verfahrnes in der gehärteten Matrix eingebettet werden. Die Methode liefert, u. a. wegen des inhärenten Mangels an Dickentoleranz, keine brauchbaren Ergebnisse.
- JP-A-1,283,996 beschreibt eine Mehrlagen-Leiterplatte, bei der das dielektrische Material aus unidirektional ("UD") verstärkten Lagen besteht. Die beschriebenen Multilayers beruhen auf dem Laminieren von Prepregs mit unidirektional orientierten parallelen Fasern (UD) und unterliegen daher dem Problem, dass sich die Orientierung verschlechtern kann. Die Beibehaltung der Orientierung ist zur Ausnutzung der eigentlichen Vorteile der UD-Verstärkung ausschlaggebend.
- In den Kapiteln 31 und 32, insbesondere 33 und 34 des bei McGraw-Hill erschienen "Printed Circuits Handbook" von C.J. Coombs jr. wird unter anderem beschrieben, wie mehrlagige gedruckte Schaltungen, die sogenannten Multilayer, allgemein hergestellt werden, wobei das Verfahren folgende Schritte umfasst:
- - Herstellung eines beidseitig mit Kupferfolie beschichteten Laminats aus Glasfaser-Epoxy-Prepreg;
- - Ätzen des gewünschten Musters in den Kupfer;
- - Binden der geätzten Laminate durch Verpressen mit Zwischenlagen aus Glasfaser-Epoxy-Prepreg.
- Dieses Verfahren hat mehrere Nachteile, wie hohe Materialkosten wegen des verwendeten Glasfasergewebes und grosse Wärmeausdehnung wegen des niedrigen maximalen Fasergehalts in den faserverstärkten Laminaten. Eine weiterer wesentlicher Nachteil dieses Verfahrens ist der Mangel einer absoluten Dickentoleranz. Die Dicke eines so hergestellten Multilayers ist u.a. abhängig von dem ausgeübten Formpressdruck, der Formtemperatur und der angewendeten Aufheizgeschwindigkeit sowie dem Alter des verwendeten Prepregs und anderen schwer zu kontrollierenden Faktoren.
- Es sind verschiedene Varianten des zuletzt genannten Verfahrens bekannt, z.B. aus EP 0 231 737 A2. Bei diesem bekannten Verfahren wird eine mehrschichtige Leiterplatte in kontinuierlichem Verfahren hergestellt. In der Ausführung gemäss Abbildung 2 dieser Veröffentlichung wird eine einzelne Leiterplatte (PWB) aus einem Substrat aus zwei Lagen Glasgewebe in einer gehärteten Matrix aus duroplastischem Kunststoff verwendet; das Substrat ist auf beiden Seiten mit einer Lage aus Kupferbahnen versehen, die nach einer subtraktiven Methode aus der ursprünglich auf das Substrat aufgebrachten Kupferfolie gebildet werden. Auf diese Ausgangs-PWB werden beidseitig zwei Lagen Glasgewebe, eine Schicht aus flüssigem duroplastisch härtbaren Material, wie Epoxyharz, und eine Kupferfolie aufgebracht. Nach dem Vorheizen wird das Ganze in einer Doppelbandpresse unter der Einwirkung von Hitze und Druck laminiert. So wird nach dem Abkühlen beim Verlassen der Doppelbandpresse ein Laminat erhalten, das nach der Bildung von Kupferbahnen auf den Aussenschichten eine mehrlagige Leiterplatte darstellt. Diese mehrlagige Leiterplatte besteht somit aus einem Laminat von drei Substraten aus mit Glasgewebe verstärktem gehärtetem Epoxyharz und vier Lagen mit Kupferbahnen.
- Obwohl bei Verwendung der nach diesem Verfahren hergestellten Mehrlagen-Leiterplatten durchaus brauchbare Ergebnisse erzielt werden können, bestehen immer noch gewisse Nachteile. Insbesondere werden die Schichten des flüssigen, noch nicht gehärteten duroplastischen Harzes in der Doppbelbandpresse stark zusammengepresst, wodurch es zwischen dem Einlass und dem Auslass der Doppelbandpresse zu einer erheblichen Verringerung der Laminatdicke kommt. Es wurde gefunden, dass es als Folge dieser ausgepragten Dickenverminderung schwierig ist, die konstante Dicke des fertigen Laminates und der fertigen Mehrlagen- Leiterplatte mit der letzlich erwünschten ausreichenden Genauigkeit einzuhalten. Abweichungen der Dicke einer Leiterplatte haben eine nachteilige Wirkung auf die elektrischen Eigenschaften, wodurch die Qualität einer solchen Leiterplatte negativ beeinflusst wird. Ein weiterer Nachteil dieser bekannten Mehrlagen-Leiterplatten besteht darin, dass die Verstärkung der Substrate mit Gewebe eine vergleichsweise teure Angelegenheit ist.
- DE-4 007 558 A1 beschreibt eine Mehrlagen-Leiterplatte eines etwas anderen Typs. Zwischen eine Anzahl von benachbarten einzelnen Leiterplatten (siehe Fig. 1, Nr. 2 von DE-4 007 558 A1), die je aus einem aus mit duroplastischem Kunststoff imprägnierten Glasgewebe und beidseitigen Kupferbahnen (siehe Fig. 1, Nr. 4) aufgebauten Substrat bestehen, wird in jedem Fall eine Art Zwischensubstrat (siehe Fig. 1, Nrn. 1-a und 1-b) eingelegt. Das Zwischensubstrat (1) besteht in diesem Fall aus einem Polyimidfilm (1-a) mit einer Dicke von 10µm, der beidseitig mit einer Haftmittelschicht von 10 µm Dicke oder weniger versehen ist. Die Schmelztemperatur des Polyimidfilms ist höher als die während des Laminierens herrschende Temperatur, wohingegen die Haftmittelschichten eine Schmelztemperatur unterhalb der verwendeten Laminiertemperatur haben.
- Ein Nachteil dieses bekannten Multilayer-PWB besteht darin, dass sich Luft in den Zwischenräumen zwischen den Kupferbahnen (siehe Fig. 1) befindet, was eine nachteilige Wirkung auf die Eigenschaften haben kann. Weitere Nachteile von DE-4 007 558 A1 sind unter anderem die hohen Materialkosten der beschriebenen Komponenten und die erforderliche lange Verarbeitungsdauer.
- In US 4 606 787 ist ein Verfahren zur Herstellung eines Multilayer-PWB beschrieben, bei dem zunächst (siehe Fig. 12) ein Stapel aus einer Anzahl einzelner PWBs mit einer Art von jeweils sandwichartig eingelegten Zwischensubstraten aus Glasfasern, die mit flüssigem ungehärtetem Epoxyharz imprägniert sind, gebildet wird. Dann wird der Stapel unter Druck und erhöhter Temperatur verpresst, wobei das Harz die Zwischenräume zwischen den leitfähigen Bahnen füllt (siehe Spalten 6, 11, 51, 52) und gehärtet wird. Das Verpressen des Laminats führt zu einer deutlichen Verringerung der Dicke, so dass es schwierig ist, die für das fertige Laminat gewünschte konstante Gesamtdicke und die konstante Dicke der Zwischensubstrate mit ausreichender Genauigkeit einzuhalten. Dies hat nachteilige Wirkungen auf die elektrischen Eigenschaften der PWBs und beeinflusst daher deren Qualität in negativer Weise.
- Aufgabe der Erfindung ist, ein Verfahren zur Verfügung zu stellen, das die genannten Nachteile vermeidet. Das Verfahren gemäss der Erfindung ist in Anspruch 1 definiert. Es besteht darin, dass in einem Verfahren der im Eingangsabschnitt beschriebenen bekannten Art die Haftmittelschicht fliessfähig ist und das Laminieren unter einem ausreichend hohen Druck durchgeführt wird, um die Kernlage des Zwischensubstrates mit den leitfähigen Bahnen des Grundsubstrates in Kontakt oder praktisch in Kontakt zu bringen, das Haftmittel die Zwischenräume zwischen den Bahnen füllt, das Grundsubstrat und das Zwischensubstrat ein faserverstärktes Matrixmaterial enthalten, die Verstärkung in Form einer kreuzenden Anordnung von Lagen aus unidirektional (UD) orientierten Fasern vorliegt. Ein fliessfähiges Haftmittel ist allgemein ein Haftmittel, das entweder fluid ist oder fluid gemacht werden kann (allgemein mittels erhöhter Temperatur).
- Eine Mehrlagen-Leiterplatte gemäss der Erfindung ist in Anspruch 22 definiert.
- Erfindungsgemäss wird somit für die harte Kernschicht des Zwischensubstrates und als hartes Grundsubstrat ein verstärktes Matrixmaterial verwendet, das die oben erwähnten Nachteile vermeidet und insbesondere einen ausreichend niedrigen TCE-Wert und eine vorteilhafte Flachheit besitzt. Dieses Material enthält zwei oder mehr Lagen aus Verstärkungsfasern oder -filamenten, eingebettet in einem gehärteten duroplastischen Kunststoff, z.B. auf Basis von Epoxyharz. Die Verstärkung hat die Form von Filamente enthaltenden Lagen aus einer Mehrzahl von zueinander parallelen und verstreckten Filamenten, die nicht in Form eines Gewebes gebunden sind und sich praktisch geradlinig erstrecken, wobei die Filamente der übereinanderliegenden Lagen einander überkreuzen. Dieser Typus von verstärktem Matrixmaterial wird kurz als UD- verstärktes Material bezeichnet. Gemäss der Erfindung werden in diesem Verfahren vorzugsweise drei der erwähnten, nicht in der Form eines Gewebes gebundenen Filamentlagen in Bezug auf die Symmetrieebene spiegelbildlich im Matrixmaterial angeordnet, wobei die Filamente der übereinanderliegenden Filamentlagen sich in einem Winkel von vorzugsweise etwa 90º überkreuzen. Das UD-verstärkte Material, das genauer als Kreuzlage von UD-verstärkten Schichten zu bezeichnen wäre, ist zur Eignung für eine vorteilhafte Verwendung in Mehrschicht-Leiterplatten ausgewogen und bezüglich der Mittelebene symmetrisch. Ein Beispiel eines solchen Materials wird von den in der oben genannten US 4,943,334 beschriebenen Substraten gebildet. Dank dem erfindungsgemässen Laminierverfahren unter Verwendung eines fliessfähigen Haftmittels, das im wesentlichen zwischen den leitfähigen Bahnen eines Grundsubstrates und dem harten Kern des angrenzenden Zwischensubstrates nicht vorhanden ist, können die Vorteile von UD-verstärktem Material für eine Mehrlagen-Leiterplatte ausgenützt werden.
- Zu diesen Vorteilen gehört insbesondere eine vorteilhafte Dimensionsstabilität. Ferner haben die verwendeten Substrate in den X- und Y- Richtungen relativ niedrige TCE-Werte, vorzugsweise ungefähr gleich denen der verwendeten elektrisch leitfähigen Materialien (gewöhnlich Kupfer). Ferner ist es möglich, Substrate zur Verfügung zu stellen, deren Ausdehnungskoeffizienten in den X- und Y-Richtungen ungefähr gleich denen der zusammen mit mehrlagigen Leiterplatten verwendeten elektronischen Komponenten sind, insbesondere mikroelektronischen Schaltelementen, d.h. Silicium-Chips. Es ist zu bemerken, dass diese Komponenten entweder auf die Mehrlagen-Leiterplatte ("Chip-auf- Platte") aufgebracht oder in ein Substrat, etwa ein erfindungsgemässes Zwischensubstrat ("Chip-in-Platte"), eingebettet werden können. Für die zuletzt genannte Ausführungsform sollte ein mit Haftmittel beschichtetes Substrat verwendet werden, das Aussparungen zum Einbetten der Chips besitzt. Natürlich ist es auch möglich, die Chips in Aussparungen einzubetten, die im Grundsubstrat vorgesehen sind. Ein vorteilhaftes Verfahren zur Herstellung einer Struktur "Chip-in-Platte" beruht darauf, dass man ein oder mehrere Chips auf einem Grundsubstrat anordnet (und diese leitend mit der Schaltung auf dem Grundsubstrat verbindet) und dann auf dieses mit Chips versehene Grundsubstrat ein mit einem Haftmittel beschichtetes Zwischensubstrat laminiert wird, das mit entsprechenden Aussparungen versehen ist, um den (die) auf dem Grundsubstrat angeordneten Chip(s) einzuschliessen.
- Eine besonders effektive Ausführungsform des erfindungsgemässen Verfahrens ist dadurch gekennzeichnet, dass man ein Zwischensubstrat verwendet, das auf beiden Seiten der harten Kernschicht mit einer fliessfähigen Haftmittelschicht versehen ist. In diesem Fall kann gemäss der Erfindung einfach das Zwischensubstrat sandwichartig zwischen zwei benachbarte Grundsubstrate gelegt werden, die mit leitfähigen Bahnen versehen sind, und während des Laminierverfahrens wird ein solcher Druck auf das Laminat ausgeübt, dass die harte Kernschicht des Zwischensubstrates mit den leitfähigen Bahnen der beiden Grundsubstrate praktisch in Kontakt gebracht wird und die Zwischenräume zwischen diesen Bahnen auf beiden Seiten des Zwischensubstrates mit Haftmittel ausgefüllt werden. Erfindungsgemäss kann eine Mehrlagen-Leiterplatte mit vielen Lagen einfach dadurch realisiert werden, dass jedes der n-1 Zwischensubstrate (n> 2) jeweils sandwichartig zwischen n angrenzende Grundsubstrate gelegt und anschliessend unter erhöhtem Druck (und wahlweise unter erhöhter Temperatur), unter Vakuum oder unter einer Kombination von diesen laminiert wird.
- Eine vorteilhafte Ausführungsform des Verfahrens gemäss der Erfindung ist dadurch gekennzeichnet, dass die Dicke der harten Kernlage jedes Zwischensubstrates 0,025 - 0,6 mm beträgt, obwohl die Dicke jedes Zwischensubstrates vorzugsweise von gleicher Grössenordnung ist wie diejenige eines Grundsubstrates, und die Dicke jeder noch plastisch verformbaren (fliessfähigen) Haftmittelschicht auf einer oder beiden Seiten des Zwischensubstrates von gleicher Grössenordnung wie die der leitfähigen Bahnen ist, die allgemein eine Dicke von 2 - 70 µm haben. Vorzugsweise ist das Verfahren gemäss der Erfindung dadurch gekennzeichnet, dass man für die auf einer oder beiden Seiten der harten Kernlage eines Zwischensubstrates vorgesehene Haftmittelschicht einen Klebstoff auf Basis eines noch nicht ausgehärteten oder nur teilweise gehärteten duroplastischen Kunststoffs, wie Epoxyharz, verwendet, der nach dem Füllen der Zwischenräume zwischen den leitfähigen Bahnen ausgehärtet wird.
- Die Erfindung wird weiter unter Bezug auf die schematischen Zeichungen erläutert. In Fig. 1 ist die Herstellung einer einzelnen Leiterplatte mittels der subtraktiven Methode dargestellt. Die Figuren 2 - 7 zeigen die Herstellung einer Leiterplatte mit sechs Lagen aus Kupferbahnen nach der subtraktiven Methode. In Fig. 8 ist die Herstellung einer bekannten einzelnen Leiterplatte nach der additiven Methode dargestellt. Die Figuren 9 - 12 zeigen die Herstellung einer Leiterplatte mit sechs Lagen Kupferbahnen nach der additiven Methode.
- Die Figuren 13 - 16 erläutern eine andere Arbeitsweise zur Herstellung einer Leiterplatte mit vier oder sechs Lagen Kupferbahnen.
- Figur 1 zeigt ein Substrat 1, dessen Aussenseiten aus einer daran befestigten kontinuierlichen Kupferfolie 2 bestehen. Der Kern 3 des Substrats 1 besteht aus einer Matrix 4 eines gehärteten duroplastischen Kunstststoffs auf Basis von Epoxyharz, verstärkt mit drei Lagen aus verstreckten Filamenten, die nicht in der Form eines Gewebes gebunden sind und sich geradlinig erstrecken, wobei die kombinierte Dicke der beiden Aussenlagen gleich oder praktisch gleich der Dicke der Mittellage ist. Die beiden äusseren Filamentlagen 5 sind in durchbrochenen Linien dargestellt; die Filamente dieser Lagen erstrecken sich parallel zueinander und parallel zur Zeichnungsebene (0º Richtung). Die innere Filamentlage 6 ist durch punktierte Linien dargestellt und erstreckt sich rechtwinklig zur Zeichnungsebene (90º Richtung). Der Kern 3 des Substrates 1 mit einer Dicke von z.B. 0,4 mm ist aus Lagen aus parallel zueinander liegenden (unidirektionalen = UD) Verstärkungsfilamenten gebildet, die mit einem duroplastischen Material, wie Epoxyharz, imprägniert sind. Dann werden die gewünschten Kupferbahnen 7 mit einer Dicke von z.B. 35 µm in den Kupferfolien durch ein Aetzverfahren gebildet, d.h. nach der subtraktiven Methode, wonach das gesamthaft als 8 bezeichnete Grundsubstrat fertiggestellt ist.
- Wie noch ausführlicher unter Bezug auf die Figuren 2-7 zu erläutern, bildet das Grundsubstrat 8, das selbst eine einzelne Leiterplatte mit zwei Lagen von Kupferbahnen ist, eine Komponente für die Herstellung einer Mehrlagen-Leiterplatte. Zu diesem Zweck wird ein gesamthaft als 9 bezeichnetes Zwischensubstrat in der in Fig. 2 dargestellten Weise auf jede Seite des Grundsubstrates 8 gebracht. Jedes Zwischensubstrat 9 ist aus einer harten Kernschicht 10 gefertigt, die eine Matrix 11 aus einem gehärteten duroplastischen Kunststoff, z.B. auf Basis von Epoxyharz, besitzt. Die Matrix 11 ist mit mindestens zwei unidirektionalen Lagen aus Verstärkungsfasern verstärkt. Die Filamente in den Aussenlagen 12 aus Verstärkungsfasern erstrecken sich in der vorgenannten 0º-Richtung, während sich die Filamente in den Innenlagen 13 aus Verstärkungsfasern in der vorgenannten 90º-Richtung erstrecken. Der Kern 10 des Zwischensubstrates 9 ist wie der Kern 3 des Grundsubstrates 8 hergestellt durch Laminieren von mindestens zwei Lagen, die mit praktisch unidirektionalen Fasern verstärkt sind, was eine harte Kernschicht 10 mit einer Dicke von z.B. 0,4 mm ergibt. Auf die eine Seite jedes Zwischensubstrates 9 wird eine Kupferfolie 14 mit einer Dicke von 35 µm aufgebracht. Auf die andere Seite, d.h. die den Kupferbahnen 7 des Grundsubstrates 3 zugewandte Seite, jedes Zwischensubstrats 9 wird eine fliessfähige Haftmittelschicht 15 in einer Dicke von 35 µm aufgebracht. Die Haftmittelschicht 15 besteht aus einem Qualitätsklebstoff und vorzugsweise einem ungehärteten Epoxyharz oder einem teilweise gehärteten Epoxyharz. Vorzugsweise ist die in der in Fig. 2 dargestellte Haftmittelschicht nicht klebrig, so dass das Zwischensubstrat problemlos gehandhabt werden kann. Dann werden die beiden Zwischensubstrate 9 mit dem dazwischenliegenden Grundsubstrat 8 wie in Fig. 3 dargestellt gestapelt und unter der Wirkung von äusserem Druck und erhöhter Temperatur zu einem einstückigen Ganzen miteinander verbunden. Das Verpressen des in Fig. 3 dargestellten Stapels wird unter einem solchen Druck ausgeführt, dass die harte Kernlage 10 des Zwischensubstrates 9 vollständig oder praktisch mit den Kupferbahnen 7 des Grundsubstrates in Kontakt kommt und die Zwischenräume zwischen diesen Bahnen vollständig mit Klebstoff oder Haftmittelmaterial 15 gefüllt werden. Unter Aufrechterhaltung des äusseren Drucks wird der in Fig. 3 dargestellte Stapel einer solchen Temperatur ausgesetzt, dass der z.B. auf Epoxyharz basierende Klebstoff augehärtet wird. Nach dem Härten des Klebstoffes wird ein Laminat 16 erhalten, das ein einstückiges Ganzes bildet. Dann werden die äusseren Kupferfolien 14 des Laminates 16 zur Bildung der gewünschten Kupferbahnen einem Ätzverfahren nach der subtraktiven Methode unterzogen, was die in Fig. 4 dargestellte Mehrlagen-Leiterplatte 17 ergibt. Die Leiterplatte 17 hat bereits die vier Lagen aus Kupferbahnen.
- Die Herstellung einer Leiterplatte mit sechs Lagen Kupferbahnen kann in der in den Figuren 5 - 7 dargestellten Weise erfolgen. Die Teile einer solchen Leiterplatte sind in Fig. 5 dargestellt und bestehen aus der zentral angeordneten Leiterplatte 17 mit einem weiteren Zwischensubstrat 9 der vorstehend beschriebenen Art auf beiden Seiten. In der in Fig. 6 dargestellten Weise werden diese drei Teile dann zu einem Stapel 18 vereinigt, der unter der Wirkung von Wärme und Druck in analoger Weise, wie unter Bezug auf Fig. 3 beschrieben, zu einem einstückigen Ganzen verbunden wird. Die äusseren Kupferfolien 14 des Laminates 18 werden dann zur Bildung der gewünschten Kupferbahnen einem Ätzverfahren nach der subtraktiven Methode unterzogen, was die in Fig. 7 dargestellte Mehrlagen-Leiterplatte ergibt. Die Leiterplatte 19 hat sechs Lagen Kupferbahnen.
- Unter Verwendung der Leiterplatte 19, kombiniert mit zwei Zwischensubstraten 9, kann eine Leiterplatte mit acht Lagen Kupferbahnen (nicht dargestellt) in analoger Weise wie in den Fig. 2 - 4 und den Figuren 5 - 7 dargestellt, erhalten werden. Natürlich kann auch eine Leiterplatte mit sieben Lagen Kupferbahnen durch Vereinigung der sechslagigen Leiterplatte 17 mit einem Zwischensubstrat 9 nur auf einer Seite erhalten werden. Es versteht sich, dass das unter Bezug auf die Fig. 2 - 4 und 5 - 7 beschriebene Prinzip die Herstellung von Leiterplatten mit einer Vielzahl von Lagen Kupferbahnen, beispielsweise 20, ermöglicht. Zur Vereinfachung der Zeichnung sind die verschiedenen Lagen der Verstärkungsfilamente in den Figuren 3, 4, 6 und 7 nicht eingezeichnet. Es erübrigt sich der Hinweis, dass die Anzahl Lagen von Verstärkungsfilamenten nicht auf die in den Zeichnungen dargestellte Anzahl beschränkt ist, und es können gewünschtenfalls mehrere solcher Lagen verwendet werden. Es ist darauf zu achten, dass sichergestellt ist, dass in der fertigen Leiterplatte die Anzahl der Lagen aus Verstärkungsfilamenten in spiegelbildicher Beziehung zur Symmetrieebene angeordnet ist. Dies bedeutet, dass identische Laminatlagen stets in gleichem Abstand von der Mittelebene über und unter dem Mehrlagengebilde angeordnet sind, wobei "identisch" sich in diesem Fall auf gleiche Dicke, gleiche Orientierung und gleiche Zusammensetzung bezieht.
- In Fig. 8 ist ein Substrat 20 dargestellt, dessen Aussenseiten im Unterschied zu Fig. 1 nicht mit Kupferfolie beschichtet sind. Ansonsten ist der Aufbau des Substrates 20 und seiner Verstärkung mit Lagen aus Verstärkungsfilamenten gleich wie bei dem Substrat 1. Der Unterschied zwischen den Substraten 20 und 1 besteht weiterhin darin, dass die Kunststoffmatrix des Substrates 20 einen Katalysator enthält, z.B. Palladium. Als Folge können auf dem Substrat 20 in an sich bekannter Weise die Kupferbahnen 21 nach der additiven Methode erhalten werden, worauf das gesamthaft als 22 bezeichnete Grundsubstrat fertiggestellt ist.
- Die Figuren 9 - 11 zeigen, dass eine Leiterplatte 24 mit insgesamt vier Lagen Kupferbahnen auch durch Kombinieren des Grundsubstrates 22 mit zwei Zwischensubstraten 23 hergestellt werden kann. Das in den Figuren 9 - 11 dargestellte Verfahren ist praktisch völlig identisch mit dem Verfahren der Figuren 2 - 4, wobei der Hauptunterschied darin besteht, dass das Zwischensubstrat 23 in der harten Kernlage 25 einen Katalysator enthält und keine Kupferfolienbeschichtung aufweist. Die den Grundsubstraten zugewandte Seite des Zwischensubstrates 23 ist wiederum mit einer fliessfähigen Haftmittelschicht 26 versehen, die aus einem Qualitätsklebstoff besteht. In analoger Weise, wie für das Laminat 16 von Fig. 3 beschrieben, wird die in Fig. 9 dargestellte Kombination von Lagen unter der Wirkung von Wärme und Druck zur Bildung des in Fig. 10 dargestellten, ein einstückiges Ganzes bildenden Laminats 27 vereinigt. Dann werden auf die Aussenseiten der Zwischensubstrate im Laminat 27 Kupferbahnen nach der additiven Methode aufgebracht, was die fertige Mehrlagen-Leiterplatte 24 mit vier Lagen Kupferbahnen ergibt.
- Durch Vereinigen mit zwei Zwischensubstraten 23 in der in Fig. 12 angegebenen Weise kann die Leiterplatte 24 gewünschtenfalls ihrerseits als Baukomponente für eine Leiterplatte mit sechs Lagen Kupferbahnen dienen. Nachfolgend sind die unter Bezug auf die Figuren 10 und 11 beschriebenen Verfahrensschritte auszuführen.
- Die Figuren 13 - 16 erläutern ein etwas unterschiedliches Verfahren zur Herstellung einer Mehrlagen-Leiterplatte gemäss der Erfindung. Wie in Fig. 13 dargestellt, werden in diesem Fall zwei doppelseitige Leiterplatten 28 oder Grundsubstrate, die jeweils zwei durch die subtraktive oder additive Methode aufgebrachte Lagen Kupferbahnen 29 aufweisen, verwendet. Der Kern 30 der Leiterplatten 28 besteht wiederum aus einer Matrix aus gehärtetem Epoxyharz, die mit drei schematisch dargestellten Lagen 31 und 32 aus unidirektionalen Verstärkungsfilamenten verstärkt ist. Die Filamente in den Lagen 31 erstrecken sich in 0º-Richtung und kreuzen die Filamente in den Lagen 32, die sich in der 90º-Richtung in einem Winkel von 90º erstrecken. Der Kern 30 kann z.B. durch Laminieren von drei überkreuzend gestapelten UD-Prepregs aus Verstärkungsfilamenten, die mit Epoxyharz imprägniert sind, unter erhöhter Temperatur und erhöhtem Druck hergestellt werden, wodurch das Epoxyharz gehärtet wird. Die Gesamtdicke der beiden äusseren Prepregs ist in diesem Fall gleich oder praktisch gleich der Dicke des zentralen Prepregs. Zwischen den beiden Grundsubstraten 28 wird ein Zwischensubstrat 33 angeordnet, das aus einer harten Kernlage 34 mit einer Dicke von 0,4 mm besteht und aus einer Matrix 35 aus mit drei UD-Filamentlagen 36 und 37 verstärktem gehärtetem Epoxyharz aufgebaut ist, die sich in 0º bzw. 90º-Richtungen erstrecken. Auch hier ist die kombinierte Dicke der beiden äusseren UD-Lagen gleich oder praktisch gleich der Dicke der inneren UD-Lage. Die harte Kernlage 34 ist beidseitig mit einer noch plastisch verformbaren Klebstoff- oder Haftmittelschicht 38 versehen, die eine Dicke von 35 µm hat. Die Haftmittelschicht 38 kann aus gleichem Material bestehen wie die oben beschriebene Klebstoffschicht 15. Dann werden die beiden Grundsubstrate 28 und das dazwischen liegende Zwischensubstrat 33 unter der Wirkung von Wärme und Druck zu einem Laminat verbunden (dieser Zustand ist in Fig. 14 dargestellt). Bei diesem Verfahren wird die harte Kernlage 34 des Zwischensubstrates 33 auf beiden Seiten mit den gegenüberliegenden Kupferbahnen 29 das Grundsubstrates 28 kontaktiert oder praktisch kontaktiert, wobei die leeren Räume zwischen diesen Bahnen auf beiden Seiten des Zwischensubstrates mit dem Haftmittelmaterial 38 gefüllt werden. Nach dem Verfüllen der leeren Zwischenräume mit dem Klebstoff wird der Klebstoff gehärtet, was im wesentlichen eine Mehrlagen-Leiterplatte 39 vervollständigt. Die Leiterplatte 39 hat vier Lagen Kupferbahnen.
- In den Fig. 15 und 16 ist gezeigt, wie es gemäß den Prinzipien der Fig. 13 und 14 auch möglich ist, eine Leiterplatte 40 mit sechs Lagen Kupferbahnen herzustellen, wobei entsprechende Teile mit gleichen Bezugszeichen bezeichnet sind. Wie in Fig. 15 dargestellt, werden in diesem Fall drei Grundsubstrate 28 verwendet. Ein Zwischensubstrat 33 ist sandwichartig zwischen jedem Paar Grundsubstrate 28 eingelegt. In der oben beschriebenen Weise wird die in Fig. 15 dargestellte Kombination aus drei Grundsubstraten 28 und zwei Zwischensubstraten 33 dann unter der Wirkung von Wärme und Druck zu einem Laminat vereinigt, das nach dem Härten des Klebstoffes 38 eine praktisch fertige Mehrlagen- Leiterplatte 40 ergibt, die sechs Lagen Kupferbahnen enthält. In ähnlicher Weise können Leiterplatten mit einer erheblich grösseren Anzahl Kupferbahnen hergestellt werden.
- Der Kern des Zwischensubstrates und das Grundsubstrat können aus einer Anzahl UD-Prepregs aufgebaut werden, die so gestapelt sind, dass ihre Verstärkungsfilamente einander überkreuzen; es ist auch möglich, ein anderes Herstellungsverfahren anzuwenden. Insbesondere können das Grundsubstrat und das Zwischensubstrat in einem kontinuierlichen Verfahren hergestellt werden, bei dem ein aus der gewünschten Anzahl Lagen aus verstreckten Filamenten, die nicht in Form eines Gewebes gebunden sind, bestehendes Laminat auf einem Förderband abgelegt wird, wobei die Filamente der übereinanderliegenden Lagen einander überkreuzen. Auf das so gebildete Laminat aus Filamentlagen wird flüssiges, duroplastisch härtbares Harz aufgetragen, worauf das mit dem Harz versehene Laminat durch eine Doppelbandpresse läuft, in der die Filamentlagen unter der Wirkung von Wärme und Druck mit Harz imprägniert werden und das Harz gehärtet wird. Beim Verlassen der Doppelbandpresse kann das vollständig oder teilweise gehärtete Laminat auf einer oder beiden Seiten mit der oben erwähnten relativ dünnen, nicht klebrigen Klebstoffschicht versehen werden, worauf das Zwischensubstrat fertig ist.
- Bei einem anderen denkbaren Verfahren werden die Kerne sowohl des Grundsubstrates als auch des Zwischensubstrates aus mehreren unidirektionalen Laminaten hergestellt, die sich vorzugsweise in einem Winkel von 90º überkreuzen, vollständig oder praktisch vollständig gehärtet und mit Hilfe einer Haftmittelschicht miteinander verbunden sind. Laminate auf Basis von überkreuzenden UD-Laminaten, die durch eine Haftmittelschicht miteinander verbunden sind, können in statischen, gewünschtenfalls mit mehreren Öffnungen versehenen Pressen sowie in Autoklaven, Doppelbandpressen und sogenannten Vakuumsäcken hergestellt werden.
- In einer Ausführungsform des Verfahrens gemäss der Erfindung wurde eine Mehrlagen-Leiterplatte mit vier Lagen Kupferbahnen wie folgt hergestellt:
- Die gewählten Ausgangsmaterialien waren ein UD-Prepreg aus Twaron , eine Aramid-Faser der Firma Akzo, ein Epoxyharz, hier Epikote 828 der Firma Shell, sowie ein Härtungsmittel, hier HY 917 der Firma Ciba Geigy. Der Fasergehalt des Prepregs betrug 50 Vol.%, die Dicke 0,1 mm. Der Prepreg wurde in 12 quadratische Stücke mit Abmessungen von 610 x 610 mm geschnitten. Es wurden zwei Grundsubstrate hergestellt; in jedem Herstellungsverfahren wurden vier solche Stücke zwischen zwei Kupferfolien gestapelt, wobei die zwei mittleren Prepregs relativ zu den oberen und unteren UD-Prepreg-Lagen in einem Winkel von 90º angeordnet waren. Die beiden so aufgebauten Stapel wurden während drei Stunden in einem Autoklaven unter einem Druck von 8 bar bei einer Temperatur von 180ºC gehärtet. Die restlichen vier Prepregs wurden zwischen zwei Trennfolien gestapelt, wobei die beiden mittleren Prepregs relativ zu den oberen und unteren UD-Prepreg-Lagen um einen Winkel von 90º gedreht waren. Dieser Stapel wurde ebenfalls in einen Autoklav gebracht und dann unter den gleichen Bedingungen gehärtet, wie die vorerwähnten Grundsubstrate. Nach Fertigstellung der drei so gebildeten Laminate wurden die gewünschten Muster in die Kupferschichten geätzt, wobei die Trennfolie vom Zwischensubstrat entfernt wurde. Das Zwischensubstrat wurde dann mit einem Klebstoff versehen, ebenfalls auf der Basis von Epikote 828 Epoxyharz und gefüllt mit 30 % feinem Quarzpuder. Als letzter Schritt wurden die drei Laminate miteinander verbunden, wobei das Zwischensubstrat in der Mitte liegt, siehe Fig. 13. Der Laminat-Stapel wurde in einen Autoklaven gebracht und die Epoxy-Klebmittelschicht unter einem Druck von 10 bar bei 180ºC während 30 Minuten gehärtet. Auf diese Weise wurde ein vierlagiger Multilayer entsprechend der Fig. 14 erhalten.
- Dem duroplastischen Matrixharz können in üblicher Weise Füller zugegeben werden, wie feines Quarzpulver und z.B. Glaspulver, wie Borsilikatglaspulver.
- Obwohl für die Grundsubstratmatrix ein Harz auf Epoyxyharzbasis bevorzugt verwendet wird, können im Prinzip auch andere Harze verwendet werden, wie wie z.B. Cyanatharze, ungesättigte Polyesterharze (UP), Vinylesterharze, Acrylatharze, BT-Epoxyharz, Bismaleimidharz (BMI), Polyimid (PI), Phenolharze, Triazine, Polyurethane, Biscitraconsäureharz (BCI). Andererseits können auch Kombinationen der vorerwähnten Harze verwendet werden, und es ist auch möglich, die genannten Harze mit bestimmten geeigneten thermoplastischen Harzen, wie PPO, PES, PSU und u.a. PEI zu mischen.
- Für die beschriebene Klebstoffschicht sind zahlreiche Polymere geeignet, insbesondere duroplastisch härtende Harze, wie Epoxyharz (EP), Polyurethan (PU), Vinylester (VE), Polyimid (PI), Bismaleimid (BMI), Biscitraconsäureharze (BCI), Cyanatester, Triazine, Acrylate und deren Mischungen. Vor der Applikation können dem Klebmittel viele Additive zugegeben werden, wie z.B. Katalysatoren, Inhibitoren, Thixotropiemittel und insbesondere Füller. Solche Füller sind vorzugsweise aus der folgenden Materialgruppe gewählt: Quarzpulver, Glaspulver, Keramikpulver, wie z.B. Aluminiumoxidpulver. Vorzugsweise sollten die zu benutzenden Füller einen niedrigen Wärmeausdehnungskoeffizienten und eine niedrige Dielektrizitätskonstante aufweisen. Vorteilhafte Resultate können auch unter Verwendung von Hohlkugelfüllern erzielt werden; die Kugeln können entweder aus einem polymeren Material oder aus Keramik oder Glas bestehen.
- Für die oben erwähnten Verstärkungsfilamente werden vorzugsweise Filamentgarne eingesetzt, doch können auch nicht-kontinuierliche Fasern verwendet werden. Gemäss der Erfindung werden die Verstärkungsgarne vorzugsweise aus der folgenden Materialgruppe gewählt: Glas, wie z.B. E-Glas, A-Glas, C-Glas, D-Glas, AR-Glas, R-Glas, S1-Glas und S2-Glas sowie verschiedene Keramikmaterialien, wie Aluminiumoxid und Siliciumcarbid. Ferner sind Fasern auf Basis von Polymeren geeignet, insbesondere flüssigkristalline Polymere, wie z.B. p-Phenylenterephthalamid (PPDT), Polybenzobisoxazol (PBO), Polybenzbithiazol (PBT) und Polybenzimidazol (PBI), sowie Fasern auf Basis von Polyethylenterephthalat (PETP) und Polyphenylensulphid (PPS).
- Im Rahmen der in den Ansprüchen definierten Erfindung sind verschiedene Abänderungen möglich.
Claims (24)
1. Verfahren zur Herstellung einer Mehrlagen-Leiterplatte durch
Laminationsverbinden mindestens eines beidseitig mit leitfähigen
Bahnen (7) versehenen harten Grundsubstrats (8) und mindestens eines
Zwischensubstrates (9), das eine harte Kernlage (10) aufweist, die
mindestens auf der den leitfähigen Bahnen (7) des Grundsubstrats (8)
zugewandten Seite mit einer Haftmittelschicht (15) versehen ist, wobei
die Haftmittelschicht (15) fliessfähig ist und das Laminieren unter
einem Druck durchgeführt wird, der ausreicht, um die Kernlage (10) des
Zwischensubstrates (9) mit den leitfähigen Bahnen (7) des
Grundsubstrates (8) in Kontakt oder praktisch in Kontakt zu bringen,
das Haftmittel (15) den Zwischenraum zwischen den Bahnen (7) füllt und
das Grundsubstrat (8) sowie das Zwischensubstrat (9) ein
faserverstärktes Matrixmaterial enthalten, die Verstärkung in Form einer
kreuzenden Anordnung von Lagen aus unidirektional orientierten Fasern
vorliegt und das Matrixmaterial ein gehärteter duroplastischer
Kunststoff ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein
Zwischensubstrat (9) verwendet wird, das auf einer Seite der harten
Kernlage (10) mit der fliessfähigen Haftmittelschicht (15) versehen
und auf der anderen Seite zur Bildung der leitfähigen Bahnen
ausgebildet ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass auf beiden
Seiten des Grundsubstrates (8) ein Zwischensubstrat (9) angeordnet
wird.
4. Verfahren nach den Ansprüchen 2 oder 3, dadurch gekennzeichnet,
dass nach der Bildung der leitfähigen Bahnen (7) auf einem
Zwischensubstrat (9) auf einer oder beiden Aussenseite(n) des gebildeten
Laminates (17) ein weiteres Zwischensubstrat (9) angeordnet wird, das
auf einer Seite der harten Kernlage (10) mit der fliessfähigen
Klebmittelschicht (15) versehen und auf der anderen Seite zur Bildung
leitfähiger Bahnen ausgerüstet ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach
Bildung der leitfähigen Bahnen (7) auf der Aussenseite des zuletzt auf
dem gebildeten Laminat (17) angeordneten Zwischensubstrats (9) in
ähnlicher Weise weitere Zwischensubstrate (9) und leitfähige Bahnen
(7) angeordnet werden, bis ein Endlaminat (18) mit der gewünschten
Anzahl Lagen mit leitfähigen Bahnen hergestellt ist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein
Zwischensubstrat (33) verwendet wird, das auf beiden Seiten der harten
Kernlage mit der fliessfähigen Haftmittelschicht (38) versehen ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das
Zwischensubstrat (33) sandwichartig zwischen zwei angrenzenden
Grundsubstraten (28) angeordnet wird und auf das Laminat während des
Laminierprozesses ein solcher Druck ausgeübt wird, dass die harte Kernlage
(34) des Zwischensubstrats (33) mit den leitfähigen Bahnen (29) der
beiden Grundsubstrate (28) in Kontakt oder praktisch in Kontakt
gebracht wird und die Zwischenräume zwischen diesen Bahnen (29) auf
beiden Seiten des Zwischensubstrats (33) mit dem Haftmittel (38)
gefüllt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass jedes einer
Mehrzahl von n Zwischensubstraten (33) sandwichartig zwischen
angrenzenden Grundsubstraten (28) angeordnet wird, wobei n eine ganze Zahl
und grösser als 1 ist, so dass die Anzahl der Grundsubstrate n + 1
beträgt, worauf laminiert wird.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die
Laminierung unter erhöhtem Druck und erhöhter Temperatur durchgeführt
wird.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Dicke
der harten Kernlage (10, 34) jedes Zwischensubstrats (9, 33) 0,025 - 0,6
mm beträgt und die Dicke jeder fliessfähigen Haftmittelschicht
(15, 38) auf einer oder beiden Seiten des Zwischensubstrats (9, 33) in
der gleichen Grössenordnung wie diejenige der leitfähigen Bahnen
liegt.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Dicke
jedes Zwischensubstrats (9, 33) in der gleichen Grössenordnung wie
diejenige der Grundsubstrate (8, 28) liegt.
12. Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Grundsubstrate (8, 28) in Z-Richtung mit elektrisch
leitfähigen Pfaden versehen sind.
13. Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass nach jedem Laminierungsschritt in Z-Richtung elektrisch
leitfähige Pfade gebildet werden.
14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass für die
fliessfähige Haftmittelschicht (15, 38) auf einer oder beiden Seiten
der harten Kernschicht (10, 34) eines Zwischensubstrats ein Klebstoff
auf Basis von ungehärtetem oder nur teilweise gehärtetem
duroplastischen Kunststoff verwendet wird.
15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein
Zwischensubstrat (9, 33) mit einer fliessfähigen Haftmittelschicht (15,
38) verwendet wird, die eine Dicke von 1 bis 70 µm hat.
16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Matrix
(4, 11) der Kernschichten (8, 10) der Substrate (8, 9) aus der
folgenden Gruppe von duroplastischen Kunststoffen gewählt wird: Cyanatharze,
ungesättigte Polyesterharze, Vinylesterharze, Acrylatharze, Epoxyharz,
Bismaleimidharz, Polyimid, Phenolharze, Triazine, Polyurethane,
Biscitraconharze und Kombination hiervon.
17. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Matrix
der Kernlagen der Substrate sowohl thermoplastische als auch
duroplastische Kunststoffe enthält.
18. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Verstärkungsfasern aus der folgenden Materialgruppe gewählt werden:
A-Glas, AR-Glas, C-Glas, D-Glas, E-Glas, R-Glas, S1-Glas, S2-Glas,
Quarz, Silikat, p-Phenylenterephthalamid, Polybenzobisoxazol,
Polybenzobis-thiazol, Polybenzoimidazol, Polyethylenterephthalat,
Polyphenylsulfid, Aluminiumoxid und Siliciumcarbid.
19. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Haftmittelschicht aus duroplastischem Kunststoff besteht, z.B.
Epoxyharz, Polyurethan, Vinylester, Polyimid, Bismaleinsäureimid,
Biscitraconsäure, Cyanatester, Triazine, Acrylate und Mischungen hiervon.
20. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in die
Mehrlagen-Leiterplatte mindestens ein Chip eingebaut wird, indem
mindestens ein Chip auf einem Grundsubstrat anordnet wird, um den Chip
leit fähig mit der Schaltung auf dem Grundsubstrat zu verbinden, und
dann auf das den Chip enthaltende Grundsubstrat ein mit Haftmittel
beschichtetes Zwischensubstrat auflaminiert, das mit entsprechenden
Zwischenräumen versehen ist, um den Chip oder die Chips, der bzw. die
mit dem Grundsubstrat verbunden sind, zu umgeben.
21. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man
unidirektional verstärkte Grundsubstrate sowie unidirektional
verstärkte Zwischensubstrate, die ausgewogen sind, sowie bezüglich der
Mittelebene symmetrische unidirektionale Kreuzlagenlaminate verwendet.
22. Mehrlagen-Leiterplatte, enthaltend mindestens ein hartes
Grundsubstrat (8), das beidseitig mit leitfähigen Bahnen (7) versehen ist, und
mindestens ein Zwischensubstrat (9), das eine harte Kernschicht (10)
enthält, die mindestens auf der den leitfähigen Bahnen (7) des
Grundsubstrates (8) zugewandten Seite mit einer Haftmittelschicht (15)
versehen ist, wobei die Kernlage (10) des Zwischensubstrats (9) die
leitfähigen Bahnen (7) des Grundsubstrats (8) berührt oder praktisch
berührt, das Haftmittel (15) die Zwischenräume zwischen den Bahnen (7)
des Grundsubstrates (8) füllt, das Grundsubstrat (8) und das
Zwischensubstrat (9) ein faserverstärktes Matrixmaterial enthält, wobei die
Verstärkung in Form einer überkreuzenden Anordung von Lagen
unidirektional orientierter Fasern vorliegt und das Matrixmaterial ein
gehärteter duroplastischer Kunststoff ist.
23. Mehrlagen-Leiterplatte nach Anspruch 22, dadurch gekennzeichnet,
dass die Substrate ausgewogene und bezüglich der Mittelebenen
symmetrische Kreuzlagenlaminate sind, die in den X- und Y-Richtungen
Wärmeausdehnungskoeffizienten aufweisen, die denen des verwendeten
elektrisch leitfähigen Materials etwa gleich sind.
24. Mehrlagen-Leiterplatte nach den Ansprüchen 22 oder 23, dadurch
gekennzeichnet, dass mindestens ein Zwischensubstrat mindestens eine
eingebettete elektronische Komponente enthält.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9100958 | 1991-06-04 | ||
PCT/EP1992/001133 WO1992022192A1 (en) | 1991-06-04 | 1992-05-19 | Method of manufacturing a multilayer printed wire board |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69211693D1 DE69211693D1 (de) | 1996-07-25 |
DE69211693T2 true DE69211693T2 (de) | 1997-01-23 |
Family
ID=19859321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69211693T Expired - Fee Related DE69211693T2 (de) | 1991-06-04 | 1992-05-19 | Verfahren zur herstellung einer mehrschichtigen leiterplatte |
Country Status (12)
Country | Link |
---|---|
US (2) | US5592737A (de) |
EP (1) | EP0587634B1 (de) |
JP (1) | JP2612529B2 (de) |
AT (1) | ATE139661T1 (de) |
AU (1) | AU660463B2 (de) |
BR (1) | BR9206094A (de) |
CA (1) | CA2110679A1 (de) |
DE (1) | DE69211693T2 (de) |
ES (1) | ES2089534T3 (de) |
RU (1) | RU2126612C1 (de) |
TW (1) | TW210422B (de) |
WO (1) | WO1992022192A1 (de) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW244340B (de) * | 1992-07-21 | 1995-04-01 | Akzo Nv | |
TW259925B (de) * | 1994-01-26 | 1995-10-11 | Akzo Nobel Nv | |
RU2139792C1 (ru) * | 1994-01-26 | 1999-10-20 | Амп-Акцо Линлам Воф | Способ изготовления слоистой конструкции и подложки для печатных плат на ее основе |
US6016598A (en) * | 1995-02-13 | 2000-01-25 | Akzo Nobel N.V. | Method of manufacturing a multilayer printed wire board |
US5806177A (en) * | 1995-10-31 | 1998-09-15 | Sumitomo Bakelite Company Limited | Process for producing multilayer printed circuit board |
US5847324A (en) * | 1996-04-01 | 1998-12-08 | International Business Machines Corporation | High performance electrical cable |
US5892661A (en) * | 1996-10-31 | 1999-04-06 | Motorola, Inc. | Smartcard and method of making |
EP1009205B1 (de) * | 1997-06-06 | 2008-09-03 | Ibiden Co., Ltd. | Einseitige leiterplatte und verfahren zu deren herstellung |
ES2138909B1 (es) * | 1997-09-10 | 2000-09-01 | Aismalibar Sa | Material laminar compuesto para placas de circuito impreso. |
US6090474A (en) * | 1998-09-01 | 2000-07-18 | International Business Machines Corporation | Flowable compositions and use in filling vias and plated through-holes |
US6340796B1 (en) | 1999-06-02 | 2002-01-22 | Northrop Grumman Corporation | Printed wiring board structure with integral metal matrix composite core |
US6207904B1 (en) | 1999-06-02 | 2001-03-27 | Northrop Grumman Corporation | Printed wiring board structure having continuous graphite fibers |
US6361146B1 (en) | 1999-06-15 | 2002-03-26 | Lexmark International, Inc. | Adhesive bonding laminates |
US6210522B1 (en) | 1999-06-15 | 2001-04-03 | Lexmark International, Inc. | Adhesive bonding laminates |
US6762249B1 (en) * | 1999-08-25 | 2004-07-13 | Hitachi Chemical Company, Ltd. | Wiring-connecting material and process for producing circuit board with the same |
JP2001189556A (ja) * | 1999-10-20 | 2001-07-10 | Samsung Electro Mech Co Ltd | 高速処理用印刷回路基板 |
US6485892B1 (en) | 1999-12-17 | 2002-11-26 | International Business Machines Corporation | Method for masking a hole in a substrate during plating |
US6729023B2 (en) * | 2000-05-26 | 2004-05-04 | Visteon Global Technologies, Inc. | Method for making a multi-layer circuit board assembly having air bridges supported by polymeric material |
EP1194020A3 (de) * | 2000-09-27 | 2004-03-31 | Matsushita Electric Industrial Co., Ltd. | Harzplatte, Verfahren zur Herstellung einer Harzplatte, Zwischenverbindungskörper, Leiterplatte und Verfahren zur Herstellung einer Leiterplatte |
JP3760771B2 (ja) * | 2001-01-16 | 2006-03-29 | 松下電器産業株式会社 | 回路形成基板および回路形成基板の製造方法 |
JP4125644B2 (ja) * | 2002-07-05 | 2008-07-30 | 松下電器産業株式会社 | 多層回路基板の形成方法および多層回路基板 |
US6819373B2 (en) * | 2002-10-03 | 2004-11-16 | International Business Machines Corporation | Lamination of liquid crystal polymer dielectric films |
US6762073B1 (en) | 2003-02-24 | 2004-07-13 | Donald P. Cullen | Method of fabricating electronic interconnect devices using direct imaging of dielectric composite material |
ES2284031T3 (es) * | 2003-07-08 | 2007-11-01 | Viasystems Group, Inc. | Metodo para fabricar un plano medio. |
US20060003624A1 (en) * | 2004-06-14 | 2006-01-05 | Dow Richard M | Interposer structure and method |
KR100688769B1 (ko) * | 2004-12-30 | 2007-03-02 | 삼성전기주식회사 | 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법 |
KR100688768B1 (ko) * | 2004-12-30 | 2007-03-02 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조 방법 |
CN101120623B (zh) * | 2005-01-27 | 2010-07-28 | 松下电器产业株式会社 | 多层电路基板的制造方法和多层电路基板 |
JP4689375B2 (ja) * | 2005-07-07 | 2011-05-25 | 富士通株式会社 | 積層基板および該積層基板を有する電子機器 |
ATE540426T1 (de) | 2006-07-21 | 2012-01-15 | Hitachi Chemical Co Ltd | Material zur verbindung von leiterplatten, stromkreisverbindungsstruktur und verfahren zur verbindung des leiterplattenelements |
WO2008056500A1 (fr) * | 2006-11-10 | 2008-05-15 | Nec Corporation | Substrat à circuit multicouche |
DE112007003505A5 (de) * | 2007-03-19 | 2010-02-11 | Buhmann, Robert | Elektrische Leiterbahnen enthaltende Paneel-Vorrichtungen sowie Verfahren zu deren Herstellung |
WO2008139701A1 (ja) * | 2007-04-27 | 2008-11-20 | Panasonic Corporation | 電子部品実装体及びハンダバンプ付き電子部品並びにそれらの製造方法 |
US7886414B2 (en) * | 2007-07-23 | 2011-02-15 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing capacitor-embedded PCB |
GB2461017B (en) * | 2008-03-28 | 2010-04-28 | Beru F1 Systems Ltd | A connector and electrical tracks assembly |
US8123888B2 (en) * | 2009-04-28 | 2012-02-28 | Schlumberger Technology Corporation | Fiber reinforced polymer oilfield tubulars and method of constructing same |
US8693203B2 (en) * | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
JP6041731B2 (ja) * | 2013-03-27 | 2016-12-14 | 新光電気工業株式会社 | インターポーザ、及び電子部品パッケージ |
RU2549338C2 (ru) * | 2013-05-23 | 2015-04-27 | Юрий Вячеславович Ивлиев | Светильник светодиодный уличный |
KR102086098B1 (ko) * | 2013-07-03 | 2020-03-09 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3473992A (en) * | 1966-03-09 | 1969-10-21 | Westinghouse Electric Corp | Manufacture of flexible foil clad laminates |
US3756891A (en) * | 1967-12-26 | 1973-09-04 | Multilayer circuit board techniques | |
US3969177A (en) * | 1974-06-24 | 1976-07-13 | International Business Machines Corporation | Laminating method |
US4201616A (en) * | 1978-06-23 | 1980-05-06 | International Business Machines Corporation | Dimensionally stable laminated printed circuit cores or boards and method of fabricating same |
JPS55133597A (en) * | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Multilayer circuit board |
DE3240754A1 (de) * | 1981-11-06 | 1983-05-19 | Sumitomo Bakelite Co. Ltd., Tokyo | Gedruckte schaltung mit mehreren schichten und verfahren zu deren herstellung |
US4606787A (en) * | 1982-03-04 | 1986-08-19 | Etd Technology, Inc. | Method and apparatus for manufacturing multi layer printed circuit boards |
US4404059A (en) * | 1982-05-26 | 1983-09-13 | Livshits Vladimir I | Process for manufacturing panels to be used in microelectronic systems |
US4501787A (en) * | 1983-04-29 | 1985-02-26 | Westinghouse Electric Corp. | Flame retardant B-staged epoxy resin prepregs and laminates made therefrom |
US4659425A (en) * | 1986-02-03 | 1987-04-21 | Ibm Corporation | Continuous process for the manufacture of printed circuit boards |
US4943334A (en) * | 1986-09-15 | 1990-07-24 | Compositech Ltd. | Method for making reinforced plastic laminates for use in the production of circuit boards |
US4814945A (en) * | 1987-09-18 | 1989-03-21 | Trw Inc. | Multilayer printed circuit board for ceramic chip carriers |
US4875282A (en) * | 1987-09-18 | 1989-10-24 | Trw Inc. | Method of making multilayer printed circuit board |
US4937132A (en) * | 1987-12-23 | 1990-06-26 | Mitsubishi Gas Chemical Company, Inc. | Laminating material for printed circuit board of low dielectric constant |
US4847136A (en) * | 1988-03-21 | 1989-07-11 | Hughes Aircraft Company | Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier |
JPH01283996A (ja) * | 1988-05-11 | 1989-11-15 | Mitsubishi Electric Corp | 多層プリント配線板 |
US5153987A (en) * | 1988-07-15 | 1992-10-13 | Hitachi Chemical Company, Ltd. | Process for producing printed wiring boards |
US5045381A (en) * | 1988-09-30 | 1991-09-03 | Hitachi, Ltd. | Thermosetting resin composition, printed circuit board using the resin composition and process for producing printed circuit board |
US5031308A (en) * | 1988-12-29 | 1991-07-16 | Japan Radio Co., Ltd. | Method of manufacturing multilayered printed-wiring-board |
JPH02237197A (ja) * | 1989-03-10 | 1990-09-19 | Hitachi Ltd | 多層回路基板及びその製造方法並びにその用途 |
US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
US5261153A (en) * | 1992-04-06 | 1993-11-16 | Zycon Corporation | In situ method for forming a capacitive PCB |
US5350621A (en) * | 1992-11-30 | 1994-09-27 | Allied-Signal Inc. | System of electronic laminates with improved registration properties |
-
1992
- 1992-05-18 TW TW081103853A patent/TW210422B/zh active
- 1992-05-19 EP EP92911019A patent/EP0587634B1/de not_active Expired - Lifetime
- 1992-05-19 US US08/157,077 patent/US5592737A/en not_active Expired - Fee Related
- 1992-05-19 RU RU93058543A patent/RU2126612C1/ru active
- 1992-05-19 JP JP4509780A patent/JP2612529B2/ja not_active Expired - Lifetime
- 1992-05-19 AU AU17763/92A patent/AU660463B2/en not_active Ceased
- 1992-05-19 DE DE69211693T patent/DE69211693T2/de not_active Expired - Fee Related
- 1992-05-19 ES ES92911019T patent/ES2089534T3/es not_active Expired - Lifetime
- 1992-05-19 CA CA002110679A patent/CA2110679A1/en not_active Abandoned
- 1992-05-19 BR BR9206094A patent/BR9206094A/pt not_active IP Right Cessation
- 1992-05-19 AT AT92911019T patent/ATE139661T1/de not_active IP Right Cessation
- 1992-05-19 WO PCT/EP1992/001133 patent/WO1992022192A1/en active IP Right Grant
-
1995
- 1995-06-07 US US08/483,427 patent/US5633072A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
ES2089534T3 (es) | 1996-10-01 |
RU2126612C1 (ru) | 1999-02-20 |
BR9206094A (pt) | 1994-08-02 |
AU1776392A (en) | 1993-01-08 |
US5592737A (en) | 1997-01-14 |
JPH06507757A (ja) | 1994-09-01 |
WO1992022192A1 (en) | 1992-12-10 |
ATE139661T1 (de) | 1996-07-15 |
EP0587634A1 (de) | 1994-03-23 |
AU660463B2 (en) | 1995-06-29 |
CA2110679A1 (en) | 1992-12-10 |
TW210422B (de) | 1993-08-01 |
JP2612529B2 (ja) | 1997-05-21 |
EP0587634B1 (de) | 1996-06-19 |
DE69211693D1 (de) | 1996-07-25 |
US5633072A (en) | 1997-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69211693T2 (de) | Verfahren zur herstellung einer mehrschichtigen leiterplatte | |
DE69505553T2 (de) | MONOLITHISCHE MIKROELEKTRONISCHE SCHALTUNGSMODULE AUS FLüSSIGKRISTALLPOLYMER | |
DE69431723T2 (de) | Leiterplatte und verfahren zu deren herstellung | |
DE69730629T2 (de) | Leiterplatte und Elektronikkomponente | |
DE68928861T2 (de) | Multiaxial orientiertes thermotropes polymersubstrat für ein gedrucktes bedrahtungsbrett | |
DE4003344C1 (de) | ||
DE68926055T2 (de) | Herstellungsverfahren einer mehrschichtigen Leiterplatte | |
DE3784760T2 (de) | Substrat für gedruckte Schaltungsplatte. | |
DE68907089T2 (de) | Leiterplatten mit niedriger Dielektrizitätskonstante. | |
EP2259311B1 (de) | Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement | |
DE3920637A1 (de) | Anpassbare mehrschicht-leiterplatte mit eingestelltem thermischen ausdehnungskoeffizienten | |
EP3231262B1 (de) | Semiflexible leiterplatte mit eingebetteter komponente | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
DE3900160C2 (de) | ||
DE3873896T2 (de) | Laminiermaterial fuer gedruckte schaltungsplatte mit niedriger dielektrizitaetskonstanten. | |
EP3231261A1 (de) | Leiterplatte mit einem asymmetrischen schichtenaufbau | |
DE69509227T2 (de) | Verfahren zur herstellung einer mehrschichtigen leiterplatte aus schichten verstärkt mit längsgerichteten fasern, schichten verstärkt mit quergerichteten fasern und mindestens einer metallenen mittelschicht | |
DE69212315T2 (de) | Leiterplatten und verfahren zu ihrer herstellung | |
DE69406390T2 (de) | Laminat und mehrschichtige leiterplatte | |
DE112018005807B4 (de) | Mehrschichtige leiterplatte | |
EP0299454B1 (de) | Verfahren zur Herstellung von gedruckten Schaltungen in starrer oder starrflexibler Mehrlagentechnik | |
DE60030908T2 (de) | Maskenfilm, Verfahren zu dessen Herstellung, und Verfahren zur Herstellung einer Leiterplatte unter Verwendung desselben | |
DE69312073T2 (de) | Herstellungsverfahren einer vielschicht-leiterplatte | |
DE19653621A1 (de) | Vielschichtstrukturen und Verfahren zu deren Herstellung | |
AT398876B (de) | Zwei- oder mehrlagige leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |