JP4125644B2 - 多層回路基板の形成方法および多層回路基板 - Google Patents
多層回路基板の形成方法および多層回路基板 Download PDFInfo
- Publication number
- JP4125644B2 JP4125644B2 JP2003188290A JP2003188290A JP4125644B2 JP 4125644 B2 JP4125644 B2 JP 4125644B2 JP 2003188290 A JP2003188290 A JP 2003188290A JP 2003188290 A JP2003188290 A JP 2003188290A JP 4125644 B2 JP4125644 B2 JP 4125644B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- forming
- conductor
- mask
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 108
- 239000004020 conductor Substances 0.000 claims description 89
- 239000011810 insulating material Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 19
- 150000001875 compounds Chemical class 0.000 claims description 5
- 229920001225 polyester resin Polymers 0.000 claims description 5
- 239000004645 polyester resin Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 239000002585 base Substances 0.000 description 30
- 239000000463 material Substances 0.000 description 30
- 238000010438 heat treatment Methods 0.000 description 21
- 238000007639 printing Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 16
- 239000012212 insulator Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- 239000013256 coordination polymer Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 238000003825 pressing Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 238000006664 bond formation reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005553 drilling Methods 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000008187 granular material Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- WNLRTRBMVRJNCN-UHFFFAOYSA-N adipic acid Chemical compound OC(=O)CCCCC(O)=O WNLRTRBMVRJNCN-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- KDYFGRWQOYBRFD-UHFFFAOYSA-N succinic acid Chemical compound OC(=O)CCC(O)=O KDYFGRWQOYBRFD-UHFFFAOYSA-N 0.000 description 2
- 239000004677 Nylon Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000001361 adipic acid Substances 0.000 description 1
- 235000011037 adipic acid Nutrition 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000007514 bases Chemical class 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000001384 succinic acid Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、それぞれが電子部品が装着された電気回路を積層されて形成される多層回路基板およびその形成方法に関する。
【0002】
【従来の技術】
以下に、図5、図6、および図7を参照して、多層回路基板を形成に用いられる従来の方法について説明する。多層回路基板の形成方法は、接合形成法と連続形成法とに大別される。
接合形成法においては、多層回路基板を形成する複数の回路基板のそれぞれを予め形成しておき、それぞれの回路基板を互いに結合させて、所望の枚数の回路基板が積層された状態で多層回路基板が完成される。
連続形成法においては、多層回路基板を形成する複数の回路基板の内、先ず1枚の回路基板を形成した後に、その上に次の1枚の回路基板を形成する。この作業を繰り返すことで、所望の枚数の回路基板が一体的に積層された状態で多層回路基板が完成される。
【0003】
図5および図6に、上述の接合形成法の一例として、絶縁体7に銅シート8を貼り付けたものを用い、銅シート8をエッチングして電子回路を形成して生成された個々の回路基板を互いに結合させて多層回路基板を形成する方法を示す。
図5に、4つの回路基板C1、C2、C3、およびC4が互いに結合(積層)されて構成される多層回路基板MSc1の側断面を示す。なお、回路基板C1、C2、C3、およびC4を回路基板Cと総称する。回路基板Cは、熱可塑性と接着性を有する絶縁体7に銅シート8を接合した後に、絶縁体7と銅シート8との両方にバイアホール4を形成するための穴を空け、さらに、銅シート8にエッチングを施されて所定の電子回路が形成されている。
【0004】
穴空けは、ドリル加工、レーザー加工、およびプレス加工等の方法により行なわれるが、レーザー加工やドリル加工に一穴づつ加工されることが多い。次いで印刷法や定量塗布器を用いて、この穴の内壁に導体を充填塗布してバイアホール4が形成される。このようにして、回路基板C1、C2、C3、およびC4がそれぞれ準備される。
【0005】
図6に、第1層目の回路基板C1の上に第2層目の回路基板C2を積層する様子を示す。回路基板C1と回路基板C2を積層するためには、先ず、お互いの回路が設計通りの寸法で作成されていることを前提に、それぞれの回路や部品が互いに相手側の回路や部品と干渉しないように定められた正しい位置関係に設定されなければならない。
それぞれが、正しい寸法精度で準備された回路基板C1とC2を、互いに正しい寸法精度で位置決めされた状態で、上下より所定の温度と所定の圧力で加熱加圧されて、絶縁体7の有する可塑性と接着性により各回路基板C1とC2が互いの表面で接合される。この加熱加圧により、電子回路を形成する銅シート8は、接している絶縁体7の内部に埋設されると共に、バイアホール4とも圧接されて、各層間の電気的導通が確保される。同様に、回路基板C3および回路基板C4が順番に接合されて、多層回路基板MSc1が形成される。
【0006】
図7に、上述の連続形成法の一例として、スクリーン印刷方法を利用して、複数の回路基板を一層ずつ順番に生成して行く過程を示す。同図において、上段から一層目の回路基板に次の回路基板が連続的に形成される状態を側断面で示す。工程P1は完成した一層目の回路基板Caの側断面を示し、工程P2は工程P1の回路基板Caの上に二層目の回路基板Cb(図示せず)を構成する絶縁体3が塗布されている状態を示し、工程P3は工程P2の回路基板Caの上に、さらに二層目の回路基板Cbの導体2bが塗布されている状態を示している。なお、説明の便宜上、以降必要に応じて、工程P1、P2、およびP3に対応する回路基板をそれぞれ回路基板Cc(P1)、回路基板Cc(P2)、および回路基板Cc(P3)と呼ぶものとする。
【0007】
工程P1に示す回路基板Caは、以下の手順で完成される。先ず、絶縁基材1aに穴をあけ、その穴の内壁部に導体2aを充填塗布してバイアホール4aが形成される。次に、バイアホール4aに接続するように、絶縁基材1aの両面に導体2aを所定のパターンでスクリーン印刷して、一層目の電子回路を印刷形成する。その後、導体2aを乾燥硬化させて、回路基板Caが完成する。なお、絶縁基材1aの表面上に導体2aが印刷されている導体印刷部Ppと印刷されていない導体非印刷部Pnとが生じる。そして、導体印刷部Ppと導体非印刷部Pnとの間に、絶縁基材1aからの高さの差、つまり段差Dhが生じる。
【0008】
工程P2に示す回路基板Cc(P2)は、工程P1に示す回路基板Cc(P1)の導体2a上で後にバイアホール4aを形成する所定の領域(以降、「バイアホール形成部」と称する)を除いて、回路基板Cc(P1)の全面に、絶縁材3をスクリーン印刷して、第2層の回路基板Cb(図示せず)との間の絶縁層Liを形成する。なお、形成された絶縁層Liの表面には、その下側の回路基板Cc(P1)の表面の不均一性が拡大されて現れる。この不均一性は、導体2aの特性や印刷版の網目に起因する微妙なものと、導体印刷部Ppと導体非印刷部Pnに起因する大きなものがある。特に、導体印刷部Ppと導体非印刷部Pnのそれぞれに対応する部分では、絶縁層Li上に大きな凹凸部5が生じる。凹凸部5において、導体非印刷部Pnに対応する部分を凹部5nと呼び、導体印刷部Ppに対応する部分を凸部5pと呼ぶ。
【0009】
工程P3に示す回路基板Cc(P3)は、工程P2に示す回路基板Cc(P2)において、絶縁材3を乾燥硬化させた後に、前述のバイアホール形成部の内壁部に導体2aを充填塗布して、バイアホール4aが形成される。さらに絶縁材3の上に、二層目の電子回路を形成するための導体2bが印刷される。なお、導体2bは、一層目の導体2aとバイアホール4aを介して接続される。
【0010】
導体2bが絶縁材3に付着する状態は、絶縁層Liの表面の凹凸によって変化する。これは、スクリーン印刷版から導体2bが印刷される絶縁材3までの距離が凹部と凸部で異なるためであり、導体2bは絶縁材3上に斑状に印刷される。そのため、形成される導体2bの面積が変化して、面積が正常な分と、面積の少ない小面積部6(図示せず)とが形成される。つまり、小面積部6が生じると、導体2bで形成される回路のパターンの有効幅が部分的に小さくなる。導体2bの面積が変化すると電気特性も変化するので、このような斑は電子回路の電気特性を著しく損なうものである。
【0011】
このような影響を抑えるために、予め小面積部6の量を見込んで、導体2bの印刷幅を設定しておく必要がある。しかしながら、小面積部6の発生は、上述の凹凸部5において甚だしく、さらに形成される回路基板の層が多くなるほど、小面積部6は多く且つ大きくなる。そのために、積層数が大きくなるに従い、電子回路の形成が困難になるので、回路基板Cの積層数が小面積部6によって制限される。
【0012】
上述の回路基板の生成方法として、金属層が直接接着された転写シートと有機樹脂を含む絶縁基板とを積層した後に、樹脂フィルムを剥離して配線回路となる金属層を絶縁基板に転写させて、絶縁基板の表面に配線回路を形成する技術が提案されている(特許文献1)。
【0013】
【特許文献1】
特開平10−335787号公報
【0014】
【発明が解決しようとする課題】
上述の接合形成法においては、先ず、接合する回路基板のそれぞれが正しい寸法精度で作成されていなければならない。次に、接合相手の回路や部品と干渉しないように、回路基板は互いに正しい位置精度で位置決めされた状態で接合されなければならない。この二つの精度の誤差管理が不十分であれば、接合する回路基板の枚数が多くなればなるほど、誤差が累積されて、回路基板の積層枚数が制限される。最悪の場合、接合自体が不可能になる。
2つの精度の誤差管理が十分である場合でも、加熱加圧の際に位置関係が狂えば、同様の不都合が生じる。しかしながら、複数の回路基板を積み重ねて、全体を同時に加熱して、軟化した絶縁体を変形させるために、各層間で位置ずれが生じ易い。そのために、加熱加圧時にも位置精度管理が要求される。また、バイアホールの準備のための穴空け作業に多くの時間が必要であり、工数増加の要因となる。
【0015】
一方、上述の連続形成法においては、上述のように、先に形成された回路基板上に次の回路基板の部材およびそれらを互い接合する部材が印刷される。それ故に、接合法における個々の回路基板同士の位置決め精度や、バイアホールの準備のための穴空け作業などの工数増加の問題を有しない。しかしながら、上述の導体の小面積部の発生は、上述の凹凸部において甚だしく、さらに積層される回路基板が多くなるほど、小面積部も多く且つ大きくなる。そのために、積層数が大きくなるに従い、電子回路の形成が困難になるので、積層出来る回路基板Cの数が小面積部によって制限される。さらに、導体の印刷による小面積部の解消は困難であり、予め小面積部の発生を見込んで導体の印刷幅を設定しておくにも限界がある。そのために、精密な回路形成が困難であり、また積層数にも限界がある。
【0016】
上述の接合形成法においては、予め個々の回路基板上に導体が所定の寸法形状で形成されているので、連続形成法における小面積部は発生しない。しかし、複数の回路基板を加熱加圧して、回路基板の絶縁体を軟化させて導体を埋設させると共に回路基板を接合させる。そのため、接合過程において、絶縁体および導体に適応される温度および圧力を直接管理できない。結果として、絶縁体と導体との位置精度および寸法精度も管理できない。また、絶縁体および導体の多層回路基板における位置精度および寸法精度も直接管理できない。
【0017】
上述の転写シートを用いて回路を形成する方法を、接合形成法に適応すれば、回路の寸法精度管理は改善が見込めるものの、複数の回路基板の位置決め精度の改善は見込めない。また、この転写シート法を連続成型方法に適用できたとしても、小面積部は解消できない。よって、それぞれの問題に起因する多層回路基板に固有の諸問題を解決できない。
【0018】
よって、本発明は、上記の問題を解決するものであり、積層される複数の回路基板のそれぞれおよび相互の寸法精度管理が容易且つ、積層される回路基板の表面の不均一性を解消すると共に高精度且つ高品質の多層回路基板およびその形成方法を提供することを目的とする。
【0019】
【課題を解決するための手段】
上記目的を達成するために本発明は、絶縁材を互いに概ね平行な第1の平面と第2の平面を有する平板形に形成した絶縁基材の当該第1平面上に、導体を所定のパターンで形成して第1の回路を形成する第1の回路形成工程と、前記第1の平面と前記第1の回路とが所定の平面度を有すると共に、当該第1の平面が前記第2の平面に対して所定の平行度を有するように、当該第1回路を前記第1の絶縁基材中に埋設させる第1の回路埋設工程と、前記埋設された第1の回路の表面の一部に、バイアホールを形成する為の下穴を形成するためマスクを形成するマスキング工程と、前記マスクが形成された第1の平面に、当該マスクを避けて、前記絶縁材を層状に塗布して絶縁材層を形成する絶縁層形成工程と、前記絶縁材層の表面が前記平面度を有すると共に前記第2の平面に対して前記平行度を有するように、当該絶縁材層の表面を平坦化する絶縁材層平坦化工程と、前記絶縁材層が平坦化された第1の回路から前記マスクを除去して、前記下穴を形成する下穴形成工程とを有する。
【0020】
【発明の実施の形態】
本発明の実施の形態について具体的に説明する前に、先ず本発明の基本的概念について述べる。本発明は、上述のスクリーン印刷を利用した連続成形における小面積部の発生を防止すると共に、さらに積層される各回路基板の相互位置精度および寸法精度を改善するものである。
簡単に言えば、従来の接合形成方法において、予め準備された複数の回路基板を加熱加圧して、導体を接している絶縁体に埋設する工程を、連続形成法において、次の回路基板の導体の塗布の後工程に応用展開するものである。ただし、従来の接合形成方法においては、複数の回路基板を加熱加圧するために、導体と絶縁体、ひいては回路基板と導体および絶縁体との位置精度および寸法精度が間接的にしか管理出来ないと言う問題も本発明において解消できる。また、接合形成法においては、間接的にしか管理できない導体および絶縁体に適応される加熱条件および加圧条件も、本発明においては直接管理できる。それ故に、形成された多層回路基板としての寸法精度は当然、各層の回路基板の内部における寸法精度および位置精度も確保できる。
【0021】
(第1の実施の形態)
図1を参照して、本発明の第1の実施の形態にかかる多層回路基板の形成方法について説明する。本実施の形態にかかる多層回路基板MS1は、上述の従来の連続形成法と同様にスクリーン印刷法を利用して形成される。
【0022】
図1に、本実施の形態にかかる連続形成法にて、スクリーン印刷方法を利用して、一層目の回路基板の形成から、二層目の回路基板を一層ずつ順番に生成して行く過程を工程P1p、P2p、P3p、P4p、P5p、P6p、P7pおよびP8pに段階的に示す。なお、説明の便宜上、以降必要に応じて、状態工程P1p、P2p、P3p、P4p、P5p、およびP6pに対応する回路基板をそれぞれ、回路基板CP(P1p)、回路基板CP(P2p)、回路基板CP(P3p)、回路基板CP(P4p)、回路基板CP(P5p)、回路基板CP(P6p)、回路基板CP(P7p)、および回路基板CP(P8p)と識別するものとする。
【0023】
工程P1pにおいては、所定の平面度を有する受台18上に設置された、一層目の回路基板CPを構成する絶縁基板11aの上に導体12aがスクリーン印刷されて、電子回路が形成される。そして、導体12aが焼成される。
【0024】
工程P2pにおいては、回路基板CP(P1p)を所定の温度Tで加熱保持して絶縁基板11aを軟化させた状態で、所定の平面度S’を有する押板19が受台18に対して所定の平行度P’になるように、導体12aに対して所定の圧力Fで所定の時間tだけ押しつけられる。なお、図1においては、回路基板CPの加熱保持装置および押板19に所定の圧力を掛ける装置は、視認性を高めるために図示されていない。
【0025】
絶縁基板11aは、可塑性成分と電気絶縁性を有する樹脂であれば特定されるものではないが、フィルム状またはシート状のポリエステル樹脂以外に、エポキシ樹脂、ポリイミド樹脂、およびポリオレフィン樹脂等がある。
また導体12aは、電気的導通性を有した金属体で、Au、Ag、Cu、Ni、Sn、およびPdのいずれかの粉体、粒体、またはそれらの混合物であっても良い。さらに、いずれかを主体として形成された合金の粉体、または粒体に接合剤として樹脂を混練するか、粉体または粒体の個々を可塑性成分を含む樹脂で被覆して、マイクロカプセル状に形成し、所定温度または溶剤で接着性を生じさせて、印刷可能な粘度と、チクソ性を有するクリーム状にしたものを用いることができる。
【0026】
工程P3pにおいては、押板19により加えられた圧力を除去して絶縁基板11aを冷却することにより、導体12aが埋設されると共に表面が平坦化された絶縁基板11aが得られる。結果、導体12aが埋設された絶縁基板11aの表面は所定の平面度Sを有すると共に、絶縁基板11aの受台18との当接表面に対して所定の平行度Pを有する。なお上述の押板19における平面度S’および平行度P’は、導体12aが埋設された絶縁基板11aの表面における平面度Sおよび平行度Pが次式(1)および(2)をそれぞれ満たすように選択される。
S<10μm ・・・・ (1)
P<10μm ・・・・ (2)
さらに好ましくは、S<5μmおよびP<5μmである。
【0027】
なお、絶縁基板11aにポリエステル樹脂を使用する場合を例にとると、上述の加熱保持温度Tは100℃〜200℃、圧力Fは2×106 〜5×106 Paである。加熱保持温度Tと圧力Fとは互いに相互依存の関係にある。例えば、加熱保持温度Tが100℃であれば、圧力Fは5×106 Paである。つまり、加熱保持温度Tと圧力Fとの間には次式(3)に示す関係がある。
300×106 Pa≦T×F≦600×106 Pa ・・・・ (3)
【0028】
さらに、加熱保持温度Tと圧力Fは、より好ましくは、次式(4)を満たすように選ばれることがより好ましい。
400×106 Pa≦T×F≦500×106 Pa ・・・・ (4)
【0029】
なお、回路基板CP(P1a)を所定の温度Tで加熱するために必要であれば、押板19を加熱しても良いし、さらに受台18を加熱してもよい。加熱により絶縁基板11aが軟化した後に加圧しても良いし、加熱と加圧を同時に行っても良い。
【0030】
工程P4pにおいては、埋設された導体12aの所定の領域に、バイアホール4を設けるためのマスク14が形成される。マスク14は、バイアホール4の形成位置にあわせた穴15を有する遮蔽カバー13で、絶縁基板11aと導体12aの全面を覆うように設置される。なお、この場合、穴15の周辺部と導体12aとは隙間が生じないように処置されることは言うまでもない。
【0031】
遮蔽カバー13は、金属や樹脂のフィルムまたはシートにバイアホール4の形成位置にあわせて穴15を空けたものでなくても良い。例えば、バイアホール4の形成位置を避けて回路基板CP(3P)の上面に樹脂を印刷して覆っても良い。さらに、回路基板CP(3P)の上面の全てに樹脂膜を形成した後に、バイアホール4の形成位置の樹脂膜をレーザーで除去しても良い。
【0032】
マスク14の形成が終わると、コート剤をプラズマコート法や加熱処理によって飛散させて、遮蔽カバー13の穴15を介して導体12a上に付着させる。なお、コート剤としては、4フッ化樹脂、および4−6フッ化樹脂等のフッ素樹脂、または同フッ素樹脂を含有する化合物(2―パーフルオロアルキルエタノール、2、2ビスヘキサフルオロプロパン等)、またはポリプロピレン樹脂、ポリエチレン樹脂、ナイロン樹脂、昇華性化合物(ナフタリン等)、塩基性化合物(コハク酸、アジピン酸等)等を用いることができる。
【0033】
なお、マスク14を形成する材質は、第二層の回路基板CPbを形成する絶縁層11bを形成するアクリレート樹脂やエポキシ樹脂等の濡れ性を阻害し、接触角θを大きくできる性質を有する。さらに、同材質は、マスク14とマスク14の形成されていない部分を跨って絶縁層11bが印刷されたときには、マスク14の境界部分を明確に形成できる特性を有する。
【0034】
マスク14は、後工程P5pにおいて、バイアホール4を形成するために導体12aを充填塗布する前に除去しなければならない。それ故に、絶縁層11bを印刷するときに、絶縁層11bの濡れ性を阻害できれば良い。つまり、マスク14の付着量は、少ないほど除去が容易となる。例えば、ポリエステル樹脂で構成された絶縁層11bとの接触角θを大きくできるマスク14の材質として、フッ素樹脂やフッ素樹脂を含有する化合物を用いる場合は、マスク14の材質の分子が数個分以上重なった、薄い膜状に形成されていれば目的は達せられる。さらにマスク14は、プラズマコート法以外に、PVD法、CVD法、PCVD法、噴霧法、および印刷法等により形成できる。これらの方法は、印刷手法を利用するもの以外は、いずれも遮蔽カバー13を必要とする。マスク14の形成方法は、求められる特性や、他の工程や、コスト等を考慮して、適切に選ばれる。マスク14の形成が完了すると遮蔽カバー13を取り除いて次工程(工程P5p)に移る。
【0035】
工程P5pにおいては、導体12aにマスク14を形成した後、マスク14を避けた、全面に絶縁層11bが印刷法により形成される。絶縁層11bは、マスク14の周囲に接するか、微少な重なりをもって形成する。また絶縁層11bは、アクリレート樹脂や、エポキシ樹脂等の適度にチクソ性と粘度を有したクリーム状にしたものを用いて形成される。なお、このように形成された絶縁層11bはその表面に微細な凹凸17を有すると共に、マスク14との境界部分においては接触角θを有する。微細な凹凸17は、印刷時に絶縁層11bが印刷版から離れるときに生じるもので、チクソ性や粘度が高いと、その微細凹凸形状が残りやすい。
【0036】
絶縁層11bがマスク14との濡れ性がよく、あるいはチクソ性や粘度が低いと、接触角θは小さくなる。結果、絶縁層11bがマスク14の表面に濡れ広がり、所定の形状寸法に形成することが困難となる。従って絶縁層11bは、マスク14との境界部分で、理想的には接触角θを70〜90度確保できる濡れ性の悪さとチクソ性と粘度を有することで、精密なバイアホール用の形状を形成できる樹脂が選ばれる。さらに、可塑性を有し、かつ絶縁基材11aと導体12との密着性がよく、さらに線膨張係数が同じか、近い値の樹脂を絶縁層11bに用いられる。
【0037】
工程P6pにおいては、前工程P5pで印刷形成された絶縁層11bの表面に多数存在する凹凸17の除去、つまり絶縁層11bの表面の平坦化を行う。なお、本工程における平坦化は、上述の工程P2pおよび工程P3pにおけるのと同様の方法で実施される。つまり、用いられる装置および条件も上述のものと同じであるので説明を省く。
ただし、受台18の加熱は、前述の工程P2pの場合と異なり、すでに形成済みの絶縁基材11、電子回路の導体12aを損傷する可能性があるので注意が必要である。また、絶縁層11bの表面の平坦化は、加熱加圧以外にも研磨や研削等の機械加工で行っても良い。ただし、この場合、研磨粉や研削粉が発生して回路の絶縁品質を損なったり、加熱加圧方法に比べて平坦化に時間をより必要とする問題がある。
【0038】
工程P7pにおいては、バイアホール4を形成するために、一層目の導体12aからマスク14が除去される。結果、暴露された導体12aとその周りに形成された絶縁層11bの円筒形の壁によりバイアホール4の下穴20が生成される。なお、マスク14の除去は、アルカリエッチング液や酸エッチング液による化学エッチング法や、電子線を照射して、飛散させて除去するプラズマエッチング法や、スパッタリング法が適用できる。さらに、マスク14が昇華性化合物で構成されている場合には、加熱により昇華させて除去する方法もある。つまり、マスク14の形成に用いた材質に適した方法を選択すれば良い。
【0039】
工程P8pにおいては、下穴20に導体12を充填塗布して、絶縁層11bで規定される円筒状の内壁にバイアホール4を形成する。なお、このバイアホール4は、一層目の導体12aと接合されていることは言うまでもない。上述の工程P1p〜工程P8pの作業を繰り返すことで、所望の数の回路基板が積層された多層回路基板MS1が形成できる。
【0040】
なお上述の工程P5pと工程P6pの実施順序は、入れ替わっても差し支えない。またバイアホール4の下穴20への導体12の充填塗布は、平坦化された絶縁層11bの表面に形成する2層目の電子回路の形成時と同時に行うこともできる。本例では、絶縁基材11aの上面側での積層形成法を例に説明しているが、反対の下面側においても同様に積層できることは言うまでもない。
【0041】
(第2の実施の形態)
次に、図2および図3を参照して、絶縁基材に導体と絶縁層を交互に印刷して多層回路基板を形成する方法について説明する。図2に本実施の形態にかかる多層回路基板MS2の断面を示し、図3に同多層回路基板MS2の形成工程を模式的に示す。
【0042】
図2に示すように、多層回路基板MS2は、それぞれに電気回路が形成された6つの絶縁基板11_1、11_2、11_3、11_4、11_5、および11_6が積層されている。なお、本実施の形態において用いられる部材および加熱加圧方法および条件は、基本的に上述の第1の実施の形態に関して説明したものと同じであるので、特に必要の無い限り説明を省く。
【0043】
図3に示すように、先ず、工程P1p_aに、所定位置に上下面を接続するための穴を有したポリエステル樹脂やポリイミド樹脂やエポキシ樹脂等の可塑性成分を含有するシートまたはフィルムで形成された絶縁基板11_1が準備される。この可塑性成分は、絶縁基材11_1を加熱しながら平坦化させようとすると、樹脂が平坦化方向にならうように添加されている。つまり、その融点や軟化点が平坦化を行う加熱保持温度T(100℃〜200℃)の近傍である熱可塑性樹脂が選ばれる。そして、全ての穴に導体12_1が充填塗布される。
【0044】
工程P2p_aにおいて、絶縁基材11_1の表面に一層目の電子回路が導体12_1をスクリーン印刷して形成されると共に、穴に充填塗布された導体12_1とも接合させて乾燥硬化される。
工程P3p_aにおいて、乾燥硬化された導体12_1は、上述の所定の温度Tおよび圧力Fで加熱加圧される。結果、導体12_1が絶縁基材11_1に埋設された平坦な表面が得られる。
【0045】
工程P4p_aにおいて、一層目の導体12_1の上に二層目の電子回路が形成された時に、一層目の電子回路と二層目の電子回路を接合するバイアホール4を形成するための準備として、マスク14が所定箇所に形成される。
【0046】
工程P4p_aにおいて、上記のマスク14が形成された後、遮蔽カバー13が取り除かれる。
【0047】
工程P5p_aにおいて、マスク14の部分を除いて絶縁基板11_1および導体12_1の全面に絶縁層11_2が印刷される。
【0048】
工程P6p_aにおいて、絶縁層11_2の表面の微少凹凸が平坦化される。
【0049】
工程P7p_aにおいて、マスク14が除去されて、一層目の電子回路を形成する導体12_1の一部が露出されて、バイアホール4の下穴20が生成される。
【0050】
工程P8p_aにおいて、下穴20に導体12_1が充填塗布されて、バイアホール4が形成される。
【0051】
工程P9p_aにおいて、工程P6p_aで平坦化された絶縁層11_2の上に導体12_2をスクリーン印刷して、二層目の電子回路が形成される。なお、導体12_2は、バイアホール4とも接続されて、一層目の電子回路の導体12_1とも接続される。
【0052】
上述の工程P4p_a〜工程P9p_aにおける処理を繰り返すことで、所望数の回路基板が積層された多層回路基板MS2を形成できる。
【0053】
(第3の実施の形態)
図4を参照して、次に、半導体素子や、抵抗、コンデンサ、コイル等の部品を内蔵する多層回路基板を形成する方法について説明する。図4に本実施の形態にかかる多層回路基板MS3の形成工程を模式的に示す。なお、本実施の形態において用いられる部材および加熱加圧方法および条件は、基本的に上述の第1の実施の形態および第2の実施の形態に関して説明したものと同じであるので、特に必要の無い限り説明を省く。
【0054】
工程P1p_bにおいて、上述の第1の実施の形態或いは第2の実施の形態にかかる方法で形成された、電子回路を形成する導体12−aを埋設した絶縁基材11_aと、電極部にバンプ32を形成した半導体素子31が準備される。半導体素子31のバンプ32側が絶縁基材11_aの表面側になるように、絶縁基材11_aの所定の位置に半導体素子31が設置される。可塑性成分を含有する絶縁基材11_aと、半導体素子31とが所定の温度Tで加熱プロファイルに従い加熱して、絶縁基材11_aが軟化させられる。
【0055】
工程P1p_bにおいて、半導体素子31を加熱しながら、加熱軟化させた絶縁基材11_aの中に圧入埋設する。圧入に際しては、絶縁基材11_aが軟化していることを確認し、半導体素子31を傾きのないように、加圧することが重要である。埋設後は、半導体素子31のバンプ32の形成面と絶縁基材11_aの表面が同一となるようにすると共に、バンプ32が絶縁基材11_aの表面より出た形状とする。この時、必要に応じてバンプ32が露出するまで絶縁基材11_aを研削またはエッチング等で除去する。半導体素子31を埋設後、冷却して絶縁基材11_aが硬化させられる。
【0056】
工程P2p_bにおいて、導体12_aによって、絶縁基材11_aの表面(図4においては下側)に電子回路を印刷形成する。このとき導体12_aは、バンプ32上にも印刷され、半導体素子31は、電子回路の部品として接合される。そして、電子回路を形成した導体12_aが乾燥硬化させられる。
【0057】
工程P3p_bにおいて、上述の第1の実施の形態または第2の実施の形態におけるのと同じ方法で、バイアホール4の形成のためにマスクが形成された後に、絶縁層11_bが印刷形成される。そして絶縁層11_bの表面の微少凹凸が加熱加圧処理によって、平坦化される。
【0058】
工程P3p_bにおいて、マスクを除去後、導体12−aが下穴に充填塗布されて、バイアホール4が形成される。半導体素子31と接合された、電子回路の導体12_aを絶縁基材11_b中に埋設する方法で、半導体素子31は、さらに絶縁基材11_b中に押し込まれる。
【0059】
工程P6p_bにおいて、導体12_aが埋設されて平坦になった絶縁基材11_aの上に、さらに絶縁層11_cとバイアホール4とが形成される。この工程P6p_bを行うことで、工程P3p_bで形成を終了するよりも多層回路基盤の厚みが必要であり工数も増えるが、絶縁基材11_aの上下面の状態が同条件に近づき、反り、変形に対して有利となるトレードオフが生じる。したがって工程P3p_bの後に、本工程P6p_bを用いるかは、コスト、特性、および品質を考慮して適切に決定すれば良い。
【0060】
半導体素子31に加えて、他の部品33を内蔵するには、まず電子回路の導体12上の所定位置に、バイアホール4形成のためのマスクを、実施の形態1または2の方法で形成する。次に部品33の電極を、電気的接合材として導体12、または他の導体、または半田等を用いて、工程P3p_bにおいて設置し、接合、もしくは抵抗ペースト、誘電ペーストを印刷により抵抗、コンデンサ、薄膜、フィルム部品を形成し、部品33を覆うように絶縁層11_bを印刷形成した後、絶縁層11_bの平坦化と、マスクの除去と、下穴20への導体12の充填とを行う。なお半導体素子31や、部品33の内蔵は、絶縁基材11_a、または絶縁層11_bのいずれで行っても差し支えはない。
【0061】
【発明の効果】
以上のように、本発明においては、一層目の回路基板を含めて、全ての部品が積層される順番に連続的に形成される。よって、接合形成法におけるように、互いに接合する個々の回路基板を予め正しい寸法精度で準備しておく必要はなく、また準備された回路基板を接合時に要求される位置決め精度で確保する必要ない。
また、各層において、所望の平面度と平行度が確保できているので、従来の連続形成法において回路パターンが部分的に細くなる小面積部の発生も防止できる。よって、平坦化な絶縁層上に、精密な導体印刷ができることにより信頼性の高い精密な多層回路基板が形成できる。
さらに、各層毎に、半導体素子や、抵抗、コンデンサ、コイル等の部品を、精度高く内蔵できる多層回路基板を実現できる。
また、複数の層を連結するバイアホールを印刷の手法により精密に生成できる。
【図面の簡単な説明】
【図1】本発明の第1実施の形態に係る多層回路基板の形成工程を示す図である。
【図2】本発明の第2実施の形態に係る多層回路基板の側断面を表す図である。
【図3】図2に表した多層回路基板形成の形成工程を示す図である。
【図4】本発明の第3実施の形態にかかる多層回路基板の形成工程を示す図である
【図5】従来の印刷多層回路基板の側断図を表す図である。
【図6】図5に表した多層回路基板の形成工程を示す図である。
【図7】図5に表したものとは異なる従来の多層回路基板の形成工程を示す図である。
【符号の説明】
11、11a 絶縁基材
11b 絶縁層
12、12a、12b 導体
3 絶縁材
4、4a バイアホール
5、17 凹凸
5n 凹部5n
5p 凸部5p
6 小面積部
7 絶縁体
8 銅シート
13 遮蔽カバー
14 マスク
15 穴
18 受台
19 押板
20 下穴
31 半導体素子
32 バンプ
33 部品
Li 絶縁層
Claims (3)
- 絶縁材を互いに概ね平行な第1の平面と第2の平面を有する平板形に形成した絶縁基材の当該第1平面上に、導体を所定のパターンで形成して第1の回路を形成する第1の回路形成工程と、
前記第1の平面と前記第1の回路とが所定の平面度を有すると共に、当該第1の平面が前記第2の平面に対して所定の平行度を有するように、当該第1回路を前記第1の絶縁基材中に埋設させる第1の回路埋設工程と、
前記埋設された第1の回路の表面の一部に、バイアホールを形成する為の下穴を形成するためマスクを形成するマスキング工程と、
前記マスクが形成された第1の平面に、当該マスクを避けて、前記絶縁材を当該マスクの周囲で当該マスクと微小な重なりをもつように、層状に塗布して絶縁材層を形成する絶縁層形成工程と、
前記絶縁材層の表面が前記平面度を有すると共に前記第2の平面に対して前記平行度を有するように、当該絶縁材層の表面を平坦化する絶縁材層平坦化工程と、
前記絶縁材層が平坦化された第1の回路から前記マスクを除去して、前記下穴を形成する下穴形成工程とを有し、
前記絶縁材と前記マスクとの接触角が70度から90度である、
多層回路基板の形成方法。 - 前記絶縁材はポリエステル樹脂であり、前記マスクは薄膜状に形成されたフッ素樹脂またはフッ素樹脂を含有する化合物である、請求項1に記載の多層回路基盤の形成方法。
- 請求項1に記載の方法により形成された多層回路基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003188290A JP4125644B2 (ja) | 2002-07-05 | 2003-06-30 | 多層回路基板の形成方法および多層回路基板 |
US10/611,868 US6971167B2 (en) | 2002-07-05 | 2003-07-03 | Multilayered circuit board forming method and multilayered circuit board |
KR1020030045204A KR20040004173A (ko) | 2002-07-05 | 2003-07-04 | 다층 회로기판 형성방법 및 다층 회로기판 |
CNB031458092A CN100466885C (zh) | 2002-07-05 | 2003-07-07 | 多层电路板的形成方法及多层电路板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002197033 | 2002-07-05 | ||
JP2003188290A JP4125644B2 (ja) | 2002-07-05 | 2003-06-30 | 多層回路基板の形成方法および多層回路基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004088093A JP2004088093A (ja) | 2004-03-18 |
JP2004088093A5 JP2004088093A5 (ja) | 2006-05-11 |
JP4125644B2 true JP4125644B2 (ja) | 2008-07-30 |
Family
ID=31190281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003188290A Expired - Fee Related JP4125644B2 (ja) | 2002-07-05 | 2003-06-30 | 多層回路基板の形成方法および多層回路基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6971167B2 (ja) |
JP (1) | JP4125644B2 (ja) |
KR (1) | KR20040004173A (ja) |
CN (1) | CN100466885C (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6989327B2 (en) * | 2004-01-31 | 2006-01-24 | Hewlett-Packard Development Company, L.P. | Forming a contact in a thin-film device |
KR100817639B1 (ko) | 2004-03-19 | 2008-03-27 | 에스에무케이 가부시키가이샤 | 스크린 프린팅 금속 마스크 판 및 진동부를 수지-밀봉하는방법 |
JP4345598B2 (ja) * | 2004-07-15 | 2009-10-14 | パナソニック株式会社 | 回路基板の接続構造体とその製造方法 |
JP2006128520A (ja) * | 2004-10-29 | 2006-05-18 | Tdk Corp | 多層基板の製造方法 |
TWI363585B (en) * | 2008-04-02 | 2012-05-01 | Advanced Semiconductor Eng | Method for manufacturing a substrate having embedded component therein |
JP5903793B2 (ja) * | 2011-08-03 | 2016-04-13 | 日本電産株式会社 | スピンドルモータの製造方法、スピンドルモータ、およびディスク駆動装置 |
JP6927665B2 (ja) * | 2015-12-25 | 2021-09-01 | 日東電工株式会社 | 配線回路基板 |
US11089675B2 (en) * | 2018-10-22 | 2021-08-10 | Te Connectivity Corporation | Tamper sensor |
KR102112327B1 (ko) * | 2018-12-04 | 2020-05-18 | 주식회사 엠디엠 | 입체 구조물의 표면에 회로 패턴을 형성하는 방법 |
CN112165767B (zh) * | 2020-10-27 | 2021-12-07 | 惠州市特创电子科技股份有限公司 | 多层线路板以及移动通讯装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3324014A (en) * | 1962-12-03 | 1967-06-06 | United Carr Inc | Method for making flush metallic patterns |
US4221047A (en) * | 1979-03-23 | 1980-09-09 | International Business Machines Corporation | Multilayered glass-ceramic substrate for mounting of semiconductor device |
US4354895A (en) * | 1981-11-27 | 1982-10-19 | International Business Machines Corporation | Method for making laminated multilayer circuit boards |
US4789423A (en) * | 1982-03-04 | 1988-12-06 | E. I. Du Pont De Nemours And Company | Method for manufacturing multi-layer printed circuit boards |
US4606787A (en) * | 1982-03-04 | 1986-08-19 | Etd Technology, Inc. | Method and apparatus for manufacturing multi layer printed circuit boards |
US4915983A (en) * | 1985-06-10 | 1990-04-10 | The Foxboro Company | Multilayer circuit board fabrication process |
US4927477A (en) * | 1985-08-26 | 1990-05-22 | International Business Machines Corporation | Method for making a flush surface laminate for a multilayer circuit board |
JPH0716094B2 (ja) * | 1986-03-31 | 1995-02-22 | 日立化成工業株式会社 | 配線板の製造法 |
US5114518A (en) * | 1986-10-23 | 1992-05-19 | International Business Machines Corporation | Method of making multilayer circuit boards having conformal Insulating layers |
TW210422B (ja) * | 1991-06-04 | 1993-08-01 | Akzo Nv | |
US5199163A (en) * | 1992-06-01 | 1993-04-06 | International Business Machines Corporation | Metal transfer layers for parallel processing |
JP3758811B2 (ja) | 1997-05-30 | 2006-03-22 | 京セラ株式会社 | 転写シート及びそれを用いた配線基板の製造方法 |
-
2003
- 2003-06-30 JP JP2003188290A patent/JP4125644B2/ja not_active Expired - Fee Related
- 2003-07-03 US US10/611,868 patent/US6971167B2/en not_active Expired - Fee Related
- 2003-07-04 KR KR1020030045204A patent/KR20040004173A/ko not_active Application Discontinuation
- 2003-07-07 CN CNB031458092A patent/CN100466885C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100466885C (zh) | 2009-03-04 |
CN1496216A (zh) | 2004-05-12 |
JP2004088093A (ja) | 2004-03-18 |
US20040020047A1 (en) | 2004-02-05 |
KR20040004173A (ko) | 2004-01-13 |
US6971167B2 (en) | 2005-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4334996B2 (ja) | 多層配線板用基材、両面配線板およびそれらの製造方法 | |
TWI423745B (zh) | 具內嵌元件之配線板及其製造方法 | |
JP2002064271A (ja) | 複合配線基板及びその製造方法 | |
JP3500995B2 (ja) | 積層型回路モジュールの製造方法 | |
US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4125644B2 (ja) | 多層回路基板の形成方法および多層回路基板 | |
US7839650B2 (en) | Circuit board structure having embedded capacitor and fabrication method thereof | |
JP2014524671A (ja) | 回路基板 | |
US10893618B2 (en) | Method for manufacturing multilayer substrate | |
US20110154661A1 (en) | Method of fabricating printed circuit board assembly | |
JP4158714B2 (ja) | 電子部品実装済基板の製造方法 | |
US7728234B2 (en) | Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same | |
JP2004079773A (ja) | 多層プリント配線板及びその製造方法 | |
KR101068466B1 (ko) | 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법 | |
US11114238B2 (en) | Multilayer substrate, structure of multilayer substrate mounted on circuit board, method for mounting multilayer substrate, and method for manufacturing multilayer substrate | |
JP5581828B2 (ja) | 積層回路基板および基板製造方法 | |
JP2542794B2 (ja) | 配線板の製造方法 | |
US9750136B2 (en) | Wiring board and method for manufacturing the same | |
JP6779088B2 (ja) | 配線基板の製造方法 | |
US20220361329A1 (en) | Method for Forming Flipped-Conductor-Patch | |
JPH0438158B2 (ja) | ||
JPH04299893A (ja) | 多層配線板の製造方法 | |
JPH1079578A (ja) | 配線基板の製造方法 | |
JP2020064996A (ja) | 積層電子部品の製造方法 | |
JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |