DE69205754T2 - Integrierter Abtast-Halte-Phasendetektor mit einem stromeinstellenden integrierten Widerstand. - Google Patents

Description

• Die Erfindung betrifft einen Sample-and-Hold- bzw. Abtast-Halte-Phasendetektor.
• Gemäß Fig. 1 weist ein bekannter Abtast-Halte-Phasendetektor (s. "Operation of the MC145159 PLL Frequency Synthesizer with Analog Phase Detector", Motorola Semiconductor Application Note, AN969, 1987, S. 2 bis 4) eine stromeinstellende Schaltung 18 auf, die von einem stromeinstellenden Widerstand 13 (mit dem Wert RB) gebildet wird, der nach außen über einen Anschluß 12 mit einem pnp-Transistor 11 verbunden ist. Die Begründung für den externen Anschluß des Transistors 13 wird später gegeben. Da die am Widerstand 13 anliegende Spannung gleich der Spannung VCC minus der Basis-Emitter- Spannung VBE des Transistors 11 ist, ist der durch den einstellenden Transistor 13 fließende Eingangsstrom IB gegeben durch:
• IB = (VCC-VBE)/RB (1)
• Die Basis des pnp-Transistors 11 ist über eine Leitung 10 mit der Basis eines pnp-Transistors 8 verbunden zum Ausbilden einer Strom-Spiegelschaltung. Der Kollektorstrom IC des Transistors 8 ist gegeben durch:
• IC = IB W&sub8;/W&sub1;&sub1; (2)
• wobei W&sub8; und W&sub1;&sub1; die Emittergrößen der Transistoren 8 bzw. 11 darstellen. Der Transistor 8 dient als Konstantstromquelle zum Liefern eines Stroms, der einem stromeinstellenden Signal entspricht, das der Leitung 10 zugeführt wird, und der Widerstand 13 dient als erste Bezugsspannungsschaltung zum Bereitstellen einer vorbestimmten Spannung, die dem Strom IB entspricht, während der Transistor 11 als zweite Bezugsspannungsschaltung dient, die auf diese vorbestimmte Spannung anspricht, um der Leitung 10 das stromeinstellende Signal zuzuführen. Der Kollektor des Transistors 8 ist über einen Analogschalter 7 mit einem Knotenpunkt 9 verbunden, der seinerseits über einen Speicherkondensator 4 mit Masse verbunden ist, wobei der Kondensator 4 mit einem Analogschalter 6 parallel geschaltet ist. Der Knotenpunkt 9 ist außerdem über einen Analogschalter 5 mit einem Pufferverstärker 2 verbunden, dessen Eingang über einen Kondensator 3 ebenfalls mit Masse verbunden ist. Der Ausgang des Pufferverstärkers 2 ist mit dem Ausgangsanschluß 1 des Phasendetektors verbunden. Der Verstärker 2, der Kondensator 3 (mit dem Wert CH) und der Schalter 5 bilden eine Abtast-Halte-Schaltung. Jeder der Kondensatoren 3 und 4 ist als ein extern angeordneter Kondensator ausgebildet. Der Phasendetektor weist eine Schaltimpulsschaltung 17 auf, die ein Bezugsphasensignal (REF) vom Anschluß 15 und ein Eingangssignal vom Anschluß 16 empfängt, um Schaltsignale SA, SB und SC zu erzeugen, um diese mit Hilfe eines Taktsignals vom Anschluß 14 den Schaltern 7, 6 bzw. 5 zuzuführen.
• Der Betrieb des bekannten Phasendetektors wird nachstehend beschrieben mit Bezug auf das Zeitablaufdiagramm gemäß Fig.2. Das Eingangssignal weist zwischen aufeinanderfolgenden Impulsen ein Intervall von T Sekunden auf, und das Bezugssignal REF hat einen Impuls, dessen Vorderflanke in bezug auf die Vorderflanke des Eingangssignals um eine Phasendifferenz θ verzögert ist und dessen Hinterflanke vor der Vorderflanke des nächsten Impulses des Eingangssignals erscheint. Der Schaltimpuls SA zum Betätigen des Analogschalters 7 erscheint während einer Zeitdauer, die der Phasendifferenz θ entspricht. Der Speicherkondensator 4 wird mit einem Kollektorstrom geladen, der vom Transistor 8 geliefert wird, wenn der Schalter 7 in Abhängigkeit von einem Schaltimpuls SA geschlossen ist. Der Kondensator 4 mit einem Kapazitätswert CR entwickelt eine Spannung VCR, die ab der Vorderflanke des Eingangssignals linear mit der Zeit auf eine maximale Spannung V ansteigt, die gegeben ist durch:
• V = IC θ T/2π CR (3)
• Das Einsetzen der Gleichungen (1) und (2) in die Gleichung (3) ergibt:
• V = θ T W&sub8; (VCC-VBE)/(2π W&sub1;&sub1; RB CR) (4)
• = k θ/(RB CR)
• mit:
• k = T W&sub8; (VCC-VBE)/(2π W&sub1;&sub1;) (5)
• Der Schaltimpuls SC ist ein Impuls mit konstanter dauer, der eine vorbestimmte Zeit nach der Vorderflanke des Schaltimpulses SA erscheint, so daß der Schalter 5 kurzzeitig geschlossen wird, um Energie vom Kondensator 4 zum Kondensator 3 zu übertragen, wenn sich die Schalter 6 und 7 in einem ausgeschalteten Zustand befinden, wobei die Spannung V durch den Schaltimpuls SC abgetastet wird, um eine durch Abtasten ermittelte Spannung V' zu erzeugen. Wenn der Kondensator 3 einen ausreichend kleinereren Kapazitätswert aufweist als der Kondensator 4, ist die durch Abtasten ermittelte Spannung V' im wesentlichen der Spannung V gleich. Die durch Abtasten ermittelte Spannung im Kondensator 3 wird durch den Pufferverstärker 2 an den Ausgangsanschluß 1 geliefert, um die Phasendifferenz zwischen dem Bezugssignal REF und dem Eingangssignal anzuzeigen. Der Schaltimpuls SB erscheint nach dem Impuls SC, um den Schalter 6 während des Intervalls zwischen einem Impuls SC und einem Impuls SA einzuschalten, um den Speicherkondensator 4 vollständig zu entladen. Gemäß Gleichung (4) beträgt der Phasen/Spannungs-Umwandlungskoeffizient K des bekannten Abtast-Halte-Phasendetektors:
• K = V/θ = k/(CR RB) (6)
• Wird ein Abtast-Halte-Phasendetektor in LSI- (Hochintegrations-)Technologie ausgeführt, indem alle Widerstände und Kondensatoren integriert werden, ist es wegen der großen Schwankungen der Widerstands- und Kapazitätswerte, normalerweise ±30% Abweichung vom Nennwert, schwierig, einen Präzisionsphasendetektor bereitzustellen Folglich werden bei in LSI ausgeführten Phasenkomparatoren der Widerstand 13 und die Kondensatoren 3, 4 durch Elemente realisiert, die sich außerhalb des LSI-Schaltkreises befinden, um ein hohes Maß an Präzision zu gewährleisten.
• Es ist jedoch erwünscht, die Zahl der äußeren Verbindungen zu verringern, weil die Zahl der an einem LSI-Schaltkreis zur Verfügung stehenden Anschlüsse streng begrenzt ist. Außerdem ist es in Hinblick auf das Rauschen erwünscht, daß die Werte der Kondensatoren 3 und 4 so groß wie möglich sind, wogegen der Widerstandswert des sromeinstellenden Widerstands 13 so klein wie möglich sein soll. Dies bewirkt jedoch eine Erhöhung der Ströme IB und IC, wie aus den Gleichungen (1) und (2) zu ersehen ist.
• Deshalb ist es eine Aufgabe der Erfindung, einen Abtast-Halte-Phasendetektor bereitzustellen, bei dem kein extern angeschlossener Widerstand vorhanden sein muß Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst.
• Erfindungsgemäß weist der Phasendetektor einen ersten Speicherkondensator und eine erste Auflade/Entlade-Schaltung auf zum Aufladen des ersten Speicherkondensators mit einem ersten konstanten Strom während einer Zeitdauer, die einer Phasendifferenz zwischen einem Eingangsimpuls und einem Bezugsimpuls entspricht, und zum Entladen desselben nach der Abtastung. Eine erste Abtast-Halte-Schaltung tastet die Spannung ab, die sich im ersten Speicherkondensator entwickelt hat, um die Phasendifferenz zwischen dem Eingangsimpuls und dem Bezugsimpuls darzustellen. Eine zweite Auflade/Entlade- Schaltung lädt einen zweiten Speicherkondensator für eine feste Zeitdauer periodisch mit einem zweiten konstanten Strom auf und entlädt ihn nach der Abtastung. Eine zweite Abtast- Halte-Schaltung tastet die im zweiten Speicherkondensator entwickelte Spannung ab. Eine stromeinstellende Schaltung mit einem Widerstandselement ist mit der ersten und der zweiten Auflade/Entlade-Schaltung verbunden, um den ersten und den zweiten konstanten Strom zu bestimmen. Ein Differentialintegrierer führt eine Differentialintegration der Spannung durch, die von der zweiten Abtast-Halte-Schaltung mit Bezug auf eine Bezugsspannung abgetastet worden ist, und regelt die stromeinstellende Schaltung mittels der differentialintegrierten Spannung in einem Regelkreis.
• Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen ausführlicher beschrieben. Dabei zeigen:
• Fig. 1 ein Schaltbild eines bekannten Abtast-Halte-Phasendetektors;
• Fig. 2 ein Zeitablaufdiagramm des bekannten Abtast- Halte-Phasendetektors;
• Fig. 3 ein Schaltbild eines erfindungsgemäßen Abtast- Halte-Phasendetektors; und
• Fig.4 ein Zeitablaufdiagramm des erfindungsgemäßen Abtast-Halte-Phasendetektors.
• In Fig. 3 ist ein erfindungsgemäßer Abtast-Halte-Phasendetektor dargestellt, bei dem keine Widerstands- und Kondensator-Elemente extern angeschlossen werden müssen. Der erfindungsgemäße Phasendetektor weist einen npn-Transistor 32 auf, der in einer stromeinstellenden Schaltung 40 angeordnet ist, wobei der Kollektor des Transistors 32 mit dem Kollektor eines Transistors 11 verbunden ist und dessen Emitter mit einem stromeinstellenden Widerstand 13 mit dem Widerstandswert RB verbunden ist. An die Basis des Transistors 32 ist ein Integrierer 27 angeschlossen, der durch einem Widerstand 28, einem Kondensator 29 und einem Operationsverstärker 30, dessen positiver Eingang mit einer Spannung VC = VCC/2 versorgt wird, gebildet wird.
• Erfindungsgemäß fungiert der Transistor 8 als erste Konstantstromquelle. Eine zweite Konstantstromquelle wird durch einen pnp-Transistor 20 gebildet, dessen Emitter an die Spannungsversorgung VCC angeschlossen ist und dessen Basis mit den Basen der beiden Transistoren 8 und 11 verbunden ist. Eine Strom-Spiegelschaltung wird deshalb zwischen den Transistoren 20 und 11 in einer ähnlichen Weise wie zwischen den Transistoren 8 und 11 gebildet. Der Transistor 20 erzeugt einen Kollektorstrom IC', der dem Strom-Steuersignal in der Leitung 10 entspricht. Der Kollektorstrom IC' ist gegeben durch:
• IC'= IB W&sub2;&sub0;/W&sub1;&sub1; (7)
• wobei W&sub2;&sub0; die Emittergröße des Transistors 20 darstellt.
• Der Kollektor des Transistors 20 ist über einen Analogschalter 22 mit einem Knotenpunkt 41 verbunden, der über eine Parallelschaltung eines Analogschalters 21 und eines Speicherkondensators 24 mit einer Kapazität CR' mit Masse verbunden ist. Der Knotenpunkt 41 ist außerdem über einen Abtastschalter 23 mit einem Pufferverstärker 26 verbunden, dessen Ausgang an den Eingang des Integrators 27 angeschlossen ist. Ein Abtastkondensator 25 ist mit dem Eingang des Pufferverstärkers 26 verbunden, der mit dem Kondensator 25 und dem Schalter 23 eine Abtast-Halte-Schaltung bildet. Die Schalter 21 und 23 werden von den Impulsen SB bzw. SC getrieben.
• Zwischen dem Anschluß 15 und der Schaltimpulsschaltung 17 ist eine Verzögerungsschaltung 42 geschaltet zum Erzeugen eines verzögerten Bezugssignals REF', das in bezug auf den Bezugsimpuls REF so um den Abstand TD verzögert ist, daß die Schaltimpulsschaltung 17 anstelle des Impulses SA einen Schaltimpuls SA' erzeugt, der eine Zeitdauer aufweist, die der Verzögerungszeit TD-θ entspricht, die gemäß Fig. 4 von der Vorderflanke eines Eingangssignal-Impulses bis zur Vorderflanke des verzögerten Bezugsimpulses REF' dauert. Außerdem ist eine zweite Schaltimpulsschaltung 43 angeschlossen, um den verzögerten Bezugsimpulses REF' und den nichtverzögerten Bezugsimpuls REF zu empfangen, um einen Schaltimpuls SD an den Schalter 22 zu liefern. Dieser Schaltimpuls SD ist während des Intervalls von der Vorderflanke des Bezugsimpulses REF zur Vorderflanke des verzögerten Bezugsimpulses REF' vorhanden.
• Der Speicherkondensator 24 wird mit dem Kollektorstrom IC' aufgeladen, wenn der Analogschalter 22 in Abhängigkeit vom Schaltimpuls SD eingeschaltet ist, um eine Spannung VCR' zu entwickeln, die sich gemäß Fig. 4 linear mit der Zeit ändert, bis sie den nachstehenden maximalen Wert VX erreicht:
• VX = TD IB W&sub2;&sub0;/(W&sub1;&sub1; CR') (8)
• Die im Speicherkondensator 24 gebildete Spannung wird vom Schalter 23 in Abhängigkeit vom Schaltimpuls SC abgetastet und im Kondensator 25 gespeichert, um eine durch Abtasten ermittelten Spannung VX' zu erzeugen, die über den Verstärker 26 an den Integrierer 27 angeschlossen ist. Die im Kondensator 24 gespeicherte Energie wird in Abhängigkeit von einem Schaltimpuls SB über den Schalter 21 vollständig entladen.
• Der Integrierer 27 dient als differentieller Integrierer, um das nachstehende Ausgangssignals VY durch Integration der Differenz zwischen der durch Abtasten ermittelten Spannung VX' und der Bezugsspannung VC zu erzeugen:
• VY = 1/C R t(VC-VX')dt (9)
• wobei C und R die Werte des integrierenden Kondensators 29 bzw. Widerstands 28 sind. Diese differentiell integrierte Spannung VY treibt die Basis des Transistors 32. Dadurch ergibt sich der durch den Widerstand 13 fließende Strom:
• IB = (VY-VBE)/RB (10)
• Aus Gleichung (8) ergeben sich folgende Beziehungen:
• IB0 = VC W&sub1;&sub1; CR'/(TD W&sub2;&sub0;) (11)
• IB = IBO+ΔIB (12)
• wobei IB0 die Stromstärke IB ist, wenn die durch Abtasten ermittelte Spannung VX' genauso groß wie die Bezugsspannung VC gemacht wird, und ΔIB die Differenz zwischen IB und IB0 ist.
• Das Einsetzen der Gleichungen (11) und (12) in die Gleichungen (9) und (10) und das Differenzieren der Gleichungen (9) und (10) ergibt die folgende Beziehung:
• dΔIB/dt = ΔIB/τ (13)
• wobei τ eine durch Gleichung (14) bestimmte Zeitkonstante ist:
• τ = RB C R W&sub1;&sub1; CR'/TD W&sub2;&sub0; (14)
• Folglich ergibt sich ΔIB aus Gleichung (15):
• AIB = ΔIB0 exp(-t/τ) (15)
• wobei ΔIB0 ein willkürlicher Anfangswert ist.
• Obwohl ΔIB einen willkürlich gewählten Wert hat, ist offensichtlich, daß er schließlich mit der Zeitkonstanten τ gegen Null konvergiert und der Strom 18 sich durch einen geschlossenen Regelkreis auf die durch Gleichung (11) gegebene Stromstärke automatisch selbst einstellt. Folglich wird die Differenz zwischen der Spannung VX' und der Bezugsspannung VC im wesentlichen auf Null reduziert. Dies bedeutet, daß Schwankungen des Werts des Widerstands 13, die sich aus der Herstellung von Widerstandsmaterialien auf LSI-Chips ergeben können, aufgefangen werden. Da der Strom IB den Emitterstrom des Transistors 8 und den Aufladestrom des Kondensators 4 bestimmt, bestimmt er folglich den Phasen/Spannungs-Umwandlungskoeffizienten K des Abtast-Halte-Phasendetektors 44, der durch den Transistor 8, die Schalter 5, 6 und 7. die Kondensatoren 3 und 4 und den Verstärker 2 gebildet wird. Dieser Umwandlungskoeffizient wird wie folgt aus den Gleichungen (1), (5), (6) und (11) abgeleitet:
• Das Zeitverhältnis T/TD kann genau bestimmt werden, wenn die Verzögerungsschaltung 42 mit einem Schieberegister ausgeführt wird, und auch die Verhältnisse W&sub8;/W&sub2;&sub0; und CR'/CR können genau bestimmt werden, weil die Transistoren 8 und 20 und die Kondensatoren 4 und 24 auf demselben LSI-Chip gefertigt sind. Erfindungsgemäß kann deshalb eine genaue Phasen/Spannungs-Umwandlung durchgeführt werden. Wenn die Transistoren 8 und 20, die Kondensatoren 4 und 24 und die Kondensatoren 3 und 25 einander völlig gleich auf einem LSI-Chip gefertigt werden, kann Gleichung (16) folgendermaßen umgestellt werden:
• K = VC T/(2π TD) (17)
• Aus der vorstehenden Beschreibung ist ersichtlich, daß der Widerstand 13 zusammen mit anderen Schaltelementen auf einem gemeinsamen LSI-Chip integriert werden kann, und zwar unter Verwendung von elektrischen Widerstandsmaterialien oder einer Transistorschaltung, die eine einem Eingangsstrom entsprechende Spannung erzeugt. Da die Kondensatoren 4 und 24 mit ihren relativen Größen CR und CR' zum Bestimmen des Koeffizienten K beitragen, kann ihr absoluter Wert vorteilhaft verkleinert werden, um die Integration dieser Kondensatoren in demselben LSI-Chip zu ermöglichen. Das Verkleinern des Kondensators 4 läuft auf eine Verringerung des Aufladestroms und somit eine Verringerung der Leistungsaufnahme hinaus.
• Anstelle von bipolaren Transistoren können auch MOS- Transistoren verwendet werden.

Claims (5)

1. Phasendetektor mit:

einem ersten Speicherkondensator (4);

einer ersten Auflade/Entlade-Einrichtung (17, 6-8) zum Aufladen des ersten Speicherkondensators (4) mit einem ersten konstanten Strom für eine Zeitdauer, die einer Phasendifferenz zwischen einem Eingangsimpuls und einem Bezugsimpuls, die beide dem Phasendetektor zugeführt werden, entspricht, und zum Entladen des ersten Speicherkondensators;

einer ersten Abtast-Halte-Einrichtung (17, 2, 3, 5) zum Abtasten einer Spannung, die in dem ersten Speicherkondensator (4) entstanden ist, wobei die durch Abtasten ermittelte Spannung einer Phasendifferenz zwischen dem Eingangsimpuls und dem Bezugsimpuls entspricht;

einer stromeinstellenden Einrichtung (40) mit einem Widerstandselement (13), wobei die stromeinstellende Einrichtung (40) mit der ersten Auflade/Entlade-Einrichtung (17, 6-8) zur Bestimmung des ersten konstanten Stroms verbunden ist;

gekennzeichnet durch:

einen zweiten Speicherkondensator (24);

eine zweite Auflade/Entlade-Einrichtung (43, 20-22) zum Aufladen des zweiten Speicherkondensators (24) mit einem zweiten konstanten Strom für ein festes Zeitintervall und zum Entladen des zweiten Speicherkondensators;

eine zweite Abtast-Halte-Einrichtung (17, 23, 25, 26) zum Abtasten einer Spannung, die in dem zweiten Speicherkondensator (24) entstanden ist; und

eine Differentialintegrierer-Einrichtung (27) zum differentiellen Integrieren der Spannung, die von der zweiten Abtast-Halte-Einrichtung (17, 23, 25, 26) mit Bezug auf eine Bezugsspannung durch Abtastung ermittelt worden ist, und zum Regeln der stromeinstellenden Einrichtung (40) mit der differentiell integrierten Spannung, wobei die stromeinstellende Einrichtung (40) mit der zweiten Auflade/Entlade-Einrichtung (43, 20-22) verbunden ist zum Bestimmen des zweiten konstanten Stroms.

2. Phasendetektor nach Anspruch 1, bei dem die stromeinstellende Einrichtung (40) einen ersten und einen zweiten Transistor (11, 32) aufweist und jede, nämlich die erste und die zweite, Auflade/Entlade-Einrichtung einen Transistor (8; 20) aufweist, die Transistoren (8; 20) der ersten und der zweiten Auflade/Entlade-Einrichtung derartig mit dem ersten Transistor (11) der stromeinstellenden Einrichtung (40) verbunden sind, daß sich die Ströme spiegelbildlich verhalten, wobei der erste und der zweite Transistor (11, 32) der stromeinstellenden Einrichtung mit dem Widerstandselement (13) in Serienschaltung verbunden sind, wobei der zweite Transistor (32) so verbunden ist, daß er auf die differentiell integrierte Spannung anspricht.

3. Phasendetektor nach Anspruch 1 oder 2, bei dem die erste und die zweite Abtast-Halte-Einrichtung gleichzeitig arbeiten.

4. Phasendetektor nach Anspruch 1, 2 oder 3, bei dem die zweite Auflade/Entlade-Einrichtung (43, 20 - 22) eine Einrichtung (42) aufweist zum Ableiten eines zweiten Bezugsimpulses, der in bezug auf den ersterwähnten Bezugsimpuls um eine konstante Zeitdauer verzögert ist, und zum Aufladen des zweiten Speicherkondensators (24) während dieser konstanten Zeitdauer.

5. Phasendetektor nach einem der Ansprüche 1 bis 4, bei dem der erste und der zweite Speicherkondensator die gleichen Kapazitätswerte aufweisen.