DE69126741T2 - Logisches Modul mit konfigurierbaren kombinatorischen und sequentiellen Blöcken - Google Patents
Logisches Modul mit konfigurierbaren kombinatorischen und sequentiellen BlöckenInfo
- Publication number
- DE69126741T2 DE69126741T2 DE69126741T DE69126741T DE69126741T2 DE 69126741 T2 DE69126741 T2 DE 69126741T2 DE 69126741 T DE69126741 T DE 69126741T DE 69126741 T DE69126741 T DE 69126741T DE 69126741 T2 DE69126741 T2 DE 69126741T2
- Authority
- DE
- Germany
- Prior art keywords
- input
- data
- output
- multiplexer
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001960 triggered effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Complex Calculations (AREA)
Description
- Diese Erfindung betrifft digitale Elektronikschaltungen. Insbesondere betrifft diese Erfindung Schaltungen, die logische Funktionen in benutzerprogrammierbaren integrierten Schaltungen ausführen, und Schaltungen zur Realisierung einer großen Vielfalt benutzerwählbarer kombinatorischer und sequentieller Logikfunktionen.
- Programmierbare Logikblöcke, mit denen sich wählbare Logikfunktionen aus einer Vielzahl von benutzerwählbaren Logikfunktionen ausführen lassen, sind im Stand der Technik bekannt. Das demselben Anmelder wie die vorliegende Anmeldung gehörende US-Patent 4 910 417 von El Gamal et al. und das US-Patent 4 453 096 von Le Can et al. beschreiben Logikmodule, die aus Multiplexern bestehen, die eine Vielzahl kombinatorischer Funktionen ausführen können.
- L'Onde Electrique, Band 59, Nr. 11, Seiten 81-86 beschreibt einen kombinatorischen Universal-Logikmodul, der drei Multiplexer verwendet.
- Obwohl diese Schaltungen dem Entwickler benutzerprogrammierbarer Logikarrays eine hohe Flexibilität zur Verfügung stellen, besteht weiterhin Bedarf, die Funktionalität solcher Schaltungen zu steigern.
- Diese Erfindung ist im beiliegenden Anspruch 1 definiert.
- In einer Ausführungsform dieser Erfindung wird ein Logikmodul erzielt, das eine große Vielfalt benutzerkonfigurierbarer kombinatorischer und sequentieller Logikfunktionen hat. In einer ersten Stufe eines kombinatorischen Abschnitts enthält der Logikmodul einen ersten und einen zweiten Multiplexer mit zwei Eingängen, die jeweils einen ersten und zweiten Dateneingang haben.
- Der erste und der zweite Multiplexer enthalten jeweils einen Auswahleingang, die beide mit dem Ausgang eines zwei Eingänge aufweisenden ersten Logikgliedtyps verbunden sind, das einen ersten und zweiten Dateneingang hat. Die Eingänge zum ersten und zweiten Zwei-Eingangs-Multiplexer werden mit Datensignalen von einer ersten Gruppe versorgt. Ein Eingang jedes Logikglieds bekommt ein Datensignal einer zweiten Gruppe und der andere Eingang jedes Logikglieds ein Datensignal einer dritten Gruppe eingespeist.
- In einer zweiten Stufe des kombinatorischen Abschnitts des Logikmoduls ist ein erster und zweiter Dateneingang eines dritten Zwei-Eingangs-Multiplexers jeweils mit den Ausgängen des ersten und zweiten Multiplexers verbunden. Ein Auswahleingang des dritten Zwei-Eingangs-Multiplexers ist mit dem Ausgang eines zweiten Typs eines Zwei-Eingangs- Logikglieds verbunden, welches einen ersten und zweiten Dateneingang hat.
- In einer ersten Stufe eines sequentiellen Abschnitts des erfindungsgemäßen Logikmoduls ist der Ausgang des dritten Zwei-Eingangs-Multiplexers mit dem ersten Dateneingang eines vierten Zwei-Eingangs-Multiplexers verbunden, der einen mit seinem Auswahleingang gekoppelten HOLD1-Eingang hat. Dessen Ausgang und ein bei tiefem Pegel wirksamer CLEAR-Eingang werden einem UND-Glied zugeführt, dessen Ausgang mit dem zweiten Dateneingang des vierten Zwei- Eingangs-Multiplexers und mit dem ersten Dateneingang eines fünften Zwei-Eingangs-Multiplexers in einer zweiten Stufe des sequentiellen Abschnitts des erfindungsgemäßen Logikmoduls verbunden ist. Der Auswahleingang des fünften Zwei-Eingangs-Multiplexers ist mit einem HOLD2-Eingang verbunden. Dessen Ausgang und der CLEAR-Eingang werden einem UND-Glied angelegt, dessen Ausgang mit dem zweiten Dateneingang des fünften Zwei-Eingangs-Multiplexers und mit einem Ausgangsknoten verbunden ist. Die Eingänge CLEAR, HOLD1 und HOLD2 sind durch Signalverknüpfungen von Datensignalen einer dritten Gruppe definiert, die ein Datensignal einer der anderen Gruppen enthalten kann.
- Fig. 1 ist ein Blockdiagramm eines einer bevorzugten Ausführungsform dieser Erfindung entsprechenden Logikmoduls.
- Fig. 2a ist ein Schaltungsdiagramm einer kombinatorischen Schaltung zur Erzeugung der Signale CLEAR, HOLD1 und HOLD2 für die Schaltung der Fig. 1 aus den Dateneingängen.
- Fig. 2b ist ein Logikdiagramm in Blockform einer hier bevorzugten Schaltung, die zur Ausführung der Funktion der Schaltung in Fig. 2a dient.
- Zunächst wird bezugnehmend auf Fig. 1 ein Blockdiagramm einer hier bevorzugten Ausführungsform eines erfindungsgemäßen Logikmoduls, der mit der Bezugszahl 10 bezeichnet ist und konfigurierbare kombinatorische und sequentielle Blöcke hat. Der kombinatorische Teil des Logikmoduls enthält einen ersten und einen zweiten Abschnitt. Ein erster Abschnitt des erfindungsgemäßen Logikmoduls 10 enthält einen ersten und zweiten Multiplexer 12 und 14, die jeweils zwei Eingänge haben. Der erste Zwei-Eingangs- Multiplexer enthält einen ersten und einen zweiten Dateneingang 16 und 18, einen Auswahleingang 20 sowie einen Ausgang 22. Der zweite Zwei-Eingangs-Multiplexer hat einen ersten und zweiten Dateneingang 24 und 26, einen Auswahleingang 28 und einen Ausgang 30. Die Auswahleingänge 20 und 28 des ersten und zweiten Zwei-Eingangs-Multiplexers 12 und 14 sind mit dem Ausgang 32 eines ersten Logikgliedtyps 24 verbunden, das zwei Eingänge und zwar einen ersten und zweiten Datengang 50 und 54 hat.
- Die Ausgänge 22 und 30 des ersten und zweiten Zwei- Eingangs-Multiplexers 12 und 14 sind mit Dateneingängen 36 und 38 eines dritten Multiplexers 40 mit zwei Eingängen in einen zweiten Abschnitt des Logikmoduls 10 verbunden. Der dritte Zwei-Eingangs-Multiplexer 40 enthält auch einen Auswahleingang 42 und einen Ausgang 44. Der Auswahleingang 42 des dritten Zwei-Eingangs-Multiplexers 40 ist mit dem Ausgang 46 eines zweiten Logikgliedtyps 48 verbunden, der zwei Eingänge, und zwar einen ersten und zweiten Dateneingang 52 und 56, hat.
- Die Dateneingänge 16, 18, 24 und 26 am ersten und zweiten Zwei-Eingangs-Multiplexer werden mit Datensignalen von einer ersten Gruppe von Dateneingangsknoten gespeist, die in Fig. 1 als Dateneingänge D00, D01, D10 und D11 enthalten sind. Ein Eingang jedes Logikglieds 34 und 48 (jeweils mit den Bezugszahlen 15 und 52) wird von einem Datensignal einer zweiten Gruppe gespeist, die in Fig. 1 jeweils als Dateneingangsknoten A0 und A1 gezeigt sind, und der andere Eingang jedes der Logikglieder (jeweils mit den Bezugszahlen 54 und 56) wird von einem Datensignal einer dritten Gruppe gespeist, das in Fig. 1 jeweils als Dateneingangsknoten B0 und B1 bezeichnet ist.
- Der erfindungsgemäße Logikmodul 10 bietet eine Vielzahl kombinatorischer Funktionen, die bis zu acht Eingänge haben. Die von der Schaltung von Fig. 1 realisierte Funktion ist:
- Z = (D00 !(A0 B0) + D01 (A0 B0)) !(A1 + B1) + (D10 !(A0 B0) + D11 (A0 B0)) (A1 + B1)
- Die kombinatorischen Funktionen, die realisiert werden können, enthalten UND, ODER, NICHT UND, NICHT ODER und EXKLUSIV-ODER. Die nachstehende Tabelle I zeigt die Realisierung dieser Funktionen unter Verwendung verschiedener Eingänge der in Fig. 1 gezeigten Schaltung. TABELLE I
- Dem einschlägigen Fachmann wird außerdem deutlich, daß verschiedene Logikglieder, wie NICHT UND, NICHT ODER, EXKLUSIV-ODER-Glieder, auch mit etwas unterschiedlichen Ergebnissen verwendet werden können. Insbesondere, wenn man an den Auswahleingängen lauter gleiche Glieder (z.B. lauter NICHT UND oder NICHT ODER-Glieder) verwendet, erhöht sich die Anzahl der Eingänge der Funktionen (UND, ODER), während die Anwendung gemischter Logikgliedtypen an den Auswahleingängen (z.B. NICHT UND am ersten Auswahleingang und NICHT ODER am zweiten Auswahleingang, wie dies in Fig. 1 gezeigt ist) die Anzahl der Funktionen erhöht, die mit dem Modul erzeugt werden können.
- Nun wird erneut Bezug auf Fig. 1 genommen, wo man erkennt, daß der sequentielle Abschnitt des Logikmoduls 10 ebenfalls zwei Stufen hat. In der ersten sequentiellen Stufe ist der Ausgang 44 des dritten Zwei-Eingangs-Multiplexers 40 mit einem ersten Dateneingang 58 eines vierten Zwei-Eingangs- Multiplexers 60 verbunden, dessen Auswahleingang 62 durch ein HOLD1-Signal von einem HOLD1-Steuerknoten angesteuert ist. Der Ausgang 64 des vierten Zwei-Eingangs-Multiplexers 60 und ein CLEAR-Signal von einem CLEAR-Steuerknoten werden jeweils Eingängen 68 und 66 eines UND-Glieds 70 zugeführt, dessen Ausgang 72 dem zweiten Dateneingang 74 des vierten Zwei-Eingangs-Multiplexers 60 und mit dem ersten Dateneingang 76 eines fünften Zwei-Eingangs-Multiplexers 78 verbunden ist, der den Eingang zur zweiten sequentiellen Stufe bildet. Der Auswahleingang 80 des fünften Zwei- Eingangs-Multiplexers 78 ist mit einem HOLD2-Signal 2 von einem HOLD2-Steuerknoten verbunden. Der Ausgang 82 des fünften Zwei-Eingangs-Multiplexers 78 und das CLEAR-Signal werden zwei Eingängen 86 und 84 eines UND-Glieds 88 zugeführt, dessen Ausgang mit dem zweiten Dateneingang 92 des fünften Zwei-Eingangs-Multiplexers 78 und mit einem Ausgangsknoten 94 verbunden ist.
- Bei der hier bevorzugten Ausführungsform werden die Signale CLEAR, HOLD1 und HOLD2 durch eine kombinatorische Logik aus einem Satz von Eingangsdatensignalen gebildet. Wie die Fig. 2a zeigt, liegen Datensignale von Dateneingangsknoten C1, C2 und B0 jeweils an Eingängen 96, 98 und 100 einer logischen Verknüpfungsschaltung 102 an, deren Steuerknotenausgänge jeweils die Signale HOLD1, HOLD2 und CLEAR ausgeben.
- Die logische Verknüpfungsschaltung 102 kann jede logische Schaltung sein, die die drei Eingänge in einer Weise verknüpft, daß sich die Ausgangssignale HOLD1, HOLD2 und CLEAR ergeben, wie in der nachfolgenden Wahrheitstabelle II angegeben ist. TABELLE II
- Fig. 2b zeigt ein Logikdiagramm einer hier bevorzugten Ausführungsform einer solchen Verknüpfungsschaltung. Nun wird auf Fig. 2b Bezug genommen, wo die logische Verknüpfungsschaltung 102 ein UND-Glied 104 mit einem invertierenden Eingang 106, einem nicht invertierenden Eingang 108 und einem Ausgang 110, ein UND-Glied 112 mit einem invertierenden Eingang 114, einem nicht invertierenden Eingang 116 sowie einem Ausgang 118, ein EXKLUSIV-NICHT ODER-Glied 120 mit Eingängen 122 und 124 sowie einem Ausgang 126 und ein ODER-Glied 128 mit Eingängen 130 und 132 und einem Ausgang 134 enthält. Der C1-Eingang 96 ist mit den Eingängen 106 und 116 jeweils der UND-Glieder 104 und 112 sowie mit dem Eingang 122 des EXKLUSIV-NICHT ODER-Glieds 120 verbunden. Der C2-Eingang 98 ist jeweils mit den Eingängen 108 und 114 der UND-Glieder 104 und 112 sowie mit dem Eingang 124 des EXKLUSIV-NICHT ODER-Glieds 120 verbunden. Der B0-Eingang 100 ist mit dem Eingang 132 des ODER-Glieds 128 verbunden. Der Ausgang 118 des UND-Glieds 112 ist mit dem Eingang 130 des ODER-Glieds 128 verbunden. Der Ausgang 110 des UND-Glieds 104 ist das Signal HOLD1, der Ausgang 126 des EXKLUSIV-NICHT ODER- Glieds 120 ist das Signal HOLD2 und der Ausgang 134 des ODER-Glieds 128 ist das CLEAR-Signal.
- Der sequentielle Abschnitt des hier beschriebenen erfindungsgemäßen Logikmoduls ist als ein durch eine ansteigende oder eine fallende Flanke getriggertes Flipflop mit asynchronem, bei niedrigem logischen Pegel wirksamen CLEAR-Eingang oder als ein transparentes Durchlaßelement konfigurierbar, welches lediglich die Benutzerkonfiguration des kombinatorischen Abschnitts des zu verwendenden Moduls gestattet. Sämtliche Zwischenspeicher (latches) und Flipflops sind nicht invertierend.
- Die Tabelle III veranschaulicht die durch den Logikmodul dieser Erfindung zur Verfügung gestellten sequentiellen Funktionen. Aus Tabelle III erkennt man, daß die ausführbaren sequentiellen Funktionen einen negativ getriggerten Zwischenspeicher (latch) mit einem bei niedrigem Pegel wirksamen CLEAR-Eingang, einen positiv getriggerten Zwischenspeicher (latch) mit bei niedrigem Pegel wirksamen CLEAR-Eingang, ein negativ getriggertes Flipflop mit bei niedrigem Pegel wirksamem CLEAR-Eingang, ein positiv getriggertes Flipflop mit bei niedrigem Pegel wirksamen CLEAR-Eingang und eine Durchlaßbetriebsart enthalten. Wie aus der Tabelle III ersichtlich, sind die Zustände der Eingänge A0, D00 und D10 für positiv und negativ getriggerte Zwischenspeicher beschränkt. A0 muß gleich 1 und D00 und D10 müssen beide 0 sein, damit der Ausgang tiefgehen kann, wenn der Zwischenspeicher (latch) der transparenten Betriebsart arbeitet und der CLEAR- Eingang aktiv ist. TABELLE III
- Die Multiplexer mit zwei Eingängen und die anderen Logikbauteile des erfindungsgemäßen Logikmoduls können durch Einsatz üblicher MOS- und CMOS-Verfahren hergestellt werden.
Claims (2)
1. Ein Universal-Logikmodul, das folgendes umfaßt:
einen ersten Multiplexer (12) mit einem ersten Dateneingang (16), der mit
einem ersten Datenknotenpunkt verbunden ist, einem zweiten Dateneingang
(18), der mit einem zweiten Datenknotenpunkt verbunden ist, einem
Auswahleingang (20) und einem Ausgang (22),
einen zweiten Multiplexer (14) mit einem ersten Dateneingang (24), der mit
einem dritten Datenknotenpunkt verbunden ist, einem zweiten Dateneingang
(26), der mit einem vierten Datenknotenpunkt verbunden ist, einem
Auswahleingang (28) und einem Ausgang (30),
einen dritten Multiplexer (40) mit einem ersten Dateneingang (36), der mit dem
Ausgang (22) des ersten Multiplexers (12) verbunden ist, einem zweiten
Dateneingang (38), der mit dem Ausgang (30) des zweiten Multiplexers (14)
verbunden ist, einem Auswahleingang (42) und einem Ausgang (44),
ein erstes Einfach-Logikstufen-Verknüpfungsglied (34) mit einem ersten
Eingang (50), der mit einem fünften Datenknotenpunkt verbunden ist, einem
zweiten Eingang (54), der mit einem sechsten Datenknotenpunkt verbunden ist,
und einem Ausgang (32), der mit den Auswahleingängen (20, 28) des ersten
und des zweiten Multipfexers (12, 14) verbunden ist,
ein zweites Einfach-Logikstufen-Verknüpfungsglied (48) mit einem ersten
Eingang (52), der mit einem siebten Datenknotenpunkt verbunden ist, einem
zweiten Eingang (56), der mit einem achten Datenknotenpunkt verbunden ist,
und einem Ausgang (46), der mit dem Auswahleingang (42) des dritten
Multiplexers (40) verbunden ist,
einen vierten Multiplexer (60) mit einem ersten Dateneingang (58), der mit dem
Ausgang (44) des dritten Multiplexers (40) verbunden ist, einem zweiten
Dateneingang (74), einem Auswahleingang (62), der mit einem ersten
Steuerknotenpunkt verbunden ist, und einem Ausgang (64),
ein erstes UND-Glied (70) mit einem ersten Eingang (68), der mit dem Ausgang
(54) des vierten Multiplexers (60) verbunden ist, einem zweiten Eingang (66),
der mit einem zweiten Steuerknotenpunkt verbunden ist, und einem Ausgang
(72), der mit dem zweiten Dateneingang (74) des vierten Multiplexers (60)
verbunden ist,
einen fünften Multiplexer (78) mit einem ersten Dateneingang (76), der mit dem
Ausgang (72) des ersten UND-Glieds (70) verbunden ist, einem zweiten
Dateneingang (92), einem Auswahleingang (80), der mit einem dritten
Steuerknotenpunkt verbunden ist, und einem Ausgang (82),
ein zweites UND-Glied (88) mit einem ersten Eingang (86), der mit dem
Ausgang (82) des fünften Multiplexers (78) verbunden ist, einem zweiten Eingang
(84), der mit dem zweiten Steuerknotenpunkt verbunden ist, und einem
Ausgang (90), der mit dem zweiten Dateneingang (92) des fünften Multiplexers (78)
und mit einem Ausgangsknotenpunkt (Z) verbunden ist,
Mittel (102), um in Reaktion auf vorher ausgewählte Verknüpfungen der
Zustände eines zehnten und eines elften Datenknotenpunkts entweder eine
logische 1 oder die Inhalte eines neunten Datenknotenpunkts in den zweiten
Steuerknotenpunkt einzubringen, und
Mittel (102), um in Reaktion auf vorher ausgewählte Verknüpfungen der
Zustände der zehnten und elften Datenknotenpunkte entweder eine logische 0
oder eine logische 1 in den ersten Steuerknotenpunkt einzubringen und
entweder eine logische 0 oder eine logische 1 in den dritten Steuerknotenpunkt
einzubringen.
2. Logikmodul nach Anspruch 1, bei dem das erste Logik-Steuerelement (34) ein
UND-Glied ist und das zweite Logik-Steuerelement (48) ein ODER-Glied ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/522,232 US5055718A (en) | 1990-05-11 | 1990-05-11 | Logic module with configurable combinational and sequential blocks |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69126741D1 DE69126741D1 (de) | 1997-08-14 |
DE69126741T2 true DE69126741T2 (de) | 1997-10-23 |
Family
ID=24080033
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69133438T Expired - Fee Related DE69133438T2 (de) | 1990-05-11 | 1991-04-30 | Logisches Modul mit konfigurierbaren logischen und sequentiellen Blöcken |
DE69126741T Expired - Fee Related DE69126741T2 (de) | 1990-05-11 | 1991-04-30 | Logisches Modul mit konfigurierbaren kombinatorischen und sequentiellen Blöcken |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69133438T Expired - Fee Related DE69133438T2 (de) | 1990-05-11 | 1991-04-30 | Logisches Modul mit konfigurierbaren logischen und sequentiellen Blöcken |
Country Status (5)
Country | Link |
---|---|
US (1) | US5055718A (de) |
EP (3) | EP0456399B1 (de) |
JP (1) | JPH07106949A (de) |
AT (2) | ATE155298T1 (de) |
DE (2) | DE69133438T2 (de) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5451887A (en) | 1986-09-19 | 1995-09-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5477165A (en) * | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5198705A (en) * | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
US5185539A (en) * | 1990-08-31 | 1993-02-09 | Motorola, Inc. | Programmable logic device address buffer/multiplexer/driver |
US5680318A (en) * | 1990-12-21 | 1997-10-21 | Synopsys Inc. | Synthesizer for generating a logic network using a hardware independent description |
US5122685A (en) * | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
US5220213A (en) * | 1991-03-06 | 1993-06-15 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
US5416367A (en) * | 1991-03-06 | 1995-05-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
US5322812A (en) | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
JP3359932B2 (ja) * | 1991-05-10 | 2002-12-24 | 株式会社東芝 | プログラマブル・ロジック・ユニット回路及びプログラマブル・ロジック回路 |
US5384500A (en) * | 1992-05-15 | 1995-01-24 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback and an exclusive external input line for a combinatorial mode and accommodating two separate programmable or planes |
US5300830A (en) * | 1992-05-15 | 1994-04-05 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control |
US5331227A (en) * | 1992-05-15 | 1994-07-19 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line |
US5287017A (en) * | 1992-05-15 | 1994-02-15 | Micron Technology, Inc. | Programmable logic device macrocell with two OR array inputs |
GB2267613B (en) * | 1992-06-02 | 1996-01-03 | Plessey Semiconductors Ltd | Programmable logic cell |
US5298803A (en) * | 1992-07-15 | 1994-03-29 | Micron Semiconductor, Inc. | Programmable logic device having low power microcells with selectable registered and combinatorial output signals |
US5349250A (en) * | 1993-09-02 | 1994-09-20 | Xilinx, Inc. | Logic structure and circuit for fast carry |
US5729468A (en) * | 1994-04-21 | 1998-03-17 | Quicklogic Corporation | Reducing propagation delays in a programmable device |
EP0707721B1 (de) * | 1994-05-04 | 2002-01-30 | Atmel Corporation | Programmierbare logikvorrichtung mit regionaler und universeller signalweglenkung |
US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
US5495181A (en) * | 1994-12-01 | 1996-02-27 | Quicklogic Corporation | Integrated circuit facilitating simultaneous programming of multiple antifuses |
US5552720A (en) * | 1994-12-01 | 1996-09-03 | Quicklogic Corporation | Method for simultaneous programming of multiple antifuses |
US5671432A (en) * | 1995-06-02 | 1997-09-23 | International Business Machines Corporation | Programmable array I/O-routing resource |
US5652529A (en) * | 1995-06-02 | 1997-07-29 | International Business Machines Corporation | Programmable array clock/reset resource |
US5631578A (en) * | 1995-06-02 | 1997-05-20 | International Business Machines Corporation | Programmable array interconnect network |
US5646546A (en) * | 1995-06-02 | 1997-07-08 | International Business Machines Corporation | Programmable logic cell having configurable gates and multiplexers |
US6028446A (en) * | 1995-06-06 | 2000-02-22 | Advanced Micro Devices, Inc. | Flexible synchronous and asynchronous circuits for a very high density programmable logic device |
US5675502A (en) * | 1995-08-22 | 1997-10-07 | Quicklogic Corporation | Estimating propagation delays in a programmable device |
US5744980A (en) * | 1996-02-16 | 1998-04-28 | Actel Corporation | Flexible, high-performance static RAM architecture for field-programmable gate arrays |
US5892370A (en) * | 1996-06-21 | 1999-04-06 | Quicklogic Corporation | Clock network for field programmable gate array |
US5825201A (en) * | 1996-06-21 | 1998-10-20 | Quicklogic Corporation | Programming architecture for a programmable integrated circuit employing antifuses |
US5828538A (en) * | 1996-06-21 | 1998-10-27 | Quicklogic Corporation | Power-up circuit for field programmable gate arrays |
US6028444A (en) * | 1996-06-21 | 2000-02-22 | Quicklogic Corporation | Three-statable net driver for antifuse field programmable gate array |
US5781032A (en) * | 1996-09-09 | 1998-07-14 | International Business Machines Corporation | Programmable inverter circuit used in a programmable logic cell |
DE19639935C1 (de) * | 1996-09-27 | 1998-04-23 | Siemens Ag | Schaltungsanordnung mit zwischen Registern angeordneten kombinatorischen Blöcken |
DE19639937C1 (de) * | 1996-09-27 | 1998-03-12 | Siemens Ag | Schaltungsanordnung mit zwischen Registern angeordneten kombinatorischen Blöcken |
US5936426A (en) | 1997-02-03 | 1999-08-10 | Actel Corporation | Logic function module for field programmable array |
US5955751A (en) * | 1998-08-13 | 1999-09-21 | Quicklogic Corporation | Programmable device having antifuses without programmable material edges and/or corners underneath metal |
US6107165A (en) | 1998-08-13 | 2000-08-22 | Quicklogic Corporation | Metal-to-metal antifuse having improved barrier layer |
US6169416B1 (en) | 1998-09-01 | 2001-01-02 | Quicklogic Corporation | Programming architecture for field programmable gate array |
US6294926B1 (en) | 1999-07-16 | 2001-09-25 | Philips Electronics North America Corporation | Very fine-grain field programmable gate array architecture and circuitry |
JP3472527B2 (ja) | 2000-05-16 | 2003-12-02 | 松下電器産業株式会社 | 論理回路モジュール及びこれを用いた半導体集積回路の設計方法並びに半導体集積回路 |
JP3555080B2 (ja) | 2000-10-19 | 2004-08-18 | Necエレクトロニクス株式会社 | 汎用ロジックモジュール及びこれを用いたセル |
JP3621354B2 (ja) * | 2001-04-04 | 2005-02-16 | Necエレクトロニクス株式会社 | 半導体集積回路の配線方法及び構造 |
JP3953313B2 (ja) * | 2001-12-21 | 2007-08-08 | Necエレクトロニクス株式会社 | 汎用ロジックモジュールを用いたasic及びその設計・製造方法 |
JP4156864B2 (ja) * | 2002-05-17 | 2008-09-24 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2003338750A (ja) * | 2002-05-20 | 2003-11-28 | Nec Electronics Corp | 汎用ロジックセル、これを用いた汎用ロジックセルアレイ、及びこの汎用ロジックセルアレイを用いたasic |
US11671099B2 (en) | 2021-05-21 | 2023-06-06 | Microchip Technology Inc. | Logic cell for programmable gate array |
CN117159125B (zh) * | 2023-09-12 | 2024-05-03 | 深圳市荔辉医疗科技有限公司 | 一种等离子消融控制系统及设备 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7612223A (nl) * | 1976-11-04 | 1978-05-08 | Philips Nv | Geintegreerde schakeling. |
US4354266A (en) * | 1979-10-31 | 1982-10-12 | Gte Laboratories Incorporated | Multiplexor with decoding |
DE3120163A1 (de) * | 1981-05-21 | 1982-12-09 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Cmos-auswahlschaltung |
US4409683A (en) * | 1981-11-18 | 1983-10-11 | Burroughs Corporation | Programmable multiplexer |
JPS58184822A (ja) * | 1982-03-31 | 1983-10-28 | Fujitsu Ltd | 入力回路 |
JPS58210715A (ja) * | 1982-05-31 | 1983-12-08 | Matsushita Electric Works Ltd | フリツプフロツプ回路 |
JPS6018892A (ja) * | 1983-07-12 | 1985-01-30 | Sharp Corp | 半導体デコ−ダ回路 |
JPS6030215A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | Cmos論理回路 |
US4558236A (en) * | 1983-10-17 | 1985-12-10 | Sanders Associates, Inc. | Universal logic circuit |
JPS6179318A (ja) * | 1984-09-27 | 1986-04-22 | Fujitsu Ltd | フリツプフロツプ回路 |
DE3577953D1 (de) * | 1984-09-28 | 1990-06-28 | Siemens Ag | Schaltung zur logikgenerierung mit multiplexern. |
US4620117A (en) * | 1985-01-04 | 1986-10-28 | Advanced Micro Devices, Inc. | Balanced CMOS logic circuits |
US4706216A (en) * | 1985-02-27 | 1987-11-10 | Xilinx, Inc. | Configurable logic element |
US4933577A (en) * | 1985-03-22 | 1990-06-12 | Advanced Micro Devices, Inc. | Output circuit for a programmable logic array |
JP2546228B2 (ja) * | 1985-12-20 | 1996-10-23 | 株式会社日立製作所 | 選択回路 |
US4710649A (en) * | 1986-04-11 | 1987-12-01 | Raytheon Company | Transmission-gate structured logic circuits |
US4789951A (en) * | 1986-05-16 | 1988-12-06 | Advanced Micro Devices, Inc. | Programmable array logic cell |
US4910417A (en) * | 1986-09-19 | 1990-03-20 | Actel Corporation | Universal logic module comprising multiplexers |
JPH0193918A (ja) * | 1987-10-06 | 1989-04-12 | Fujitsu Ltd | ラッチ構成回路 |
JPH0275218A (ja) * | 1988-09-09 | 1990-03-14 | Fujitsu Ltd | 半導体集積回路装置 |
JPH02117205A (ja) * | 1988-10-26 | 1990-05-01 | Mitsubishi Electric Corp | スキヤンラツチ回路 |
US4912339A (en) * | 1988-12-05 | 1990-03-27 | International Business Machines Corporation | Pass gate multiplexer |
-
1990
- 1990-05-11 US US07/522,232 patent/US5055718A/en not_active Expired - Lifetime
-
1991
- 1991-04-30 EP EP91303916A patent/EP0456399B1/de not_active Expired - Lifetime
- 1991-04-30 EP EP96116903A patent/EP0756382A3/de not_active Withdrawn
- 1991-04-30 DE DE69133438T patent/DE69133438T2/de not_active Expired - Fee Related
- 1991-04-30 AT AT91303916T patent/ATE155298T1/de not_active IP Right Cessation
- 1991-04-30 DE DE69126741T patent/DE69126741T2/de not_active Expired - Fee Related
- 1991-04-30 AT AT99117182T patent/ATE287143T1/de not_active IP Right Cessation
- 1991-04-30 EP EP99117182A patent/EP0964521B1/de not_active Expired - Lifetime
- 1991-05-09 JP JP3133590A patent/JPH07106949A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0456399A3 (en) | 1992-03-04 |
EP0456399A2 (de) | 1991-11-13 |
JPH07106949A (ja) | 1995-04-21 |
EP0756382A3 (de) | 1997-03-19 |
EP0456399B1 (de) | 1997-07-09 |
EP0756382A2 (de) | 1997-01-29 |
US5055718A (en) | 1991-10-08 |
DE69133438T2 (de) | 2006-01-05 |
DE69133438D1 (de) | 2005-02-17 |
EP0964521A2 (de) | 1999-12-15 |
ATE155298T1 (de) | 1997-07-15 |
DE69126741D1 (de) | 1997-08-14 |
EP0964521B1 (de) | 2005-01-12 |
EP0964521A3 (de) | 1999-12-22 |
ATE287143T1 (de) | 2005-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69126741T2 (de) | Logisches Modul mit konfigurierbaren kombinatorischen und sequentiellen Blöcken | |
DE69212673T2 (de) | Prüfmustererzeugungseinrichtung | |
DE4326134B4 (de) | Eingangswechseldetektorschaltung | |
DE3871889T2 (de) | Programmierbare eingangs-/ausgangsschaltung. | |
EP0557748A2 (de) | Synchrones, digitales Schaltwerk | |
DE69113836T2 (de) | Integrierter Hochgeschwindigkeitssynchronzähler mit asynchroner Auslesung. | |
DE68919021T2 (de) | Zweipegel-ECL-Multiplexer ohne gemeinsame Emitterpille. | |
DE10063307B4 (de) | Auffangschaltung für Daten und deren Ansteuerungsverfahren | |
DE3722907C2 (de) | ||
DE3785398T2 (de) | Aktive lastschaltung. | |
DE69127152T2 (de) | Schneller Zähler/Teiler und dessen Verwendung in einem Zähler mit Impulsunterdrückung | |
DE3743586A1 (de) | Integrierte logikschaltung fuer das abtastwegesystem | |
DE2900587C3 (de) | Decodierschaltung | |
DE3918886C2 (de) | Rücksetzanordnung in einer Datenverarbeitungseinheit | |
DE3854610T2 (de) | Digitale Multibit-Schwellenvergleicher. | |
DE1537236B2 (de) | Im Takt geschalteter ein und ruck stellbarer FUp Flop | |
EP0508061A2 (de) | Schaltungsanordnung zum Testen integrierter Schaltungen | |
DE2133729A1 (de) | Anordnung mit einer Kaskadenschaltung einer Anzahl von Speicherelementen | |
DE2027991B2 (de) | Mehrstufige bistabile kippschaltung | |
DE2834798C3 (de) | Schaltungsanordnung zum Ansteuern einflankengesteuerter Bauelemente | |
DE4342639C1 (de) | Volladdierstufe und Verwendung | |
DE102006049233B4 (de) | Schaltkreis zur Erzeugung von sich überlappenden Signalen | |
DE4409371A1 (de) | Logische Schaltung mit Mehrfachstufen-Master-Slave-D-Flipflops | |
DE2829968A1 (de) | Bistabile logische kippschaltungsanordnung vom jk-typ | |
DE112021007047T5 (de) | Logikzelle für programmierbares gate-array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |