DE69033841T2 - DRAM-Zelle mit Grabenkondensator und vergrabenen Seitenkontakten - Google Patents
DRAM-Zelle mit Grabenkondensator und vergrabenen SeitenkontaktenInfo
- Publication number
- DE69033841T2 DE69033841T2 DE69033841T DE69033841T DE69033841T2 DE 69033841 T2 DE69033841 T2 DE 69033841T2 DE 69033841 T DE69033841 T DE 69033841T DE 69033841 T DE69033841 T DE 69033841T DE 69033841 T2 DE69033841 T2 DE 69033841T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- forming
- trench
- silicon dioxide
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 72
- 235000012239 silicon dioxide Nutrition 0.000 claims description 37
- 239000000377 silicon dioxide Substances 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 2
- 230000005669 field effect Effects 0.000 claims 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000003860 storage Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- -1 arsenic ions Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ZEAWTGZZORIFDL-UHFFFAOYSA-N [P].[B].[Si](=O)=O Chemical compound [P].[B].[Si](=O)=O ZEAWTGZZORIFDL-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf das Gebiet des Entwurfs und der Herstellung integrierter Schaltungen. Genauer bezieht sich die vorliegende Erfindung auf das Gebiet dynamischer Schreib-Lese-Speichermatrizen, dynamischer Schreib-Lese-Speicherzellen und anderer dynamischer Schreib-Lese- Speicherstrukturen und der Verfahren zur Herstellung dieser Strukturen.
- Das Streben nach der Entwicklung immer kleinerer dynamischer Schreib- Lese-Speicherzellen (DRAM-Zellen) und verwandter Strukturen ist ein wohlbekanntes Ziel. Bei der Herstellung integrierter Schaltungen sind bestimmte Kosten unabhängig davon, welche integrierte Schaltung hergestellt wird, verhältnismäßig fest. Somit schafft die höhere Speicherdichte auf einer einzelnen integrierten Schaltung dadurch, daß diese Festkosten über eine größere Speicherkapazität verteilt werden, auf Pro-Bit-Grundlage eine höhere Wirtschaftlichkeit. Außerdem ermöglicht die höhere Speicherablagekapazität eine höhere Speicherkapazität der Endanwenderprodukte wie etwa der Computer in einem kleineren Gehäuse. Somit wird der Wert für den Kunden erhöht. Da 50% oder mehr der Fläche eines DRAMs für die Speicherzelle selbst verwendet werden, ermöglicht die Verringerung der Speicherzellengröße, Speicherzellen in weitaus größerer Anzahl in dem DRAM anzuordnen.
- Es wurden mehrere Techniken entwickelt, um zu versuchen, die Größe der Speicherzellen zu verringern. Beispielsweise wurde die Grundzelle des dynamischen Schreib-Lese-Speichers auf ein Minimum von Komponenten, d. h. auf einen Transistor und einen an die Source des Transistors angeschlossenen Kondensator, reduziert. Der Transistor ermöglicht den Zugriff auf die im Kondensator gespeicherte Ladung, wobei die gespeicherte Ladung die Daten repräsentiert. Der erste Schritt bei der Verringerung der Größe der DRAM-Zellen war die effektive Integration des Transfer-Transistors und des Kondensators. Ein Beispiel hierfür findet sich in Kuo "Random Access Memory Cell with Different Capacitor and Transistor Oxide Thickness", US-Patent Nr. 4.240.092, erteilt am 16. Dezember 1980 und auf den Anmelder dieser Anmeldung übertragen. Kuo ist ein Beispiel einer "HyC"-Zelle. Wenn die Dichte der DRAMs steigt, werden die Beschränkungen der Hy-C-Zelle offensichtlich. Um eine genaue Datenspeicherung und -wiedergewinnung zu schaffen, muß die Kapazität des Ablagetransistors so groß wie möglich sein. Die Kapazität des Ablagetransistors ist aber direkt proportional zur Fläche zwischen den Platten des Kondensators. Dies führt in einer planaren Kondensatorzelle wie der Hy-C-Zelle zu einer grundlegenden Abwägung zwischen der Zellengröße und der Zellenkapazität.
- Zur Minimierung des von der Speicherzelle belegten Flächeninhalts bei Aufrechterhaltung einer angemessenen Ablagekondensatorkapazität wurden vertikale Kondensatorstrukturen entwickelt. Ein Beispiel einer solchen Struktur findet sich in Sunami, "Cell Structures for Featured DRAMs", International Electron Devices Meeting Technical Digest (1985), Abhandlung 29.1, S. 694-697. In einigen Fällen ist der Kondensator auf einem in die Oberfläche des Substrats geätzten Graben gebildet. Ein Beispiel hierfür findet sich in Ishiuchi u. a., "Submicron CMOS Technologies for 4Megabit Dynamic RAM", International Electron Devices Meeting Technical Digest (1985), Abhandlung 29.4, S. 706-709. In anderen Fällen wurde ein Stapel- oder Mehrplattenkonzept untersucht, das einen vertikal gestapelten Kondensator schafft. Ein Beispiel hierfür findet sich in Sunami u. a., oben.
- Die Schwierigkeiten hinsichtlich der Herstellung des Ablagekondensators in einem Graben haben viel Komplexität in die Herstellung der DRAM-Zellen gebracht. Siehe beispielsweise Baglee u. a., US-Patent Nr. 4.721.987, "Trench Capacitor Process for High Density Dynamic RAM", erteilt am 26. Januar 1988 und auf den Anmelder dieser Anmeldung übertragen. Obgleich der Ablagekondensator selbst verkleinert worden ist, haben die zusätzlichen Schwierigkeiten beim Verbinden des Transfer-Transistors mit dem Kondensator Anforderungen an die Abstandstoleranzen eingeführt und die Komplexität der Leckkomponenten erhöht. Diese haben alle komplexe Verarbeitungsschritte und eine zusätzliche belegte Fläche zur Herstellung der DRAM-Zellen erforderlich gemacht.
- In EP-A-O 264 858 ist eine DRAM-Zelle mit einem gemeinsam genutzten Grabenablagekondensator mit an einer Seitenwand definierten Brückenkontakten, Gate-Elektroden und einem zugehörigen Transistor beschrieben. Die Struktur enthält einen Graben, der Polysilicium enthält und die Kondensatorplatten definiert, sowie dielektrische Schichten aus dem gleichen Material. Ferner enthält die Struktur einen Oberflächen-Seitenwandkontakt zur Herstellung eines elektrischen Kontakts zwischen den Kondensatorplatten jeder Zelle eines zugehörigen Transistors. In diesem Dokument gibt es keine Lehre eines seitlichen Kontakts unter der Oberfläche.
- Patent Abstracts of Japan, Bd. 13, Nr. 468, und JP-A-1.183.152 lehrt einen verborgenen Leiter, der einen vergrabenen seitlichen Kontakt zwischen einem N+-Gebiet und einer Kondensatorplatte bildet. Ein P+-Gebiet wirkt als zweite Kondensatorplatte für die in diesem Dokument beschriebene DRAM-Zelle. Die Struktur besitzt eine einzige leitende Schicht und eine einzige isolierende Schicht in dem Graben. Es gibt keine Lehre einer ersten und einer zweiten isolierenden Schicht sowie einer ersten und einer zweiten leitenden Schicht.
- Die im Stand der Technik aufgetretenen Schwierigkeiten werden mit einem Verfahren zum Herstellen einer DRAM-Zelle wie in Anspruch 1 definiert überwunden.
- Vorteilhafte Merkmale sind in den abhängigen Ansprüchen angegeben.
- Die vorliegende Erfindung wird am besten verstanden mit Bezug auf die im folgenden beschriebenen Ausführungsformen in Verbindung mit der hiermit gegebenen Zeichnung, in der:
- Fig. 1 ein schematisches Seitenansichts-Diagramm einer durch ein Verfahren gemäß der vorliegenden Erfindung gebildeten DRAM-Zelle ist;
- Fig. 2 ein elektrischer Schaltplan ist, der den elektrischen Betrieb der in Fig. 1 gezeigten DRAM-Zelle zeigt;
- Fig. 3A bis 3Q schematische Diagramme sind, die Verarbeitungsschritte zur Herstellung der in Fig. 1 gezeigten DRAM-Zelle zeigen, wobei sämtliche Figuren außer Fig. 3 schematische Seitenansichts-Diagramme sind, während Fig. 3 ein schematisches Draufsichts-Diagramm ist; und
- Fig. 4 ein Draufsichts-Diagramm einer Matrix von Speicherzellen wie etwa der in Fig. 1 gezeigten DRAM-Zelle ist.
- Fig. 1 ist ein schematisches Seitenansichts-Diagramm einer DRAM-Zelle mit einem Poly-Poly-Kondensator 213. Die Wortleitung 260 steuert die Leitung zwischen den Source/Drain-Bereichen 268, die somit einen Transfer-Transistor 211 aufweisen. Der SourcelDrain-Bereich 268 und die diffundierte Kontaktzone 248 sind beides diffundierte N-Zonen, die somit eine leitende Einheit aufweisen. Wenn durch den Transfer-Transistor 211 über die Bitleitung 272 Daten an den Kontaktpunkt 248 angelegt werden, wird durch den polykristallinen Silicium- Stopfen 246 Strom zur Ablageplatte 228 geleitet. Die Ablageplatte 228 bildet über das Dielektrikum 232 zwischen der Ablageplatte 228 und der Feldplatte 238 den Kondensator.
- Fig. 2 ist ein elektrischer Schaltplan, der den elektrischen Betrieb der in Fig. 1 gezeigten DRAM-Zelle zeigt. Die entsprechenden Bezugszeichen in Fig. 2 entsprechen den in Fig. 1 gezeigten Komponenten.
- Die Fig. 3A bis 3Q sind schematische Diagramme, die die Verarbeitungsschritte zur Herstellung der in Fig. 1 gezeigten Speicherzelle zeigen. Das Substrat 210 ist ein kristallines Siliciumsubstrat, das bis auf eine Leitfähigkeit von etwa 0,9 Ohm-Zentimetern P-dotiert ist. Auf der Oberfläche des Substrats 210 wird durch thermische Oxidation in einer Sauerstoffumgebung während etwa 50 Minuten bei einer Temperatur von etwa 950ºC eine Siliciumdioxidschicht 212 gebildet, um eine Siliciumdioxidschicht von etwa 350 Angstrom zu erzeugen (10 Angstrom = 1 nm). Die Siliciumnitridschicht 214 wird durch Niederdruck- Gasphasenabscheidung nach chemischem Verfahren mit einer Dicke von etwa 1300 Angstrom gebildet. Die Siliciumdioxidschicht 216 ist Siliciumdioxid, das mit der Gasphasenabscheidung nach chemischem Verfahren mit einer Dicke von etwa 5000 Angstrom abgeschieden und gehärtet wird, um eine Hartmaske zu erzeugen, um dort, wo dies in Fig. 3A angegeben ist, die Gräben 218 und 220 zu ätzen. Daraufhin wird auf der Oberfläche der Siliciumdioxidschicht 216 ein (nicht gezeigtes) Photoresistmuster gebildet, das zum Ätzen der Siliciumdioxidschicht 216, der Siliciumnitridschicht 214 und der Siliciumdioxidschicht 212 zum Erzeugen der in Fig. 3A gezeigten Öffnungen 218 und 220 verwendet wird.
- Die Gräben 218 und 220 werden im Substrat 210 mit den beispielsweise in Douglas u. a., "Trench Etch Process for a Single-wafer RIE Dry Etch Reactor", US-Patent Nr. 4.784.720, erteilt am 15. November 1988 und auf den Anmelder dieser Anmeldung übertragen, beschriebenen Ätztechniken gebildet. Daraufhin wird an den Wänden der Gräben 218 und 220 mit thermischer Oxidation in einer Dampfumgebung bei etwa 900ºC während etwa 10 Minuten eine dünne Siliciumdioxidschicht mit einer Dicke von 250 Angstrom gebildet. Daraufhin wird auf der Oberfläche der Siliciumdioxidschicht in Silan eine Schicht aus Siliciumdioxid mit einer Dicke von etwa 750 Angstrom abgeschieden, um die in Fig. 3B gezeigte Siliciumdioxid-Verbundschicht 222 zu bilden. Daraufhin wird mit der Gasphasenabscheidung nach chemischem Verfahren eine Schicht aus insitu-dotiertem polykristallinem Silicium 224 mit einer Dicke von etwa 1000 Angstrom abgeschieden. Daraufhin wird mit der Gasphasenabscheidung nach chemischem Verfahren eine Schicht aus TEOS-Siliciumdioxid 226 mit einer Dicke von etwa 500 Angstrom abgeschieden. Daraufhin wird eine Schicht des Photoresists 229 mit einer Dicke von etwa 10.000 Angstrom abgeschieden, um die in Fig. 3B gezeigte Struktur zu erzeugen. Daraufhin wird die Photoresistschicht 229 ohne Verwendung einer Maske überall mit Licht belichtet.
- Die Wellenlänge, die Intensität und die Belichtungszeit werden so gewählt, daß die obere Schicht der Photoresistschicht 229 belichtet wird, während der Teil der Photoresistschicht 229 in den Gräben 218 und 220 unbelichtet bleibt. Daraufhin wird der belichtete Photoresist mit üblichen Entwicklungstechniken entfernt, um den wie in Fig. 3C gezeigten Rest der Photoresistschicht 229 zurückzulassen.
- Daraufhin wird die Siliciumdioxidschicht 226 mit C&sub2;F&sub6;/CHF&sub3;-Plasma geätzt. Daraufhin wird die polykristalline Siliciumdioxidschicht 224 mit 3F&sub6;-Plasma geätzt. Wie in Fig. 3D gezeigt ist, bilden die verbleibenden Teile der polykristallinen Siliciumdioxidschicht 224 die polykristalline Siliciumplatte 228 und die polykristalline Siliciumplatte 230. Daraufhin wird der Rest des Photoresists 229 und der Siliciumdioxidschicht 226 mit naßchemischen Ätztechniken entfernt, wobei die Struktur aus Fig. 3E verbleibt. Daraufhin wird mit niedriger Gasphasenabscheidung nach chemischem Verfahren eine Schicht aus Siliciumnitrid abgeschieden, um die in Fig. 3F gezeigte Siliciumnitridschicht 232 zu erzeugen. Daraufhin wird eine Schicht aus polykristallinem Silicium mit einer Dicke von etwa 6000 Angstrom abgeschieden, die, wie in Fig. 3 G gezeigt ist, die Gräben 218 und 220 vollständig füllt. Nach dem mit Bezug auf Fig. 3H beschriebenen Ätzen bildet die polykristalline Siliciumschicht 238 die Feldplatte 238.
- Wie in Fig. 3H gezeigt ist, wird daraufhin auf der Oberfläche der polykristallinen Siliciumschicht 238 eine Schicht aus Photoresist 239 abgeschiedenen und strukturiert. Daraufhin wird die polykristalline Siliciumschicht 238 mit kombiniertem anisotropen und isotropen Ätzen geätzt, um geneigte Seitenwände und somit die in Fig. 3H gezeigte Struktur zu erzeugen. Daraufhin werden die Siliciumnitridschicht 232, die Siliciumdioxidschicht 222 und die Siliciumnitridschicht 214 mit anisotropen Ätztechniken wie etwa dem reaktiven Ionenätzen in einem C&sub2;F&sub6;/CHF&sub3;-Plasma entfernt. Somit verbleibt die Struktur aus Fig. 3H.
- Daraufhin wird die Struktur aus Fig. 3H einem isotropen Siliciumdioxidätzen wie etwa einem naßchemischen Ätzen in Fluorwasserstoffsäure zum Entfernen des oberen Teils der Siliciumdioxidschicht 221 und zum Entfernen eines Teils der Siliciumdioxidschicht 221 zwischen dem Substrat 210 und den Platten 228 und 230 ausgesetzt, um die in Fig. 31 gezeigten Öffnungen 240 zu erzeugen.
- Daraufhin wird die Photoresistschicht 239 mit üblichen Photoresist- Entfernungstechniken entfernt.
- Daraufhin wird auf der Struktur aus Fig. 31 eine Schicht aus polykristallinem Silicium 242 abgeschieden, um überall eine dünne polykristalline Siliciumschicht zu erzeugen und, wie in Fig. 3 J gezeigt ist, die Öffnungen 240 zu füllen. Daraufhin wird die Struktur aus Fig. 3 J einem isotropen Ätzen wie etwa einem Kohlenstoff-Tetrafluor-Plasma ausgesetzt, um den oberen Teil der polykristallinen Siliciumschicht 242 zu entfernen.
- Wie in Fig. 3K gezeigt ist, verbleibt ein Teil der polykristallinen Siliciumschicht 242 in den Öffnungen 240, um die polykristallinen Silicium- Stopfen 246 zu bilden. Die Dotierungsatome diffundieren von den Ablageplatten 228 und 230 und bilden die diffundierten Zonen 248. Diese Technik zum Bilden der Kontakte aus den diffundierten Zonen 248 in den Platten 228 und 230 ist in der gleichzeitig anhängigen Anmeldung lfd. Nr. 122.604, jetzt US-Patent Nr. 4.939.104, gezeigt, die hiermit durch Literaturhinweis eingefügt ist. Daraufhin wird die resultierende Struktur thermisch oxidiert, um die in Fig. 3K gezeigte Siliciumdioxidschicht 244 zu bilden. In einer alternativen Ausführungsform verbleiben die Siliciumnitridschicht 214 und die Siliciumdioxidschicht 212 in diesem Schritt und werden als Oxidationsmaske zum Schutz des Grabengebiets während des Oxidierens der polykristallinen Siliciumschicht 238 verwendet. Daraufhin werden die Siliciumnitridschicht 214 und die Siliciumdioxidschicht 212 entfernt, während ein zweiter thermischer Oxidationsschritt zum Bilden des Teils der Siliciumdioxidschicht 244 auf dem Graben verwendet wird. Dieser Prozeß ermöglicht eine stärkere Steuerung der relativen Dicke der zwei Teile der Siliciumdioxidschicht 244.
- Daraufhin wird auf der Oberfläche der Struktur aus Fig. 3K eine (nicht gezeigte) Schicht aus Siliciumnitrid mit einer Dicke von etwa 1000 Angstrom gebildet, die anisotrop geätzt wird, um die in Fig. 3L gezeigten Siliciurrinitrid- Seitenwandschichten 250 zu erzeugen. Die Siliciumnitrid-Seitenwandschichten 250 schaffen eine Abdichtung der Ecke der Platten 232 und helfen, während der nachfolgenden Abscheidung und des Ätzens der leitenden Schichten die Bildung leitender Fäden auf den Seiten der Siliciumdioxidschicht 244 zu verhindern.
- Daraufhin wird auf der Oberfläche der Struktur aus Fig. 3L eine Schicht aus polykristallinem Silicium 252 mit einer Dicke von etwa 5000 Angstrom gebildet. Die polykristalline Siliciumschicht 252 wird durch In-situ-Dotierung bis auf eine Leitfähigkeit von etwa 0,005 Ohm-Zentimeter dotiert. Daraufhin wird auf der Oberfläche der polykristallinen Siliciumschicht 252 eine Schicht aus TEOS- Siliciumdioxid 254 mit einer Dicke von etwa 2500 Angstrom gebildet. Daraufhin wird eine (nicht gezeigte) Schicht aus strukturiertem Photoresist zum Ätzen der polykristallinen Siliciumschicht 252 und der Siliciumdioxidschicht 254 verwendet, um die in Fig. 3N gezeigten Wortleitungen 256, 258, 260, 262 und 264 zu erzeugen.
- Fig. 30 ist eine Draufsicht der resultierenden Struktur, die das Grabengebiet als Substrat 210 zeigt. Es wird angemerkt, daß die Öffnung bis auf die Fläche des in den Gräben 218 und 220 gebildeten Kondensators verläuft. Diese Überschneidung berücksichtigt Versetzungen sowie den optimalen Abstand des resultierenden Transistors ohne die zusätzlichen Ausrichtungszwischenräume beispielsweise zwischen dem Graben 218 und der Wortleitung 260. Da zwischen dem Graben 218 und der Wortleitung 260 kein Ausrichtungszwischenraum erforderlich ist, werden keine zusätzlichen Diffusionen benötigt, wobei zwischen der Wortleitung 260 und dem Graben 218 ein absolut minimaler Zwischenraum erzeugt werden kann.
- Daraufhin wird die Struktur aus Fig. 3N einer Ionenimplantation von Phosphor- oder Arsen-Ionen mit einer Energie von etwa 60 Kiloelektronenvolt und einer Dichte von etwa 4 · 10¹³ Ionen pro Zentimeter² ausgesetzt. Dadurch werden die in Fig. 3P gezeigten schwach dotierten Source/Drain-Bereiche 266 gebildet. Daraufhin wird mit der Gasphasenabscheidung nach chemischem Verfahren eine Schicht aus Siliciumdioxid mit einer Dicke von etwa 1500 Angstrom abgeschieden, die daraufhin mit anisotropem Ätzen geätzt wird, um die in Fig. 3Q gezeigten Siliciumdioxid-Seitenwandschichten 267 zu erzeugen. Daraufhin wird die Struktur aus Fig. 3Q einer Ionenimplantation von Arsenionen mit einer Energie von etwa 150 Kiloelektronenvolt und einer Dichte von etwa 3 · 10¹&sup5; Ionen pro Zentimeter² ausgesetzt. Alternativ können die schwach dotierten Gebiete 266 weggelassen werden, wobei nach Bildung der Seitenwand- Oxidschichten 267 eine Doppelimplantation mit einer Arsen-Ionenimplantation von Arsen-Ionen mit einer Energie von etwa 150 Kiloelektronenvolt und einer Dichte von etwa 3 · 10¹&sup5; Ionen pro Zentimeter² plus einer Phosphor- Ionenimplantation von Phosphor-Ionen in einer Energie von etwa 85 Kiloelektronenvolt in einer Dichte von etwa 4 · 1014 Ionen pro Zentimeter² verwendet werden kann. Wegen des höheren Diffusionsvermögens der Phosphoratome in Silicium werden schwach dotierte Drain-Gebiete gebildet, die die Source/Drain-Gebiete 268 umgeben und somit, wie in Fig. 3Q gezeigt ist, einen Ersatz für die schwach dotierten Gebiete 266 schaffen.
- Da sich die Grabenöffnung mit dem Kondensatorgebiet überschneidet, schafft das SourcelDrain-Gebiet 268, wie in Fig. 1 gezeigt ist, zwischen der Wortleitung 260 und der diffundierten Zone 248 eine leitende Verbindung für den Transistor 211. Selbst bei einer Versetzung wird ein Transistor gebildet, der das dotierte Gebiet 248 als Source/Drain-Bereich verwendet, und somit ein funktionierender Durchlaßtransistor erzeugt. Diese Struktur läßt eine Versetzung zu, so daß Versetzungstoleranzen zwischen der Wortleitung 216 und dem Kondensator 213 weggelassen werden können.
- Daraufhin wird eine Schicht aus Bor-Phosphor-Siliciumdioxid mit einer Dicke von etwa 2000 Angstrom abgeschieden. Diese Schicht verbleibt im unverdichteten Zustand, wobei auf der Oberfläche der Siliciumdioxidschicht 270 ein (nicht gezeigtes) Resistmuster gebildet wird. Daraufhin wird die Siliciumdioxidschicht 270 etwa 15 Sekunden lang in einer Lösung aus 10%-iger Fluorwasserstoffsäure geätzt. Zum Entfernen der Siliciumdioxidschicht 251 über dem diffundierten Source/Drain-Bereich 268 wird ein schnelles reaktives Ionenätzen mit Tetrafluorkohlenstoff verwendet. Daraufhin wird eine Schicht aus polykristallinem Silicium 272 mit einer Dicke von etwa 3500 Angstrom abgeschieden, die in situ dotiert wird, um eine Leitfähigkeit von etwa 40 Ohm pro Zentimeter² zu erzeugen. Da die TEOS-Siliciumdioxidschichten 234 und die Seitenwand-Siliciumdioxidschichten 267 gegenüber dem Ätzen mit 10%-iger Fluorwasserstoffsäure beständig sind, ist der Kontakt der polykristallinen Siliciumschicht 272 auf die Wortleitungen 262 und 260 ausgerichtet und automatisch selbstjustierend. Somit ist für die Bildung des Bitleitungskontakts 271 keine Ausrichtungstoleranz auf den diffundierten Source/Drain-Bereich 268 erforderlich. Da keine Ausrichtungstoleranzen erforderlich sind, kann eine dichtere Matrix gebildet werden.
- Fig. 4 ist eine Draufsicht einer Speichermatrix mit der Speicherzelle aus Fig. 1. Die Anordnung aus Fig. 4 ist ähnlich der aus Fig. 2, wobei wegen der Verwendung ähnlicher Selbstjustierungstechniken und der Überschneidung zwischen dem Grabengebiet und dem Kondensatorgebiet eine ähnliche Anordnung, die eine optimale Dichte erzeugt, geschaffen wird. Wie in Fig. 4 gezeigt ist, kann somit mit 0,6-Mikrometer-Linien mit 0,1-Mikrometer-Ausrichtungstoleranzen eine Speicherzelle 274 mit einer Fläche von 1,5 Mikrometern · 2,6 Mikrometern gebildet werden.
- Obgleich hier eine bestimmte Ausführungsform eines Prozesses gemäß der vorliegenden Erfindung beschrieben wird, soll diese nicht als Beschränkung des Umfangs der vorliegenden Erfindung verstanden werden. Im Licht der Lehre dieser Beschreibung werden dem Fachmann auf dem Gebiet weitere Ausführungsformen klar. Obgleich die Ausführungsform die Verwendung von kristallinem Silicium zeigt, können beispielsweise andere Halbleitermaterialien wie etwa Galliumarsenid verwendet werden.
Claims (7)
1. Verfahren zum Herstellen einer DRAM-Zelle mit den Schritten:
Bilden eines Grabens (218, 200) in einem Substrat (210);
Bilden einer ersten isolierenden Schicht (222) mit einem ersten isolierenden
Material auf einer Fläche des Grabens;
Bilden einer ersten leitenden Schicht (228) auf der ersten isolierenden
Schicht;
Bilden einer zweiten isolierenden Schicht (232) auf der ersten leitenden
Schicht, wobei die zweite isolierende Schicht ein zweites isolierendes Material
aufweist;
Bilden einer zweiten leitenden Schicht (238) auf der zweiten isolierenden
Schicht, so daß ein Kondensator (213) entsteht;
Entfernen eines Teils der ersten isolierenden Schicht zwischen der Fläche
des Grabens und der ersten leitenden Schicht durch selektives Ätzen in bezug auf
die erste leitende Schicht zur Erzeugung einer sich in den Graben erstreckenden
Vertiefung (240);
Füllen der Vertiefung mit einem leitenden Material (242, 246);
Bilden eines Feldeffekttransistors (211) auf dem Substrat angrenzend an den
Graben, wobei ein SourcelDrain-Bereich (268) des Transistors leitend mit dem
leitenden Material verbunden ist.
2. Verfahren nach Anpruch 1, bei welchem ferner der Transistor und das
leitende Material über einen vergrabenen seitlichen Kontakt leitend miteinander
verbunden werden.
3. Verfahren nach Anspruch 2, bei welchem ferner der vergrabene seitliche
Kontakt durch Bilden einer diffundierten Zone (218) in dem Substrat erzeugt
wird, indem Dotierungsatome aus der ersten leitenden Schicht durch das leitende
Material in das Substrat diffundiert werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem das
Bilden der ersten und zweiten Schichten das Bilden der Schichten aus der Gruppe
von Materialien umfaßt, die aus Siliziumdioxid, Siliziumnitrid und Tantaloxid
besteht.
5. Verfahren nach Anspruch 4, bei welchem ferner die erste Schicht so
gewählt wird, daß sie aus Siliziumdioxid besteht und die zweite Schicht so
gewählt wird, daß sie aus Siliziumnitrid besteht.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem ferner
die zweite leitenden Schicht an ein Bezugspotential anlegbar ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem ferner
die erste und die zweite leitende Schicht und das leitende Material aus
polykristallinem Silizium gebildet werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/385,327 US4978634A (en) | 1989-07-25 | 1989-07-25 | Method of making trench DRAM cell with stacked capacitor and buried lateral contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69033841D1 DE69033841D1 (de) | 2001-12-06 |
| DE69033841T2 true DE69033841T2 (de) | 2002-05-29 |
Family
ID=23520952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69033841T Expired - Fee Related DE69033841T2 (de) | 1989-07-25 | 1990-07-18 | DRAM-Zelle mit Grabenkondensator und vergrabenen Seitenkontakten |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4978634A (de) |
| EP (1) | EP0418491B1 (de) |
| JP (1) | JPH03149875A (de) |
| KR (1) | KR100198769B1 (de) |
| DE (1) | DE69033841T2 (de) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5064498A (en) * | 1990-08-21 | 1991-11-12 | Texas Instruments Incorporated | Silicon backside etch for semiconductors |
| US5097381A (en) * | 1990-10-11 | 1992-03-17 | Micron Technology, Inc. | Double sidewall trench capacitor cell |
| US5065273A (en) * | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
| EP0550255B1 (de) * | 1991-12-31 | 1998-03-11 | STMicroelectronics, Inc. | Seitenwand-Abstandsstruktur für Feldeffekttransistor |
| US5363327A (en) * | 1993-01-19 | 1994-11-08 | International Business Machines Corporation | Buried-sidewall-strap two transistor one capacitor trench cell |
| US5429978A (en) * | 1994-06-22 | 1995-07-04 | Industrial Technology Research Institute | Method of forming a high density self-aligned stack in trench |
| US5595926A (en) * | 1994-06-29 | 1997-01-21 | Industrial Technology Research Institute | Method for fabricating a DRAM trench capacitor with recessed pillar |
| US5627092A (en) * | 1994-09-26 | 1997-05-06 | Siemens Aktiengesellschaft | Deep trench dram process on SOI for low leakage DRAM cell |
| US5444013A (en) * | 1994-11-02 | 1995-08-22 | Micron Technology, Inc. | Method of forming a capacitor |
| KR100212419B1 (ko) * | 1995-11-06 | 1999-08-02 | 김영환 | 디램의 전하저장전극 콘택홀 형성방법 |
| US6083849A (en) | 1995-11-13 | 2000-07-04 | Micron Technology, Inc. | Methods of forming hemispherical grain polysilicon |
| US5926717A (en) * | 1996-12-10 | 1999-07-20 | Advanced Micro Devices, Inc. | Method of making an integrated circuit with oxidizable trench liner |
| EP0973203A3 (de) * | 1998-07-17 | 2001-02-14 | Infineon Technologies AG | Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung |
| JP3205306B2 (ja) * | 1998-12-08 | 2001-09-04 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| TW463311B (en) * | 2000-10-02 | 2001-11-11 | United Microelectronics Corp | Manufacturing method of bit line |
| US6686235B2 (en) | 2001-04-12 | 2004-02-03 | Micron Technology, Inc. | Buried digit spacer-separated capacitor array |
| US8872344B2 (en) | 2010-06-09 | 2014-10-28 | Texas Instruments Incorporated | Conductive via structures for routing porosity and low via resistance, and processes of making |
| JP5581853B2 (ja) * | 2010-06-30 | 2014-09-03 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| WO2019161166A1 (en) | 2018-02-16 | 2019-08-22 | Avx Corporation | Self-aligning capacitor electrode assembly having improved breakdown voltage |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812739B2 (ja) * | 1975-05-07 | 1983-03-10 | 株式会社日立製作所 | 半導体記憶装置 |
| US4225945A (en) * | 1976-01-12 | 1980-09-30 | Texas Instruments Incorporated | Random access MOS memory cell using double level polysilicon |
| JPS5511365A (en) * | 1978-07-11 | 1980-01-26 | Pioneer Electronic Corp | Semiconductor memory |
| JPS5681968A (en) * | 1979-12-07 | 1981-07-04 | Toshiba Corp | Manufacture of semiconductor device |
| US4353086A (en) * | 1980-05-07 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Silicon integrated circuits |
| US4397075A (en) * | 1980-07-03 | 1983-08-09 | International Business Machines Corporation | FET Memory cell structure and process |
| JPS58154256A (ja) * | 1982-03-10 | 1983-09-13 | Hitachi Ltd | 半導体装置 |
| JPS5982761A (ja) * | 1982-11-04 | 1984-05-12 | Hitachi Ltd | 半導体メモリ |
| JPS59161860A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 半導体メモリ装置 |
| JPS6012752A (ja) * | 1983-07-01 | 1985-01-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体記憶装置およびその製造方法 |
| US4717942A (en) * | 1983-07-29 | 1988-01-05 | Nec Corporation | Dynamic ram with capacitor groove surrounding switching transistor |
| JPS6023507B2 (ja) * | 1983-11-21 | 1985-06-07 | 株式会社日立製作所 | 半導体記憶装置 |
| JPS60213053A (ja) * | 1984-04-09 | 1985-10-25 | Oki Electric Ind Co Ltd | 半導体メモリ素子 |
| JPH0616549B2 (ja) * | 1984-04-17 | 1994-03-02 | 三菱電機株式会社 | 半導体集積回路装置 |
| DE3572422D1 (en) * | 1984-06-14 | 1989-09-21 | Ibm | Dynamic ram cell |
| JPH079944B2 (ja) * | 1984-07-30 | 1995-02-01 | 株式会社東芝 | 半導体メモリ装置 |
| US4797373A (en) * | 1984-10-31 | 1989-01-10 | Texas Instruments Incorporated | Method of making dRAM cell with trench capacitor |
| US4791463A (en) * | 1984-10-31 | 1988-12-13 | Texas Instruments Incorporated | Structure for contacting devices in three dimensional circuitry |
| JPS61135151A (ja) * | 1984-12-05 | 1986-06-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US4785337A (en) * | 1986-10-17 | 1988-11-15 | International Business Machines Corporation | Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes |
| US4830978A (en) * | 1987-03-16 | 1989-05-16 | Texas Instruments Incorporated | Dram cell and method |
| JPS63260164A (ja) * | 1987-04-17 | 1988-10-27 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| JPH01183152A (ja) * | 1988-01-18 | 1989-07-20 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| JPH01192164A (ja) * | 1988-01-28 | 1989-08-02 | Fujitsu Ltd | 半導体装置とその製造方法 |
-
1989
- 1989-07-25 US US07/385,327 patent/US4978634A/en not_active Expired - Fee Related
-
1990
- 1990-07-18 DE DE69033841T patent/DE69033841T2/de not_active Expired - Fee Related
- 1990-07-18 EP EP90113757A patent/EP0418491B1/de not_active Expired - Lifetime
- 1990-07-24 KR KR1019900011251A patent/KR100198769B1/ko not_active IP Right Cessation
- 1990-07-25 JP JP2197591A patent/JPH03149875A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0418491A2 (de) | 1991-03-27 |
| US4978634A (en) | 1990-12-18 |
| EP0418491B1 (de) | 2001-10-31 |
| JPH03149875A (ja) | 1991-06-26 |
| EP0418491A3 (en) | 1991-09-25 |
| KR100198769B1 (ko) | 1999-06-15 |
| DE69033841D1 (de) | 2001-12-06 |
| KR910003813A (ko) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69033841T2 (de) | DRAM-Zelle mit Grabenkondensator und vergrabenen Seitenkontakten | |
| DE3882557T2 (de) | DRAM-Zelle und Herstellungsverfahren. | |
| DE4236814C2 (de) | Verfahren zur Bildung eines Kondensators | |
| DE69014486T2 (de) | Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung. | |
| EP0744771B1 (de) | Verfahren zur Herstellung einer DRAM-Speicherzelle mit vertikalem Transistor | |
| DE4127967C2 (de) | MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung | |
| DE19746448B4 (de) | DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle | |
| US6090660A (en) | Method of fabricating a gate connector | |
| WO1997034323A1 (de) | Speicherzellenanordnung mit vertikalen mos-transistoren und deren herstellungsverfahren | |
| EP0744772A1 (de) | DRAM-Speicherzelle mit vertikalem Transistor und Verfahren zur Herstellung derselben | |
| DE10195494T5 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
| DE19836965A1 (de) | Halbleitervorrichtung mit Kondensator und Verfahren zur Herstellung derselben | |
| DE4113233A1 (de) | Halbleiterspeichereinrichtung und verfahren zu deren herstellung | |
| DE10153765A1 (de) | Verfahren zur Herstellung einer Dram-Zelle mit einem tiefen Graben | |
| EP0282629B1 (de) | Dreidimensionale 1-Transistorzellenanordung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zur Herstellung des Bitleitungskontaktes | |
| EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE69028245T2 (de) | Dynamische RAM-Zelle mit hoher Dichte | |
| US5111259A (en) | Trench capacitor memory cell with curved capacitors | |
| EP1125328B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
| DE4407532C2 (de) | DRAM-Speicherzelle und Verfahren zur Herstellung derselben | |
| DE19845004A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| EP0925607B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
| DE4411851A1 (de) | Halbleitervorrichtung mit Grabenisolationsstruktur und Herstellungsverfahren dafür | |
| DE68924582T2 (de) | Halbleiterspeicher mit erhöhter Zellkapazität auf beschränkter Zellfläche. | |
| DE19710491A1 (de) | Herstellungsverfahren für Halbleiterspeichervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |