-
Die vorliegende Erfindung betrifft eine Schaltung zur
Bereitstellung einer Bandabstandsbezugsspannung.
-
Bezugsspannungsschaltungen werden weithin in Analog-
Digital-Wandlern, in geregelten Stromversorgungen,
Komparatorschaltungen sowie in einigen Typen logischer
Schaltungen eingesetzt. Ein besonders nützlicher Typ von
Bezugsspannungsschaltung ist die "Bandabstands"-
Bezugsschaltung, die auch als VBE-Bezugsschaltung bezeichnet
wird und dazu dient, eine Spannung mit einem positiven
Temperaturkoeffizienten in derselben Größenordnung wie der
negative Temperaturkoeffizient von VBE zu erzeugen. Der Wert
von VBE wird dann zu der generierten Spannung hinzuaddiert,
um die Temperaturabhängigkeit zu eliminieren.
-
Ein Typ eines parasitären bipolaren NPN-Transistors,
der aus der standardmäßigen CMOS-Technologie verfügbar ist,
umfaßt einen vertikalen Transistor mit einem Emitter, einer
Basis und einem Kollektor, die jeweils der Source-Drain-n+-
Zone, der P-Wannen-Zone bzw. dem N-Silizium-Substrat
entsprechen. Der Kollektor eines solchen Transistors
befindet sich in dem Substrat, so daß die Transistoren nur
für den Einsatz in einer üblichen Kollektorkonfiguration
geeignet sind.
-
Fig. 1 zeigt eine bekannte Bezugsspannungsschaltung
10, die mit vertikalen parasitären Transistoren arbeitet.
Eine Spannung VCC wird an eine Klemme 12 angelegt, die dem
Substrat der integrierten CMOS-Schaltung entspricht.
Schaltungsmasse ist an Klemme 14 gegeben. Ein Paar
Transistoren 6, 9 umfaßt parasitäre NPN-Transistoren, die
jeweils das IC-Substrat an ihrem Kollektor, eine P-Wanne
als Basis und eine N-Drain/Source-Zone als Emitter
benutzen. Ein Paar Widerstände 20 und 22 mit demselben Wert
umfaßt Lastwiderstände für die Transistoren 6 bzw. 8. Ein
Widerstand 24 ist in der Emitterschaltung des Transistors
6 angeschlossen, um eine temperaturempfindliche Spannung
darüber zu entwickeln.
-
Ein Differenzverstärker 26 hat Eingänge, die über die
gleichstarken Widerstände 20 und 22 angeschlossen sind, und
stellt eine Ausgangsspannung VREF bereit, die zurückgekoppelt
wird, um die Basen der Transistoren 6, 8 anzusteuern.
Infolge dieser Rückkopplung sind die Potentiale über die
Eingänge des Differenzverstärkers an den Knoten 27 und 28
gleich (angenommen, der Verstärker 26 ist perfekt, d.h. hat
unendliche Verstärkung und Eingangsimpedanz). Trotzdem ist
die Stromdichte in dem Emitter des Transistors 6 auf Grund
der über den Widerstand 24 entwickelten Spannung geringer
als die des Transistors 8. Daher weisen die Transistoren 6,
8 ein anderes Basis-Emitter-Potential ΔVBE auf, das
ausgedrückt wird durch:
wobei T absolute Temperatur, k die Boltzman-Konstante, q
die Ladung eines Elektrons und I&sub8;/I&sub6;, A&sub6;/A&sub8; das Verhältnis
zwischen Strom und Emitterbereich der Transistoren 6 bzw.
6 ist.
-
Die Differenz im Basis-Emitter-Potential ΔVBE zwischen
den Transistoren 6 und 8 erscheint über den Widerstand 24
mit einem positiven Temperaturkoeffizienten. Da der die
Spannung VR24 über den Widerstand 24 erzeugende Strom auch
durch den Widerstand 20 fließt, wird das Potential ΔVBE, da
es einen positiven Temperaturkoeffizienten hat, über den
Widerstand 22 angelegt. Da die Widerstände 20, 22
aneinander angepaßt und die jeweiligen Potentiale an den
Knoten 27 und 28 gleichgehalten werden, entsteht auch über
den Widerstand 22 ein positiver Temperaturkoeffizient, der
auf ΔVBE zurückzuführen ist. Da die Basis-Emitter-Spannung
von Transistor 8, VBE8, einen negativen
Temperaturkoeffizienten hat, kann der an dem Widerstand 22
vorhandene Koeffizient zum Korrigieren des Koeffizienten
von VBE8 benutzt werden.
-
Der Wert von ΔVBE wird durch Ermitteln der jeweiligen
Emitterbereiche der Transistoren 6, 8 mit einem geeigneten
Verhältnis mit demselben Wert von 16 und 18 gemäß Gleichung
(1) eingestellt. Der Temperaturausgleich wird durch
Einstellen der Werte von R&sub2;&sub0;, R&sub2;&sub2; und R&sub2;&sub4; erzielt.
-
Leider sind ideale CMOS-Verstärkerelemente, die für
die Benutzung als Verstärker 26 geeignet sind, nicht
erhältlich. Praktische CMOS-Differenzverstärker haben eine
temperaturabhängige Eingangs-Offset-Spannung, die die
Wirksamkeit der Bandabstandsbezugsschaltung 10 reduziert.
Die Auswirkung der Eingangs-Offset-Spannung VOS auf die
Bandabstandsbezugsschaltung 10 wird ausgedrückt durch:
-
Die Eingangs-Qffset-Spannung eines CMOS-
Differenzverstärkers ist typischerweise hoch, und ein Wert
von mehr als 2 mV ist üblich. Auch das Verhältnis von
(1+R&sub2;&sub0;/P&sub2;&sub4;) ist hoch, und ein Wert von 10 ist üblich. Beim
Anwenden dieser üblichen Werte erscheint ein Fehler von 20
mV am Ausgang des Verstärkers 26, der nicht zuläßt, daß das
Potential an den Knoten 27 und 28 auf gleichen Werten
gehalten wird.
-
Außerdem ist die Eingangs-Offset-Spannung
temperaturabhängig. Die Auswirkung dieser
Temperaturabhängigkeit auf die Bandabstandsbezugsschaltung
wird ausgedrückt durch:
-
Es ist verständlich, daß der Offset-Spannungs
Temperaturabhängigkeitsfaktor δVOS/δT mit dem Verhältnis
(1+R&sub2;&sub0;/R&sub2;&sub4;) multipliziert wird! was die Leistung der
Bandabstandsbezugsschaltung 10 weiter verringert.
-
Es wurden zur Überwindung der Leistungsbegrenzungen
der Bandabstandsbezugsschaltung 10 mehrere Methoden
versucht. Eine Methode besteht darin, die Leistung des in
der Bandabstandsbezugsschaltung 10 benutzten
Differenzverstärkers zu verbessern, aber diese Methode
schränkt die Bauartmöglichkeiten für den Verstärker 26
wesentlich ein. Jedenfalls sind auch viele der für die
temperaturabhängige Eingangs-Offset-Spannung
verantwortlichen Merkmale prozeßempfindlich. Eine andere
Methode ist in dem US-Patent Nr. 4,375,595 beschrieben, das
am 1. März 1983 an Ulmer et al. ausgegeben wurde. Diese und
andere solche Methoden erhöhen jedoch die Komplexität der
Schaltung und die Kosten für den Chip.
-
Es wurden kürzlich parasitäre laterale NPN-
Transistoren bei der Konstruktion verbesserter CMOS-
Bandabstandsbezugsschaltungen eingesetzt. Zwei solcher
Schaltungen sind in Degrauwe et al., "CMOS voltage
references using lateral bipolar transistors" (CMOS-
Bezugsspannungen unter Einsatz lateraler bipolarer
Transistoren) im IEEE Journal of Solid State Circuits, Bd.
SC-20, Nr. 6, Dezember 1985, S. 1151-57 offenbart. Wie in
den Figuren 7(a) und 7(b) des Artikels von Degrauwe et al.
gezeigt, sind diese Schaltungen laterale bipolare
Transistoren in Kombination mit einem Stromspiegel, einem
Ausgangsverstärker und einer spannungsgeregelten
Stromquelle. Unglücklicherweise ist die spannungsgeregelte
Stromquelle selbst recht komplex, da sie durch fünf
zusätzliche Widerstände und einen zusätzlichen lateralen
Transistor implementiert wird. Dadurch erhöht sich die
Größe der Bandabstandsschaltung.
-
Eine weitere Methode ist in dem US-Patent Nr.
4,588,941 offenbart, das am 13. Mai 1986 an Kerth et al.
ausgegeben wurde. Diese Methode befaßt sich jedoch nicht
mit den Auswirkungen, die Offset-Spannungen auf die
Temperaturabhängigkeit von Bandabstandsbezugs schaltungen
haben.
-
Die US 4349778 offenbart eine
Bezugsspannungsquellenschaltung, die einen Stromspiegel mit
einem ersten und einem zweiten bipolaren Sourcing-
Transistor aufweist. Die Ausgangsphase umfaßt einen
einzelnen bipolaren Transistor, der als Emitterfolger
konfiguriert ist. Diese Schaltung erfordert einen
unerwünschterweise großen Frequenzausgleichskondensator.
-
Es wäre vorteilhaft, wenn eine Bezugsschaltung
bereitgestellt werden könnte, die wenigstens einige der
obigen nachteiligen Merkmale bekannter Schaltungen nicht
aufweist.
-
Es ist Aufgabe der vorliegenden Erfindung, eine
relativ einfache und kostengünstige CMOS-
Bandabstandsbezugsschaltung mit verbesserter
Temperaturstabilität bereitzustellen, insbesondere in bezug
auf die in der US 4,588,941 beschriebenen Methode, die sich
nicht mit der Auswirkung befaßt, die Offset-Spannungen auf
die Temperaturabhängigkeit von
Bandabstandsbezugs schaltungen haben.
-
Es ist insbesondere Aufgabe der Erfindung, eine
Bandabstandsbezugsspannungsschaltung bereitzustellen, die
einen reduzierten anfänglichen Spannungsbezugsfehler und
eine reduzierte anfängliche Temperaturabweichung aufweist.
-
Gemäß der vorliegenden Erfindung wird eine
Bezugsschaltung für die Bandabstandsspannung mit einem
ersten und einem zweiten bipolaren Transistor
bereitgestellt, jeder mit einer Basis, einem Kollektor und
einem Emitter, einem Stromspiegel mit einem ersten, an den
Kollektor des ersten bipolaren Transistors angeschlossenen
Ausgang und einem zweiten an den Kollektor des zweiten
bipolaren Transistors angeschlossenen Ausgang, einem ersten
Widerstand mit einem ersten an den Emitter des ersten
bipolaren Transistors angeschlossenen Ende und einem
zweiten an den Emitter des zweiten bipolaren Transistors
angeschlossenen Ende, einem zweiten Widerstand mit einem
ersten an den Emitter des zweiten bipolaren Transistors
angeschlossenen Ende und einem zweiten an Masse liegenden
Ende und mit einem Verstärker mit einem am Kollektor des
zweiten bipolaren Transistors angeschlossenen Eingang sowie
mit einem an der Basis des ersten und zweiten bipolaren
Transistors angeschlossenen Ausgang, wobei die
Bezugsschaltung für die Bandabstandsspannung gekennzeichnet
ist durch einen Stromspiegel mit ersten und zweiten MOS-
Transistoren in Kaskodenschaltung und dritten und vierten
MOS-Transistoren in Kaskodenschaltung, wobei die Quelle
(Source) des ersten MOS-Transistors an einer Speisespannung
VCC und seine Ableitung (Drain) an seinem Tor (Gate) liegt,
und die Quelle des zweiten MOS-Transistors an der Ableitung
des ersten MOS-Transistors und seine Ableitung an seinem
Tor und einem Kollektor des ersten bipolaren Transistors
liegt, die Quelle des dritten MOS-Transistors an VCC und
sein Tor am Tor des ersten MOS-Transistors liegt, und die
Quelle des vierten MOS-Transistors an der Ableitung des
dritten MOS-Transistors, sein Tor am Tor des zweiten MOS-
Transistors und seine Ableitung am Kollektor des zweiten
bipolaren Transistors liegt, wobei der Verstärker einen
fünften MOS-Transistor aufweist, dessen Quelle an VCC und
dessen Tor am Tor des ersten MOS-Transistors liegt, einen
sechsten MOS-Transistor, dessen Quelle an der Ableitung des
fünften MOS-Transistors liegt und dessen Tor am Kollektor
des zweiten bipolaren Transistors und dessen Ableitung an
Masse liegt, und einen dritten parasitären Transistor,
dessen Kollektor an VCC, dessen Basis an der Quelle des
sechsten MOS-Transistors und dessen Emitter an der Basis
sowohl des ersten als auch des zweiten bipolaren
Transistors liegt, wobei das Potential zwischen dem Emitter
von Transistor und Masse ein Bezugspotential darstellt.
-
Die Basis-Emitter-Übergangsflächen des ersten und des
zweiten bipolaren Transistors und die Werte des ersten und
zweiten Widerstands werden vorzugsweise so gewählt, daß
sich eine Temperaturabhängigkeit der Bezugsspannung δVREF/δT
gemäß der Gleichung
-
ergibt, wobei VBE2 das Potential an der Basis-Emitter-
Übergangsfläche des zweiten bipolaren Transistors ist, R&sub1;
bzw. R&sub2; die spezifischen Widerstandswerte des ersten bzw.
zweiten Widerstands sind und n das Verhältnis zwischen der
Basis-Emitter-Fläche des ersten bipolaren Transistors und
der Basis-Emitter-Fläche des zweiten bipolaren Transistors
darstellt.
-
Die Erfindung wird nachfolgend, jedoch nur
beispielhaft, unter Bezugnahme auf die Begleitzeichnungen
näher beschrieben. Dabei zeigt:
-
Fig. 1 ein schematisches Diagramm einer bekannten
Bandabstandsbezugsschaltung;
-
Fig. 2 ein verallgemeinertes schematisches Diagramm
einer Bandabstandsbezugsschaltung;
-
Fig. 3 ein detailliertes schematisches Diagramm der
Bandabstandsbezugsschaltung von Fig. 2; und
-
Fig. 4 eine perspektivische Darstellung, die im
Querschnitt einen Teil eines parasitären NPN-Transistors
zeigt, der in der Bandabstandsbezugsschaltung von Fig. 2
benutzt wird.
-
In Fig. 2 ist eine Bezugsspannungsschaltung 100
dargestellt, die mit standardmäßigen CMOS-Verfahren
hergestellt werden kann. Es wird eine Speisespannung VCC an
eine Klemme 102 angelegt, und Schaltungsmasse liegt an
einer Klemme 104 an. Ein Paar Transistoren 106, 108 umfaßt
parasitäre laterale NPN-Transistoren, die jeweilige freie
Kollektoren 126, 128 und entsprechende Tore 122, 124
aufweisen, die wie unten beschrieben vorgespannt sind. Ein
Stromspiegel 110 mit Stromquellen 112, 114 liefert einen
Strom 1112 zu dem NPN-Transistor 106 und einen Strom 1114
zu dem Transistor 108 und hält die Größe der Ströme 1112,
1114 gleich. Die Emitterschaltung des Transistors 106
beinhaltet einen Widerstand 116, und ein Widerstand 118
befindet sich in den Emitterschaltungen beider Transistoren
106, 108. Der Eingang eines Eins-Verstärkers 120 ist an dem
Kollektor des Transistors 108 angeschlossen und liefert die
Bezugsspannung VREF an seinem Ausgang. VREF wird zur Basis
jedes der Transistoren 106 und 108 zurückgekoppelt.
-
Die Bandabstandsbezugsschaltung 100 funktioniert wie
folgt. Die Transistoren 106, 108 werden durch VREF
angesteuert. Wenn der Transistor 106 eine inkrementale
Strommenge aus der Quelle 112 des Stromspiegels 110 zieht,
dann speist die Quelle 114 eine gleichwertige Strommenge in
den Transistor 108. Somit bewirkt der Stromspiegel 110, daß
der Strom 1112 in den Kollektor des Transistors 106 und der
Strom 1114 in den Kollektor des Transistors 108 die gleiche
Größe hat.
-
Die Transistoren 106, 106 werden mit im wesentlichen
identischen Diffusionsprofilen hergestellt, aber auf Grund
der Differenz in der Emitterfläche sind die Stromdichten
über die Basis-Emitter-Zonen der Transistoren 106, 108
nicht gleich. Die unterschiedlichen Stromdichten führen zu
unterschiedlichen Potentialen über die Basis-Emitter-
Ubergangsflächen der Transistoren 106, 108, was ausgedrückt
wird durch:
-
Die Differenz im Basis-Emitter-Potential VBE zwischen
den Transistoren 106, 108 erscheint in dem Widerstand 116
aus folgendem Grund. Zwei Verzweigungen verbinden den
Knoten an der Basis der Transistoren 106, 108 und des
Knotens 117, und das Potential über eine der Verzweigungen
ist VBE108, während das Potential über die andere Verzweigung
gleich dem Spannungsabfall über den Widerstand 116 ("V&sub1;&sub1;&sub6;")
und VBE106 ist. Der Knoten 117 bewirkt, daß VR116 + VBE106 gleich
VBE108 ist, oder:
-
VR116 = VBE108 - VBE106 (5)
-
Da sich aus der Anwendung der Gleichung 4 auf die
Transistoren 106, 108 die Beziehung ΔVBE = VBE108 - VBE106
ergibt, folgt, daß VR116 gleich ΔVBE ist.
-
Der VR116 er zeugende Strom erzeugt auch einen
Spannungsabfall über den Widerstand 118, der einen
positiven Temperaturkoeffizienten hat, der an dem
Vorzeichen von ΔVBE ersichtlich ist. Der positive
Temperaturkoeffizient, der auf ΔVBE zurückzuführen ist, wird
über den Widerstand 118 angelegt und dient zum Korrigieren
des negativen Temperaturkoeffizienten von VBE108.
-
Der Wert von VREF wird bestimmt gemäß der folgenden
Gleichung:
-
wobei n das Verhältnis der Emitterflächen der Transistoren
106, 108 ist. Das geeignete Verhältnis wird entweder durch
Wahl einer geeigneten Größe der jeweiligen Basis-Emitter-
Zonen oder durch Paralleischalten einer geeigneten Anzahl
identischer Transistoren hergestellt.
-
Die Temperaturstabilität der
Bandabstandsbezugsschaltung 100 wird ausgedrückt durch:
-
δVBE108/δT beträgt typischerweise etwa -2,0 mV/Grad C und
δVT/δT beträgt etwa +0,085 mV/Grad C. Die Werte von n und
das Verhältnis R&sub1;&sub1;&sub8;/R&sub1;&sub1;&sub6; werden so gewählt, daß sich δVREF-/δT
von Null ergibt, so daß ein Temperaturkoeffizient von Null
erzielt wird.
-
Die detaillierte schematische Darstellung der
Bandabstandsbezugsschaltung 100 gemäß Fig. 3 ist der von
Fig. 2 ähnlich, mit der Ausnahme, daß der Stromspiegel 110
und der Verstärker 120 detaillierter dargestellt sind. Der
Stromspiegel 110 umfaßt einen CMOS-Stromspiegel mit einer
konventionellen Kaskodenbauart. Wenn der parasitäre NPN-
Transistor 106 einen inkrementalen Strom durch die PMOS-
Transistoren 130, 132 der Bezugsschaltung zieht, dann
erhöht sich die Source-Drain-Spannung der Transistorpaare
130, 134 und 132, 136 um den gleichen Betrag. Somit
erzeugen die Transistoren 134, 136 eine etwa gleiche
Strommenge in den Knoten 137.
-
Zum Reduzieren der Offset-Menge in dem Stromspiegel
wird der Spiegel 110 so konstruiert, daß er so
symmetrisch wie möglich ist, und die Transistoren 130, 132,
134, 136 werden als großflächige Transistoren ausgelegt.
Die Transistoren 130, 134 werden in der vollen
Sättigungszone betrieben, um die Empfindlichkeit für VCC-
Variationen auf ein Minimum zu reduzieren.
-
Der Verstärker 120 umfaßt einen konventionellen
zweistufigen Sourcefolger-Verstärker. Das Tor (Gate) eines
PMOS-Transistors 138 der ersten Stufe ist an den Kollektor
des Transistors 108 angeschlossen und die Ableitung (Drain)
liegt an Masse an. Die Basis der zweiten Phase, ein
konventioneller parasitärer vertikaler NPN-Transistor 140,
ist an die Quelle des Transistors 138 angeschlossen und
liefert eine geringe Ausgangsimpedanz an ihrem Emitter, von
dem VREF genommen wird. Der Kollektor des Transistors 140
befindet sich im Substrat des Chips, der an die Spannung
VCC angeschlossen ist. Ein MOS-Transistor 139 ist zwischen
VCC und der Quelle des Transistors 138 geschaltet, um einen
Strompfad dazwischen zu erzeugen. Das Tor des Transistors
139 ist an die Torschaltungen der Transistoren 130, 134 des
Stromspiegels 110 angeschlossen, der den Betrieb des
Transistors 139 im tiefen Sättigungszustand hält.
-
Zur Erzielung eines sachgemäßen Betriebs der lateralen
Transistoren 106, 108 wird VCC an das Substrat angelegt,
das die Kollektoren 126, 128 der zugehörigen vertikalen
Transistoren bildet, und die jeweiligen Tore 122, 124 sind
unterhalb ihrer Schwellenspannung vorgespannt. Letzteres
wird beispielsweise durch Anlegen der Tore 122, 124 an
Masse 104, wie gezeigt, oder an die Emitter der jeweiligen
Transistoren 106 bzw. 108 erzielt.
-
Fig. 4 zeigt einen Transistor 200, der für den Einsatz
als Transistor 106, 108 geeignet ist. Der Transistor 200
wird durch einen p-Wannen-CMOS-Prozeß realisiert, aber es
sind auch andere CMOS-Prozesse geeignet. Eine p-Wanne 204
befindet sich in einem n--Substrat 202. Ein lateraler
parasitärer NPN-Transistor wird von einer konzentrischen
Anordnung erhalten, die eine runde n+-Diffusionszone 206
beinhaltet, die als Emitter fungiert, umgeben von einer
ringähnlichen p--Zone 210 der p-Wanne 204, die als Basis
fungiert, wiederum umgeben von einer ringähnlichen n+-
Diffusionszone 212, die als Kollektor fungiert. Der
Anschluß erfolgt an der Basis 210 über eine p+-
Diffusionszone 208. Über der Basis 210 liegt ein
Polysiliziumtor 216, das durch eine Gate-Oxidschicht 218
von dieser isoliert ist. Ein vertikaler parasitärer NPN-
Transistor wird von dem Emitter 206 und dem Substrat 202
unter Benutzung einer Zone 214 der p-Wanne 204 zwischen dem
Emitter 206 und dem Substrat 202 als Basis erhalten. Der
Anschluß an die Zone 214 erfolgt durch eine p+-Zone 208,
und der Anschluß an das Substrat 202 erfolgt durch eine n+-
dotierte Zone 220. Da der laterale Transistor wichtiger ist
als der vertikale Transistor, wenn der parasitäre
Transistor 200 als Transistor 106 oder 108 benutzt wird,
wird die Länge der Basis 210 (d.h. Tor 216) minimiert, und
das Verhältnis zwischen Umfang und Oberfläche des Emitters
206 wird maximiert. Es wird auf geeignete Weise ein Kontakt
zu den verschiedenen Zonen 206, 208, 212, 216 und 220 wie
in der Technik bekannt hergestellt.
-
Der Transistor 200 funktioniert wie folgt. Man
beachte, daß der Kollektor 212 des lateralen Transistors
nicht mit dem Substrat verbunden ist, während der Kollektor
220 des vertikalen Transistors mit dem Sübstrat verbunden
ist. Der laterale Transistor wird durch Vorspannen des Tors
216 ausreichend weit unterhalb seiner Schwellenspannung
betriebsbereit gemacht, um eine Akkumulationsschicht in der
Zone 210 zu erzeugen, wodurch ein Betrieb des MOS-
Transistors zwischen den Zonen 206 und 212 verhindert wird.
Die Basis 208, der Emitter 206 und der Kollektor 212 werden
wie oben beschrieben auf geeignete Weise vorgespannt. Der
zugehörige vertikale Transistor ist aktiv, da das Substrat
(d.h. der Kollektor 220) mit VCC verbunden ist.
-
Typische Werte für die Bauelemente der
Bandabstandsbezugsschaltung 100 sind nachfolgend angegeben,
so daß VCC gleich 5,0 Volt und VREF gleich 1,235 Volt ist.
Der Transistor 106 wird als acht Einzeltransistoren (n=8)
ausgelegt. Der Transistor 108 wird als Einzeltransistor
ausgelegt. Der Transistor 108 und die Einzeltransistoren,
die zusammen den Transistor 106 bilden, sind im
wesentlichen identisch. Der Transistor 140 wird so
realisiert, daß er eine gute Ansteuerungsfähigkeit besitzt.
Dies erfolgt durch Kombinieren mehrerer Einzeitransistoren
in Parallelschaltung oder durch Auslegen des Transistors
mit einer großen Emitterfläche, um die
Ansteuerungsfähigkeit zu verstärken. Die Widerstände 116
und 118 sind p+-Widerstände mit Werten von 1000 Ohm bzw.
7500 Ohm. Somit beträgt das Verhältnis R&sub1;&sub1;&sub8;/R&sub1;&sub1;&sub6; 1:7,5. Der
Offset-Wert in dem Stromspiegel 110 wird auf ein Minimum
reduziert, indem der Spiegel so symmetrisch wie möglich
gebaut wird. Außerdem wird jeder Transistor 130, 132, 134,
136 mit einer großen Fläche hergestellt. Die
Bandabstandsbezugsschaltung 100 erfordert kein Trimmen, da
es im Bezugsspannungsgenerations-Strompfad keinen Offset-
Faktor gibt.
-
Die Erfindung wurde zwar unter Bezugnahme auf die oben
dargelegte Ausgestaltung beschrieben, sie ist jedoch nicht
auf den spezifischen benutzten Typ des Transistors 200 oder
auf irgendwelche spezifischen Widerstandswerte und
Vorspannungswerte begrenzt.