DE68924387T2

DE68924387T2 - Zusammengesetztes Halbleiterspeichergerät mit Redundanzkonfiguration.

Info

Publication number: DE68924387T2
Application number: DE68924387T
Authority: DE
Inventors: Kazuo C O Nec Corpor Nakaizumi
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1988-07-26
Filing date: 1989-07-25
Publication date: 1996-04-18
Anticipated expiration: 2009-07-26
Also published as: EP0359941A3; EP0359941B1; EP0359941A2; DE68924387D1; US4985866A; JPH0235699A

Description

Verbindungshalbleiter-Speichervorrichtung

Die Erfindung betrifft eine Verbindungshalbleiter-Speichervorrichtung und insbesondere eine Verbindungshalbleiter- Speichervorrichtung des Typs eines statischen Freizugriffsspeichers (im folgenden SRAM genannt) mit einem redundanten Speicherzellabschnitt und einem Redundanzdekoder.
Bislang wurden in einer SRAM-Vorrichtung der Silziumreihe ein redundanter Speicherzellabschnitt und ein redundanter Dekoder eines Typs vorgesehen, bei dem ausgewählte Schmelzelemente durch Laserstrahlung zerstört werden, um defekte Speicherzellen durch funktionierende in dem redundanten Speicherzellabschnitt zu ersetzen, um somit die Produktionsausbeute der Vorrichtung zu erhöhen. In bekannten Verbindungshalbleiter-Speichervorrichtungen, wie bei der Galliumarsenidreihe (GaAs), ist jedoch eine Redundanzkonfiguration nicht vorgesehen, da eine für die Verbindungshalbleiter-Speichervorrichtung geeignete nicht entwickelt wurde. Wenn somit ein oder zwei defekte Speicherzellen in der Verbindungshalbleiter-Speichervorrichtung, beispielsweise einem 4K-Bit-SRAM, erzeugt sind, muß diese Vorrichtung zurückgewiesen werden, und aufgrunddessen kann die Produktionsausbeute nicht erhöht werden.
Die EP-A-0 155 829 beschreibt eine redundante Halbleiterspeichervorrichtung mit einem Primärdekoder, der ein Schmelzelement verwendet, das zwischen einem Ausgangsbus und einer Spannungsversorgung angeordnet ist, anstatt es an Speicherwortleitungen anzuordnen.
Dementsprechend liegt der Erfindung die Aufgabe zugrunde, eine Verbindungshalbleiter-Speichervorrichtung zu schaffen, die einen effektiven Redundanzaufbau aufweist, um die Produktionsausbeute zu erhöhen.
Eine weitere Aufgabe der Erfindung liegt in der Schaffung einer effektiven Verbindungshalbleiter-Speichervorrichtung des SRAM-Typs, bei der jede Speicherzelle eine Anzahl von Verbindungshalbleiter-Feldeffekttransistoren umfaßt (im folgenden als MESFETs in der Mehrzahl und MESFET in der Einzahl genannt), deren Gate eine Schottky-Sperrdiode bildet und worin eine Redundanzkonfiguration gebildet ist.
Diese Aufgaben werden gelöst durch eine Verbindungshalbleiter-Speichervorrichtung mit einem Primärspeicherzellabschnitt einschließlich einer Anzahl von Primärspeicherzellen aus MESFET-Transistoren, einem Redundanzspeicherzellabschnitt einschließlich einer Anzahl von redundanten Speicherzellen aus MESFET-Transistoren, einer Anzahl von Primärdekodern, zumindest einem Redundanzdekoder, einer Anzahl von Primärspaltenleitungen (Primärwortleitungen), die jeweils in dem Primärspeicherzellabschnitt ausgebildet sind, die geschaltet sind, um den Primärspeicherzellen zu entsprechen und geschaltet sind, um dem Primärdekoder zu entsprechen, zumindest einer redundanten Spaltenleitung (Redundanzwortleitung), die in dem Redundanzspeicherzellabschnitt angeordnet ist, geschaltet ist, um den redundanten Speicherzellen zu entsprechend und mit dem Redundanzdekoder verbunden ist, einer ersten und einer zweiten Speisespannungsleitung, wobei jeder der Primärdekoder eine NCR-Torschaltung aufweist, die zwischen eine erste und eine zweite gemeinsame Leitung geschaltet sind und denen Adreßsignale eingegeben werden, einem ersten MESFET-Lasttransistor, der mit der ersten gemeinsamen Leitung verbunden ist, einem ersten Schmelzelement, das zwischen den ersten MESFET-Lasttransistor und die erste Speisespannungsleitung geschaltet ist, um eine Reihenschaltung mit dem ersten MESFET-Lasttransistor zu bilden, einem zweiten MESFET-Lasttransistor, der zwischen die erste und die zweite gemeinsame Leitung geschaltet ist und mit der zweiten Speisespannungsleitung verbunden ist, wobei der erste und der zweite MESFET-Lasttransistor aus einem Verbindungshalbleiter besteht, mit einer Schottky-Gate-Sperrdiode, wobei der zumindest eine Redundanzdekoder eine NOR-Torschaltung mit einer über eine Schmelzeinrichtung programmierbaren Verbindungseinrichtung aufweist, zwischen einer dritten und einer vierten gemeinsamen Leitung geschaltet ist und Adreßsignale erhält, einem dritten MESFET-Lasttransistor, der zwischen die dritte gemeinsame Leitung und die erste Speisespannungsleitung geschaltet ist, und einem zweiten Schmelzelement, das zwischen die dritte und die vierte gemeinsame Leitung geschaltet ist und mit der zweiten Speisespannungsleitung verbunden ist, wobei der dritte MESFET-Lasttransistor aus einem Verbindungshalbleiter besteht, mit einer Schottky-Gate- Sperrdiode. Die NCR-Schaltung in dem Primärdekoder kann aus einer Anzahl von MESFETS aufgebaut sein mit jeweils Sourceund Drainbereichen, die zwischen die erste und die zweite gemeinsame Leitung geschaltet sind, und mit einem Gate, das eine Schottky-Sperrdiode bildet und dem ein Adreßsignal eingegeben wird, und die NCR-Torschaltung in dem Redundanzdekoder kann aufgebaut sein durch eine Anzahl von programmierbaren Schmelzelementen als die programmierbare Verbindungseinrichtung, die jeweils mit der vierten gemeinsamen Leitung an ihrem einen Ende verbunden ist, mit einer Anzahl von MESFETS mit jeweils Source- und Drainbereichen und einem Gate, das eine Schottky-Sperrdiode bildet, wobei Adreßsignale eingegeben werden, wobei der Source- oder der Drainbereich mit dem anderen Ende des programmierbaren Schmelzelementes verbunden ist, um eine Reihenschaltung zu bilden, und wobei der Drain- oder der Sourcebereich mit der dritten gemeinsamen Leitung verbunden ist. Des weiteren kann der erste Transistor im Primärdekoderabschnitt ein MESFET sein mit Source- und Drainbereichen und einem Gate, das eine Schottky-Sperrdiode bildet, wobei der Source- oder der Drainbereich mit dem ersten Schmelzelement verbunden ist, um eine Reihenschaltung zu bilden, und der Drain- oder Sourcebereich und das Gate gemeinsam mit der ersten gemeinsamen Leitung verbunden sind, wobei der zweite Transistor in dem Primärdekoderabschnitt ein MESFET sein kann mit Source- und Drainbereichen und einem Gate, das eine Schottky-Sperrdiode bildet, wobei der Source- oder der Drainbereich mit der ersten gemeinsamen Leitung und der Drain- oder der Sourcebereich und das Gate gemeinsam mit der zweiten Speisespannungsleitung mit der zweiten gemeinsamen Leitung verbunden ist, und der dritte Transistor des Redundanzdekoders kann ein MESFET sein mit Source- und Drainbereichen und einem Gate, das eine Schottky-Sperrdiode bildet, wobei der Source- oder der Drainbereich mit der ersten Speisespannungsleitung und der Drain- oder der Sourcebereich und das Gate gemeinsam mit der dritten gemeinsamen Leitung verbunden sein können.
Ganz allgemein liefert die erste Speisespannungsleitung eine hohe Spannung wie Massenspannung (0 Volt), und die zweite Speisespannungsleitung liefert eine niedrige Spannung wie eine negative Spannung von beispielsweise -2,0 Volt.
Die Primärspaltenleitung (primäre Wortleitung) kann mit einer Treiberschaltung des Primärdekoders verbunden sind, und die Redundanzspaltenleitung (redundante Wortleitung) kann mit einer Treiberschaltung im Redundanzdekoder verbunden sein. In diesem Fall umfaßt jede Treiberschaltung einen Ausgangsknoten, der mit der Primärspaltenleitung oder der Redundanzspaltenleitung verbunden ist, eine dritte Speisespannungsleitung, die eine negative Spannung von beispielsweise -4,5 Volt liefert, einen Herunterzieh-MESFET, der zwischen den Ausgangsknoten und der dritten Speisespannungsleitung mit seinen Source- und Drainbereichen geschaltet ist und an seinem Gate mit der dritten Speisespannungsleitung verbunden ist, das eine Schottky-Sperrdiode bildet, einen Sourcefolger-MESFET, der mit seinem Drainbereich mit der ersten Speisespannungsleitung verbunden ist und mit seinem Gate, das eine Schottky-Sperrdiode bildet, mit der ersten gemeinsamen Leitung des Primärdekoders oder mit der dritten gemeinsamen Leitung des Redundanzdekoders, und eine Pegelverschiebediode, die zwischen den Sourcebereich des Sourcefolter-MESFET's und den Ausgangsknoten geschaltet ist. Die Pegelverschiebediode kann durch eine Schottky- Sperrdiode eines MESFET's zwischen dem Gate und dem Sourceund dem Drainbereich, die gemeinsam miteinander verbunden sind, gebildet sein. Oder anders kann die Primärspaltenleitung direkt mit der ersten gemeinsamen Leitung des Primärdekoders ohne die Treiberschaltung verbunden sein, und die Redundanzspaltenleitung kann direkt mit der dritten gemeinsamen Leitung des Redundanzdekoders ohne die Treiberschaltung verbunden sein.
Jede der primären und redundanten Speicherzellen kann einen Übertragungstortransistor als MESFET enthalten, der ein Paar aus einer Source- und einem Drainbereich aufweist und ein Gate, das eine Schottky-Sperrdiode bildet, wobei der Source- oder der Drainbereich mit einer entsprechenden Reihenleitung (Bitleitung) verbunden ist und das Gate mit einer entsprechenden Primär- oder Redundanzspaltenleitung (Wortleitung). Die vorliegende Erfindung ist nützlich, wenn die Speicherzelle vom SRAM-Typ ist. Der oben genannte Übertragungstortransistor aus MESFET kann von einer DRAM- Speicherzelle sein, bei der der Übertragungstortransistor mit einem Speicherkondensator verbunden ist.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein schematisches Blockdiagramm, bei dem Ausführungsbeispiele der vorliegenden Erfindung angepaßt sind,
Fig. 2 ist ein Schaltungsdiagramm einer Speicherzelle in den Ausführungsbeispielen der Erfindung,
Fig. 3 ist ein Schaltungsdiagramm für den Fall, bei dem ein Feldeffekttransistor mit isoliertem Gate in einem bekannten Siliziumspeicher ersetzt wird durch MESFETs mit einer Schottky-Gatediode,
Fig. 4 ist ein Schaltungsdiagramm eines ersten Ausführungsbeispiels der Erfindung,
Fig. 5A ist eine Schnittdarstellung eines MESFET's, der in den Ausführungsbeispielen der Erfindung verwendet wird,
Fig. 5B ist eine Aufsicht auf ein Schmelzelement, das in den Ausführungsbeispielen der Erfindung verwendet wird,
Fig. 5C ist eine Schnittdarstellung entlang der Linie C-C' in Fig. 5B, gesehen in Richtung der Pfeile,
Fig. 6 ist ein Zeitablaufdiagramm der Spannungspegel der Signale in Fig. 4, und
Fig. 7 ist ein Schaltungsdiagramm eines zweiten Ausführungsbeispiels der Erfindung.
Detaillierte Beschreibung der Ausführungsbeispiele:
Bezugnehmend auf Fig. 1 werden sechs Adreßsignale (A&sub0;, A&sub1; ... A&sub5;) in einen Adreßpufferabschnitt 1 eingegeben, und umgekehrt werden zwölf Adreßsignale (A&sub0;, , ... A&sub5;, ) des wahren Wertes und des Komplements von dem Pufferabschnitt 1 an entsprechende Dekoderleitungen 5 ausgegeben. 64 Primäradreßdekoder 2 sind aufgereiht angeordnet und 6 aus jedem Paar von (Ak, ) (k = 0 ... 5) ausgewählte Signale werden von den Dekoderleitungen 5 an jeden Dekoder 2 mit einer unterschiedlichen Kombination zueinander derart eingegeben, daß nur ein Dekoder und nur eine Wortleitung W, die mit ihm verbunden ist, in Abhängigkeit von einer Information durch die Adreßsignale, die dem Pufferabschnitt 1 eingegeben werden, ausgewählt wird. In einem Primärspeicherzellabschnitt 6 sind 64 Primärwortleitungen (Spaltenleitungen) Wj (j = 1, 2 ... 64) mit den entsprechenden Primärdekodern 2 verbunden, und 64 Bitleitungspaare (Reihenleitungen) Bi, (i = 1, 2 ... 64) sind gebildet, und eine Mehrzahl (64 × 64) von SRAM-Primärspeicherzellen 8 sind in einer Matrixanordnung ausgebildet und mit den entsprechenden Wort- und Bitleitungen verbunden. Die zwölf Dekoderleitungen 5 sind mit einem Redundanzwortadressendekoder 4 verbunden, mit dem eine Redundanzwortleitung WR verbunden ist. In einem Redundanzspeicherzellabschnitt 7 sind die redundante Wortleitung WR und 64 Paare von Bitleitungen Bi, (i = 1, 2 ... 64), die sich von dem Primärspeicherzellabschnitt erstrecken, gebildet, und 64 SRAM-Redundanzspeicherzellen 9 sind mit entsprechenden Wort- und Bitleitungen verbunden.
In Fig. 1 ist eine einzelne Redundanzwortleitung mit einem einzelnen Redundanzdekoder dargestellt. Zwei oder mehr Redundanzwortleitungen, die mit entsprechenden Redundanzdekodern verbunden sind, können, falls notwendig, verwendet werden. Des weiteren kann bezüglich der Bitleitungen dieselbe Redundanztechnologie eingesetzt werden. Falls die SRAM-Primärzelle 8, die mit der Primärwortleitung W&sub1; verbunden ist, eine defekte ist, werden die Wortleitung W&sub1; und der Primärdekoder 2, der mit der Wortleitung W&sub1; verbunden ist, durch die Redundanzwortleitung WR und den Redundanzdekoder 4 ersetzt.
Jede der Primär- und Redundanz-SRAM-Zellen 8, 9 ist in Fig. 2 dargestellt. Die Zelle umfaßt zwei Last-MESFETs 13, 14 des Verarmungstyps, zwei Treiber-MESFETs 15, 16 des Anreicherungstyps und zwei übertragungstor-MESFETS 11, 12 des Verarmungstyps, die zwischen die Bitleitungen und die Knoten 17, 18 mit ihren Source- und Drainbereichen geschaltet sind bzw. mit ihren Gates mit der Wortleitung verbunden sind.
Bezugnehmend auf Fig. 3 sind ein Primärdekoder 32 und ein redundanter Dekoder 34 aus einer bekannten Siliziumspeichervorrichtung modifiziert durch Ersetzen von MOSFETs (Feldeffekttransistoren der Siliziumreihe mit isoliertem Gate) durch MESFETS aus Verbindungshalbleitern mit einer Gate-Schottky-Sperrdiode.
Der Primärdekoder 32 umfaßt eine NOR-Torschaltung 200 mit sechs MESFETs 61, 62 ... 66 des Verarmungstyps, die mit ihren Drainbereichen mit einer ersten gemeinsamen Leitung 24 verbunden sind und mit ihren Sourcebereichen mit einer zweiten gemeinsamen Leitung 25, an die eine negative Spannung Vss von -2,0 Volt von einer Spannungsleitung 22 angelegt wird. Ausgewählte sechs Adreßsignale der Dekoderleitung 5 (Fig. 1) werden entsprechenden Gates zugeführt. Ein MESFET 41 des Verarmungstyps ist mit seinem Drain mit einer Massenspannungsleitung (0-Volt-Leitung) 21 und mit seinem Sourcebereich und dem Gate mit der ersten gemeinsamen Leitung 24 verbunden. Eine Worttreiberschaltung umfaßt einen MESFET 42, der mit seinem Drain mit der Massenspannungsleitung 21 verbunden ist und mit seinem Source mit der Anode einer Pegelverschiebediode 44 und mit seinem Gate mit der ersten gemeinsamen Leitung, einen MESFET 43 des Verarmungstyps, der mit seinem Drain mit der Kathode der Diode 44 und mit seinem Sourcebereich und dem Gate mit der dritten Versorgungsspannungsleitung 23 verbunden ist, die eine negative Spannung von -4,5 Volt liefert, und ein Ausgangsknoten 46 ist zwischen der Diode 44 und dem MESFET 43 vorgesehen. Die Primärwortleitung Wj ist mit dem Ausgangsknoten 46 über ein metallisches Schmelzelement 45 verbunden. Wenn die Primärspeicherzelle 8, die mit der Primärwortleitung Wj verbunden ist, eine defekte ist, wird das metallische Schmelzelement 45 durch Laserstrahlung aufgebrochen, um von dem Primärdekoder 32 abgeschnitten zu werden. In diesem Fall müssen die übertragungstortransistoren 11, 12 (Fig. 2) in jeder Speicherzelle, die mit der abgeschnittenen Wortleitung verbunden sind, im nichtleitenden Zustand sein, so daß sie keine ungewünschte Wirkung auf die Bitleitungen ausüben. Aufgrunddessen ist die Primärwortleitung mit der dritten Speisespannungsleitung 23 mit -4,5 Volt über einen Herabziehwiderstand 14 verbunden, der einen hohen Widerstandswert von 20 kΩ aufweist, um die negative Spannung von -4,5 Volt dem Gate der Übertragungstor-MESFETs 11, 12 (Fig. 2) zuzuführen und die MESFETs 11, 12 in den nichtleitenden Zustand zu bringen. In diesem Fall tritt jedoch in der Schottky-Sperrdiode des MESFET's das Durchbruchsphänomen auf, da die Durchbruchsspannung der Diode etwa 2,5 Volt (Rückspannung) beträgt und eine negative Spannung von -1,7 Volt von den Bitleitungen zugeführt wird, und aufgrunddessen wird die Spannungsdifferenz (Rückspannung) zwischen der Anode (Gate) der Diode und der Kathode (N-Teil des Verbindungshalbleiters (GaAs) unter dem Gate) zu 2,8 Volt ( (-4,5 Volt) - (-1,7 Volt) ), was höher ist als die Durchbruchsspannung (2,5 Volt). Wenn der Durchbruch der Diode erzeugt wird, kommen die Bitleitungen in einen instabilen Zustand. Es soll festgestellt werden, daß, falls die Wortleitung mit der zweiten Speisespannungsleitung von -2,0 Volt über den Herunterzugswiderstand verbunden ist, der Übertragungstortransistor nicht im nichtleitenden Zustand sein kann und daß die anwendbaren Spannungspegel, die in einer Speichervorrichtung verwendet werden, zu 0 Volt, -2,0 Volt und -4,5 Volt definiert sind.
Folglich kann die Primärschaltung der Fig. 3, die aus einer bekannten Siliziumspeichervorrichtung modifiziert ist, nicht in einer Verbindungshalbleiter - Speichervorrichtung verwendet werden.
Andererseits ist in dem redundanten Dekoder 34 eine NOR- Schaltung 300 mit 12 MESFETs 71, 72, ... 81, 82 des Verarmungstyps und 12 programmierbaren Metallschmelzelementen 91, 92, ... 101, 102 als programmierbare Schmelzverbindung und die jeweiligen Reihenverbindungen mit den bezüglichen MESFETs 71, 72, ... 81, 82 bilden, zwischen der dritten und der vierten gemeinsamen Leitung 26, 27 vorgesehen, so daß die Drainbereiche der MESFETs 71, 72, ... 81, 82 mit der dritten gemeinsamen Leitung 26 verbunden sind; die einen Enden der programmierbaren metallischen Schmelzelemente 91, 92, ... 101, 102 sind mit der vierten gemeinsamen Leitung verbunden, und die anderen Enden der Schmelzelemente und die Sourcebereiche der entsprechenden MESFETs sind verbunden. Des weiteren werden 12 wahre und komplementäre Adreßsignale von der Decoderleitung 5 (Fig. 1) zu den Gates der MESFETs 71, 72, ... 81, 82 gesandt. Ein MESFET 53 des Verarmungstyps ist mit seinem Drainbereich mit der ersten Speisespannungsleitung 21 der Massespannung und mit seinem Sourcebereich und dem Gate mit der dritten gemeinsamen Leitung 26 verbunden. Eine Steuerschaltung 400 zum Steuern, ob der Redundanzdekoder arbeitet oder nicht, ist zusammengesetzt aus MESFETS 48, 49, 52 des Anreicherungstyps, einem MESFET 47 des Verarmungstyps, einem Widerstand 51 und einem metallischen Schmelzelement 50. Wie in dem Primärdekoder 32, umfaßt der Redundanzdekoder eine Treiberschaltung mit einem Sourcefolger-MESFET 54 des Verarmungstyps, der mit seinem Drain mit der Massenspannungsleitung 21 und mit seinem Gate mit der dritten gemeinsamen Leitung 26 verbunden ist, eine Pegelverschiebediode, die mit ihrer Anode mit dem Sourcebereich des MESFET's 54 verbunden ist, einen Herabzieh-MESFET 56 des Verarmungstyps, der mit seinem Drainbereich mit der Kathode der Diode 55 und mit seinem Sourcebereich und dem Gate mit der Negativspannungsleitung 23 mit -4,5 V verbunden ist, und einen Ausgangsknoten 57, der zwischen der Diode und dem MESFET 56 vorgesehen ist und mit der Redundanzwortleitung WR verbunden ist.
Wenn eine mit der Wortleitung Wj verbundene Primärspeicherzelle 8 defekt ist, wird, wie oben beschrieben, das metallische Schmelzelement 45 zerstört. In diesem Fall wird auch das metallische Schmelzelement 50 durch den Laserstrahl zerstört, so daß der Redundanzdekoder betrieben wird, und eine Programmierung der Schmelzverbindung wird durchgeführt, so daß dieselben Adreßsignale wie in der NOR-Torschaltung 200, die mit der defekten Wortleitung verbunden ist, in der NOR-Torschaltung 300 arbeiten kann und die defekte Primärwortleitung Wj ersetzt werden kann durch die Redundanzwortleitung WR. Dies bedeutet, daß sechs Adreßsignale A&sub0; (wahr), (komplement) ... (komplement) zum Primärdekoder 32 (bei dem angenommen wird, daß er mit der defekten Wortleitung verbunden ist) gesandt werden, und aufgrunddessen werden metallische Schmelzelemente 92, 93 (nicht dargestellt) ... 101 durch den Laserstrahl aufgebrochen, welche Schmelzelemente in Reihe mit MESFETs 72, 73 (nicht dargestellt) ... 81 verbunden sind, an die Gateadreßsignale (komplement), A&sub1; (wahr) ... A&sub5; (wahr) zugeführt werden, so daß ausgewählte Adreßsignale A&sub0; (wahr), (komplement) ... (komplement) die Dekoderoperation des Redundanzdekoders durchführen.
In der Fig. 3 verwendet jedoch die Steuerschaltung 400 viele Elemente 47, 48, 49, 50, 51 und 52. Die Anforderung, eine so kleine Anzahl von Elementen wie möglich zu verwenden, ist jedoch in einer Verbindungshalbleiter-Speichervorrichtung deutlich höher als in einer Siliziumspeichervorrichtung, und aufgrunddessen ist die Steuerschaltung 400 des Redundanzdekoders 34 in Fig. 3, die eine Modifikation einer Siliziumspeichervorrichtung ist, nicht für eine Verbindungshalbleiter-Speichervorrichtung geeignet. Bezugnehmend auf Fig. 4 wird ein erstes Ausführungsbeispiel der vorliegenden Erfindung erläutert. In Fig. 4 sind dieselben Komponenten wie in Fig. 3 mit denselben Bezugsziffern bezeichnet. Ein Primärdekoder 2 gemäß der Erfindung umfaßt ein Schmelzelement 121, das mit seinem einen Ende mit der Massenleitung mit 0 Volt verbunden ist, einen ersten MESFET 111 des Verarmungstyps als Lasttransistor, der mit seinem Drainbereich mit dem anderen Ende des Schmelzelements 121 verbunden ist und mit seinem Sourcebereich und seinem Gate zusammen mit der ersten gemeinsamen Leitung 24 und einem zweiten MESFET 112 des Verarmungstyps, der eine geringe Stromtreiberfähigkeit von einem Zehntel, verglichen mit dem ersten MESFET 111, aufweist und mit seinem Drainbereich mit der ersten gemeinsamen Leitung 24 verbunden ist und mit seinem Sourcebereich und seinem Gate gemeinsam mit der Negativspannungsleitung 22 mit -2,0 V mit der zweiten gemeinsamen Leitung 25 verbunden ist. Andererseits ist die Wortleitung Wj direkt mit dem Ausgangsknoten 46 des Dekoders 2 ohne Schmelzelement verbunden. Ein Redundanzdekoder 4 gemäß der Erfindung bildet eine einfache Steuerschaltung 500 zum Steuern, ob die Redundanz zu betreiben ist oder nicht. Das bedeutet, daß die Steuerschaltung 500 einen dritten MESFET 113 des Verarmungstyps als Lasttransistor aufweist, der mit seinem Drainbereich mit der Massenleitung 21 mit 0 Volt und mit seinem Sourcebereich und seinem Gate gemeinsam mit der dritten gemeinsamen Leitung 26 verbunden ist, und ein Schmelzelement 122, das mit seinem einen Ende mit der dritten gemeinsamen Leitung 26 und mit seinem anderen Ende mit der Negativspannungsleitung 22 von -2,0 Volt mit der vierten gemeinsamen Leitung 27 verbunden ist.
Bezugnehmend auf die Fig. 5A werden die MESFETs, die in den Primär- und Redundanzdekodern und den Primär- und Redundanzspeicherzellabschnitten gemäß der Erfindung verwendet werden, erläutert. In einer Hauptoberfläche eines halbleitenden GaAs-Verbindungshalbleitersubstrats 130 sind ein P- Störstoffbereich 133 und eine Aktivschicht aus N+ -Source- und Drainbereichen 131, 132 mit einer hohen N-Störstoffkonzentration und ein N-Bereich 134, der als Kanalabschnitt verwendet wird und zwischen den Source- und Drainbereichen vorgesehen ist und eine niedrige N-Störstoffkonzentration aufweist, durch ein Ionenimplantationsverfahren gebildet, und N&spplus;-Kontaktschichten 135, 136 aus GaAs mit einer hohen Störstoffkonzentration werden auf den Source- und Drainbereichen 131, 132 abgeschieden. Auf dem N-Bereich 134 wird ein Gate aus einem Wolframsilizidabschnitt 139 (WSi) und einem Wolframabschnitt 140 ausgebildet, so daß eine Schottky-Sperrdiode 149 auf der Oberfläche des N-Bereichs 134 gebildet wird. Elektroden aus AuGe-Ni werden jeweils auf den Kontaktschichten 135, 136 ausgebildet, und Source- und Drainverdrahtungen 141 aus einer Erstlagen-Goldschicht sind mit diesen Elektroden 137 jeweils verbunden. Des weiteren ist eine Gateverdrahtung 143 aus der Erst lagen-Goldschicht mit dem Gate über ein Kontaktloch 144, das in einer Zwischenlagen-Isolierschicht 145 ausgebildet ist, verbunden, und eine Zwischenlagenisolierschicht 146 deckt den gesamten MESFET ab. Die Feldspannung des MESFET's kann durch die Störstoffkonzentration des N-Störstoffbereichs 134 gesteuert werden. Ein Anreichungs-MESFET kann durch Ausbilden der Tiefe der Region 134 flacher als ein Verarmungs-MESFET ausgebildet werden.
Bezugnehmend auf die Fig. 5B und 5C werden die in den Primär- und Redundanzdekodern gemäß der Erfindung verwendeten Schmelzelemente erläutert. Eine Verdrahtung 150 aus einer Zweitlagen-Goldschicht ist mit der Source- oder Drainverdrahtung 141 über ein Kontaktloch 151, das in einer Zwischenlagen-Isolierschicht 146 ausgebildet ist, verbunden und erstreckt sich auf der Schicht 146. Die Verdrahtung 150 hat einen schmalen Teil 152, der als Schmelzelement dient, auf der Isolierschicht 146, und wenn das Schmelzelement zu zerstören ist, wird ein Laserstrahl 153 zum Aufbrechen eines Abschnittes des schmalen Teils 152 aufgestrahlt.
Im folgenden werden die Betriebsweisen des ersten Ausführungsbeispiels mit Bezug auf die Fig. 4 und 6 erläutert.
Bei einer normalen Operation (das Schmelzelement 121 ist nicht durchschnitten) werden in einer Zeitspanne (t&sub2;&sub1; bis t&sub2;&sub3; in Fig. 6), in der alle sechs Adreßsignale A&sub0; ... im "L"-Zustand sind, die MESFETs 42 leitend, so daß die Wortleitung Wj in den "H"-Zustand kommt (Auswahlzustand (Verdrahtung t&sub2;&sub2; bis t&sub2;&sub3; in Fig. 6)), in dem die Übertragungstor-MESFETS 11, 12 in der Speicherzelle 8 (Fig. 2) leitend werden, und wenn eines oder mehr der sechs Adreßsignale A&sub0; ... A&sub5; im "H"-Zustand sind (vor t&sub2;&sub1; und nach t&sub2;&sub3; in Fig. 6), nimmt die Wortleitung Wj den "L"-Zustand ein (Nichtauswahlzustand) (vor t&sub2;&sub1; und nach t&sub2;&sub4; in Fig. 6), in dem der übertragungstor-MESFET nichtleitend wird.
Die Redundanzwortleitung WR hält den "L"-Zustand während der gesamten Zeit.
Falls andererseits die mit der Wortleitung Wj verbundene Speicherzelle 8 eine defekte ist oder die Wortleitung als solche defekt ist, wird das Schmelzelement 121 durch Laserstrahlung aufgebrochen, und aufgrunddessen behält die gemeinsame Leitung einen Niedrigspannungszustand, und die Wortleitung Wj hält den "L"-Zustand während der gesamten Zeit (Fig. 6), unabhängig von den Adreßsignalen A&sub0; ... , die der NOR-Torschaltung 200 des Primärdekoders 2 zugeführt werden. Die niedrige Spannung des "L"-Zustandes der Wortleitung Wj wird vom Knoten 46 der Treiberschaltung in dem Primärdekoder 2 angelegt und ihr Pegel beträgt -3,2 Volt, wobei dieser Pegel jeden Übertragungstor-MESFET, der mit seinem Gate mit der defekten Wortleitung Wj verbunden ist, nichtleitend schalten kann und wobei dieser Pegel das nicht erwünschte Durchbruchsphänomen der Schottky-Barriere, wie oben genannt, nicht verursacht, da die Spannungsdifferenz (Rückspannung) zwischen der Anode (Gate) und der Kathode (N-GaAs-Bereich) der Diode zu 1,5 Volt wird ( (-3,2) - (-1,7) ), was geringer ist als die Durchbruchsspannung (2,5 Volt) der Diode.
Der Primärdekoder und die Primärwortleitung können nicht verwendet werden und müssen durch den Redundanzdekoder 4 und die Redundanzwortleitung WR ersetzt werden. Aufgrunddessen wird das Schmelzelement 122 in der Steuerschaltung 500 des Redundanzdekoders 4 durch Laserstrahlung aufgebrochen, so daß die Redundanzfunktion durchgeführt werden kann, d.h. die Spannung in der dritten gemeinsamen Leitung 26, die mit dem Gate des Sourcefolger-MESFET's 54 der Treiberschaltung verbunden ist, kann in ihrem Binärzustand ("H"-Zustand und "L"-Zustand) abhängig von den Adreßsignalen geändert werden, und von den zwölf programmierbaren Schmelzelementen 91, 92, ... 101, 102 in der NOR-Torschaltung 300 werden die notwendigen sechs Schmelzelemente 92 ... 101 durch Laserstrahlung aufgebrochen, so daß der Redundanzdekoder 4 mit denselben Adreßsignalen (A&sub0; ... ) betrieben werden kann, wie die, die der NOR-Torschaltung 200 des Primärdekoders 2, die die fehlende Wortleitungsreihe verbinden. Wie in Fig. 6 dargestellt ist, ist der Binärzustand der Redundanzwortleitung WR in der Redundanzoperation derselbe wie der der Primärwortleitung Wj bei der Normaloperation.
Fig. 7 zeigt ein zweites Ausführungsbeispiel der Erfindung. In Fig. 7 sind dieselben Bauteile wie in Fig. 4 mit denselben Bezugsziffern versehen. Der Primärdekoder 2' des zweiten Ausführungsbeispiels verzichtet auf die Bildung der Pegelverschiebeschaltung (Treiberschaltung) in dem ersten Ausführungsbeispiel einschließlich der MESFETS 42, 43 und der Diode 44 in dem Primärdekoder 2 (Fig. 4), und die Primärwortleitung Wj ist direkt mit der ersten gemeinsamen Leitung 24 verbunden, und ferner verzichtet der Redundanzdekoder 4' auf die Bildung der Pegelverschiebeschaltung einschließlich der MESFETS 54, 56 und der Diode 55 des Redundanzdekoders 4 (Fig. 4), und die Redundanzwortleitung WR ist direkt mit der dritten gemeinsamen Leitung 26 verbunden. Aufgrunddessen werden die Binärpegel in den Primär- und Redundanzwortleitungen um Vf (Vorwärtsspannung) der Diode erhöht. Folglich ist das zweite Ausführungsbeispiel nützlich, wenn die Primär- und Redundanzspeicherzellen 8', 9' als ihre übertragungstortransistoren MESFETs verwenden, die eine höhere Schwellspannung aufweisen oder vom Anreicherungstyp sind.

Claims

1. Verbindungshalbleiter-Speichervorrichtung mit einem Primärspeicherzellabschnitt (6) mit einer Anzahl von Primärspeicherzellen aus MESFET-Transistoren, einem Redundanzspeicherzellabschnitt (9) mit einer Anzahl von redundanten Speicherzellen aus MESFET-Transistoren,

einer Anzahl von Primärdekodern (2),

zumindest einem Redundanzdekoder (4),

einer Anzahl von Primärspaltenleitungen (Wi), die jeweils in dem Primärspeicherzellabschnitt ausgebildet sind, mit den entsprechenden Primärspeicherzellen verbunden sind und mit dem entsprechenden Primärdekoder verbunden sind, zumindest einer Redundantzspaltenleitung (Wr), die in dem Redundanzspeicherzellabschnitt ausgebildet ist, mit den entsprechenden Redundanzspeicherzellen verbunden ist und mit dem Redundanzdekoder verbunden ist, und

einer ersten (21) und einer zweiten (22) Speisespannungsleitung,

wobei jeder der Primärdekoder eine NOR-Torschaltung (200) aufweist, die zwischen einer ersten (24) und einer zweiten (25) gemeinsamen Leitung geschaltet ist und dem Adreßsignal (AO- ) eingegeben werden, einem ersten MESFET-Lasttransistor (111), der mit der ersten gemeinsamen Leitung verbunden ist, einem ersten Schmelzelement (121), das zwischen den ersten MESFET-Lasttransistor und die erste Speisespannungsleitung geschaltet ist, so daß es eine Reihenverbindung mit dem ersten MESFET-Lasttransistor bildet, einem zweiten MESFET-Lasttransistor (112), der zwischen die erste und zweite gemeinsame Leitung geschaltet ist und mit der zweiten Speisespannungsleitung verbunden ist, wobei der erste und der zweite MESFET-Lasttransistor aus einem Verbindungshalbleiter bestehen, der eine Schottky-Sperrdiode aufweist, wobei der zumindest eine redundante Dekoder eine NOR-Torschaltung (300) aufweist mit einer schmelzprogrammierbaren Verbindungseinrichtung (122), die zwischen eine dritte (26) und eine vierte (27) gemeinsame Leitung geschaltet ist und dem Adreßsignale (AO- ) eingegeben werden, einem dritten MESFET-Lasttransistoren (113), der zwischen die dritte gemeinsame Leitung und die erste Speisespannungsleitung geschaltet ist, und einem zweiten Schmelzelement (122), das zwischen die dritte und die vierte gemeinsame Leitung geschaltet ist und mit der zweiten Speisespannungsleitung und mit der vierten gemeinsamen Leitung verbunden ist, wobei der dritte MESFET- Lasttransistor aus einem Verbindungshalbleiter mit einer Schottky-Gatesperrdiode besteht.

2. Verbindungshalbleiter-Speichervorrichtung nach Anspruch 1, wobei die NOR-Gateschaltung (200) in dem Primärdekoder aus einer Anzahl von Verbindungshalbleiter-Feldeffekttransistoren gebildet ist, die jeweils Source- und Drainbereiche aufweisen, die zwischen die erste und die zweite gemeinsame Leitung geschaltet sind, und ein Gate, das eine Schottky-Sperrdiode bildet und dem ein Adreßsignal (A0- ) eingegeben wird, wobei die NOR-Torschaltung in dem Redundanzdekoder gebildet ist durch eine Anzahl von programmierbaren Schmelzelementen als die programmierbare Schmelzeinrichtung, wobei jedes programmierbare Schmelzelement mit der vierten gemeinsamen Leitung an seinem einen Ende verbunden ist, eine Anzahl von Verbindungshalbleiter- Feldeffekttransistoren mit jeweils Source- und Drainbereichen und einem Gate, das eine Schottky-Sperrdiode bildet und dem ein Adreßsignal eingegeben wird, wobei der Source- oder der Drainbereich mit dem anderen Ende des programmierbaren Schmelzelementes verbunden ist, um eine Reihenverbindung zu bilden, und der Drain- oder der Sourcebereich mit der dritten gemeinsamen Leitung verbunden ist, wobei der erste MESFET-Lasttransistor (111) in dem Primärdekoderabschnitt ein Verbindungshalbleiter-Feldeffekttransistor ist mit Source- und Drainbereichen und einem Gate, das eine Schottky-Sperrdiode bildet, wobei der Source- oder der Drainbereich mit dem ersten Schmelzelement (121) verbunden ist, um eine Reihenschaltung zu bilden, und der Drain- oder der Sourcebereich und das Gate gemeinsam mit der ersten gemeinsamen Leitung verbunden sind, wobei der zweite MESFET- Lasttransistor (112) in dem Primärdekoderabschnitt ein Verbindungshalbleiter-Feldeffekttransistor ist mit Source- und Drainbereichen und einem Gate, das eine Schottky-Sperrdiode bildet, wobei der Source- oder der Drainbereich mit der ersten gemeinsamen Leitung verbunden ist und der Drain- oder der Sourcebereich und das Gate gemeinsam mit der zweiten Speisespannungsleitung mit der zweiten gemeinsamen Leitung verbunden ist, und wobei der dritte MESFET-Lasttransistor (113) in dem Redundantendekoder ein Verbindungshalbleiter- Feldeffekttransistor ist mit Source- und Drainbereichen und einem Gate, das eine Schottky-Sperrdiode bildet, wobei der Source- oder der Drainbereich mit der ersten Speisespannungsleitung und der Drain- oder der Sourcebereich und das Gate gemeinsam mit der dritten gemeinsamen Leitung verbunden sind.

3. Verbindungshalbleiter-Speichervorrichtung nach Anspruch 1, wobei die erste Speisespannungsleitung eine hohe Spannung liefert und die zweite Speisespannungsleitung eine niedrige Spannung liefert.

4. Verbindungshalbleiter-Speichervorrichtung nach Anspruch 3, wobei die hohe Spannung eine Massenspannung ist und die niedrige Spannung eine negative Spannung ist.

5. Verbindungshalbleiter-Speichervorrichtung nach Anspruch 2 mit weiterhin einer Anzahl von Primärspaltenleitungs- Treiberschaltungen, die jeweils in jedem der Primärdekoder angeordnet sind, und einer Redundanzspaltenleitungs-Treiberschaltung, die in dem Redundanzdekoder installiert ist.

6. Verbindungshalbleiter-Speichervorrichtung nach Anspruch 5, wobei die Primärspaltenleitungs-Treiberschaltung eine Reihenschaltung aus einem vierten Transistor (42), einer ersten Diode (44) und einem fünften Transistor (43) aufweist, die zwischen die erste Speisespannungsleitung und eine dritte Speisespannungsleitung geschaltet ist, wobei ein erster Ausgangsknoten zwischen der ersten Diode und dem fünften Transistor vorgesehen ist und mit der entsprechenden Primärspaltenleitung verbunden ist, und wobei die Redundanzspaltenleitungs-Treiberschaltung eine Reihenschaltung aus einem sechsten Transistor (54), einer zweiten Diode (55) und einem siebenten Transistor (56) aufweist, wobei ein zweiter Ausgangsknoten zwischen der zweiten Diode und dem siebenten Transistor vorgesehen ist und mit der Redundanzspaltenleitung verbunden ist, wobei der vierte Transistor ein Verbindungshalbleiter-Feldeffekttransistor ist und Source- und Drainbereiche aufweist, die zwischen die erste Speisespannungsleitung und die erste Diode geschaltet sind, und einem Gate, das eine Schottky-Sperrdiode bildet und mit der ersten gemeinsamen Leitung verbunden ist, wobei der fünfte Transistor ein Verbindungshalbleiter- Feldeffekttransistor mit Source- und Drainbereichen ist, die zwischen den ersten Ausgangsknoten und die dritte Speisespannungleitung geschaltet sind, wobei das Gate eine Schottky-Sperrdiode bildet und mit der dritte Speisespannungsleitung verbunden ist, wobei der sechste Transistor ein Verbindungshalbleiter-Feldeffekttransistor mit Source- und Drainbreichen ist, die zwischen die erste Speisespannungsleitung und die zweite Diode geschaltet sind, und wobei das Gate eine Schottky-Sperrdiode bildet und mit der dritten gemeinsamen Leitung verbunden ist, und wobei der siebente Transistor ein Verbindungshalbleiter-Feldeffekttransistor ist mit Source- und Drainbereichen, die zwischen den zweiten Ausgangsknoten und die dritte Speisespannungsleitung geschaltet sind, wobei das Gate eine Schottky-Sperrdiode bildet und mit der dritten Speisespannungsleitung verbunden ist.

7. Verbindungshalbleiter-Speichervorrichtung nach Anspruch 1, wobei jede der Primärspaltenleitungen (Wi) direkt mit der ersten gemeinsamen Leitung (24) des entsprechenden Primärdekoders (2) verbunden ist und wobei die redundante Spaltenleitung (WR) direkt mit der dritten gemeinsamen Leitung (26) des Redundanzdekoders (4) verbunden ist.

8. Verbindungshalbleiter-Speichervorrichtung nach Anspruch 1, wobei jede der Primärspeicherzellen einen Transfer-Gate- Transistor (11, 12) aus einem Verbindungshalbleiter-Feldeffekttransistor aufweist, der ein Paar aus einem Source und einem Drainbereich und ein Gate aufweist, das eine Schottky-Sperrdiode bildet, wobei der Source- oder der Drainbereich mit einer entsprechenden Reihenleitung (Bi, ) verbunden ist und das Gate mit der entsprechenden Primärspaltenleitung (Wj) verbunden ist, und wobei jede der Redundanzspeicherzellen einen Transfergate-Transistor aus einem Verbindungshalbleiter-Feldeffekttransistor aufweist mit einem Paar aus Source- und Drainbereichen und einem Gate, das eine Schottky-Sperrdiode bildet, wobei der Source- oder der Drainbereich mit einer entsprechenden Reihenleitung (Bi, ) verbunden ist und das Gate mit der Redundanzspaltenleitung (WR) verbunden ist.

9. Verbindungshalbleiter-Speichervorrichtung nach Anspruch 8, wobei die primären und die redundanten Speicherzellen vom Typ eines statischen Speichers mit wahlfreiem Zugriff sind.