DE68923514T2 - Vorrichtung und Verfahren zur automatischen digitalen Pegelsteuerung. - Google Patents

Vorrichtung und Verfahren zur automatischen digitalen Pegelsteuerung.

Info

Publication number
DE68923514T2
DE68923514T2 DE68923514T DE68923514T DE68923514T2 DE 68923514 T2 DE68923514 T2 DE 68923514T2 DE 68923514 T DE68923514 T DE 68923514T DE 68923514 T DE68923514 T DE 68923514T DE 68923514 T2 DE68923514 T2 DE 68923514T2
Authority
DE
Germany
Prior art keywords
signal
output
level
circuit
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68923514T
Other languages
English (en)
Other versions
DE68923514D1 (de
Inventor
Tokikazu Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63241326A external-priority patent/JPH0289490A/ja
Priority claimed from JP24132488A external-priority patent/JPH0714217B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE68923514D1 publication Critical patent/DE68923514D1/de
Application granted granted Critical
Publication of DE68923514T2 publication Critical patent/DE68923514T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Processing Of Color Television Signals (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)

Description

    TECHNISCHER HINTERGRUND DER ERFINDUNG
  • Diese Erfindung betrifft eine digitale automatische Verstärkungsregelvorrichtung zur Regelung eines Signals, so daß das signal bei einer Verarbeitung des digitalen Signals, das von der A-D-Umwandlung eines Videosignals in einem Fernsehgerät, einem Videocassettenrekorder (im folgenden als VCR bezeichnet), etc. hergeleitet wird, einen feststehenden Pegel hat. Ferner betrifft die Erfindung ein Verfahren zur automatischen Verstärkungsregelung.
  • Es besteht ein ständig steigender Bedarf für die digitale Verarbeitung von Videosignalen. Die automatische Verstärkungsregelung (im nachfolgenden als AGC-Schaltung bezeichnet) hatte herkömmlicherweise eine Bauart, in welcher eine analoge Datenverarbeitung ausgeführt wird. Der Bedarf für AGC-Schaltungen, in welchen digitale Datenverarbeitung ausgeführt wird, hat jedoch zugenommen. Bei der digitalen Datenverarbeitung zur Verstärkungsregelung wird wie bei der analogen Datenverarbeitung zur Verstärkungsregelung ein Eingangssignal (Videosignal) durch einen Verstärker mit variablem Verstärkungsfaktor geleitet, eine Differenz zwischen dem Ausgangsslgnal und einem vorbestimmten Referenzpegel wird berechnet, die Differenz wird integriert, und das Resultat wird an den Verstärker mit variablem Verstärkungsfaktor rückgekoppelt, in welchem der Verstärkungsfaktor dadurch gesteuert wird, um das Ausgangssignal auf einem feststehenden Pegel zu halten.
  • Wenn das Eingangssignal ein Signal, wie etwa ein Farbsignal ist, zu dem ein Farbsynchronsignal hinzugefügt ist, welches den Referenzpegel darstellt, wird das Farbsynchronsignal für einen feststehenden Zeitraum extrahiert, ein Durchschnittswert des Pegels des extrahierten Farbsynchronsignals wird gebildet, der erhaltene Durchschnittspegel wird an den Verstärker mit variablem Verstärkungsfaktor rückgekoppelt, in welchem der Verstärkungsfaktor dadurch so gesteuert wird, daß das Farbsynchronsignal des Ausgangssignals (Farbsignal) auf einem feststehenden Pegel gehalten wird.
  • In einer derartigen Anordnung wird dann, wenn der Pegel des Eingangssignals bezüglich des dynamischen Bereichs des Eingangssignals zu dem A-D-Wandler, der das analoge Eingangssignal in ein digitales Signal umwandelt, niedrig ist, das Ausgangssignal des Verstärkers mit variablem Verstärkungsfaktor wie vorstehend beschrieben auf einem feststehenden Pegel gehalten; die Anzahl von Bits der Quantisierung, die dem Eingangssignal an dem A-D-Wandler zuzuweisen sind, wird jedoch reduziert, wodurch das Quantisierungsrauschen gesteigert wird, was zu einer Verschlechterung des Rauschabstandes führt. Daher ist es herkömmlicherweise erforderlich, die Anzahl der Bits der Quantisierung in dem A-D-Wandler zu erhöhen oder das Eingangssignal zu verstärken, indem eine analoge AGC-Schaltung in der Stufe vor dem A-D-Wandler vorgesehen wird, um zu verhindern, daß der Rauschabstand verschlechtert wird, auch wenn der Pegel des Eingangssignals für den A-D- Wandler abnimmt.
  • Wenn das Eingangssignal ein Farbsignal ist und das darin enthaltene Farbsynchronsignal auf einem feststehenden Pegel gehalten wird, hat dann, wenn das Eingangssignal ein schmales Band hat, wie z.B. das Wiedergabesignal eines VCR (beispielsweise wenn NTSC-Videosignale insgesamt der FM-Modulation unterworfen werden, dehnt sich die Bandbreite bis auf 15 MHZ aus, aber der VCR ist nicht so ausgelegt, daß er in der Lage ist, höhere Frequenzen als 8 MHz magnetisch auf zuzeichnen), das Hüllsignal des Farbsynchronsignals keine rechteckige Wellenform und ist verzerrt. Wenn die Position, an welcher das Farbsynchronsignal zu extrahieren ist, um den Farbsynchronsignalpegel zu erfassen, von dem Farbsynchronsignal abweicht, tritt daher ein Fehler in dem erfaßten Amplitudenwert (Pegel) auf, wodurch der Pegel des Ausgangssignals des Verstärkers mit variablem Verstärkungsfaktor variiert wird, was ein Nachteil der herkömmlichen Anordnung ist.
  • Die US-A-4 191 995 zeigt eine digitale automatische Verstärkungsregelschaltung auf, die zum Verhindern oder Eliminieren von Störungen einer automatischen Verstärkungsregelschaltung in dem Fall vorgesehen ist, daß ein empfangener Signalpegel eine vorbestimmte obere und untere Grenze übersteigt. Zu diesem Zweck wird ein digitales Dampfer-Einstellsignal G', welches ein Schätzwert des Ausmaßes der Dämpfungseinstellung ist, welche an dem digitalen Dämpfer vorgenommen werden muß, durch einen Schwellenwertdetektor im Hinblick darauf geprüft, ob es innerhalb bestimmter vorgeschriebener Schwellengrenzwerte liegt. Ein analoger Dämpf er wird nur in dem Fall angesteuert oder eingestellt, daß das Einstellsignal G' außerhalb der Grenzwerte liegt, und zwar durch ein analoges Dämpfer- Einstellsignal, das durch einen Aufwärts-/Abwärtszähler erzeugt wird. Wenn G' innerhalb der Grenzwerte liegt, wird die Einstellung des analogen Dämpfers nicht geändert und nur der digitale Dämpfer wird eingestellt.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Es ist eine erste Aufgabe dieser Erfindung, eine digitale automatische Verstärkungsregelvorrichtung bzw. ein automatisches Verstärkungsregelverfahren zu realisieren, welche das Ausgangssignal auf einem feststehenden Pegel halten, während der dynamische Bereich des A-D-Wandlers effektiv genutzt wird.
  • Eine zweite Aufgabe dieser Erfindung ist es, eine digitale automatische Verstärkungsregelvorrichtung bzw. ein automatisches Verstärkungsregelverfahren aufzuzeigen, welche keine große Veränderung des Pegels des Ausgangssignals zur Folge haben, auch wenn die Erfassungsposition des Farbsynchronsignals von dem Farbsynchronsignal abweicht, mit anderen Worten, auch dann, wenn das Farbsynchronfenster von dem Farbsynchronsignal abweicht. Gemäß der Erfindung wird eine digitale automatische Verstärkungsregelvorrichtung bzw. ein automatisches Verstärkungsregelverfahren gemäß Anspruch 1 bzw. 9 geschaffen. Bevorzugte Ausführungsformen sind in den Unteransprüchen beansprucht.
  • Gemäß einem bestimmten Aspekt hat der Amplitudendetektor, ein Bauteil der digitalen automatischen Verstärkungsregelvorrichtung gemäß dieser Erfindung, eine Funktion, um den rms(mittleren Quadratwurzel)-Wert des Farbsynchronsignals zu berechnen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Figur 1 ist ein Blockdiagramm, das die Anordnung einer digitalen automatischen Verstärkungsregelvorrichtung gemäß einer Ausführungsform dieser Erfindung zeigt;
  • Figur 2A bis 2C sind Blockdiagramme, die die Anordnung einer Steuerschaltung in der in Figur 1 dargestellten Ausführungsform zeigen;
  • Figur 3 ist ein Blockdiagramm, das die Anordnung eines Amplitudendetektors in der in Figur 1 dargestellten Ausführungsform zeigt;
  • Figur 4A bis 4D sind Wellenformdiagramme, die Steuersignalwellenformen des vorstehend genannten Amplitudendetektors zeigen; und
  • Figur 5A bis 5D sind Wellenformdiagramme, die die Operation des vorstehend genannten Amplitudendetektors zeigen.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die digitale automatische Verstärkungsregelvorrichtung gemäß einer Ausführungsform dieser Erfindung wird unter Bezug auf die beiliegenden Zeichnungen beschrieben.
  • Figur 1 ist ein Blockdiagramm, das die Anordnung einer Ausführungsform dieser Erfindung darstellt. Die ausgezogenen Linien bezeichnen Analogsignale und die Doppellinien bezeichnen Digitalsignale. In dieser Ausführungsform wird ein Fall beschrieben, in welchem das Eingangssignal ein Farbsignal ist, das ein Farbsynchronsignal enthält.
  • In Fig. 1 wird das Farbsignal in Analogform, nachdem es durch einen ersten Verstärker 1 mit variablem Verstärkungsfaktor verstärkt wurde, durch einen A-D-Wandler 2 in ein Digitalsignal umgewandelt, welches an einen zweiten Verstärker 3 mit variablem Verstärkungsfaktor ausgegeben wird. Das Farbsignal in Digitalform wird durch den zweiten Verstärker 3 mit variablem Verstärkungsfaktor verstärkt und ausgegeben. Der zweite Verstärker 3 mit Verstärkungsfaktor (richtig: variablem Verstärkungsfaktor) kann beispielsweise unter Verwendung einer Additionseinrichtung verwirklicht werden. Ein Amplitudendetektor 4 erfaßt den Amplitudenpegel des Farbsynchronsignals von dem Ausgangssignal des zweiten Verstärkers 3 mit variablem Verstärkungsfaktor. Die Amplitude wird mit einem Referenzpegel A durch einen ersten Pegelkomparator 5 verglichen. Ein Integrator 6 integriert das Ausgangssignal des ersten Pegelkomparators 5 und regelt den zweiten Verstärker 3 mit variablem Verstärkungsfaktor. Als Resultat wird der Amplitudenpegel des Farbsynchronsignals in dem Ausgangssignal des zweiten Verstärkers 3 mit variablem Verstärkungsfaktor gleich dem Referenzpegel A.
  • Wenn bei vorstehend beschriebenen Betriebsablauf der Amplitudenpegel des Eingangssignals des zweiten Verstärkers 3 mit variablem Verstärkungsfaktor abnimmt, das heißt, wenn der Amplitudenpegel des Eingangssignals des A-D-Wandlers abnimmt, nimmt der Verstärkungsfaktor des zweiten Verstärkers 3 mit variablem Verstärkungsfaktor zu, wodurch der Amplitudenpegel des Ausgangssignals so geregelt wird, daß er zu jeder Zeit auf einem feststehenden Pegel liegt. Es sei angenommen, daß in den A-D-Wandler ein Farbsignal eingegeben wird, welches einen Amplitudenpegel aufweist, der ausreicht, um den dynamischen Bereich desselben effektiv zu nutzen, das heißt, welches ausreicht, um eine ausreichende Anzahl von Bits der Quantisierung zuzuordnen. Wenn das Ausgangssignal des Integrators 6 zu dieser Zeit durch x bezeichnet ist, wird dann, wenn der Amplitudenpegel des in den A-D-Wandler 2 eingegeben Farbsignals abnimmt, das Ausgangssignal des Integrators 6 größer als x, und umgekehrt wird dann, wenn der Amplitudenpegel des Farbsignals zunimmt, das Ausgangssignal des Integrators 6 kleiner als x. Wenn daher das Ausgangssignal des Integrators 6 x ist, folgt daraus, daß in den A-D-Wandler ein Farbsignal eingegeben wird, welches einen optimalen Amplitudenpegel aufweist, nämlich einen, der ausreicht, um den dynamischen Bereich desselben effektiv zu nutzen. Hier wird ein Vergleich zwischen dem Ausgangssignal des Integrators 6 und einem Referenzpegel B durch einen zweiten Pegelkomparator 7 durchgeführt, und wenn entsprechend der Pegel B auf denselben Wert wie x des Ausgangssignals des Integrators 6 eingestellt wird, wenn ein Farbsignal in den A-D-Wandler eingegeben wird, dessen Amplitudenpegel ausreicht, um den dynamischen Bereich desselben effektiv zu nutzen, und wenn der erste Verstärker 1 mit variablem Verstärkungsfaktor durch eine Regelschaltung 8 so geregelt wird, daß er die Amplitude des Eingangsfarbsignals auf einen festgelegten Pegel verstärkt, ist es möglich, ein Farbsignal mit einem Amplitudenpegel einzugeben, der ausreicht, um die optimale Anzahl von Quantisierungsbits zuzuordnen.
  • Unter Bezug auf Figur 2A bis 2C, welche Beispiele der Anordnung von Regelschaltungen 8 zeigen, wird deren Anordnung und Betrieb beschrieben.
  • Figur 2A zeigt eine Regelschaltung 8, die aus einem D-A-Wandler 20 zusammengesetzt ist, um das digitale Ausgangssignal des zweiten Pegelkomparators 7 in Analogform umzuwandeln, und aus einem Integrator 21, um das umgewandelte Ausgangssignal des Komparators 7 zu integrieren. Ein analoges Tiefpassfilter wird beispielsweise als Integrator 21 verwendet.
  • Figur 2B zeigt eine Regelschaltung 8, die aus einer PWM(Impulsbreitenmodulations) -Schaltung 22 und einem Integrator 23 besteht. Die PWM-Schaltung 22 moduliert das Ausgangssignal des zweiten Pegelkomparators in ein PWM-Signal und gibt das Signal aus. Das PWM-Signal wird einer Filterung durch ein Tiefpassfilter unterzogen, wodurch es in eine analoge Spannung umgewandelt wird. Hier dient der Integrator 23 ebenfalls als ein Tiefpassfilter. In diesem Fall ist ein D-A-Wandler, der das digitale Signal, welches von dem zweiten Pegelkomparator 7 ausgegeben wird, in ein analoges Signal umwandelt, nicht erforderlich.
  • Figur 2C zeigt eine Regelschaltung 8, die aus einer ODER- Schaltung 24 ("0"-Erfassungsschaltung) besteht, um festzustellen, daß das Ausgangssignal des zweiten Pegelkomparators 7 "0" ist, einem Tri-State-Puffer 25, der den Durchgang des MSB (höchstwertiges Bit) des Ausgangssignals des zweiten Pegelkomparators 7 erlaubt und dessen Ausgangssignal eine hohe Impedanz hat, wenn das Ausgangssignal der ODER-Schaltung 24 "0" ist, und einer Integrierschaltung 26 zum Integrieren dieses Ausgangssignals besteht. Wenn das Ausgangssignal des zweiten Pegelkomparators 7 in seiner Zweierkomplementform ist, beispielsweise, wenn das Ausgangssignal 0 ist, sind alle Bits "0en", und nur in diesem Fall ist das Ausgangssignal der ODER-Schaltung "0". Das MSB des Ausgangssignals des zweiten Pegelkomparators 7 gibt die Polarität des Signals an und zeigt zur gleichen Zeit die Groß-Klein-Beziehung zwischen dem Ausgangssignal des Integrators 7 und dem Referenzpegel B in Figur 1 an (z.B. Ausgangssignal des Integrators 6 > Referenzpegel B: MSB = 0, Ausgangssignal des Integrators 6 < Referenzpegel B: MSB = 1). Dieses MSB wird durch den Integrator 26 integriert und der erste Verstärker 1 mit variablem Verstärkungsfaktor wird so gesteuert, daß das Ausgangssignal des Integrators 6 gleich dem Referenzpegel B ist.
  • Wenn das Ausgangssignal des Integrators 6 gleich dem Referenzpegel B geworden ist, das heißt, wenn das Ausgangssignal des zweiten Pegelkomparators 7 "0" geworden ist, ist das Ausgangssignal der ODER-Schaltung 24 "0", was in den Tri-State- Puffer 25 eingegeben wird, um ein Ausgangssignal mit hoher Impedanz abzugeben, wodurch die Regelung des ersten Verstärkers 1 mit variablem Verstärkungsfaktor durch die Regelschaltung 8 gestoppt wird.
  • Es wurde ein Fall beschrieben, in dem das Eingangssignal ein Farbsignal ist. Der Effekt dieser Erfindung ist jedoch nicht auf diesen Fall beschränkt und kann auf jede Art von Eingangssignal unter Verwendung einer Pegelerfassungseinrichtung (Amplitudendetektor 4) angewendet werden, die geeignet für die Art eines einzugebenden Signals ist, wie der Amplitudendetektor 4 zur Erfassung des Amplitudenpegels des Farbsynchronsignals in dieser Ausführungsform verwendet wird, in welcher das Eingangssignal ein Farbsignal ist.
  • Unter Bezug auf Figur 3 bis 5 werden nachfolgend die Anordnung und der Betriebsablauf des Amplitudendetektors 4 beschrieben, der die Amplitude des Farbsynchronsignals in dem Eingangssignal (Farbsignal) für die Farbsynchronperiode quadriert und einen Durchschnittswert bildet.
  • Figur 3 ist ein Blockdiagramm, das eine konkrete Anordnung der Amplitudenerfassungsschaltung 4 zeigt.
  • In Figur 3 wird das Farbsignal, das in digitaler Form durch den zweiten Verstärker 3 mit variablem Verstärkungsfaktor ausgegeben wurde, einer Erfassung seiner Amplitude durch die Erfassungsschaltung 35 unterzogen. Das Ausgangssignal wird durch eine Quadratschaltung 30 quadriert und während der Farbsynchronperiode wird der Durchschnittswert als ein Ausgangssignal durch eine Durchschnittswertbildungsschaltung 36 gebildet, die aus einer Additionsschaltung 31, einem D-Flip- Flop 33 und einem Schaltkreis 34 besteht, was bedeutet, daß ein Durchschnittswert der Amplitude des Farbsynchronsignals gebildet wird.
  • Verschiedene Regelsignale zur Betätigung der Durchschnittswertbildungsschaltung sind in Figur 4A bis 4D gezeigt. Figur 4A ist ein Taktimpulsdiagramm des Schaltkreises 34. Taktimpulse werden nur dann extrahiert, wenn der Farbsynchrontorimpuls (48) hoch ist. Diese extrahierten Impulse werden durch das Signal x bezeichnet und die Signalwellenform ist in Figur 4C gezeigt. Der Farbsynchrontorimpuls ist ein Impuls, der während einer Farbsynchronperiode den Pegel 1 annimmt. Das Signal wird in den (C) Taktsignaleingang des D-Flip-Flop 33 eingegeben. Der D-Flip-Flop 33 wird zunächst durch einen Rückstellimpuls (Figur 4D) rückgestellt. Das Q-Ausgangssignal des D-Flip-Flops 33 wird zu dem Ausgangssignal der Quadratschaltung 30 addiert und an den D-Eingang des D-Flip-Flop 33 rückgekoppelt. Daraus folgt, daß die Additionsschaltung 31 einen Durchschnitt des Ausgangssignals der Quadratschaltung während der Farbsynchronperiode bildet. Der Durchschnittswert (das Ausgangssignal der Additionsschaltung 31) wird der quadratwurzelschaltung 32 eingegeben, in der dessen Quadratwurzel berechnet wird. Mit anderen Worten wird durch Verwendung dieser Amplitudenerfassungsschaltung 4 das Ausgangssignal des zweiten Verstärkers 3 mit variablem Verstärkungsfaktor so geregelt, daß der rms-(mittlere Quadratwurzel)-Wert der Amplitude des darin enthaltenen Farbsynchronsignals konstant ist.
  • Auch wenn das einzugebende Farbsignal aus zwei Farbdifferenzsignalen besteht, einem R-Y-Signal und einem B-Y-Signal, ist es nur erforderlich, da das R-Y-Signal und das B-Y-Signal einander rechtwinkelig schneiden, zwei Quadratschaltungen vorzusehen und nach dem getrennten Quadrieren dieser Signale diese zu addieren und das Ergebnis der Durchschnittswertbildungsschaltung einzugeben.
  • Die Quadratschaltung 30 und die Quadratwurzelschaltung 32 können durch eine Tabelle eines ROM (Nurlesespeicher) realisiert werden.
  • Unter Bezug auf Figur 5 wird der Effekt der Regelung des rms- Wertes, so daß dieser konstant ist, im folgenden beschrieben.
  • Figur 5A zeigt die Hüllwellenform eines Farbsynchronsignals, das einer Bandbegrenzung unterzogen wurde, wie etwa ein Wiedergabesignal des VCR. Figur 5C zeigt die Werte, die durch die Durchschnittswertbildung der Absolutwerte des Farbsynchronsignals von Figur 5A erhalten werden, und Figur 5D zeigt die rms-Werte, die von dem Farbsynchronsignal von Figur 5A abgeleitet werden, beides während der Zeitperiode T in Figur 5B, wenn der Farbsynchrontorimpuls auf seinem hohen Pegel ist. In Figur 5C und 5D stellt die Abszissenachse die Position relativ zum Farbsynchronsignal des Farbsynchrontores dar. Der Zeitpunkt, wenn die Mitte des Farbsynchrontorimpulses mit der Mitte des Farbsynchronsignals zusammenfällt, ist durch t = 0 angegeben, und zu diesem Zeitpunkt des Zusammenfallens hat das Ausgangssignal seinen Maximalwert. Mit anderen Worten stellen Figur 5C bzw. 5D Ausgangssignale der Durchschnittswerte bezüglich der Abweichung des Farbsynchrontores von dem Farbsynchronsignal dar.
  • Bei der durch die unterbrochenen Linien in Figur 5B angegebenen Wellenform wird gezeigt, daß sie um &tau; von der durch die durchgezogene Linie angegebenen Wellenform abweicht. Das heißt, daß die Wellenform in unterbrochener Linie dem Farbsynchrontorimpuls entspricht, dessen Mitte um &tau; von der Mitte des Farbsynchronsignals abweicht.
  • Wie aus Figur 5C und 5D deutlich ist, ist die Veränderung des Ausgangssignals bezüglich der Abweichung des Farbsynchrontores in der Kurve der Durchschnittsabsolutwerte kleiner als in der Kurve der rms-Werte.
  • Wenn beispielsweise das maximale Ausgangssignal in dem Fall, in dem die Farbsynchronimpulsmitte mit der Farbsynchronsignalmitte zusammenfällt, durch "1" ausgedrückt wird, und wenn das Ausgangssignal als ein Verhältnis zum maximalen Ausgangssignal "1" verglichen wird, wenn die Mitte des Farbsynchrontorimpulses im Gegensatz zu dem Fall, in dem diese Mitten zusammenfallen (Zeit t = 0), um &tau; von der Mitte des Farbsynchronsignals abweicht, ist das Ausgangssignal bei &tau; in den Durchschnittsabsolutwerten (Figur 5C) "0.8" und das Ausgangssignal bei &tau; in rms-Werten (Figur 5D) "0,91". Daher kann eine automatische Verstärkungsregelvorrichtung, die die rms-Werte verwendet, die Ausgangssignalvariation minimieren, die durch die Abweichung des Farbsynchrontores verursacht wird.
  • In dieser Ausführungsform sind zwei Rückkopplungsschleifen vorgesehen, von welchen eine eine digitale Systemregelschleife ist, um Daten von dem Amplitudendetektor 4 an den zweiten Verstärker 3 mit variablem Verstärkungsfaktor rückzukoppeln, und die andere eine Analogsystemrückkopplungsschleife ist, um Daten von dem zweiten Pegelkomparator 7 an den ersten Verstärker 1 mit variablem Verstärkungsfaktor rückzukoppeln, und eine Fehlfunktion, die durch störende Einflüsse zwischen den beiden Schleifen bedingt ist, kann dadurch verhindert werden, daß das Ansprechen der Analogsystemrückkopplungsschleife so eingestellt wird, daß es später auftritt als das Ansprechen der Digitalsystemrückkopplungsschleife.

Claims (9)

1. Digitale automatische Verstärkungsregelvorrichtung, umfassend:
einen ersten Verstärker (1) mit variablem Verstärkungsfaktor zum Verändern der Amplitude eines Eingangssignals;
einen A-D-Wandler (2) zum Umwandeln des analogen Ausgangssignals des ersten Verstärkers (1) mit variablem Verstärkungsfaktor in digitale Form;
einen zweiten Verstärker (3) mit variablem Verstärkungsfaktor zum Verändern der Amplitude des Ausgangssignals des A-D-Wandlers (2);
einen Amplitudendetektor (4) zum Erfassen der Amplitude des Ausgangssignals des zweiten Verstärkers (3) mit variablem Verstärkungs faktor;
einen ersten Pegelkomparator (5) zum Vergleichen des Ausgangs des Amplitudendetektors (4) mit einem ersten Bezugswert (A) und zum Ausgeben der Differenz;
einen ersten Integrator (6) zum Integrieren des Ausgangs des ersten Pegelkomparators (5) und Regeln des zweiten Verstärkers (3) mit Verstärkungsfaktor;
einen zweiten Pegelkomparator (7) zum Vergleichen des Ausgangs (X) des ersten Integrators (6) mit einem zweiten Bezugswert (B) und zum Ausgeben der Differenz; und
eine Regelschaltung (8) zum Regeln des ersten Verstärkers (1) mit variablem Verstärkungsfaktor gemäß dem Ausgang des zweiten Pegelkomparators (7).
2. Digitale automatische Verstärkungsregelvorrichtung nach Anspruch 1, bei welcher das Eingangssignal ein Farbsignal ist, zu dem ein Farbsynchronsignal hinzuaddiert wurde, und bei welcher der Amplitudendetektor (4) eine Quadratschaltung (30) zum Erfassen der Amplitude des Farbsynchronsignals und Quadrieren des Wertes der Amplitude, eine Durchschnittswertbildungsschaltung (36) zur Durchschnittswertbildung des Ausgangs der Quadratschaltung (30) für eine feststehende Zeitdauer und eine Quadratwurzelschaltung (32) zur Berechnung einer Quadratwurzel des Ausgangs der Durchschnittswertbildungs- Schaltung (36) umfaßt.
3. Digitale automatische Verstärkungsregelvorrichtung nach Anspruch 1, bei welcher das Eingangssignal aus zwei Farbdifferenzsignalen, zu denen Farbsynchronsignale hinzuaddiert werden, besteht, und bei welcher der Amplitudendetektor (4) zwei Quadratschaltungen zum jeweiligen Quadrieren der Pegel der Farbsynchronsignale der beiden Farbdifferenzsignale, eine Additionsschaltung (31) zur Berechnung der Summe der beiden Quadratschaltungen, eine Durchschnittswertbildungsschaltung (36) zur Durchschnittswertbildung des Ausgangs der Additionsschaltung (31) für eine feststehende Zeitdauer und eine Quadratwurzelschaltung (32) zur Berechnung einer Quadratwurzel des Ausgangs der Durchschnittswertbildungsschaltung (36) umfaßt.
4. Digitale automatische Verstärkungsregelvorrichtung nach einem der vorstehenden Ansprüche, umfassend:
einen zweiten Integrator (21, 23, 26) zum Integrieren des Ausgangs des zweiten Pegelkomparators (7) und zum Regeln des ersten Verstärkers (1) mit Verstärkungsfaktor.
5. Digitale automatische Verstärkungsregelvorrichtung nach einem der Ansprüche 1 bis 3, bei welcher die Regelschaltung (8) einen D-A-Wandler (20) zum Umwandeln des Ausgangssignals in digitaler Form des zweiten Pegelkomparators (7) in ein analoges Signal und einen zweiten Integrator (21) zum Integrieren des analogen Ausgangssignals umfaßt.
6. Digitale automatische Verstärkungsregelvorrichtung nach einem der Ansprüche 1 bis 3, bei welcher die Regelschaltung (8) eine PWM-Schaltung (22) zur Impulsbreitenmodulation des Ausgangssignals in digitaler Form des zweiten Pegelkomparators (7) und einen zweiten Integrator (23) zum Integrieren des Ausgangssignals umfaßt.
7. Digitale automatische Verstärkungsregelvorrichtung nach einem der Ansprüche 1 bis 3, bei welcher die Regelschaltung (8) eine "0"-Erfassungsschaltung (24) zum Feststellen, daß das Ausgangssignal in digitaler Form des zweiten Pegelkomparators (7) "0" ist, einen Tri-State-Puffer (25), um zu erlauben, daß das höchstwertige Bit des Ausgangssignals des zweiten Pegelkomparators (7) in diesen eingegeben wird und zum Abgeben eines Ausgangs mit hoher Impedanz, wenn die "0"-Erfassungsschaltung (24) "0" erfaßt, und einen zweiten Integrator (26) zum Integrieren des Ausgangssignals des Tri-State-Puffers (25) umfaßt.
8. Digitale automatische Verstärkungsregelvorrichtung nach einem der vorstehenden Ansprüche, bei welcher der zweite Bezugswert (B) der Ausgangswert (X) des ersten Integrators (6) ist, wenn ein Signal mit einer bestimmten Amplitude in den A- D-Wandler (2) eingegeben wird.
9. Automatisches Verstärkungsregelverfahren zur gleichzeitigen Regelung des Pegels eines analogen Signals, das durch einen analogen Verstärker (1) mit variablem Verstärkungsfaktor geleitet und einem A-D-Wandler (2) eingegeben wurde, und des Pegels eines digitalen Signals, das von dem A-D-Wandler (2) abgegeben und durch einen digitalen Verstärker (3) mit variablem Verstärkungsfaktor geleitet wurde, umfassend die Schritte:
Erfassen des Pegels des digitalen Signals als den Ausgang des A-D-Wandlers (2);
Vergleichen des Pegels des digitalen Signals mit einem vorgegebenen Bezugspegel (A) zur Erzeugung eines Differenzsignals;
Integrieren des Differenzsignals zur Erzeugung eines Regelsignals (X), wodurch der digitale Verstärker (3) mit variablem Verstärkungsfaktor geregelt wird, so daß das Digitalsignal auf einem feststehenden Pegel gehalten wird; und
Vergleichen des Pegels des Regelsignals (X) mit einem weiteren gegebenen Bezugspegel (B) zur Erzeugung eines weiteren Differenzsignals;
wodurch der analoge Verstärker (1) mit variablem Verstärkungsfaktor geregelt wird, so daß das analoge Signal auf einem feststehenden Pegel gehalten wird.
DE68923514T 1988-09-27 1989-09-27 Vorrichtung und Verfahren zur automatischen digitalen Pegelsteuerung. Expired - Fee Related DE68923514T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63241326A JPH0289490A (ja) 1988-09-27 1988-09-27 自動利得制御装置
JP24132488A JPH0714217B2 (ja) 1988-09-27 1988-09-27 自動利得制御装置

Publications (2)

Publication Number Publication Date
DE68923514D1 DE68923514D1 (de) 1995-08-24
DE68923514T2 true DE68923514T2 (de) 1996-04-04

Family

ID=26535203

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68923514T Expired - Fee Related DE68923514T2 (de) 1988-09-27 1989-09-27 Vorrichtung und Verfahren zur automatischen digitalen Pegelsteuerung.

Country Status (4)

Country Link
US (1) US4989074A (de)
EP (1) EP0361452B1 (de)
KR (1) KR930000974B1 (de)
DE (1) DE68923514T2 (de)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812979B2 (ja) * 1989-11-21 1996-02-07 日本電気株式会社 自動利得制御装置
JPH03214885A (ja) * 1990-01-19 1991-09-20 Toshiba Corp 色信号の輪郭強調回路
GB2243733A (en) * 1990-05-01 1991-11-06 Orbitel Mobile Communications Gain control based on average amplitude of i/p signal
JPH04297115A (ja) * 1991-03-26 1992-10-21 Toshiba Corp 可変利得制御回路
JPH0529879A (ja) * 1991-07-22 1993-02-05 Toshiba Corp 無線通信装置の自動周波数制御回路
JPH05160653A (ja) * 1991-12-09 1993-06-25 Yamaha Corp 自動利得制御装置
DE69220558T2 (de) * 1991-12-18 1997-11-13 Texas Instruments Inc System zur Dynamikerhöhung eines Empfängers
US5379075A (en) * 1992-02-04 1995-01-03 Sony Corporation Video signal AGC circuit for adjusting the sync level of a video signal
US5235424A (en) * 1992-02-06 1993-08-10 General Electric Company Automatic gain control system for a high definition television signal receiver
JP3264698B2 (ja) * 1992-06-30 2002-03-11 キヤノン株式会社 撮像装置
US5375145A (en) * 1992-08-27 1994-12-20 Quantum Corporation Multi-mode gain control loop for PRML class IV sampling data detection channel
US5349390A (en) * 1992-09-22 1994-09-20 U.S. Philips Corporation Picture signal processor for performing both large area and small area contrast reduction, and picture display apparatus incorporating such a picture signal processor
US5854845A (en) * 1992-12-31 1998-12-29 Intervoice Limited Partnership Method and circuit for voice automatic gain control
JP3290225B2 (ja) * 1993-01-13 2002-06-10 トウシバビデオプロダクツ プライベート リミテッド 自動利得調整回路
DE69428883T2 (de) * 1993-08-11 2002-04-11 Ntt Docomo Inc Gerät und verfahren zur automatischen verstärkungsregelung für einen spreizspektrum empfänger
US5548594A (en) * 1993-12-28 1996-08-20 Nec Corporation Compact AGC circuit with stable characteristics
US5451948A (en) * 1994-02-28 1995-09-19 Cubic Communications, Inc. Apparatus and method for combining analog and digital automatic gain control in receivers with digital signal processing
US5465406A (en) * 1994-09-06 1995-11-07 Ford Motor Company Automatic gain control overshoot limiter for AM receiver
US5722061A (en) * 1994-12-16 1998-02-24 Qualcomm Incorporated Method and apparatus for increasing receiver immunity to interference
US5722063A (en) * 1994-12-16 1998-02-24 Qualcomm Incorporated Method and apparatus for increasing receiver immunity to interference
US5563916A (en) * 1995-06-05 1996-10-08 Hitachi America, Ltd. Apparatus and method for varying the slew rate of a digital automatic gain control circuit
KR970008907A (ko) * 1995-07-25 1997-02-24 가네꼬 히사시 A/d 변환기에서 최적 다이나믹 레인지를 유지하기 위한 a/d 변환기의 기준 레벨 조정 회로 및 방법
JP3316351B2 (ja) * 1995-09-27 2002-08-19 シャープ株式会社 Agc装置
US5929420A (en) * 1995-10-02 1999-07-27 Symbol Technologies, Inc. Method for reading distorted bar codes
US5758274A (en) * 1996-03-13 1998-05-26 Symbol Technologies, Inc. Radio frequency receiver with automatic gain control
US5786865A (en) * 1996-06-28 1998-07-28 Zilog, Inc. Apparatus and method for digital amplitude and phase detection
US6018650A (en) * 1996-12-18 2000-01-25 Aironet Wireless Communications, Inc. Cellular communication devices with automated power level adjust
KR100207713B1 (ko) * 1997-01-17 1999-07-15 윤종용 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로
US6148048A (en) * 1997-09-26 2000-11-14 Cirrus Logic, Inc. Receive path implementation for an intermediate frequency transceiver
US6275259B1 (en) 1998-02-02 2001-08-14 International Business Machines Corporation Digital automatic gain control circuit for image system
US6073848A (en) * 1998-05-18 2000-06-13 Symbol Technologies, Inc. Digital automatic gain control for multi-stage amplification circuits
US6970717B2 (en) * 2001-01-12 2005-11-29 Silicon Laboratories Inc. Digital architecture for radio-frequency apparatus and associated methods
US7228109B2 (en) * 2001-01-12 2007-06-05 Silicon Laboratories Inc. DC offset reduction in radio-frequency apparatus and associated methods
US6804497B2 (en) * 2001-01-12 2004-10-12 Silicon Laboratories, Inc. Partitioned radio-frequency apparatus and associated methods
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US6993314B2 (en) 1998-05-29 2006-01-31 Silicon Laboratories Inc. Apparatus for generating multiple radio frequencies in communication circuitry and associated methods
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US7024221B2 (en) * 2001-01-12 2006-04-04 Silicon Laboratories Inc. Notch filter for DC offset reduction in radio-frequency apparatus and associated methods
US7092675B2 (en) * 1998-05-29 2006-08-15 Silicon Laboratories Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
US6353364B1 (en) * 1998-12-22 2002-03-05 Ericsson Inc. Digitally gain controllable amplifiers with analog gain control input, on-chip decoder and programmable gain distribution
JP2000315926A (ja) * 1999-04-30 2000-11-14 Mitsubishi Electric Corp 自動利得制御回路
US6369857B1 (en) * 1999-05-13 2002-04-09 Sarnoff Corporation Receiver for analog and digital television signals
US6160448A (en) * 1999-07-12 2000-12-12 Aphex Systems Digitally-controlled low noise variable-gain amplifier
JP2001197139A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd Agc回路及びデータ通信装置
DE60139121D1 (de) 2000-04-28 2009-08-13 Broadcom Corp Sende- und empfangssysteme und zugehörige verfahren für serielle hochgeschwindigkeitsdaten
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6792055B1 (en) * 2000-07-21 2004-09-14 Rockwell Collins Data communications receiver with automatic control of gain or threshold for soft decision decoding
JP2002158585A (ja) * 2000-11-16 2002-05-31 Sony Corp アナログフロントエンド回路
US6417730B1 (en) 2000-11-29 2002-07-09 Harris Corporation Automatic gain control system and related method
US20030232613A1 (en) * 2001-01-12 2003-12-18 Kerth Donald A. Quadrature signal generation in radio-frequency apparatus and associated methods
US7035611B2 (en) * 2001-01-12 2006-04-25 Silicon Laboratories Inc. Apparatus and method for front-end circuitry in radio-frequency apparatus
US7138858B2 (en) 2001-01-12 2006-11-21 Silicon Laboratories, Inc. Apparatus and methods for output buffer circuitry with constant output power in radio-frequency circuitry
US7158574B2 (en) * 2001-01-12 2007-01-02 Silicon Laboratories Inc. Digital interface in radio-frequency apparatus and associated methods
US7177610B2 (en) * 2001-01-12 2007-02-13 Silicon Laboratories Inc. Calibrated low-noise current and voltage references and associated methods
US7031683B2 (en) * 2001-01-12 2006-04-18 Silicon Laboratories Inc. Apparatus and methods for calibrating signal-processing circuitry
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
DE10208415B4 (de) * 2002-02-27 2006-03-16 Advanced Micro Devices, Inc., Sunnyvale Verstärkungsregelung in WLAN-Geräten
AU2003220281A1 (en) * 2002-03-15 2003-09-29 Silicon Laboratories Inc. Radio-frequency apparatus and associated methods
KR100480646B1 (ko) * 2003-04-17 2005-03-31 삼성전자주식회사 잡음이 많은 다중 경로 채널에 적응하여 신호를안정적으로 포착 추적하는 자동 이득 제어기, 이를 구비한디지털 텔레비전 수신 장치 및 그 방법
KR100497395B1 (ko) * 2003-06-30 2005-06-23 삼성전자주식회사 화질을 자동으로 설정하는 방법
US7386074B1 (en) 2003-10-06 2008-06-10 Redpine Signals, Inc. Digital automatic gain control method and apparatus
KR100630157B1 (ko) * 2003-12-23 2006-09-29 삼성전자주식회사 Rf 송수신 장치
US7443455B2 (en) * 2003-12-30 2008-10-28 Texas Instruments Incorporated Automatic gain control based on multiple input references in a video decoder
JP2005294896A (ja) * 2004-03-31 2005-10-20 Pioneer Electronic Corp 映像信号処理装置
TWI271102B (en) * 2005-03-04 2007-01-11 Chip Advanced Technology Inc Method for video signal process and method for signal processing apparatus calibration
US20080061842A1 (en) * 2006-09-07 2008-03-13 Micron Technology, Inc. Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage
US7560959B2 (en) * 2006-09-18 2009-07-14 Micron Technology, Inc. Absolute value peak differential voltage detector circuit and method
CN101192862B (zh) 2006-11-30 2013-01-16 昂达博思公司 用于无线通信系统的自动增益控制方法和设备
JP2008271248A (ja) * 2007-04-20 2008-11-06 Toshiba Corp 色信号変換装置およびそれを備えた映像表示装置並びに色信号変換方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2151533A5 (de) * 1971-09-01 1973-04-20 Inst Francais Du Petrole
US4191995A (en) * 1979-01-02 1980-03-04 Bell Telephone Laboratories, Incorporated Digital automatic gain control circuit
JPS57138208A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Power detecting circuit and gain control circuit using it
JPS6075112A (ja) * 1983-09-30 1985-04-27 Sony Corp 映像信号のagc回路
US4602276A (en) * 1984-04-12 1986-07-22 Rca Corporation Digital signal level overload system
US4673970A (en) * 1984-06-08 1987-06-16 Matsushita Electric Industrial Co., Ltd. Chrominance signal processing system
US4625240A (en) * 1984-07-25 1986-11-25 Eeco, Inc. Adaptive automatic gain control
DE3438564A1 (de) * 1984-10-20 1986-04-30 Philips Patentverwaltung Gmbh, 2000 Hamburg Abtastregelkreis
JPS62216511A (ja) * 1986-03-18 1987-09-24 Nec Corp 自動利得制御装置

Also Published As

Publication number Publication date
KR930000974B1 (ko) 1993-02-11
KR900005705A (ko) 1990-04-14
DE68923514D1 (de) 1995-08-24
EP0361452B1 (de) 1995-07-19
US4989074A (en) 1991-01-29
EP0361452A3 (de) 1991-05-29
EP0361452A2 (de) 1990-04-04

Similar Documents

Publication Publication Date Title
DE68923514T2 (de) Vorrichtung und Verfahren zur automatischen digitalen Pegelsteuerung.
DE3137906C2 (de)
DE3877781T2 (de) Automatische verstaerkungsregelungseinrichtung fuer videosignale.
DE2503944B2 (de) Vorrichtung zum auslesen eines scheibenfoermigen aufzeichnungstraegers
DE2739667A1 (de) Schreibtaktimpulssignalgeber
DE3240853C2 (de) Schaltung zur Umwandlung eines Informationssignals in ein rechteckförmiges Signal
DE3710632A1 (de) Einrichtung zur zyklischen rauschverminderung
EP0425041B1 (de) Digitale Schaltungsanordnung zur Verarbeitung eines analogen Bildsignals mit einem unverkoppelten Systemtakt
DE2454534A1 (de) Farbvideosignal-wiedergabeeinrichtung
DE68926230T2 (de) Rauschmessung für Videosignale
DE68924060T2 (de) Verfahren zur Detektion einer Signalwellenformstörung in einem empfangenen Fernsehbildsignal.
DE2631335C3 (de) Schaltungsanordnung für frequenzmodulierte Videosignale, die von einem magnetischen Aufzeichnungsträger zur Wiedergabe abgenommen werden
DE3132978C2 (de)
DE3817305A1 (de) Digitale pll-schaltung
EP0084628B1 (de) Kabelentzerrerschaltung
DE2435987B2 (de) Vorrichtung zur Wiedergabe eines auf einen Aufzeichnungsträger aufgezeichneten Videosignals
DE3623113C2 (de) Fehlerdetektoreinrichtung
DE4143090A1 (de) Ein automatisches nachfuehrverfahren fuer einen videorekorder
DE3915454A1 (de) Inversionsphaenomen-unterdrueckungsschaltung
DE2900214A1 (de) Verfahren und schaltungsanordnungen zur korrektur von zeitbasisfehlern in einem videosignal
EP0639038B1 (de) Schaltungsanordnung zum Umwandeln eines Stereosignals
DE3724572C2 (de)
DE2605843C2 (de) Anordnung zur automatischen Korrektur von Verzerrungen
DE4243960C2 (de) Frequenzdiskriminator
DE69114624T2 (de) Synchronisierungsschaltung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee