DE60223894T2 - Halbleiterspeicheranordung und Informationgerät - Google Patents

Halbleiterspeicheranordung und Informationgerät Download PDF

Info

Publication number
DE60223894T2
DE60223894T2 DE60223894T DE60223894T DE60223894T2 DE 60223894 T2 DE60223894 T2 DE 60223894T2 DE 60223894 T DE60223894 T DE 60223894T DE 60223894 T DE60223894 T DE 60223894T DE 60223894 T2 DE60223894 T2 DE 60223894T2
Authority
DE
Germany
Prior art keywords
word line
reference cell
normal
signal
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60223894T
Other languages
English (en)
Other versions
DE60223894D1 (de
DE60223894T8 (de
Inventor
Kaname Ibaraki-shi Yamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE60223894D1 publication Critical patent/DE60223894D1/de
Publication of DE60223894T2 publication Critical patent/DE60223894T2/de
Application granted granted Critical
Publication of DE60223894T8 publication Critical patent/DE60223894T8/de
Active legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

  • 1. GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf einen nicht-flüchtigen Speicher, in dem Daten elektrisch wiederbeschreibbar sind, beispielsweise eine Halbleiterspeicheranordnung, beispielsweise ein Flash-EEPROM oder dergleichen, und auf ein Informationsgerät, das den nicht-flüchtigen Speicher verwendet, beispielsweise einen Mobiltelefonterminal oder dergleichen.
  • 2. BESCHREIBUNG DES STANDES DER TECHNIK
  • Herkömmlicherweise wird in einer nicht-flüchtigen Halbleiterspeicheranordnung (nicht-flüchtiger Speicher), in der Daten elektronisch wiederbeschreibbar sind, beispielsweise einem Flash-EEPROM, ein Datenlesevorgang wie folgt durchgeführt: Wie in 8 gezeigt ist, wird die gleiche Drain-Spannung an eine Speicherzelle RCO, die auf einen vorgegebenen Schwellenwert eingestellt ist und die als „Referenzzelle" bezeichnet wird, und eine Speicherzelle MCO eine Speicherfelds angelegt, auf der der Datenlesevorgang durchgeführt wird, während die gleiche Gate-Spannung durch einen Lesezugriffszeit-Decoder und einen Wortleitungs-Decoder angelegt, und eine Differenz zwischen den Werten der Ströme, die durch die Speicherzellen RCO und MCO fließen, wird durch einen Leseverstärker S/A verstärkt, und das Ergebnis der Verstärkung wird als gespeicherte Daten ausgelesen.
  • In einem herkömmlichen Verfahren zum Anlegen einer Gate-Spannung an eine Referenzzelle RCO wird die Gate-Spannung konstant an die Referenzzelle RCO angelegt, während die Versorgungsspannung zu der Speicheranordnung zugeführt wird (siehe 9 bis 11). In einem anderen herkömmlichen Verfahren wird eine Gate-Spannung an die Referenzzelle RCO gemäß einem ATD-Signal angelegt, das während des Lesevorgangs aktiviert wird (siehe 12 bis 14). Jedes dieser Verfahren wird unten im Einzelnen beschrieben.
  • 9 ist ein Blockdiagramm, das eine beispielhafte Anordnung eines primären Teils einer herkömmlichen, nicht flüchtigen Halbleiterspeicheranordnung 10 zeigt. 9 zeigt ein Verfahren, bei dem eine Spannung konstant an jede der Wortleitungen von Referenzzellen RC0, RC1 und RC2 angelegt wird, während die Versorgungsspannung der Speicheranordnung zugeführt wird.
  • In 9 umfasst die herkömmliche, nicht-flüchtige Halbleiterspeicheranordnung 10: ein Speicherzellenfeld RA, das durch eine Vielzahl von Referenzzellen RC0–RC2 (im Folgenden als „Referenzfeld RA" bezeichnet) gebildet wird; Niveauumschalter LS0 und LS1, die eine Wortleitungs-Steuerschaltung zum Ansteuern der Wortleitungen der Referenzzellen bilden; ein Speicherzellenfeld MA (im Folgenden als „Speicherfeld MA" bezeichnet), das ein Datenspeicherbereich ist; ein Vordecoder XPDEC für redundante Wortleitungen; einen Decoder XDEC für normale Wortleitungen; einen Vordecoder XPDEC für redundante Wortleitungen und einen Decoder XRDEC für redundante Wortleitungen.
  • Das Referenzfeld RA umfasst: die Referenzzelle RC0, die in einem Datenlesevorgang verwendet wird; die Referenzzelle RC1, die zur Verifizierung einer Löschung von Daten verwendet wird und die Referenzzelle RC2, die zur Verifizierung in einem Datenschreibvorgang verwendet wird. Eine Referenzzellen-Wortleitung RWL0 ist mit den Gate-Elektroden der Referenzzellen RC0 und RC1 verbunden, und eine Referenzzellen-Wortleitung RWL1 ist mit der Gate-Elektrode der Referenzzelle RC2 verbunden. Eine Bitleitung RBL0 ist mit der Drain-Elektrode der Referenzzelle RC0 verbunden; eine Bitleitung RBL1 ist mit der Drain-Elektrode der Referenzzelle RC1 verbunden und eine Bitleitung RBL2 ist mit der Drain-Elektrode der Referenzzelle RC2 verbunden. Die Source-Elektroden der Referenzzellen RC0, RC2 sind mit einer gemeinsamen Source-Leitung RHS verbunden.
  • Die Niveauumschalter LS0 und LS1 werden durch die Knotenspannung HWL für Wortleitungen mit Strom versorgt. Der Niveauumschalter RS0 empfängt ein Referenzzellen-Auswahlsignal SEL0 und die Ausgänge einer Spannung auf der Grundlage des empfangenen Referenzzellen-Auswahlsignals SEL0 zu der Referenzzellen-Wortleitung RWL0, wodurch die Wortleitung RWL0 ausgewählt wird. Der Niveauumschalter LS1 empfängt ein Referenzzellen-Auswahlsignal SEL1 und Ausgänge einer Spannung auf der Grundlage des empfangenen Referenzzellen-Auswahlsignals SEL1 an die Referenzzellen-Wortleitung RWL1, wodurch die Wortleitung RWL1 ausgewählt wird. Die Referenzzellen-Auswahlslgnale SEL0 und SEL2 werden exklusiv aktiviert, sodass eines der Signale SEL0 und SEL1 auf EIN (beispielsweise, wenn die Versorgungsspannung VCC an die Speicheranordnung 10 angelegt wird) ist, während das andere auf AUS ist. Beispielsweise, wenn das Referenzzellen-Auswahlsignal SEL0 auf EIN ist, steigt das Potential der Referenzzellen-Wortleitung RWL0 an, wodurch die Referenzzellen-Wortleitung RWL0 ausgewählt wird. Wenn das Referenzzellen-Auswahlsignal SEL1 auf EIN ist, steigt das Potential der Referenzzellen-Wortleitung RWL1 an, wodurch die Referenzzellen-Wortleitung RWL1 ausgewählt wird.
  • Das Speicherfeld MA umfasst eine Vielzahl von Speicherzellen als Speicherelemente, die in einer Matrix nach Reihen- und Spaltenrichtungen angeordnet sind. Hier wird die Beschreibung dadurch vereinfacht, dass nur auf die Speicherzellen MC0 und MC1 des Speicherfelds MA Bezug genommen wird. Eine normale Wortleitung MWL des Speicherfelds ist mit der Gate-Elektrode der Speicherzelle MC0 verbunden, und eine redundante Wortleitung ReWL des Speicherfelds ist mit der Gate-Elektrode der Speicherzelle MC1 verbunden. Eine gemeinsame Bitleitung MBL ist mit jeder der Drain-Elektroden der Speicherzellen MC0 und MC1 verbunden, und eine Source-Leitung MHS ist mit jeder der Source-Elektroden der Speicherzellen MC0 und MC1 verbunden. Die Source-Leitungen RHS und MHS werden im Allgemeinen auf dem Erdpotential gehalten, sie werden jedoch so gesteuert, dass sie auf einem unterschiedlichen Niveau sind, wenn die Speicheranordnung sich in einem speziellen Modus befindet, beispielsweise einem Testmodus oder dergleichen. Bei dem Löschmodus sind beispielsweise die Source-Leitungen RHS und MHS auf einem hohen Spannungsniveau.
  • Ein Redundanz-Erfassungssignal MD, ein Adress-Signal ADD und ein Wortleitungs-Aufsteuer-ATD-Signal SPW werden in den Vordecoder XPDEC für normale Wortleitungen eingegeben. Auf der Grundlage dieser Signale gibt der Vordecoder XPDEC für normale Wortleitungen ein Auswahlsignal SX für normale Wortleitungen an den Decoder XDEC für normale Wortleitungen aus.
  • Der Decoder XDEC für normale Wortleitungen wird durch die Knotenspannung HWL für Wortleitungen mit Strom versorgt. Ferner empfängt der Decoder XDEC für normale Wortleitungen ein Auswahlsignal SX für normale Wortleitungen, das von dem Vordecoder XPDEC für normale Wortleitungen ausgegeben wird, und er gibt eine Spannung an eine vorgegebene, normale Wortleitung MWL des Speicherfelds entsprechend dem Auswahlsignal SX für normale Wortleitungen aus, wodurch die vorgegebene, normale Wortleitung MWL des Speicherfelds ausgewählt wird.
  • Der Vordecoder XPRDEC für redundante Wortleitungen empfängt das Adress-Signal ADD, das Wortleitungs-Aufsteuer-ATD-Signal SPW und ein Adress-Signal BADD für redundante Wortleitungen. Entsprechend diesen Signalen gibt der Vordecoder XPRDEC für redundante Wortleitungen ein Redundanz-Erfassungssignal MD an den Vordecoder XPDEC für normale Wortleitungen und ein Auswahlsignal RC für redundante Wortleitungen an den Decoder XRDEC für redundante Wortleitungen aus.
  • Der Decoder XRDEC für redundante Wortleitungen wird durch die Knotenspannung VWL für Wortleitungen mit Strom versorgt. Ferner empfängt der Decoder XRDEC für redundante Wortleitungen ein Auswahlsignal RX für redundante Wortleitungen, das von dem Vordecoder XPRDEC für redundante Wortleitungen ausgegeben wird, und er gibt eine Spannung an eine vorgegebene, redundante Wortleitung ReWL des Speicherfelds entsprechend dem Auswahlsignal RX für redundante Wortleitungen aus, wodurch die vorgegebene, redundante Wortleitung ReWL des Speicherfelds ausgewählt wird.
  • Ein Wortleitungs-Auswahlvorgang wird nun unter Bezugnahme auf das Zeitablaufdiagramm von 10 beschrieben, das durch eine Wortleitungs-Steuerschaltung für die Referenzzellen, eine Steuerschaltung für normale Wortleitungen für das Speicherfeld und einer Steuerschaltung für redundante Wortleitungen für das Speicherfeld ausgeführt wird, wenn eine nicht-redundante, normale Wortleitung des Speicherfelds ausgewählt wird.
  • 10 zeigt von oben nach unten in 10 eine Versorgungsspannung VCC; die Knotenspannung HWL für Wortleitungen; ein Chip-Aufsteuerungssignal CE#, das ein Steuersignal zur Aktivierung der Speicheranordnung 10 ist; ein Ausgangs-Aufsteuersignal OE#, das ein Steuersignal ist, um eine Datenausgabe zuzulassen; ein Wortleitungs-Aufsteuer-ATD-Signal SPW, das von einer Adress-Übergangsdetektorschaltung (nicht gezeigt) ausgegeben wird; das Potenzial der Referenzzellen-Wortleitung RWL0; das Auswahlsignal SX für normale Wortleitungen; das Potenzial der normalen Wortleitung MWL des Speicherfelds und das Potenzial der redundanten Wortleitung ReWL des Speicherfelds. Wenn sowohl das Chip-Aufsteuersignal CE# als auch das Ausgangs-Aufsteuersignal OE# beide auf Erdniveau sind, kann ein Datenlesevorgang durchgeführt werden. Das Chip-Aufsteuersignal CE# und das Ausgangs-Aufsteuersignal OE# sind Steuersignale, die allgemein in einem Halbleiterspeicher verwendet werden, und sie werden daher aus dem Blockdiagramm von 9 weggelassen.
  • In einem Speicher, in dem Daten elektrisch wiederbeschreibbar sind, beispielsweise in der nicht-flüchtigen Halbleiterspeicheranordnung 10 (beispielsweise ein Flash-EEPROM), können Daten ausgelesen werden, außer, wenn ein Daten-Schreibbefehl oder ein Daten-Löschbefehl ausgegeben wird, unmittelbar nachdem damit begonnen worden ist, die Versorgungsspannung anzulegen. Das heißt, dass das Chip-Aufsteuersignal CE# für die Aktivierung des Halbleiterchips und das Ausgangs-Aufsteuersignal OE#, um eine Datenausgabe von einem Ausgangsanschluss zuzulassen, auf Erdniveau herabgesetzt werden, wodurch die in der Speicherzelle MC0 gespeicherte Information ausgelesen werden kann.
  • Bezug nehmend auf 10 beginnt, nachdem die Speicheranordnung 10 an dem Zeitpunkt t0 eingeschaltet worden ist, die Versorgungsspannung VCC anzusteigen. Danach beginnt an dem Zeitpunkt t1 die Knotenspannung HWL für Wortleitungen, die zum Lesen von Daten verwendet wird, anzusteigen.
  • Zu diesem Zeitpunkt ist für die Referenzzelle RC0 das Referenzzellen-Auswahlsignal SEL0 auf EIN, während das Referenzzellen-Auswahlsignal SEL1 auf AUS (Erdniveau) ist, und die Wortleitung RWL0 der Referenzzelle RC0 wird durch den Niveauumschalter LS0 mit der Knotenspannung HWL für Wortleitungen (etwa 5 V Gleichspannung) geladen. Ferner wird die Bitleitung RBL0 ausgewählt, und die gemeinsame Source-Leitung RHS der Referenzzelle RC0 wird so gesteuert, dass sie auf Erdniveau ist. Dieser spannungsgesteuerte Zustand tritt auf, wenn ein Lesebefehl ausgegeben wird.
  • An dem Zeitpunkt t2, der auftritt, unmittelbar nachdem die Speicheranordnung 10 mit der Versorgungsspannung VCC versorgt worden ist, ist die Speicheranordnung 10 in einem datenlesefähigen Zustand. Das heißt, dass in diesem Zustand Daten aus der Speicheranordnung 10 durch Herabsetzung des Chip-Aufsteuerungssignals CE# und des Ausgangs-Aufsteuersignals OE# auf das Erdniveau ausgelesen werden können.
  • Sodann steigt an dem Zeitpunkt t3 das Wortleitungs-Aufsteuer-ATD-Signal SPW in Antwort darauf an, dass das Chip-Aufsteuersignal CE# das Erdniveau erreicht. An dem Zeitpunkt t4 steigt das Auswahlsignal SX für normale Wortleitungen auf das Versorgungs-Spannungsniveau an.
  • Zu dem Zeitpunkt t5 steigt das Potential der vorgegebenen, normalen Wortleitung MWL des Speicherfelds in Antwort darauf an, dass das Auswahlsignal SX für normale Wortleitungen ansteigt. Es ist zu beachten, dass, da die redundante Wortleitung ReWL des Speicherfelds in diesem Beispiel nicht ausgewählt ist, das Potenzial der redundanten Wortleitung ReWL des Speicherfelds auf Erdniveau bleibt.
  • Nach einer Weile ist das Auslesen der Daten abgeschlossen, und das Wortleitungs-Aufsteuer-ATD-Signal SPW fällt zu dem Zeitpunkt t6 auf Erdniveau ab. Entsprechend fällt das Potenzial der vorgegebenen normalen Wortleitung MWL des Speicherfelds an dem Zeitpunkt t7 auf das Erdniveau ab. Während dieser Vorgänge bleibt die Referenzzellen-Wortleitung RWL0 der Referenzzelle RC0 immer hoch.
  • Als nächstes wird der Wortleitungs-Auswahlvorgang unter Bezugnahme auf das Zeitablaufdiagramm von 11 beschrieben, der durch eine Wortleitungs-Steuerschaltung für Referenzzellen, eine Steuerschaltung für normale Wortleitungen für das Speicherfeld und eine Steuerschaltung für redundante Wortleitungen für das Speicherfeld durchgeführt wird, wenn eine redundante Wortleitung ausgewählt wird. In 11 werden ein Redundanz-Erfassungssignal MD und ein Auswahlsignal RX für eine redundante Wortleitung zusätzlich zu den verschiedenen, oben beschriebenen Signalen betrachtet, und eine redundante Wortleitung wird statt der normalen Wortleitung MWL des Speicherfelds betrachtet. Der Betriebsablauf von dem Zeitpunkt t0 bis zu dem Zeitpunkt t3 ist vollständig der gleiche wie der, der in 10 beschrieben ist, und daher wird die Beschreibung davon hier weggelassen. Die folgende Beschreibung des Wortleitungs-Auswahlvorgangs beginnt zu dem Zeitpunkt t4.
  • Wie in 11 gezeigt ist, steigt nach einer Weile, da das Wortleitungs-Aufsteuer-ATD-Signal SPW angestiegen ist, das Auswahlsignal SX für normale Wortleitungen an dem Zeitpunkt t4 auf das Versorgungs-Spannungsniveau an, und entsprechend beginnt das Potenzial der normalen Wortleitung MWL des Speicherfeldes anzusteigen. Unmittelbar danach wird jedoch ein Redundanz-Erfassungssignal MD ausgegeben, und der Vordecoder XPDEC für normale Wortleitungen empfängt das Redundanz-Erfassungssignal MD und senkt das Auswahlsignal SX für normale Wortleitungen zurück auf das Erdniveau ab. Der Decoder XDEC für normale Wortleitungen empfängt das abgesenkte, Auswahlsignal SX für normale Wortleitungen und senkt das Potenzial der normalen Wortleitung MWL des Speicherfelds zurück auf das Erdniveau ab.
  • Im Wesentlichen zum gleichen Zeitpunkt, an dem das Potenzial der normalen Wortleitung MWL des Speicherfelds zurück auf das Erdniveau abgesenkt wird (an dem Zeitpunkt t5), erreicht das Auswahlsignal RX für redundante Wortleitungen, das von dem Vordecoder XPRDEC für redundante Wortleitungen ausgegeben wird, das Versorgungs-Spannungsniveau. Als Ergebnis steigt das Potenzial der redundanten Wortleitung ReWL des Speicherfelds als Ersatz für die normale Wortleitung MWL des Speicherfelds an.
  • In diesem Beispiel wird die normale Wortleitung MWL des Speicherfelds auf die redundante Wortleitung ReWL des Speicherfelds umgeschaltet, nachdem das Potenzial der normalen Wortleitung MWL des Speicherfelds anzusteigen beginnt. Dies beruht darauf, dass der Vordecoder XPDEC für redundante Wortleitungen in unerwünschter Weise das Auswahlsignal SX für normale Wortleitungen ausgibt, während der Vordecoder XPRDEC für redundante Wortleitungen überlegt, ob die Wortleitungen umgeschaltet werden sollen, und entsprechend ist eine gewisse Zeitspanne erforderlich, um das Auswahlsignal SX für normale Wortleitungen durch das Redundanz-Erfassungssignal MD aufzuheben.
  • Nachdem das Lesen der Daten abgeschlossen ist, fällt das Wortleitungs-Aufsteuer-ATD-Signal SPW an dem Zeitpunkt t6 auf ein niedriges Niveau (Erdniveau) ab. Entsprechend fällt das Auswahlsignal RX für redundante Wortleitungen an dem Zeitpunkt t7 ab, und als Ergebnis fällt das Potenzial der redundanten Wortleitung ReWL des Speicherfelds auf Erdniveau ab.
  • 9 zeigt auch die Referenzzelle RC1, die für die Verifizierung der Löschung von Daten verwendet wird, und die Referenzzelle RC2, die zur Verifizierung eines Daten-Schreibvorgangs verwendet wird. Diese Zellen werden nun unten kurz beschrieben.
  • Wenn ein Daten-Schreibvorgang in dem Speicherfeld MA durchgeführt wird, wird ein Verifizierungsvorgang durchgeführt, um festzustellen, ob das Schreiben von Daten normal durchgeführt wird oder nicht. Während dieses Verifizierungsvorgangs ist das Referenzzellen-Auswahlsignal SEL1 auf EIN (hohes Niveau), während das Referenzzellen-Auswahlsignal SEL0 auf AUS (niedriges Niveau) ist. Inzwischen ist die Bitleitung RWL2 ausgewählt, sodass die Bitleitung RWL0 der Referenzzelle RC0 zum Lesen von Daten nicht ausgewählt ist. Als Ergebnis wird die Referenzzelle RC2 zugreifbar. Andererseits ist die gemeinsame Source-Leitung RHS auf Erdniveau, und die Knotenspannung HWL für Wortleitungen wird ebenfalls angehoben, beispielsweise auf etwa 6 V, um den Verifizierungsvorgang durchzuführen.
  • In dem Fall, wo ein Löschvorgang auf dem Speicherfeld MA ausgeführt wird, wird ein Verifizierungsvorgang durchgeführt, um festzustellen, ob der Löschvorgang normal abgeschlossen worden ist oder nicht. In diesem Fall ist das Referenzzellen-Auswahlsignal SEL0 auf EIN (hohes Niveau), während das Referenzzellen-Auswahlsignal SEL1 auf AUS (niedriges Niveau) ist. Als Ergebnis wird die Bitleitung RWL1 ausgewählt, sodass die Referenzzelle RC1 zur Verifizierung der Löschung von Daten zugreifbar wird. Andererseits ist die gemeinsame Source-Leitung RHS auf Erdniveau wie bei dem Schreib-Verifizierungsvorgang, und die Knotenspannung HWL für Wortleitungen wird ebenfalls angehoben, beispielsweise auf etwa 5 V, um den Verifizierungsvorgang durchzuführen.
  • 12 ist ein Blockdiagramm, das eine andere beispielhafte Anordnung eines primären Teils einer herkömmlichen, nicht-flüchtigen Halbleiterspeicheranordnung 11. 12 zeigt ein Verfahren, bei dem eine Spannung an eine Referenzzellen-Wortleitung RWL einer Referenzzelle RC entsprechend dem Wortleitungs-Aufsteuer-ATD-Signal SPW angelegt wird, das während eines Datenlesevorgangs aktiviert wird.
  • In 12 umfasst die herkömmliche, nicht-flüchtige Halbleiterspeicheranordnung 11: ein Speicherzellenfeld RA, das eine Referenzzelle RC umfasst (im Folgenden als „Referenzfeld RA" bezeichnet); eine Referenzwortleitungs-Steuerschaltung CU; ein Speicherzellenfeld MA (im Folgenden als „Speicherfeld MA" bezeichnet), das ein Datenspeicherbereich ist; einen Vordecoder XPDEC für normale Wortleitungen; einen Decoder XDEC für normale Wortleitungen; einen Vordecoder XPRDEC für redundante Wortleitungen und einen redundanten Wortleitungs-Decoder XRDEC. Die Anordnung der normalen Wortleitung MWL des Speicherfelds, ein Schaltungssystem zum selektiven Steuern der redundanten Wortleitung ReWL des Speicherfelds und eine Schaltungsanordnung des Speicherfelds MA und deren Arbeitsweisen sind die gleichen wie in der nicht-flüchtigen Halbleiterspeicheranordnung 10, die in 9 gezeigt ist, und daher werden die Beschreibungen davon hier weggelassen.
  • Das Referenzfeld RA umfasst die Referenzzelle RC, die zum Lesen von Daten verwendet wird. Eine Referenzzellen-Wortleitung RWL ist mit der Gate-Elektrode der Referenzzelle RC verbunden; eine Bitleitung RBL ist mit der Drain-Elektrode der Referenzzelle RC verbunden und eine Source-Leitung RHS ist mit der Source-Elektrode der Referenzzelle RC verbunden. Die Source-Leitung RHS wird im Allgemeinen auf Erdniveau gehalten, jedoch so angesteuert, dass sie auf einem unterschiedlichen Niveau ist, wenn die Speicheranordnung in einem speziellen Modus ist, beispielsweise einem Testmodus oder dergleichen. Beispielsweise ist die Source-Leitung RHS in dem Löschmodus aus einem hohen Spannungsniveau. Obwohl hier nur die Referenzzelle RC zum Lesen von Daten in 12 gezeigt ist, können Referenzzellen, die zum Schreiben von Daten oder für eine Lösch-Verifizierungsverarbeitung verwendet werden, in anderen Referenzfeldern vorgesehen sein, oder sie können in dem Referenzfeld von RA von 12 zusammen mit anderen Referenz-Wortleitungen oder dergleichen vorgesehen sein. Hier konzentriert sich die Beschreibung auf die Referenzzelle RC zum Lesen von Daten, und die Erläuterungen über die Referenzzellen, die zum Schreiben von Daten oder bei einer Lösch-Verifizierungsverarbeitung verwendet werden, und die Verbindungen zum Steuern dieser Referenzzellen und der damit verwendeten Steuerschaltungen werden weggelassen.
  • Die Referenzwortleitungs-Steuerschaltung CU wird mit der Knotenspannung HWL für Wortleitungen mit Strom versorgt. Die Referenzwortleitungs-Steuerschaltung CU steuert das Potenzial der Referenzzellen-Wortleitung RWL. Die Referenzzellen-Wortleitungs-Steuerschaltung CU empfängt das Wortleitungs-Aufsteuer-ATD-Signal SPW, das ausgegeben wird, wenn Daten ausgelesen werden, und ein Test-Wortleitungs-Auswahlsignal SD zur wahlweisen Steuerung der Referenzzellen-Wortleitung RWL in einer erzwungenen Weise während des Testmodus. Die Referenzwortleitungs-Steuerschaltung CU gibt eine Spannung an eine vorgegebene Referenzzellen-Wortleitung RWL auf der Grundlage der oben genannten Signale aus, wodurch die vorgegebene Referenzzellen-Wortleitung RWL ausgewählt wird.
  • Nun wird ein Wortleitungs-Auswahlvorgang unter Bezugnahme auf das Zeitablaufdiagramm von 13 beschrieben, der durch die Wortleitungs-Steuerschaltung für die Referenzzellen, eine Steuerschaltung für normale Wortleitungen für das Speicherfeld und eine Steuerschaltung für redundante Wortleitungen für das Speicherfeld ausgeführt wird, wenn eine nicht-redundante, normale Wortleitung ausgewählt wird.
  • Wie in 10 zeigt 13 von oben nach unten in 13 eine Versorgungsspannung VCC; die Knotenspannung HWL für Wortleitungen; ein Chip-Aufsteuersignal CE#, das ein Eingangs-Steuersignal ist, um einen Lese- oder Schreibvorgang in der Speicheranordnung 10 zu ermöglichen (die Speicheranordnung 10 kann betrieben werden, wenn das Chip-Aufsteuersignal CE# auf Erdniveau ist); ein Ausgangs-Aufsteuersignal OE# (Daten können ausgelesen werden, wenn das Ausgangs-Aufsteuersignal OE# auf Erdniveau ist); das Wortleitungs-Aufsteuer-ATD-Signal SPW; das Potenzial der Referenzzellen-Wortleitung RWL; das Ausgangssignal SX für normale Wortleitungen; das Potenzial der normalen Wortleitung MWL des Speicherfelds und das Potenzial der redundanten Wortleitung RWL des Speicherfelds.
  • Bezug nehmend auf 13 beginnt, nachdem die Speicheranordnung 11 an dem Zeitpunkt t0 mit Strom versorgt worden ist, die Versorgungsspannung VCC anzusteigen. Danach beginnt zu dem Zeitpunkt t1 die Knotenspannung HWL für Wortleitungen, die zum Lesen von Daten verwendet werden, anzusteigen.
  • An dem Zeitpunkt t2 ist die nicht-flüchtige Halbleiterspeicheranordnung 11 (das heißt der Flash-EEPROM oder dergleichen) in einem datenlesefähigen Zustand unmittelbar nachdem der Strom auf EIN geschaltet worden ist. Das heißt, dass in diesem Zustand ein Datenlesevorgang dadurch ausgeführt werden kann, dass das Chip-Aufsteuersignal CE# auf Erdniveau abgesenkt wird.
  • Dann steigt an dem Zeitpunkt t3 das Wortleitungs-Aufsteuer-ATD-Signal SPW in Antwort auf den Abfall des Chip-Aufsteuersignals CE# an. In Antwort auf den Anstieg des Wortleitungs-Aufsteuer-ATD-Signals SPW wird die Referenzzellen-Wortleitung RWL an dem Zeitpunkt t4 mit der Knotenspannung HWL für Wortleitungen geladen, und gleichzeitig gibt der Vordecoder XPDEC für redundante Wortleitungen das Auswahlsignal SX für normale Wortleitungen aus.
  • An dem Zeitpunkt t5 gibt der Vordecoder XDEC für normale Wortleitungen das Potenzial der normalen Wortleitung MWL des Speicherfelds entsprechend einer Ausgabe des Auswahlsignals SX für normale Wortleitungen an. Es ist zu beachten, dass das Potenzial der normalen Wortleitung MWL des Speicherfelds mit einer geringfügigen Verzögerung nach dem Anheben der Referenzzellen-Wortleitung RWL aufgrund eines Decoderbetriebs ansteigt.
  • Nach einer Weile ist das Auslesen von Daten abgeschlossen, und das Wortleitungs-Aufsteuer-ATD-Signal fällt zu dem Zeitpunkt t6 auf Erdniveau ab. Entsprechend fallen die Referenzzellen-Wortleitung RWL und die normale Wortleitung MWL des Speicherfelds zu dem Zeitpunkt t7 auf Erdniveau ab.
  • Als nächstes wird ein Wortleitungs-Auswahlvorgang unter Bezugnahme auf das Zeitablaufdiagramm von 14 beschrieben, der durch eine Wortleitungs-Steuerschaltung für die Referenzzellen, eine Steuerschaltung für normale Wortleitungen für das Speicherfeld und eine Steuerschaltung für redundante Wortleitungen für das Speicherfeld durchgeführt wird, wenn eine redundante Wortleitung ausgewählt wird. In 14 werden ein Redundanz-Erfassungssignal MD und ein Auswahlsignal RX für redundante Wortleitungen zusätzlich zu den verschiedenen, oben beschriebenen Signalen betrachtet, und eine redundante Wortleitung wird anstelle einer normalen Wortleitung MWL des Speicherfelds betrachtet. Der Betrieb von dem Zeitpunkt t0 bis zu dem Zeitpunkt t3 ist genau der gleiche wie der, der in 13 beschrieben ist, und daher wird die Beschreibung davon hier weggelassen. Die folgende Beschreibung des Wortleitungs-Auswahlbetriebs beginnt mit dem Zeitpunkt t4.
  • Wie in 13 gezeigt ist, steigt nach einer Weile, da das Wortleitungs-Aufsteuer-ATD-Signal SPW angestiegen ist, das Auswahlsignal SX für normale Wortleitungen an dem Zeitpunkt t4 auf das Versorgungsspannungsniveau an, und entsprechend beginnt das Potenzial der normalen Wortleitung MWL des Speicherfelds anzusteigen. Unmittelbar danach wird jedoch ein Redundanz-Erfassungssignal MD ausgegeben, und das Auswahlsignal SX für normale Wortleitungen fällt wiederum in Antwort auf das Redundanz-Erfassungssignal MD zu dem Zeitpunkt t5 auf Erdniveau ab. In Antwort auf den Abfall des Auswahlsignals SX für normale Wortleitungen auf das Erdniveau fällt ferner das Potenzial der normalen Wortleitung MWL des Speicherfelds zurück auf das Erdniveau ab.
  • Im Wesentlichen zum gleichen Zeitpunkt wie der Abfall in dem Potenzial der normalen Wortleitung MWL des Speicherfelds auf das Erdniveau (zu dem Zeitpunkt t5) steigt das Auswahlsignal RX für redundante Wortleitungen auf das Versorgungs-Spannungsniveau an. Als Ergebnis steigt das Potenzial der redundanten Wortleitung ReWL des Speicherfelds als Ersatz für die normale Wortleitung MWL des Speicherfelds an. Der Grund, warum die normale Wortleitung MWL des Speicherfelds zwischen dem Zeitpunkt t4 und t5 leicht pulsiert, ist der gleiche wie der, der im Zusammenhang mit dem Beispiel beschrieben wurde, das in 11 gezeigt ist.
  • Nachdem das Lesen der Daten abgeschlossen ist, fällt das Wortleitungs-Aufsteuer-ATD-Signal SPW an dem Zeitpunkt t6 auf ein niedriges Niveau ab. Entsprechend fallen das Auswahlsignal RX für redundante Wortleitungen und das Potenzial der Referenzzellen-Wortleitung RWL an dem Zeitpunkt t7 auf Erdniveau ab, und als Ergebnis fällt das Potenzial der redundanten Wortleitung ReWL des Speicherfelds auf Erdniveau ab.
  • Die Entwicklung auf dem Gebiet der Halbleiterspeicheranordnungen in den letzten Jahren zeigt, dass das Versorgungs-Spannungsniveau, das an eine Halbleiterspeicheranordnung angelegt wird, kleiner geworden ist. Andererseits wurde jedoch ein Anstieg in der Geschwindigkeit beim Lesen von gespeicherten Informationen von einer Speicherzelle gefordert. Beispielsweise kann in einer herkömmlichen, nicht-flüchtigen Halbleiterspeicheranordnung 11 das Lesen von gespeicherter Information (Daten) von der Speicherzelle wie folgt ausgeführt werden: die gleiche Spannung wird an die Referenzzelle RC und eine Speicherzelle MC0, von der Daten ausgelesen werden sollen, angelegt, und eine Differenz zwischen den Werten der Ströme, die durch die Speicherzellen RC und MC0 fließen, werden von einem Leseverstärker S/A erfasst, der durch einen Differential-Verstärker ausgebildet ist, wodurch das Lesen von Daten erreicht wird.
  • In solch einem Fall kann ein Risiko für ein fehlerhaftes Lesen von Daten dadurch vermieden werden, dass ein Abtastvorgang gestartet wird, nachdem eine Wortleitung eines Referenzfeldes und eine Wortleitung für ein Speicherfeld eine vorgegebene Spannung erreichen. In vielen Fällen kann jedoch eine Verminderung der Lesezugriffszeit wegen der Verzögerungszeit nicht erreicht werden, die erforderlich ist, bis die Wortleitung des Referenzfeldes und die Wortleitung für das Speicherfeld eine gewünschte Spannung erreichen. Daher wird in nahezu all diesen Fällen der Leseverstärker S/A so aktiviert, dass er einen Lesevorgang beginnt, bevor die beiden obigen Wortleitungen eine gewünschte Spannung erreichen, wodurch eine Vergrößerung in der Zugriffsgeschwindigkeit erreicht wird.
  • Bei der herkömmlichen Technik der 9 und 12 steigt jedoch das Potenzial der Referenzzellen-Wortleitung RWL vor dem Anstieg des Potenzials der normalen Wortleitung MWL des Speicherfelds. Dies verursacht einige Probleme, die im Detail unten unter Bezugnahme auf die 15 bis 17 beschrieben werden.
  • In 15 zeigt der linke Teil eine Referenzzelle RC eines nicht-flüchtigen Speichers, beispielsweise eines Flash-Speichers, und der rechte Teil zeigt eine Speicherzelle MC des nicht-flüchtigen Speichers. Wie in 15 gezeigt ist, ist eine Gate-Spannung VgsR, die an die Referenzzelle RC angelegt wird, äquivalent zu der Spannung, die an die Referenzzellen-Wortleitung RWL0 von 9 ausgegeben wird, und sie ist auch äquivalent zu einer Spannung, die zu der Referenzzellen-Wortleitung von 12 ausgegeben wird. Ein Strom IdsR fließt zwischen einer Drain- und Source-Elektrode der Referenzzelle RC. Andererseits ist die Gate-Spannung VgsM, die an die Speicherzelle MC angelegt wird, äquivalent zu einer Spannung, die zu der normalen Wortleitung MWL des Speicherfelds oder zu der redundanten Wortleitung ReWL der 9 und 12 ausgegeben wird. Ein Strom IdsM fließt zwischen einer Drain- und Source-Elektrode der Referenzzelle MC.
  • 16 zeigt eine graphische Darstellung der Spannungsniveaus VgsR und VgsM der Wortleitungen während des Lesens von Daten von den Speicherzellen RC und MC, wobei die horizontale Achse die Zeit t darstellt und die vertikale Achse das Spannungsniveau V darstellt. In dieser graphischen Darstellung stellt t(a) die Zeit dar, wenn ein Abtastvorgang startet (im Folgenden „Abtast-Startzeit"), und t(b) stellt die Zeit dar, wenn sowohl das Spannungsniveau der Referenzzellen-Wortleitung RWL der Speicherzelle RC als auch das Spannungsniveau der normalen Wortleitung MWL des Speicherfelds von der Speicherzelle MC (oder der redundanten Wortleitung ReWL des Speicherfelds) ein vorgegebenes Spannungsniveau erreichen. An der Abtast-Startzeit t(a) ist das Spannungsniveau VgsR der Wortleitung der Referenzzelle RC auf einem vorgegebenen Spannungsniveau in beiden Beispielen der 9 und 12.
  • Der Teil (a) von 17 zeigt die Beziehungen zwischen den Gate-Spannungen Vgs, die an die Gate-Elektroden der Referenzzelle RC und der Speicherzelle (horizontale Achse) angelegt werden, beziehungsweise die Ströme Ids, die zwischen den Source- und Drain-Elektroden der Zellen RC und MC fließen (vertikale Achse) an dem Zeitpunkt t(a) von 16, das heißt, bevor das Potenzial der normalen Wortleitung MWL des Speicherfelds oder der redundanten Wortleitung ReWL des Speicherfelds, die in 16 gesetzt wurde, die vorgegebene Spannung erreicht.
  • Der Teil (b) von 17 zeigt die Beziehungen zwischen den Gate-Spannungen Vgs (horizontale Achse) beziehungsweise der Ströme Ids, die zwischen den Source- und Drain-Elektroden der Zellen RC und MC fließen (vertikale Achse), an dem Zeitpunkt t(b) von 16, das heißt, nachdem das Potenzial der normalen Wortleitung MWL des Speicherfelds oder die redundante Wortleitung des Speicherfelds, die in 16 gesetzt wurde, die vorgegebene Spannung erreicht hat.
  • In dem Fall, wo die Länge eines Stroms, der durch die Speicherzelle MC fließt, von der Daten ausgelesen werden, größer ist als der, der durch die Referenzzelle RC fließt, das heißt in dem Fall, wo der Schwellenwert der Speicherzelle MC niedriger ist als der der Referenzzelle RC, wird ein Auslesen von Daten von der Speicherzelle MC nachteilig beeinflusst. Dieser Fall wird unten beschrieben.
  • Unmittelbar nach der Abtast-Startzeit t(a), die in 16 gezeigt ist, ist die Spannung VgsR der Referenzzellen-Wortleitung RWL, die an die Referenzzelle RC angelegt wird, im Allgemeinen auf der vorgegebenen Spannung. Andererseits ist jedoch die Gate-Spannung VgsM der normalen Wortleitung MWL des Speicherfeldes (oder der redundanten Wortleitung RewL des Speicherfelds), die an die Gate-Elektrode der Speicherzelle MC, von der Daten ausgelesen werden sollen, angelegt wird, niedriger als die Wortleitungsspannung VgsR, die an die Referenzzelle RC angelegt wird (t(a); VgsR > VgsM). In diesem Fall wird die Differenz ⌷Ids(a) zwischen dem Strom IdsR, der durch die Referenzzelle RC fließt, und dem Strom IdsM, der durch die Speicherzelle MC fließt, so klein wie möglich, wie in dem Teil (a) von 17 gezeigt ist. Es gibt daher eine Möglichkeit, dass die Differenz durch den Leseverstärker S/A nicht korrekt abgetastet werden kann, so dass sich ein fehlerhafter Betrieb der Speicheranordnung ergibt, beispielsweise dass nicht beabsichtigte Daten ausgelesen werden.
  • Andererseits sind zu dem Zeitpunkt t(b), der in 16 gezeigt ist, sowohl die Wortleitungs-Spannung VgsR, die an die Gate-Elektrode der Referenzzelle RC angelegt wird, als auch die Wortleitungs-Spannung VgsM, die an die Gate-Elektrode der Speicherzelle MC angelegt wird, aus der ausgelesen werden soll, auf der gleichen vorgegebenen Spannung (t(b); VgsR = VgsM). In diesem Fall ist die Differenz ⌷Ids (b) zwischen dem Strom IdsR, der durch die Referenzzelle RC fließt, und dem Strom IdsM, der durch die Speicherzelle MC fließt, ausreichend groß, sodass sie durch den Leseverstärker S/A korrekt gelesen werden kann. Als Ergebnis können die beabsichtigten Daten ausgelesen werden, ohne dass ein fehlerhafter Betrieb verursacht wird.
  • Wenn jedoch nicht beabsichtigte Daten einmal unmittelbar nach der Abtast-Startzeit (Zeitpunkt t(a)) ausgegeben wurden, wird in vielen Fällen zusätzlich Zeit verbraucht, bis beabsichtigte Daten erfolgreich ausgegeben werden. Diese zusätzliche Zeit ist insbesondere dann erheblich lang, wenn eine redundante Wortleitung ausgewählt wird, weil, wie oben beschrieben wurde, eine gewisse Zeitspanne erforderlich ist, um von einer normalen Wortleitung auf die redundante Wortleitung umzuschalten.
  • US 6212096 offenbart eine Architektur für das Datenlesepfad-Management für eine Speicheranordnung, die eine Speichermatrix und Datenerfassungsmittel aufweist, die geeignet sind, die Daten von der Speichermatrix zum Auslesen zu empfangen, worin die Matrix in zwei Halbmatrizen unterteilt ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst eine Halbleiterspeicheranordnung: ein Speicherfeld mit einer Vielzahl von Speicherzellen; ein Referenzfeld mit einer Vielzahl von Referenzzellen; einen Decoderabschnitt zum Auswählen einer Speicherzelle von den Speicherzellen und einer Referenzzelle von den Referenzzellen auf der Grundlage von Adressinformationen; und einen Vergleicher-/Ausgabeabschnitt zum Vergleichen eines Lesespannungsniveaus von einer durch den Decoderabschnitt ausgewählten Speicherzelle und eines Lese-Spannungsniveaus von der durch den Decoderabschnitt ausgewählten Referenzzelle, um ein Ergebnis des Vergleichs in Form von Daten auszugeben, worin der Decoderabschnitt gleichzeitig ein Auswahlsignal an eine Wortleitung der Speicherzelle und ein Auswahlsignal an eine Wortleitung der Referenzzelle ausgibt, wobei das Speicherfeld eine oder mehrere Speicherzellen umfasst, die respektive mit einer normalen Wortleitung und mit einer oder mehreren Speicherzellen verbunden sind, die respektive mit einer redundanten Wortleitung verbunden sind; und wobei das Referenzfeld eine erste Referenzzelle aufweist, die mit den mit der normalen Wortleitung verbundenen Speicherzellen verglichen wird, und eine zweite Referenzzelle aufweist, die mit den mit der redundanten Wortleitung verbundenen Speicherzellen verglichen wird.
  • In einem anderen Ausführungsbeispiel der vorliegenden Erfindung, wenn die normale Wortleitung ausgewählt wird, wählt der Decoderabschnitt eine erste mit der Referenzzelle verbundene Wortleitung gleichzeitig mit der Auswahl der normalen Wortleitung aus; und, wenn die redundante Wortleitung ausgewählt wird, wählt der Decoderabschnitt eine zweite mit der zweiten Referenzzelle verbundene Wortleitung gleichzeitig mit der Auswahl der redundanten Wortleitung aus.
  • In einem noch anderen Ausführungsbeispiel der vorliegenden Erfindung umfasst der Decoderabschnitt: einen Auswahl-Bestimmungsabschnitt, um festzustellen, welche der normalen Wortleitungen und der redundanten Wortleitungen auf der Grundlage der Adressinformation ausgewählt werden soll; einen Steuerabschnitt für normale Wortleitungen zum Auswählen der normalen Wortleitung entsprechend der Adressinformation, wenn festgestellt wird, dass die normale Wortleitung ausgewählt werden soll; einen Steuerabschnitt für redundante Wortleitungen zum Auswählen der redundanten Wortleitung entsprechend der Adressinformation, wenn festgestellt wird, dass die redundante Wortleitung ausgewählt werden soll; einen ersten Lesezugriffszeit-Steuerabschnitt zum Auswählen der ersten Wortleitung, wenn festgestellt wird, dass die normale Wortleitung ausgewählt werden soll; und einen zweiten Lesezugriffszeit-Steuerabschnitt zum Auswählen der zweiten Wortleitung, wenn festgestellt wird, dass die redundante Wortleitung ausgewählt werden soll.
  • In einem noch anderen Ausführungsbeispiel der vorliegenden Erfindung, wenn festgestellt wird, dass die normale Wortleitung ausgewählt werden soll, empfängt der erste Lesezugriffszeit-Steuerabschnitt ein Auswahlsignal für die normale Wortleitung oder ein Signal, das anzeigt, dass die normale Wortleitung ausgewählt werden soll, und er wählt die erste Wortleitung aus, wobei als Trigger das Auswahlsignal für die normale Wortleitung oder das Signal verwendet wird, das anzeigt, dass die normale Wortleitung ausgewählt werden soll, und, wenn festgestellt wird, dass die redundante Wortleitung ausgewählt werden soll, empfängt der zweite Lesezugriffszeit-Steuerabschnitt ein Auswahlsignal für die redundante Wortleitung oder ein Signal, das anzeigt, dass die redundante Wortleitung ausgewählt werden soll, und er wählt die zweite Wortleitung aus, wobei als Trigger das Auswahlsignal für die redundante Wortleitung oder das Signal verwendet wird, das anzeigt, dass die redundante Wortleitung ausgewählt werden soll.
  • In einem noch anderen Ausführungsbeispiel der vorliegenden Erfindung kann ein erstes Signal in den ersten Lesezugriffszeit-Steuerabschnitt eingegeben werden und die erste Referenzzelle wird in Antwort auf das erste Testsignal zwangsweise ausgewählt, und ein zweites Testsignal kann in den zweiten Lesezugriffszeit-Steuerabschnitt eingegeben werden, und die zweite Referenzzelle wird in Antwort auf das zweite Testsignal zwangsweise ausgewählt.
  • In einem noch anderen Ausführungsbeispiel der vorliegenden Erfindung kann ein anderes Übergangs-Erfassungssignal, das in Antwort auf das Erfassen einer Änderung in der Adressinformation ausgegeben wird, sowohl in den ersten Lesezugriffszeit-Steuerabschnitt als auch in den zweiten Lesezugriffszeit-Steuerabschnitt eingegeben werden, und, wenn das Adress-Übergangs-Erfassungssignal eingegeben wird, kann die Steuerung der Referenz-Wortleitungen durchgeführt werden.
  • In einem noch anderen Ausführungsbeispiel der vorliegenden Erfindung sind die erste Referenzzelle und die zweite Referenzzelle auf den gleichen Schwellenwert gesetzt.
  • In einem noch anderen Ausführungsbeispiel der vorliegenden Erfindung sind die erste Referenzzelle und die zweite Referenzzelle gemeinsam an die gleiche Bitleitung angeschlossen.
  • In einem noch anderen Ausführungsbeispiel der vorliegenden Erfindung sind die Lastkapazität einer ersten mit der ersten Referenzzelle verbundenen Wortleitung und die Lastkapazität einer zweiten mit der zweiten Referenzzelle verbundenen Wortleitung gleich der Lastkapazität der normalen Wortleitung beziehungsweise der Lastkapazität der redundanten Wortleitung. Alternativ können die Lastkapazitäten der ersten Wortleitung, der zweiten Wortleitung, der normalen Wortleitung und der redundanten Wortleitung gleich groß sein.
  • Nach einem anderen Aspekt der vorliegenden Erfindung wird ein Informationsgerät zur Durchführung eines Daten-Lesevorgangs unter Verwendung einer der vorstehenden Halbleiterspeicheranordnungen bereitgestellt.
  • Eine Betriebsweise der oben beschriebenen Anordnung der vorliegenden Erfindung ist unten beschrieben.
  • Im dem Fall, wenn Daten aus einer gewünschten Speicherzelle ausgelesen werden, wenn eine normale Wortleitung, die nicht eine redundante Wortleitung ist, ausgewählt wird, steigt das Potenzial der Wortleitung des Referenzfeldes gleichzeitig mit und synchron mit einem Auswahlsignal zum Auswählen der normalen Wortleitung des Speicherfelds an. Alternativ, wenn eine redundante Wortleitung ausgewählt wird, steigt das Potenzial der Wortleitung eines Referenzfeldes in ähnlicher Weise gleichzeitig und synchron mit einem Auswahlsignal zum Auswählen der redundanten Wortleitung des Speicherfeldes an.
  • Folglich werden das Potenzial der Wortleitung der Referenzzelle und das Potenzial der Wortleitung der Speicherzelle, von der Daten gelesen werden sollen, gleichzeitig synchron miteinander angehoben. Daher ist es, wenn Daten von der Speicherzelle gelesen werden, nicht erforderlich, darauf zu warten, dass beide Wortleitungen ein vorgegebenes Spannungsniveau erreichen. Als Ergebnis kann eine Lesezugriffszeit weiter verkürzt werden, ohne einen fehlerhaften Betrieb zu verursachen. Aufgrund dieser Verbesserung der Daten-Lesegeschwindigkeit kann ein erheblicher Abtastspielraum sichergestellt werden.
  • Darüber hinaus sind die Lastkapazitäten der ersten und zweiten Wortleitungen des Referenzfeldes identisch zu denen der normalen Wortleitung beziehungsweise der redundanten Wortleitung des Speicherfeldes. Somit treten die ansteigenden Flanken der Potenziale der Wortleitungen zur gleichen Zeit auf, und entsprechend kann die Lesezugriffszeit weiter verkürzt werden, ohne einen fehlerhaften Betrieb zu verursachen.
  • Ferner kann eine Halbleiterspeicheranordnung der vorliegenden Erfindung leicht an einem Informationsgerät angewendet werden. Somit kann bei einem Daten-Lesevorgang ein Auslesen von Daten mit hoher Geschwindigkeit erreicht werden.
  • Somit macht die hier beschriebene Erfindung die Vorteile möglich, dass (1) eine Halbleiterspeicheranordnung bereitgestellt wird, in der die Lesezugriffszeit verkürzt werden kann, ohne einen fehlerhaften Betrieb zu verursachen, und (2) ein Informationsgerät bereitgestellt werden, das solch eine Halbleiterspeicheranordnung verwendet.
  • Damit die vorliegende Erfindung leichter verständlich wird, werden spezifische Ausführungsbeispiele nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm, das eine beispielhafte, grundlegende Anordnung einer nicht-flüchtigen Halbleiterspeicheranordnung gemäß einem Ausführungsbeispiel der Erfindung zeigt.
  • 2 ist ein Blockdiagramm, das eine beispielhafte, spezifische Anordnung der nicht-flüchtigen Halbleiterspeicheranordnung von 1 zeigt.
  • 3 ist ein Schaltungsdiagramm, das ein spezielles Beispiel der verwendeten Referenzwortleitungs-Steuerschaltung zum Auswählen von normalen Wortleitungen und die Referenzwortleitungs-Steuerschaltung zeigt, die zur Auswahl von redundanten Wortleitungen von 2 verwendet wird.
  • 4 ist ein Schaltungsdiagramm, das ein anderes spezielles Beispiel der Referenzwortleitungs-Steuerschaltung, die zur Auswahl der normalen Bitleitungen verwendet wird, und der Referenzwortleitungs-Steuerschaltung zeigt, die zur Auswahl von redundanten Wortleitungen von 2 verwendet wird.
  • 5 ist ein Blockdiagramm, das einen primären Teil einer Speicherfeld-Wortleitungs-Steuerschaltung und eine Referenzfeld-Wortleitungs- Steuerschaltung der nicht-flüchtigen Halbleiterspeicheranordnung von 2 zeigt.
  • 6 ist ein Zeitablaufdiagramm, das einen Wortleitungs-Auswahlvorgang zeigt, wenn eine normale Wortleitung in der nicht-flüchtigen Halbleiterspeicheranordnung von 2 ausgewählt wird.
  • 7 ist ein Zeitablaufdiagramm, das einen Wortleitungs-Auswahlvorgang zeigt, wenn eine redundante Wortleitung in der nicht-flüchtigen Halbleiterspeicheranordnung von 2 ausgewählt wird.
  • 8 ist ein Blockdiagramm, das eine beispielhafte, grundlegende Anordnung einer herkömmlichen, nicht-flüchtigen Halbleiterspeicheranordnung zeigt.
  • 9 ist ein Blockdiagramm, das eine beispielhafte, spezielle Struktur einer herkömmlichen, nicht-flüchtigen Halbleiterspeicheranordnung zeigt.
  • 10 ist ein Zeitablaufdiagramm, das einen Wortleitungs-Auswahlvorgang zeigt, wenn eine normale Wortleitung eines nicht-flüchtigen Speicherfelds in der nicht-flüchtigen Halbleiterspeicheranordnung von 9 ausgewählt wird.
  • 11 ist ein Zeitablaufdiagramm, das einen Wortleitungs-Auswahlvorgang zeigt, wenn eine redundante Wortleitung in der nicht-flüchtigen Halbleiterspeicheranordnung von 9 ausgewählt wird.
  • 12 ist ein Blockdiagramm, das eine andere beispielhafte Struktur, einer herkömmlichen, nicht-flüchtigen Halbleiterspeicheranordnung zeigt.
  • 13 ist ein Zeitablaufdiagramm, das einen Wortleitungs-Auswahlvorgang zeigt, wenn eine normale Wortleitung eines nicht-flüchtigen Speicherfelds in der nicht-flüchtigen Halbleiterspeicheranordnung von 12 ausgewählt wird.
  • 14 ist ein Zeitablaufdiagramm, das einen Wortleitungs-Auswahlvorgang zeigt, wenn eine redundante Wortleitung in der nicht-flüchtigen Halbleiterspeicheranordnung von 12 ausgewählt wird.
  • 15 zeigt eine Steuerspannung und Ansteuerungsströme sowohl in einer Referenzzelle als auch in einer Speicherzelle während eines Daten-Lesevorgangs.
  • 16 zeigt eine Abtast-Zeitsteuerung in Bezug auf das Anheben des Potenzials einer Referenzzellen-Wortleitung und des Potenzials einer normalen Wortleitung eines Speicherfelds (oder einer redundanten Wortleitung eines Speicherfelds).
  • 17 zeigt die Ströme, die durch eine Speicherzelle und eine Referenzzelle an dem Zeitpunkt t(a) in 16 (Teil (a) von 17) und zu dem Zeitpunkt t(b) in 16 (Teil (b) von 17) fließen.
  • 18 ist ein Blockdiagramm, das eine grundlegende Anordnung eines Informationsgeräts zeigt, das eine Halbleiterspeicheranordnung der vorliegenden Erfindung umfasst.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Im Folgenden werden Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. In einem unten beschriebenen Beispiel wird die vorliegende Erfindung auf eine nicht-flüchtige Vorrichtung angewendet, die in einem Informationsgerät verwendet wird.
  • 1 ist ein Blockdiagramm, das eine beispielhafte, grundlegende Anordnung einer nicht-flüchtigen Halbleiterspeicheranordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • In 1 umfasst die nicht-flüchtige Halbleiterspeicheranordnung 20: einen Speicherzellenfeld RA, das eine Vielzahl von Referenzzellen RC0 und RC1 (im Folgenden als „Referenzfeld RA" bezeichnet); ein Speicherzellenfeld MA (im Folgenden als „Speicherfeld MA" bezeichnet), das ein Datenspeicherbereich ist und ein Hauptfeld der Speicheranordnung 20 darstellt; einen Vergleicher-/Ausgabe-Abschnitt 21, beispielsweise einen Leseverstärker S/A, der durch einen Differentialverstärker ausgebildet ist, und einen Decoderabschnitt 22 zum Auswählen einer vorgegebenen Speicherzelle und einer Referenzzelle auf der Grundlage eines eingegebenen Adress-Signals ADD.
  • In dem Referenzfeld RA sind wenigstens zwei Referenzzellen-Wortleitungen, die zum Lesen von Daten von dem Referenzfeld RA, beispielsweise die Wortleitungen RWL0 und RWL1, vorgesehen. Die Referenzzellen-Wortleitung RWL0 und RWL1 sind mit den Referenzzellen RC0 beziehungsweise RC1 verbunden. Die Referenzzellen RC0 und RC1 sind gemeinsam mit der Bitleitung RBL verbunden und haben den gleichen Schwellenwert. Die Referenzzellen-Wortleitung RWL0 wird aktiviert, wenn eine normale Wortleitung MWL des nicht-redundanten Speicherfelds (wird später beschrieben) des Speicherfelds MA ausgewählt wird, und die Referenzzellen-Wortleitung RWL1 wird aktiviert, wenn eine redundante Wortleitung ReWL (die später beschrieben wird) des Speicherfelds in dem Speicherfeld MA ausgewählt wird.
  • Das Speicherfeld MA bildet einen Informations-Speicherbereich und umfasst im Allgemeinen eine Vielzahl von Speicherzellen MC als Speicherelemente, die in einer Matrix entlang der Zeilen- und Spaltenrichtungen angeordnet sind. Hier sind nur eine Speicherzelle MC0 für die Datenspeicherung und eine redundante Speicherzelle MC1, die als Ersatz für die Speicherzelle MC0 vorgesehen ist, zur Einfachheit der Beschreibung gezeigt. Die normale Wortleitung MWL des Speicherfelds ist mit der Gate-Elektrode der Speicherzelle MC0 verbunden, und die redundante Wortleitung ReWL des Speicherfelds ist mit der Gate-Elektrode der Speicherzelle MC1 verbunden. Die Drain-Elektroden der Speicherzellen MC0 und MC1 sind gemeinsam mit einer Begleitung MWL verbunden.
  • Der Vergleicher-/Ausgabeabschnitt 21 vergleicht das Lesespannungs- (oder Strom-) Niveau der Speicherzelle MC0 (oder MC1), die durch den Decoderabschnitt 22 ausgewählt wurde, mit dem Lesespannungs- (oder Strom-) Niveau der Referenzzelle RC0 (oder RC1), die durch den Decoderabschnitt 22 ausgewählt wurde, und er gibt Daten aus, die ein Ergebnis des Vergleichs darstellen. Insbesondere legt der Leseverstärker S/A beispielsweise die gleiche Gate-Spannung an sowohl die Speicherzelle MC0 (oder MC1) als auch an die Referenzzelle RC0 (oder RC1), die durch den Decoderabschnitt 22 ausgewählt wurden und verstärkt eine Differenz zwischen den Werten der elektrischen Ströme, die durch die Speicherzelle MC0 (oder MC1) und die Bezugszelle RC0 (oder RC1) fließen, und er gibt das Resultat der Verstärkung in Form von Daten aus.
  • Wenn die normale Wortleitung MWL des Speicherfelds ausgewählt wird, wählt der Decoderabschnitt 22 die Referenzzellen-Wortleitung RWL0 (erste Wortleitung), die mit der Referenzzelle RC0 verbunden ist, zusammen mit der normalen Wortleitung MWL des Speicherfelds aus. Wenn die redundante Wortleitung ReWL des Speicherfelds ausgewählt wird, wählt der Decoderabschnitt 22 die Referenzzellen-Wortleitung RWL1 (die zweite Wortleitung), die mit der Referenzzelle RC1 verbunden ist, zusammen mit der redundanten Wortleitung ReWL des Speicherfelds aus. Das heißt, dass der Decoderabschnitt 22 gleichzeitig und synchron Auswahlsignale sowohl an die Wortleitungen MWL und RWL 0 (ReWL MC0) oder RC1 (und der Referenzzelle RC0 oder RC1) aus, sodass die Wortleitungs-Potenziale so angehoben werden, dass die Zeitsteuerungen bei dem Lesen der Daten von der Speicherzelle MC0 (oder MC1) und der Referenzzelle RC0 (oder RC1) gleichzeitig und synchron ablaufen.
  • Da die Zeitsteuerungen beim Auslesen von Daten von der Speicherzelle MC0 (oder MC1) und der Referenzzelle RC0 (oder RC1) synchronisiert sind, ist es somit zum Lesen der Daten von der Speicherzelle MC0 (oder MC1) nicht notwendig, zusätzliche Zeit zu verbrauchen, bis beide Potenziale der Wortleitungen MWL und RWL0 (oder ReWL und RWL1) ein vorgegebenes Spannungsniveau erreichen, was in einer herkömmlichen Vorrichtung erforderlich ist. Ferner kann ein Daten-Lesevorgang durchgeführt werden, ohne einen fehlerhaften Betrieb zu verursachen, selbst, wenn beide Potenziale der Wortleitungen ansteigen, wodurch die Lesezugriffszeit verkürzt wird.
  • Ein spezielles Beispiel einer nicht-flüchtigen Halbleiterspeicheranordnung 20 gemäß der vorliegenden Erfindung wird nun unter Bezugnahme auf die 2 bis 7 beschrieben.
  • 2 ist ein Blockdiagramm, das eine beispielhafte, spezielle Anordnung einer nicht-flüchtigen Halbleiterspeicheranordnung 20 von 1 zeigt.
  • In 2 umfasst eine nicht-flüchtige Halbleiterspeicheranordnung 30, die eine beispielhafte, spezielle Anordnung der nicht-flüchtigen Halbleiterspeicheranordnung 20 ist: ein Referenzfeld RA, ein Speicherfeld MA, eine Adressübergangs-Detektorschaltung ATD, einen Vordecoder XPDEC für normale Wortleitungen, einen Decoder (Steuerabschnitt für normale Wortleitungen) XDEC für normale Wortleitungen, eine Auswahlsignal-Übergangsdetektorschaltung XREGS für normale Wortleitungen, einen Vordecoder XPREDEC für redundante Wortleitungen, einen Decoder (Redundanzwortleitungs-Steuerabschnitt) XRDEC für redundante Wortleitungen, eine Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen, einen Bitleitungs-Decoder YDEC, Umschaltabschnitte YSM und YSR (im Folgenden als „Bitleitungs-Auswahltransistoren YSM und YSR" bezeichnet), einen Leseverstärker S/A als Vergleicher-/Ausgabe-Abschnitt 21 (1), eine Referenzwortleitungs-Steuerschaltung RREGU, die für die Auswahl von normalen Wortleitungen verwendet wird (erster Referenzwortleitungs- Steuerabschnitt), und eine Referenzwortleitungs-Steuerschaltung RREDU, die für die Auswahl von redundanten Wortleitungen verwendet wird (zweiter Referenzwortleitungs-Steuerabschnitt). Der Decoderabschnitt 22 von 1 wird durch die folgenden Elemente gebildet, die in 2 gezeigt sind: Den Vordecoder XPDEC für normale Wortleitungen, den Decoder (normaler Wortleitungssteuerabschnitt) XDEC für normale Wortleitungen, die Auswahlsignal-Übergangsdetektorschaltung XREGS für normale Wortleitungen, den Vordecoder XPRDEC für redundante Wortleitungen, den Decoder (redundanter Wortleitungssteuerabschnitt) XRDEC für redundante Wortleitungen, die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen, den Bitleitungsdetektor YDEC, die Bitleitungs-Auswahltransistoren YSM und YSR, die Referenzwortleitungs-Steuerschaltung RREGU, die zur Auswahl von normalen Wortleitungen verwendet wird, und die Referenzwortleitungs-Steuerschaltung RREDU, die für die Auswahl von redundanten Wortleitungen verwendet wird.
  • In dem Referenzfeld RA ist eine Referenzzellen-Wortleitung (erste Wortleitung) RWL0 mit der Gate-Elektrode der Referenzzelle (erste Referenzzelle) RC0 verbunden, und eine Referenzzellen-Wortleitung (zweite Wortleitung) RWL1 ist mit der Gate-Elektrode der Referenzzelle (zweite Referenzzelle) RC1 verbunden. Eine Bitleitung RBL ist gemeinsam mit den Drain-Elektroden der Referenzzellen RC0 und RC1 verbunden, und eine Source-Leitung RHW ist gemeinsam mit den Source-Elektroden der Referenzzellen RC0 und RC1 verbunden.
  • In dem Speicherfeld MA ist eine normale Wortleitung MWL des Speicherfeldes mit der Gate-Elektrode der Speicherzelle MC0 verbunden, und eine redundante Wortleitung RWL des Speicherfelds ist mit der Gate-Elektrode der Speicherzelle RC1 verbunden. Eine Bitleitung MWL ist gemeinsam mit den Drain-Elektroden der Speicherzellen MC0 und MC1 verbunden, und eine Source-Leitung MHS ist gemeinsam mit den Source-Elektroden der Speicherzellen MC0 und MC1 verbunden. Die Source-Leitungen RHS und MHS werden im Allgemeinen auf Erdniveau gehalten, sie werden jedoch auf ein unterschiedliches Niveau gesteuert, wenn die Speichervorrichtung in einem speziellen Modus ist, beispielsweise in einem Testmodus oder dergleichen. Beispielsweise sind in einem Löschmodus die Source-Leitungen RHS und MHS auf einem hohen Spannungsniveau.
  • Die Lastkapazitäten der Referenzzellen-Wortleitungen RWL0 und RWL1, der normalen Wortleitung MWL des Speicherfelds und der redundanten Wortleitung RWL des Speicherfelds werden auf die gleichen (oder im Wesentlichen auf die gleichen) Lastkapazitäten gesetzt, so dass die Anstiegszeiten der Potentiale dieser Wortleitungen gleich groß werden.
  • Die Adress-Übergangsdetektorschaltung ATD empfängt ein Adresssignal ADD und ein Chip-Aufsteuersignal CE#. Die Adress-Übergangsdetektorschaltung ATD hat eine Vielzahl von Adresssignalleitungen. Wenn wenigstens einer der Adresssignalleitungsübergänge (das heißt, wenn das Adresssignal ADD eingegeben wird) oder, wenn das Chip-Aufsteuersignal CE# auf das Erdniveau abfällt, wird ein benötigtes Pulssignal, beispielsweise ein Wortleitungs-Aufsteuer-ATD-Signal SPW, das auch ein Adress-Übergangsdetektorsignal ist, an den Vordecoder XPDEC für normale Wortleitungen, den Vordecoder XPRDEC für redundante Wortleitungen, die Referenzwortleitungs-Steuerschaltung RREGU, die zur Auswahl von normalen Wortleitungen verwendet wird, und die Referenzwortleitungs-Schaltung RREDU ausgegeben, die zur Auswahl von redundanten Wortleitungen verwendet wird. Ferner gibt die Adress-Übergangsdetektorschaltung ATD ein Leseverstärker-Aufsteuersignal SAEN als weiteres, erforderliches Pulssignal an den Leseverstärker S/A aus.
  • Der Vordecoder XPDEC für normale Wortleitungen empfängt das Adresssignal ADD und das Wortleitungs-Aufsteuer-ATD-Signal SPW und auch ein Redundanz-Erfassungssignal MD. Wenn der Vordecoder XPDEC für normale Wortleitungen das Wortleitungs-Aufsteuer-ATD-Signal SPW empfängt, jedoch das Redundanz-Erfassungssignal MD nicht empfängt, gibt der Vordecoder XPDEC für normale Wortleitungen ein Auswahlsignal SX für normale Wortleitungen auf der Grundlage des empfangenen Adresssignals ADD an den Decoder XDEC für normale Wortleitungen und die Auswahlsignalübergangs-Detektorschaltung XRGES für normale Wortleitungen aus.
  • Der Decoder XDEC für normale Wortleitungen wird durch die Knotenspannung HWL für Wortleitungen mit Strom versorgt. Der Decoder XDEC für normale Wortleitungen empfängt das Auswahlsignal SX für normale Wortleitungen von dem Vordecoder XPDEC für normale Wortleitungen und gibt eine Spannung an eine vorgegebene normale Wortleitung MWL des Speicherfeldes (hebt das Potential der Wortleitung MWL an) entsprechend dem Auswahlsignal SX für normale Wortleitungen aus, wodurch die vorgegebene, normale Wortleitung MWL des Speicherfelds ausgewählt wird.
  • Der Vordecoder XPRDEC für redundante Wortleitungen empfängt das Adresssignal ADD, das Wortleitungs-Aufsteuer-ATD-Signal SPW und ein Adresssignal BADD für redundante Wortleitungen. Der Vordecoder XPRDEC für redundante Wortleitungen führt eine Redundanzbestimmung auf der Grundlage des Adresssignals ADD durch und gibt ein Redundanz- Erfassungssignal MD an den Vordecoder XPDEC für normale Wortleitungen und ein Auswahlsignal RX für redundante Wortleitungen an den Decoder XRDEC für redundante Wortleitungen und die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen aus.
  • Der Vordecoder XPRDEC für redundante Wortleitungen und der Vordecoder XPDEC für normale Wortleitungen bilden einen Auswahlbestimmungsabschnitt. Der Auswahlbestimmungsabschnitt bestimmt auf der Grundlage des Adresssignals ADD, welche der vorgegebenen, normalen Wortleitungen MWL des Speicherfelds und ihrer redundanten Wortleitungen ReWL des Speicherfelds ausgewählt werden soll. Beispielsweise bestimmt gemäß diesem Ausführungsbeispiel der Vordecoder XPRDEC für redundante Wortleitungen auf der Grundlage des Adresssignals ADD, ob eine normale Wortleitung MWL des Speicherfelds, die auf der Grundlage des Auswahlsignals SX für normale Wortleitungen von dem Vordecoder XPDEC für normale Wortleitungen ausgewählt wird, durch die vorgegebene, redundante Wortleitung ReWL des Speicherfelds ersetzt werden soll oder nicht, und, nur wenn solch ein Ersatz erforderlich ist, gibt der Vordecoder XPRDEC für redundante Wortleitungen ein Redundanz-Erfassungssignal MD an den Vordecoder XPDEC für normale Wortleitungen aus. In Antwort auf das Redundanz-Erfassungssignal MD von dem Vordecoder XPRDEC für redundante Wortleitungen streicht der Vordecoder XPDEC für normale Wortleitungen die Ausgabe des Auswahlsignals SX für normale Wortleitungen. Andererseits gibt der Vordecoder XPRDEC für redundante Wortleitungen ein Auswahlsignal RX für redundante Wortleitungen zum Auswählen der redundanten Wortleitung ReWL des Speicherfeldes aus.
  • Der Decoder XRDEC für redundante Wortleitungen wird durch die Knotenspannung HWL für Wortleitungen mit Strom versorgt. Ferner empfängt der Decoder XRDEC für redundante Wortleitungen ein Auswahlsignal RX für redundante Wortleitungen von dem Vordecoder XPRDEC für redundante Wortleitungen, und er gibt eine Spannung an eine vorgegebene, redundante Wortleitung ReWL des Speicherfeldes (hebt das Potential der Wortleitung ReWL an) entsprechend dem Auswahlsignal RX für redundante Wortleitungen aus, wodurch die vorgegebene, redundante Wortleitung ReWL des Speicherfelds ausgewählt wird.
  • Der Ausgangsanschluss des Bitleitungs-Decoders YDEC ist mit einer Bitleitungsauswahl-Gateleitung RYSEL für das Bezugsfeld verbunden. Die Bitleitungsauswahl-Gateleitung RYSEL ist mit einer Gate-Elektrode des Bitleitungs-Auswahltransistors YSR verbunden. Der andere Ausgangsanschluss des Bitleitungs-Decoders YDEC ist mit einer Bitleitungsauswahl-Gateleitung MYSEL für das Speicherfeld verbunden. Die Bitleitungsauswahl-Gateleitung MYSEL ist mit einer Gate-Elektrode des Bitleitungsauswahl-Transistors YSM verbunden. Der Bitleitungs-Decoder YDEC führt eine Dekodierung aus, um eine beliebige Referenzfeld-Bitleitung RBL und eine beliebige Speicherfeld-Bitleitung MBL auf der Grundlage des eingegebenen Adresssignals ADD auszuwählen.
  • Die Bitleitungs-Auswahltransistoren YSR und YSM wählen auf der Grundlage eines Auswahlsignals von dem Bitleitungs-Decoder YDEC eine beliebige einer Vielzahl von Bitleitungen RBL in dem Referenzfeld RA und eine beliebige einer Vielzahl von Bitleitungen MBL in dem Speicherfeld MA aus, wodurch die ausgewählten Bitleitungen RBL beziehungsweise MBL mit den Eingangsanschlüssen des Leseverstärkers S/A verbunden werden. Das heißt, dass der Bitleitungs-Auswahltransistor YSR ein Ende von einer beliebigen der Bitleitungen RBL des Referenzfelds RA mit einem der Eingangsanschlüsse des Leseverstärkers S/A verbindet. Der Bitleitungs-Auswahltransistor YSM verbindet ein Ende von einer beliebigen der Bitleitungen MBL des Speicherfeldes MA mit dem anderen Eingangsanschluss des Leseverstärkers S/A.
  • Der Leseverstärker S/A wird in Antwort auf den Empfang des Leseverstärker-Aufsteuersignals SAEN von der Adressübergangs-Bestimmungsschaltung ATD aktiviert und gibt ein Ergebnis des Lesevorgangs durch eine Leitung SAOUT aus. Das heißt, dass der Leseverstärker S/A eine Differenz zwischen den Werten der elektrischen Ströme verstärkt, die durch die Speicherzelle MC0 (oder MC1) und die Referenzzelle RC0 (oder RC1) fließen, und er gibt das Ergebnis des Verstärkung in Form von Daten aus.
  • Die Referenzwortleitungs-Steuerschaltung RREGU, die zur Auswahl der normalen Begleitung verwendet wird, empfängt: die Knotenspannung HWL für Wortleitungen; das Wortleitungs-Aufsteuer-ATD-Signal SPW; ein Teststeuersignal STEN; ein normales Wortleitungs-Auswahlsteuersignal SDM zum Ansteuern der normalen Wortleitung MWL des Speicherfelds in dem Speicherfeld MA und ein Test-Wortleitungs-Auswahlsignal ST0, das ein zwangsweises Auswahlsignal ist, das in einem Test verwendet wird. Die Referenzwortleitungs-Steuerschaltung RREGU, die unter Bezugnahme auf die 3 und 4 später im Detail beschrieben wird, hebt das Potential der Referenzzellen-Wortleitung RWL0 auf der Grundlage des Auswahlsteuersignals SDM für normale Wortleitungen an, das eingegeben wird, wenn eine normale Wortleitung MWL des nicht-redundanten Speicherfelds in dem Speicherfeld MA ausgewählt wird, um die Referenzzellen-Wortleitung RWL0 auszuwählen.
  • Die Referenzwortleitungs-Steuerschaltung RREDU, die zur Auswahl von redundanten Wortleitungen verwendet wird, empfängt: die Knotenspannung HWL für Wortleitungen; das Wortleitungs-Aufsteuer-ATD-Signal SPW; das Teststeuersignal STEN; das Auswahlsteuersignal SDR für redundante Wortleitungen zum Ansteuern der redundanten Wortleitung ReWL des Speicherfelds in dem Speicherfeld MA und ein Testwortleitungs-Auswahlsignal SD1, das ein anderes zwangsweises Auswahlsignal ist, das in einem Test verwendet wird. Die Referenzwortleitungs-Steuerschaltung RREDU, die später im Detail unter Bezugnahme auf die 3 und 4 beschrieben wird, hebt das Potential der Referenzzellen-Wortleitung RWL1 auf der Grundlage des Auswahlsteuersignals SDR für redundante Wortleitungen an, das eingegeben wird, wenn die redundante Wortleitung ReWL des Speicherfelds in dem Speicherfeld MA ausgewählt wird, um die Referenzzellen-Wortleitung RWL1 auszuwählen.
  • Die speziellen Anordnungen der Referenzwortleitungs-Steuerschaltung RREGU, die zur Auswahl von normalen Wortleitungen verwendet wird, und die Referenzwortleitungs-Steuerschaltung RREDU, die zur Auswahl von redundanten Wortleitungen verwendet wird, werden unten beschrieben. Ferner wird auch ein Verfahren zur Auswahl einer Referenz-Wortleitung in einem Datenlesevorgang und in einem Testbetrieb entsprechend der vorliegenden Erfindung beschrieben.
  • 3 ist ein Schaltungsdiagramm, das ein spezielles Beispiel (Wortleitungstreiber von Invertertyp) der Referenzwortleitungs-Steuerschaltung RREGU und der Referenzwortleitungs-Steuerschaltung RREDU von 2 zeigt.
  • In 3 stellt der obere Teil des in unterbrochenen Linien dargestellten Kastens eine Referenzwortleitungs-Steuerschaltung RREGU1 dar, die zur Auswahl von normalen Bitleitungen verwendet wird, und der untere Teil des in unterbrochenen Linien dargestellten Kastens stellt die Referenzwortleitungs-Steuerschaltung RREDU1 dar, die zur Auswahl von redundanten Wortleitungen verwendet wird.
  • Die Referenzwortleitungs-Steuerschaltung RREGU1, die zur Auswahl von normalen Wortleitungen verwendet wird, ist durch einen Inverter C0, eine logische UND-Schaltung C1, einen P-Typ-Transistor P0, N-Typ-Transistoren N0–N3 und einen Wortleitungstreiber-Inverter DRV0 gebildet.
  • Wie in der Referenzwortleitungs-Steuerschaltung RREGU1 ist die Referenzwortleitungs-Steuerschaltung RREDU1, die zur Auswahl von redundanten Wortleitungen verwendet wird, durch einen Inverter C0', eine logische Umschaltung C1', einen P-Typ-Tansistor P0', N-Typ-Transistoren N0'–N3' und einen Wortleitungstreiber-Inverter DRV1 gebildet.
  • Der Widerstand des P-Typ-Transistors P0 (oder P0') wird auf einen sehr hohen Widerstandswert eingestellt. Wenn alle N-Typ-Transistoren N0–N2 (oder N0'–N2'), die in Reihe mit der Drain-Seite des P-Typ-Transistors P0 (oder P0') geschaltet sind, auf EIN sind, oder wenn nur der N-Typ-Transistor N3 (oder N3') auf EIN ist, wird der Eingangsknoten SX0 (oder SX1) des Wortleitungstreiber-Inverters DRV0 (oder DRV1) auf Erdniveau abgesenkt, und das Potential der Referenzzellen-Wortleitung RWL0 (oder RWL1) steigt an. Es ist zu beachten, dass Referenzzeichen in Klammern Elemente bezeichnen, die verwendet werden, wenn die Referenzwortleitungs-Steuerschaltung RREDU1, die zur Auswahl von redundanten Wortleitungen verwendet wird, aktiviert ist. Sowohl die Referenzwortleitungs-Steuerschaltung RREGU1, die zur Auswahl von normalen Wortleitungen verwendet wird, als auch die Referenzwortleitungs-Steuerschaltung RREDU1, die zur Auswahl von redundanten Wortleitungen verwendet wird, empfangen die Knotenspannung HWL für Wortleitungen, das Teststeuersignal STEN und das Wortleitungs-Aufsteuer-ATD-Signal SPW. Die Referenzwortleitungs-Steuerschaltung RREGU1, die zur Auswahl normaler Wortleitungen verwendet wird, empfängt ferner ein Testwortleitungs-Auswahlsignal (erstes Testsignal) SD0 und das Auswahlsteuersignal SDM für normale Wortleitungen. Die Referenzwortleitungs-Steuerschaltung RREDU1, die zur Auswahl von redundanten Wortleitungen verwendet wird, empfängt ferner das Testwortleitungs-Auswahlsignal (zweites Testsignal) SD1 und das Auswahlsteuersignal SDR für redundante Wortleitungen.
  • In der vorstehenden Anordnung ist das Teststeuersignal STEN gleich 0 (niedriges Niveau), wenn Daten aus der Speicherzelle ausgelesen werden. Aufgrund der logischen Umschaltung C1 (oder C1') ist der N-Typ-Transistor N3 (oder N3') auf AUS unabhängig von dem Ausgangszustand des Testreferenzwortleitungs-Auswahlsignals SD0 (oder SD1). Andererseits sind die N-Typ-Transistoren N0 und N0' auf EIN aufgrund des Betriebs der Inverter C0 und C0'. Das Wortleitungs-Aufsteuer-ATD-Signal SPW ist auf einem hohen Niveau (Versorgungs-Spannungsniveau), wenn Daten aus einer Speicherzelle ausgelesen werden, und daher sind beide N-Typ-Transistoren N1 und N2' auf EIN.
  • Wenn die normale Wortleitung MWL des Speicherfelds ausgewählt wird, ist das Auswahlsteuersignal SDM für normale Wortleitungen auf hohem Niveau, und daher ist der N-Typ-Transistor N2 auf EIN. Wenn alle N-Typ-Transistoren N1–N2 auf EIN sind, wird somit der Knoten SX0 auf Erdniveau abgesenkt, und ein Auswahlsignal wird von dem Wortleitungstreiber-Inverter DRV1 an die Referenzzellen-Wortleitung RWL0 ausgegeben, wodurch das Potential der Referenzzellen-Wortleitung RWL0 ansteigt.
  • Alternativ, wenn die redundante Wortleitung ReWL des Speicherfelds ausgewählt wird, ist das Auswahlsteuersignal SDR für redundante Wortleitungen auf hohem Niveau, und daher ist der N-Typ-Transistor N2' auf EIN. Somit wird, wenn alle N-Typ-Transistoren N0'–N2' auf EIN sind, der Knoten SX1 auf Erdniveau abgesenkt, und ein Auswahlsignal wird von dem Wortleitungstreiber-Inverter DRV1 an die Referenzzellen-Wortleitung RWL1 ausgegeben, wodurch das Potential der Referenzzellen-Wortleitung RWL ansteigt.
  • In einem Testmodus, das heißt, wenn auf eine Referenzzelle von Hand und zwangsweise zugegriffen wird, ist das Teststeuersignal STN1 gleich „1" (hohes Niveau). Somit sind die N-Typ-Transistoren N0 und N0' auf AUS aufgrund des Betriebs der Inverter C0 und C0'. Daher kann eine Steuerung über Lesen von Daten unabhängig von den Zuständen des Wortleitungs-Aufsteuer-ATD-Signals SPW, des Auswahlsteuersignals SDM für normale Wortleitungen und des Auswahlsteuersignals SDR für redundante Wortleitungen nicht ausgeübt werden.
  • In dem Testmodus gehen die Testreferenzwortleitungs-Auswahlsignale SD0 und SD1 entsprechend dem angegebenen Adresssignal ADD über. Wenn das Testreferenzwortleitungs-Auswahlsignal SD0 gleich „1" ist, wird der N-Typ-Transistor N3 auf EIN geschaltet, so dass der Knoten SX0 auf das Erdniveau abgesenkt wird. Entsprechend wird ein Auswahlsignal von dem Wortleitungstreiber-Inverter DRV0 an die Referenzzellen-Wortleitung RWL0 ausgegeben, wodurch das Potential der Referenzzellen-Wortleitung RWL0 ansteigt. Alternativ, wenn das Testreferenzwortleitungs-Auswahlsignal SD1 gleich „1" ist, wird der N-Typ-Transistor N3' auf EIN geschaltet, so dass der Knoten SX1 auf Erdniveau abgesenkt wird. Entsprechend wird ein Auswahlsignal von dem Wortleitungstreiber-Inverter DRV1 an die Referenzzellen-Wortleitung RWL1 ausgegeben, wodurch das Potential der Referenzzellen-Wortleitung RWL1 ansteigt.
  • In dem vorstehenden Schaltungsbeispiel, das in 3 gezeigt ist, ist der Wortleitungstreiber ein Treiber vom Inverter-Typ, wobei die N-Typ- Transistoren P0 und P0' als Elemente mit hohem Widerstand verwendet werden, die vorliegende Erfindung ist jedoch nicht darauf eingeschränkt. Die vorliegende Erfindung kann mit einem anderen Typ von Wortleitungstreiber umgesetzt werden. Beispielsweise kann ein Wortleitungstreiber vom Verriegelungstyp der 4 verwendet werden, der sich von dem Wortleitungstreiber des Invertertyps von 3 unterscheidet. Die Steuerung der Referenzwortleitungsdekodierung mit solch einem Wortleitungstreiber des Verriegelungstyps wird unten unter Bezugnahme auf 4 beschrieben.
  • 4 ist ein Schaltungsdiagramm, das ein anderes spezielles Beispiel (Wortleitungstreiber vom Verriegelungstyp) der Referenzwortleitungs-Steuerschaltung RREGU und der Referenzwortleitungs-Steuerschaltung RREDU von 2 zeigt.
  • In 4 stellt der obere Teil des durch unterbrochene Linie dargestellten Kastens die Referenzwortleitungs-Steuerschaltung RREGU2, die zur Auswahl von normalen Bitleitungen verwendet wird, dar, und der obere Teil des durch unterbrochene Linien dargestellten Kastens stellt die Referenzwortleitungs-Steuerschaltung RREDU2 dar, die für die Auswahl von redundanten Wortleitungen verwendet wird.
  • Die Referenzwortleitungs-Steuerschaltung RREGU2, die für die Auswahl von normalen Wortleitungen verwendet wird, ist durch einen Inverter C0. einen logische Umschaltung C1, eine NOR-Schaltung C2, P-Typ-Transistoren P0 und P1, N-Typ-Transistoren N0–N4 und einen Wortleitungstreiber-Inverter DRV0 ausgebildet.
  • Wie bei der Referenzwortleitungs-Steuerschaltung RREGU2 ist die Referenzwortleitungs-Steuerschaltung RREDU2, die zur Auswahl von redundanten Wortleitungen verwendet wird, durch einen Inverter C0', eine logische Umschaltung C1', eine NOR-Schaltung C2', P-Typ-Transistoren P0' und P1', N-Typ-Transistoren N0'–N4' und einen Wortleitungstreiber-Inverter DRV1 gebildet.
  • Wenn alle N-Typ-Transistoren N1–N3 (oder N1'–N3') auf EIN sind und wenn der N-Typ-Transistor N0 (oder N0') auf AUS ist, oder wenn nur der N-Typ-Transistor N4 (oder N4') auf EIN ist, und der N-Typ-Transistor N0 (oder N0') auf AUS ist, wird ein Eingangsknoten SX0 (oder SX1) des Wortleitungstreiber-Inverters DRV0 (oder DRV1) auf Erdniveau abgesenkt, und ein Knoten SY0 (oder SY1) wird auf ein hohes Spannungsniveau HWL für Wortleitungen angehoben, so dass das Potential der Referenzzellen- Wortleitung RWL0 (oder RWL1) ansteigt. Es ist zu beachten, dass Bezugszeichen in Klammer Elemente bezeichnet, die verwendet werden, wenn die Referenzwortleitungs-Steuerschaltung RREDU2, die zur Auswahl von redundanten Wortleitungen verwendet wird, aktiviert ist.
  • Sowohl die Referenzwortleitungs-Steuerschaltung RREGU2, die zur Auswahl von normalen Wortleitungen verwendet wird, als auch die Referenzwortleitungs-Steuerschaltung RREDU2, die zur Auswahl von redundanten Wortleitungen verwendet wird, empfangen die Knotenspannung HWL für Wortleitungen, das Teststeuersignal STN, und das Wortleitungs-Aufsteuer-ATD-Signal SPW. Die Referenzwortleitungs-Steuerschaltung RREGU2, die zur Auswahl von normalen Wortleitungen verwendet wird, empfängt ferner das Testreferenzwortleitungs-Auswahlsignal SD0 und das Auswahlsteuersignal SDM für normale Wortleitungen. Die Referenzwortleitungs-Steuerschaltung RREDU2, die zur Auswahl von redundanten Wortleitungen verwendet wird, empfängt ferner das Testreferenzwortleitungs-Auswahlsignal SD1 und das Auswahlsteuersignal SDR für redundante Wortleitungen.
  • In der vorstehenden Anordnung ist das Teststeuersignal STEN gleich 0 (niedriges Niveau), wenn Daten aus einer Speicherzelle ausgelesen werden. Aufgrund der logischen Umschaltung C1 (oder C1') ist der N-Typ-Transistor N4 (oder N4') auf AUS unabhängig von dem Ausgangszustand des Testreferenzwortleitungs-Auswahlsignal SD0 (oder SD0'). Andererseits sind die N-Typ-Transistoren N1 und N1' auf EIN aufgrund des Betriebs der Inverter S0 und S0'. Das Wortleitungs-Aufsteuer-ATD-Signal SPW ist auf einem hohen Niveau (Versorgungsspannungsniveau), wenn Daten aus einer Speicherzelle ausgelesen werden, und daher sind beide N-Typ-Transistoren N2 und N2' auf EIN.
  • Wenn die normale Wortleitung MWL des Speicherfelds ausgewählt wird, ist das Auswahlsteuersignal SDM für normale Wortleitungen auf hohem Niveau und daher ist der N-Typ-Transistor N3 auf EIN. Entsprechend wird der Knoten SX0 auf Erdniveau abgesenkt, und der P-Typ-Transistor P0 wird auf EIN geschaltet, wodurch der Knoten SY0 auf ein hohes Spannungsniveau HWL für Wortleitungen angehoben wird, und der P-Typ-Transistor P1 wird auf AUS geschaltet. Da das Auswahlsteuersignal SDM für normale Wortleitungen auf hohem Niveau ist, ist der N-Typ-Transistor N0 auf AUS aufgrund des Betriebs der NOR-Schaltung C2. Somit wird der Knoten SY0 nicht auf Erdniveau abgesenkt, und daher wird ein Durchgangsstrom nicht erzeugt. Andererseits, wenn der Knoten SX0 auf Erdniveau ist, wird ein Auswahlsignal von dem Wortleitungstreiber-Inverter DRV0 an die Referenzzellen-Wortleitung RWL0 ausgegeben, wodurch das Potential der Referenzzellen-Wortleitung RWL0 ansteigt.
  • Alternativ, wenn die redundante Wortleitung ReWL des Speicherfelds ausgewählt wird, wird der Knoten SX1 auf Erdniveau aus dem gleichen Grund wie oben beschrieben ist, abgesenkt, und ein Auswahlsignal wird von dem Wortleitungstreiber-Inverter DRV1 an die Referenzzellen-Wortleitung RWL1 ausgegeben, wodurch das Potential der Referenzzellen-Wortleitung RWL1 ansteigt.
  • In einem Testmodus, das heißt, wenn auf die Referenzzelle RC0 (oder RC1) von Hand und zwangsweise zugegriffen wird, ist das Teststeuersignal STN gleich „1" (hohes Niveau). Daher sind die N-Typ-Transistoren n1 und N1' auf AUS aufgrund des Betriebs der Inverter C0 und C0'. Daher kann eine Steuerung über Lesen von Daten unabhängig von den Ausgangszuständen des Wortleitungs-Aufsteuer-ATD-Signals SPW, des Auswahlsteuersignals SDM für normale Wortleitungen und des Auswahlsteuersignals SDR für redundante Wortleitungen nicht ausgeführt werden.
  • In dem Testmodus gehen die Testreferenzwortleitungs-Auswahlsignal SD0 und SD1 entsprechend dem eingegebenen Adresssignal ADD über. Wenn das Testreferenzwortleitungs-Auswahlsignal SD0 gleich „1" ist, wird der N-Typ-Transistor N4 auf EIN geschaltet, so dass der Knoten SX0 auf ihr Niveau abgesenkt wird. Als Ergebnis wird der P-Typ-Transistor P0 auf EIN geschaltet, und der P-Typ-Transistor P1 wird auf AUS geschaltet, aus dem gleichen Grund, wie oben beschrieben wurde. In diesem Fall, da das Testreferenzwortleitungs-Auswahlsignal SD0 gleich „1" ist (hohes Niveau), ist der N-Typ-Transistor N0 auf AUS aufgrund des Betriebs der logischen Umschaltung C1 und der NOR-Schaltung C2. Als Ergebnis einer solchen Serie von Betriebsvorgängen steigt das Potential der Referenzzellen-Wortleitung RWL0 an. Alternativ, wenn das Testreferenzwortleitungs-Auswahlsignal SD1 gleich „1" ist (hohes Niveau), wird der N-Typ-Transistor N4' auf EIN geschaltet, während der N-Typ-Transistor N0' auf AUS geschaltet wird, und de P-Typ-Transistor P0' wird auf EIN geschaltet, während der P-Typ-Transistor P1 auf AUS geschaltet wird. Als Ergebnis wird der Knoten SX1 auf Erdniveau abgesenkt, und das Potential der Referenzwortleitung RWL1 steigt an.
  • Es sollte beachtet werden, dass, wenn der Wortleitungstreiber vom Verriegelungstyp in 4 verwendet wird, es notwendig ist, das Auswahlsteuersignal SDM für normale Wortleitungen und das Auswahlsteuersignal SDR für redundante Wortleitungen während der Testmodussteuerung auf Erdniveau zu halten (wenn das Teststeuersignal STEN gleich „1" ist). Ansonsten können die Testreferenzwortleitungs-Auswahlsignale ST0 und ST1 nicht ordnungsgemäß gesteuert werden. Als Ergebnis können beide Referenzzellen-Wortleitungen RWL0 und RWL1 gleichzeitig ausgewählt werden. Selbstverständlich ist es nicht erforderlich, eine spezielle Anordnung vorzusehen, solange die Schaltung so ausgelegt ist, dass sowohl das normale Wortleitungs-Auswahlsteuersignal STEN als auch das Auswahlsteuersignal SDR für redundante Wortleitungen auf einem niedrigen Niveau sind, wenn das Teststeuersignal STEN gleich „1 "ist.
  • Wie oben beschrieben wurde, kann die Schaltung, die zwei Referenzzellen-Wortleitungen RWL0 und RWL1 umfasst, leicht mit einer einfachen Schaltungsanordnung und ohne Abhängigkeit von einem Typ eines Wortleitungstreibers gesteuert werden. Selbst wenn die Anzahl der Referenzzellen-Wortleitungen 3 oder mehr ist, kann eine Steuerschaltung der vorliegenden Erfindung ferner realistisch umgesetzt werden, dass das oben beschriebene Beispiel der Schaltungsanordnung ausgedehnt wird. Die oben beschriebenen Schaltungsanordnungen, die in den 3 und 4 gezeigt sind, sind lediglich Beispiele der vorliegenden Erfindung. Gemäß der vorliegenden Erfindung kann eine beliebige Schaltungsanordnung verwendet werden, solange die oben beschriebenen Merkmale der Schaltung, die für die Umsetzung der vorliegenden Erfindung erforderlich sind, vorgesehen sind.
  • Als nächstes werden die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen und die Auswahlübergangs-Detektorschaltung XREDS für redundante Wortleitungen von 4 und ein Verfahren zum Auswählen unter einer normalen Wortleitung des Speicherfelds (oder einer redundanten Wortleitung des Speicherfelds) und einer Referenzzellen-Wortleitung zum Auslesen von Daten von einem Speicherfeld im Detail unter Bezugnahme auf 5 beschrieben.
  • 5 ist ein Blockdiagramm, das einen primären Teil einer Speicherfeld/Referenzfeld-Wortleitungssteuerschaltung der nicht-flüchtigen Halbleiterspeicheranordnung von 2 zeigt.
  • Vor der Beschreibung der Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen wird ein Betrieb der Auswahl der normalen Wortleitung MWL des Speicherfelds in größerem Detail beschrieben. In dem in 5 gezeigten Beispiel sei angenommen, dass die Anzahl der Adresssignalleitungen zur Auswahl der normalen Wortleitung MWL des Speicherfelds gleich n ist (wobei n eine natürliche Zahl ist). In Antwort auf ein Adresssignal ADD überträgt der Vordecoder XPDEC für normale Wortleitungen ein Auswahlsignal SX für normale Wortleitungen an den Decoder XDEC für normale Wortleitungen durch eine Gruppe von 2n normale Wortleitungs-Auswahlsignalleitungen. Der Decoder XDEC für normale Wortleitungen hebt das Potential einer erwünschten, normalen Hauptwortleitung MWL des Speichers auf der Grundlage des Auswahlsignals SX für normale Wortleitungen an.
  • Wenn wenigstens eine der 2n normalen Wortleitungs-Auswahlsignalleitungen, die das Auswahlsignal SX für normale Wortleitungen übertragen, auf ein hohes Spannungsniveau übergeht, erfasst die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen diesen Übergang, um das Auswahlsteuersignal SDM für normale Wortleitungen an die Referenzwortleitungs-Steuerschaltung RREGU auszugeben, die zur Auswahl normaler Wortleitungen verwendet wird. Das Auswahlsteuersignal SDM für normale Wortleitungen zeigt an, ob irgendeine der normalen Wortleitungen MWL des Speicherfelds ausgewählt ist. In Antwort auf dieses Triggersignal SDM gibt die Referenzwortleitungs-Steuerschaltung RREGU das Potential der Referenzzellen-Wortleitung RWL0 an. Die Anzahl der Signalleitungen i (wobei i eine natürliche Zahl ist), die in der Signalleitungsgruppe zur Übertragung des Auswahlsteuersignals SDM für normale Wortleitungen enthalten sind, kann kleiner als die Anzahl der Signalleitungen 2n sein, die in der Signalleitungsgruppe zur Übertragung des Auswahlsignals SX für normale Wortleitungen enthalten sind.
  • In diesem Ausführungsbeispiel wird das Auswahlsteuersignal SDM für normale Wortleitungen, das die Auswahl der normalen Wortleitungen MWL des Speicherfelds anzeigt, von der Auswahlsignalübertragungs-Detektorschaltung XREGS für normale Wortleitungen in die Referenzwortleitungs-Steuerschaltung RREGU eingegeben, wodurch die Referenzwortleitungs-Steuerschaltung RREGU das Potential der Referenzzellen-Wortleitung RWL0 anhebt. Die vorliegende Erfindung ist jedoch nicht auf solch einer Anordnung eingeschränkt. Beispielsweise kann ohne, dass die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen vorgesehen ist, das Auswahlsignal SX für normale Wortleitungen direkt in die Referenzwortleitungs-Steuerschaltung RREGU durch eine Signalleitungsgruppe, die 2n Signalleitungen umfasst, eingegeben werden, wodurch die Referenzwortleitungs-Steuerschaltung RREGU das Potential der Referenzzellen-Wortleitung RWL0 anhebt.
  • In dem Fall, wo die Referenzzellen-Wortleitung RWL0 unter Verwendung der Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen ausgewählt wird, kann die Signalleitungsgruppe zur Übertragung des Auswahlsignals SX für normale Wortleitungen nur eine Signalleitung oder eine Vielzahl von Signalleitungen im Hinblick auf die Anordnung und den Auslegungsbereich der Referenzwortleitungs-Steuerschaltung RREGU umfassen. Selbstverständlich kann die Anzahl der Signalleitungen erheblich reduziert werden, wenn die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen vorgesehen ist, im Vergleich dazu, wenn das Auswahlsignal SX für normale Wortleitungen direkt in die Referenzwortleitungs-Steuerschaltung RREGU durch eine Signalgruppe, die 2n Signalleitungen umfasst, ohne das Vorsehen der Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen direkt eingegeben wird.
  • Vor der Beschreibung der Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen wird ein Betrieb der Auswahl der redundanten Hauptwortleitung ReWL des Speichers in größerem Detail beschrieben. Wie in 5 gezeigt ist, wird das Adresssignal ADD, das zur Auswahl von Wortleitungen verwendet wird, auch in den Vordecoder XPRDEC für redundante Wortleitungen eingegeben. Der Vordecoder XPRDEC für redundante Wortleitungen gibt ein Auswahlsignal RC für redundante Wortleitungen an den Decoder XRDEC für redundante Wortleitungen aus, und er gibt ferner ein Redundanz-Erfassungssignal MD aus, das anzeigt, ob eine normale Wortleitung durch eine redundante Wortleitung zu dem Vordecoder XPDEC für normale Wortleitungen ersetzt werden soll. In dem in 5 gezeigten Beispiel sei angenommen, dass die Anzahl der Signalleitungen, die in einer Signalleitungsgruppe zur Übertragung des Auswahlsignals RX für redundante Wortleitungen enthalten ist, gleich m ist (wobei m eine natürliche Zahl ist). Die Zahl „m" ist gleich der Anzahl der redundanten Wortleitungen. Diese Signalleitungsgruppe ist mit dem Decoder XRDEC für redundante Wortleitungen verbunden. Der Decoder XRDEC für redundante Wortleitungen hebt das Potential einer erwünschten, redundanten Wortleitung ReWL des Speicherfeldes auf der Grundlage des Auswahlsignals RX für redundante Wortleitungen an, das durch die vorstehende Signalleitungsgruppe übertragen wird.
  • Wenn wenigstens eine der m Signalleitungen für die Übertragung des Auswahlsignals RX für redundante Wortleitungen auf ein hohes Spannungsniveau übergeht, erfasst die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen diesen Übergang, um das Auswahlsteuersignal SDR für redundante Wortleitungen an die Referenzwortleitungs-Steuerschaltung RREDU auszugeben, die zur Auswahl redundanter Wortleitungen verwendet wird. Das Auswahlsteuersignal SDR für redundante Wortleitungen zeigt an, dass irgendeine der redundanten Wortleitungen ReWL des Speicherfeldes ausgewählt ist. In Antwort auf dieses Triggersignal SDR hebt die Referenzwortleitungs-Steuerschaltung RREDU das Potential der Referenzzellen-Wortleitung RWL1 an. Die Anzahl der Signalleitungen j (wobei j eine natürliche Zahl ist) die in der Signalleitungsgruppe zur Übertragung des Auswahlsteuersignals SDR für redundante Wortleitungen enthalten ist, kann kleiner sein als die Anzahl der Signalleitungen m, die in der Signalleitungsgruppe zum Übertragen des redundanten Wortleitungs-Auswahlsignals RX enthalten ist.
  • In diesem Ausführungsbeispiel wird das Auswahlsteuersignal SDR für redundante Wortleitungen, das die Auswahl der redundanten Wortleitung RWL des Speicherfeldes anzeigt, von der Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen an die Referenzwortleitungs-Steuerschaltung RREDU eingegeben, wodurch die Referenzwortleitungs-Steuerschaltung RREDU das Potential der Referenzzellen-Wortleitung RWL1 anhebt. Die vorliegende Erfindung ist jedoch nicht auf solch eine Anordnung eingeschränkt. Beispielsweise kann ohne Vorsehen der Auswahlübergangs-Detektorschaltung XREDS für redundante Wortleitungen das Auswahlsignal RX für redundante Wortleitungen direkt in die Referenzwortleitungs-Steuerschaltung RREDU durch eine Signalleitungsgruppe mit m Signalleitungen eingegeben werden, wodurch die Referenzwortleitungs-Steuerschaltung RREDU das Potential der Referenzzellen-Wortleitung RWL anhebt.
  • In dem Fall, wo die Referenzzellen-Wortleitung RWL1 unter Verwendung der Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen ausgewählt wird, kann die Signalleitungsgruppe zur Übertragung des Auswahlsignals RX für redundante Wortleitungen nur eine Signalleitung oder eine Vielzahl von Signalleitungen unter Berücksichtigung der Anordnung und des Auslegungsbereichs der Referenzwortleitungs-Steuerschaltung RREDU umfassen. Selbstverständlich kann die Anzahl der Signalleitungen erheblich reduziert werden, wenn die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen vorgesehen ist, im Vergleich dazu, wenn das Auswahlsignal RX für redundante Wortleitungen direkt in die Referenzwortleitungs-Steuerschaltung RREDU durch eine Signalleitungsgruppe eingegeben wird, die m Signalleitungen enthält, ohne dass die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen vorgesehen ist.
  • Wie oben beschrieben wurde, erfasst die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen einen Übergang des Auswahlsignals SX für normale Wortleitungen und gibt dann das Auswahlsteuersignal SDM für normale Wortleitungen an die Referenzwortleitungs-Steuerschaltung RREGU aus, die zur Auswahl von normalen Wortleitungen verwendet wird. Somit, wenn die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen vorgesehen ist, gibt es das Problem, dass der Ausgangszeitablauf des Auswahlsteuersignals SDM für normale Wortleitungen im Bezug auf den des Auswahlsignals SX für normale Wortleitungen verzögert wird, und dass entsprechend eine Zeitdifferenz zwischen den Anstiegszeiten des Potentials der Referenzzellen-Wortleitung RWL0 und des Potentials der normalen Wortleitung MWL des Speicherfelds verursacht wird. Da jedoch in einer tatsächlichen Vorrichtung eine große Anzahl von Speicherzellen MC0 mit den normalen Wortleitungen verbunden sind, dominiert die Drahtkapazität (Gate-Kapazität) der normalen Wortleitungen nahezu den Anstiegsübergang des Potentials der normalen Wortleitungen. Dadurch verursacht eine Verzögerung des Auswahlsteuersignals SDM für normale Wortleitungen, die durch die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen verursacht wird, kaum eine Differenz zwischen den Anstiegszeitabläufen der Potentiale der Referenzzellen-Wortleitung RWL0 und der normalen Wortleitung MWL des Speicherfelds.
  • Wie oben beschrieben wurde, erfasst die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen einen Übergang des redundanten Wortleitungs-Auswahlsignals RX und gibt dann das redundante Wortleitungs-Auswahlsteuersignal RDS an die Referenzwortleitungs-Steuerschaltung RREDU aus, die zur Auswahl von redundanten Wortleitungen verwendet wird. Wenn die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen vorgesehen ist, wird somit der Ausgangszeitablauf des Auswahlsteuersignals SDR für redundante Wortleitungen im Bezug auf den des redundanten Wortleitungs-Auswahlsignals RX verzögert. Jedoch bewirkt auch in diesem Fall aufgrund der Drahtkapazität der redundanten Wortleitungen und der Speicherzellen RC1 eine Verzögerung des redundanten Wortleitungs-Auswahlsteuersignals SDR, die durch die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen verursacht wird, kaum eine Differenz zwischen den Anstiegszeitabläufen der Potentiale der Referenzzellen-Wortleitung RWL1 und der redundanten Wortleitung ReWL des Speicherfelds.
  • Eine Arbeitsweise der vorstehenden Anordnung wird nun beschrieben. Insbesondere wird ein Datenlesevorgang, der ausgeführt wird, wenn eine nicht-redundante, normale Wortleitung MWL ausgewählt wird, unter Bezugnahme auf das Zeitablaufdiagramm von 6 beschrieben.
  • In 6 stellt die horizontale Achse die Zeit (t0 bis t6) dar, und die vertikale Achse stellt das Spannungsniveau von jedem Signal dar. 6 zeigt von oben nach unten in 6 die Versorgungsspannung VCC; die Knotenspannung HWL für Wortleitungen; ein Chip-Aufsteuersignal CE#, das ein Steuersignal zur Aktivierung der Speichervorrichtung ist; ein Ausgangs-Aufsteuersignal OE#, das ein Steuersignal ist, um eine Datenausgabe zuzulassen; ein Wortleitungs-Aufsteuer-ATD-Signal SPW, das von der Adressübergangsdetektorschaltung ATD ausgegeben wird; das Wortleitungs-Auswahlsteuersignal SDM; das Auswahlsteuersignal SDR für redundante Wortleitungen; das Potential der Referenzzellen-Wortleitung RWL0; das Potential der Referenzzellen-Wortleitung RWL1; das Auswahlsignal SX für normale Wortleitungen; das Potential der normalen Wortleitung MWL des Speicherfeldes und das Potential der redundanten Wortleitung ReWL des Speicherfelds. Wenn sowohl das Chipaufsteuersignal CE# und das Ausgangsaufsteuersignal OE# alle auf Erdniveau sind, kann ein Datenlesevorgang durchgeführt werden.
  • Bezug nehmend auf 6 beginnt, nachdem die Speicheranordnung 30 an dem Zeitpunkt t0 eingeschaltet worden ist, die Knotenspannung HWL für Wortleitungen, die zum Lesen von Daten verwendet wird, an dem Zeitpunkt t1 anzusteigen.
  • An dem Zeitpunkt t2, der auftritt unmittelbar, nachdem Speicheranordnung 30 eingeschaltet worden ist, ist die nicht-flüchtige Halbleiterspeicheranordnung 30, beispielsweise ein Flash-EEPROM, in einem Daten lesebereiten Zustand. Das heißt, dass in diesem Zustand Daten aus der Speicheranordnung 30 durch Absenken des Chipaufsteuersignals CE# auf Erdniveau ausgelesen werden können.
  • Sodann steigt an dem Zeitpunkt t3 das Wortleitungs-Aufsteuer-ATD-Signal SPW in Antwort auf den Abfall des Chipaufsteuersignals CE# ab. In Antwort auf den Anstieg des Wortleitungs-Aufsteuer-ATD-Signals SPW hebt der Vordecoder XPDEC für normale Wortleitungen das Auswahlsignal SX für normale Wortleitungen an und gibt dieses angehobene Signal SX an den Decoder XDEC für normale Wortleitungen und die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen aus.
  • An dem Zeitpunkt t4 beginnt in Antwort auf die Anhebung des Auswahlsignals SX für normale Wortleitungen der Decoder XDEC für normale Wortleitungen damit, das Potential der vorgegebenen, normalen Wortleitung MWL des Speicherfelds anzuheben.
  • Andererseits erfasst die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen einen Übergang des Auswahlsignals SX für normale Wortleitungen (hohes Spannungsniveau) und gibt dann das Auswahlsteuersignal SDM für normale Wortleitungen an die Referenzwortleitungs-Steuerschaltung RREGU aus, die zur Auswahl normaler Wortleitungen verwendet wird. Die Referenzwortleitungs-Steuerschaltung RREGU erfasst, dass das Auswahlsteuersignal SDM für normale Wortleitungen das Versorgungsspannungsniveau erreicht, und sie beginnt, das Potential der vorgegebenen Referenzzellen-Wortleitung RWL0 anzuheben. Wie oben beschrieben wurde, wird die Betriebszeit der Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen durch die Drahtkapazität der Wortleitungen zu einem gewissen Maß kompensiert, und daher treten der Anstiegszeitverlauf des vorgegebenen Potentials der Referenzzellen-Wortleitung RWL0 und der Anstiegszeitverlauf der vorgegebenen normalen Wortleitung MWL des Speicherfelds im Wesentlichen zur gleichen auf.
  • Nach einer Weile ist das Lesen von Daten abgeschlossen, und dann fällt das Wortleitungs-Aufsteuer-ATD-Signal SPW an dem Zeitpunkt t5 auf ein niedriges Niveau ab. Als Ergebnis fallen sowohl die Referenzzellen-Wortleitung RWL0 als auch das Potential der vorgegebenen, normalen Wortleitung MWL des Speicherfelds an dem Zeitpunkt t6 auf Erdniveau ab.
  • Auf diese Weise wird das Potential der Referenzzellen-Wortleitung RWL0 in Antwort auf ein Triggersignal, das heißt das Auswahlsignal SX für normale Wortleitungen, das zur Auswahl der normalen Wortleitung MWL des Speicherfelds verwendet wird, oder das Auswahlsteuersignal SDM für normale Wortleitungen, das die Auswahl der normalen Wortleitungen MWL des Speicherfelds anzeigt, angehoben, wodurch eine Differenz in den Anstiegszeitabläufen sowohl des Potentials der Referenzzellen-Wortleitung RWL0 als auch des Potentials der normalen Wortleitung MWL des Speicherfelds soweit wie möglich auf ein vernachlässigbares Niveau eliminiert werden kann, während die Lastkapazitäten der Referenzzellen-Wortleitung RWL0 und der normalen Wortleitung RWL des Speicherfelds zueinander gleich werden. Dadurch kann die Möglichkeit, dass der Leseverstärker S/A fehlerhafte Lesevorgänge ausführt, erheblich reduziert werden, selbst an dem Start eines Datenlesevorgangs. Wenn die Möglichkeit eines fehlerhaften Lesevorgangs erheblich reduziert wird, tritt ferner der Zeitpunkt des Starts eines Datenlesevorgangs früher auf, und als Ergebnis kann die Datenlesegeschwindigkeit weiter erhöht werden, ohne dass fehlerhafte Lesevorgänge von Daten verursacht werden.
  • Als nächstes wird ein Datenlesevorgang, der ausgeführt wird, wenn eine redundante Wortleitung ausgewählt wird, unter Bezugnahme auf das Zeitablaufdiagramm von 7 beschrieben. In 7 werden ein Redundanz-Erfassungssignal MD und ein Auswahlsignal RX für redundante Wortleitungen zusätzlich zu den verschiedenen, oben beschriebenen Signalen betrachtet, und eine redundante Wortleitung wird anstelle der normalen Wortleitung MWL des Speicherfelds betrachtet. Der Betrieb von dem Zeitpunkt t0 bis zu dem Zeitpunkt t3 ist vollständig der gleiche wie der, der in 6 beschrieben ist, und daher wird die Beschreibung davon hier weggelassen. Die folgende Beschreibung beginnt mit dem Zeitpunkt t4.
  • Nach einer Weile, nachdem das Wortleitungs-Aufsteuer-ATD-Signal SPW angestiegen ist, hebt das Auswahlsignal SX für normale Wortleitungen an dem Zeitpunkt t4 das Versorgungsspannungsniveau an. Die Auswahlsignalübergangs-Detektorschaltung XREGS für normale Wortleitungen erfasst den Übergang des normalen Wortleitungs-Ausgangssignals SX (hohes Spannungsniveau), um das Auswahlsteuersignal SDM für normale Wortleitungen anzuheben. In Antwort auf diesen Vorgang beginnt sowohl die Referenzzellen-Wortleitung RWL0 als auch die normale Wortleitung MWL des Speicherfelds anzusteigen.
  • Unmittelbar danach wird jedoch das Redundanz-Erfassungssignal MD von dem Vordecoder XPRDEC für redundante Wortleitungen an den Vordecoder XPDEC für normale Wortleitungen an dem Zeitpunkt t4 ausgegeben. Sowohl das Auswahlsignal SX für normale Wortleitungen als auch das Auswahlsteuersignal SDM für normale Wortleitungen, das die Auswahl einer normalen Wortleitung anzeigt, fallen auf ein niedriges Niveau ab. Als Ergebnis gehen die Referenzzellen-Wortleitung RWL0 und das Potential der normalen Wortleitung MWL des Speicherfelds auf Erdniveau über.
  • In dieser Weise geht in Antwort auf die Ausgabe des Redundanz-Erfassungssignals MD der Vordecoder XPRDEC für redundante Wortleitungen das Auswahlsignal RX für redundante Wortleitungen an den Decoder XRDEC für redundante Wortleitungen und die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen aus.
  • Sodann erfasst die Auswahlsignalübergangs-Detektorschaltung XREDS für redundante Wortleitungen einen Übergang des redundanten Wortleitungs- Auswahlsignals RX (hohes Spannungsniveau) und gibt das Auswahlsteuersignal SDR für redundante Wortleitungen an die Referenzwortleitungs-Steuerschaltung RREDU aus.
  • An dem Zeitpunkt t5 beginnt die Referenzwortleitungs-Steuerschaltung RREDU das Potential der Referenzzellen-Wortleitung RWL1 in Antwort auf den Anstieg des Auswahlsteuersignals SDR für redundante Wortleitungen anzuheben. Zur gleichen Zeit beginnt der Decoder XRDEC für redundante Wortleitungen, das Potential der vorgegebenen, redundanten Wortleitung ReWL des Speicherfelds in Antwort auf den Anstieg des redundanten Wortleitungs-Auswahlsignals RX anzuheben.
  • In diesem Beispiel wird, nachdem Potential des Speicherfelds der normalen Wortleitung MWL anzusteigen begonnen hat, die normale Wortleitung MWL des Speicherfeldes gestrichen und es wird auf die vorgegebene, redundante Wortleitung ReWL des Speicherfelds umgeschaltet. Dies beruht darauf, dass, wie oben beschrieben wurde, der Vordecoder XPDEC für normale Wortleitungen in unerwünschter Weise das Auswahlsignal SX für normale Wortleitungen ausgibt, während der Vordecoder XPRDEC für redundante Wortleitungen überlegt, ob die vorgegebene, normale Wortleitung MWL des Speicherfelds auf die vorgegebene, redundante Wortleitung ReWL des Speicherfelds auf der Grundlage des Adresssignals ADD umgeschaltet wird, und entsprechend ist eine gewisse Zeitdauer erforderlich, um das Auswahlsignal SX für normale Wortleitungen durch das Redundanz-Erfassungssignal MD aufzuheben.
  • Nach einer Weile, nachdem das Lesen von Daten abgeschlossen ist, fällt das Wortleitungs-Aufsteuer-ATD-Signal SPW an dem Zeitpunkt t6 auf ein niedriges Niveau ab. In Antwort auf den Abfall des Wortleitungs-Aufsteuer-ATD-Signals SPW fallen sowohl die Referenzzellen-Wortleitung RWL1 als auch die redundante Wortleitung ReWL des Speicherfelds an dem Zeitpunkt t7 auf das Erdniveau ab.
  • Wie oben im Zusammenhang mit der herkömmlichen Technik beschrieben wurde, wird, wenn es erforderlich ist, die vorgegebene, normale Wortleitung MWL des Speicherfelds, die auf der Grundlage eines eingegebenen Adresssignals ausgewählt wurde, mit der redundanten Wortleitung ReWL des Speicherfelds zu ersetzen, das Auswahlsignal SX für normale Wortleitungen im Allgemeinen aufgehoben, nachdem ein Redundanzbestimmungsverfahren abgeschlossen ist, und danach wird die Auswahl der redundanten Wortleitungen durchgeführt. Auf diese Weise ist der Anstiegszeitverlauf des Potentials der redundanten Wortleitung ReWL des Speicherfelds unvermeidbar in Bezug auf den Anstiegszeitverlauf des Potentials der vorgegebenen, normalen Wortleitung MWL des Speicherfelds verzögert. Daher wird in dem Fall, bei dem ein herkömmliches Referenzwortleitungs-Steuerverfahren verwendet wird, eine erhebliche Zeitdifferenz zwischen dem Anstiegszeitverlauf des Potentials der Referenzzellen-Wortleitung MWL und dem Anstiegszeitverlauf des Potentials der redundanten Wortleitung ReWL des Speicherfelds erzeugt.
  • Gemäß der vorliegenden Erfindung wird jedoch eine Zeitverzögerung durch das Ersetzen der normalen Wortleitung MWL des Speicherfelds mit der redundanten Wortleitung ReWL des Speicherfelds kompensiert, indem ein ähnlicher Ersatz in dem Referenzfeld RA unter ein Vielzahl von Referenzzellen-Wortleitungen RWL (in dem vorstehenden Beispiel zwei Referenzzellen-Wortleitungen RWL0 und RWL1) ausgeführt wird. Das heißt, dass ein Auswahlbestimmungsabschnitt, der durch den Vordecoder XPDEC für normale Wortleitungen und den Vordecoder XPRDEC für redundante Wortleitungen gebildet wird, feststellt, welche der normalen Wortleitungen MWL des Speicherfelds und der redundanten Wortleitung ReWL des Speicherfelds auf der Grundlage der Adressinformation ausgewählt werden soll. Nach der Bestimmung wählt der Decoder XDEC für normale Wortleitungen (ohne den Decoder XRDEC für redundante Wortleitungen) die normale Wortleitung MWL des Speicherfelds (oder die redundante Wortleitung ReWL des Speicherfelds) aus und gleichzeitig wählt die Referenzwortleitungs-Steuerschaltung RREGU, die zur Auswahl normaler Wortleitungen verwendet wird (oder die Referenzwortleitungs-Steuerschaltung RREDU, die zur Auswahl von redundanten Wortleitungen verwendet wird) die Referenzzellen-Wortleitung RWL0 (oder RWL1) aus. Selbst wenn die redundante Wortleitung ReWL des Speicherfeldes ausgewählt wird, kann somit die Datenlesezeit vermindert werden, ohne dass die Lesefähigkeit des Leseverstärkers S/A verschlechtert wird.
  • Wie oben beschrieben wurde, werden nach diesem Ausführungsbeispiel der vorliegenden Erfindung das Potential der Referenzzellen-Wortleitungen RWL0 (oder RWL1) und das Potential der normalen Wortleitung MWL des Speicherfelds (oder der redundanten Wortleitung ReWL des Speicherfeldes) in einer synchronen Weise angehoben. Selbst wenn der Lesezeitablauf des Leseverstärkers S/A so eingestellt wird, dass er vor dem Anstiegszeitverlauf der Wortleitungen durch die Adressübergangsdetektorschaltung ATP auftritt, kann somit eine hohe Lesegeschwindigkeit von Daten erreicht werden, ohne dass ein fehlerhafter Betrieb verursacht wird. Ferner kann aufgrund solch einer Anordnung ein erheblicher Lesespielraum erhalten werden, um einen sicheren Datenlesevorgang zu erreichen.
  • Obwohl es nicht speziell in dem obigen Ausführungsbeispiel beschrieben ist, kann eine Halbleiterspeicheranordnung dieses Ausführungsbeispiel leicht in ein Informationsgerät eingesetzt werden, das durch einen Mobiltelefonterminal oder ein PDA (Personal Digital Assistant = persönlicher, digitaler Assistent) dargestellt ist, und in solch einem Informationsgerät kann ein Datenleseeffekt der vorliegenden Erfindung mit hoher Geschwindigkeit erhalten werden). Beispielsweise kann in dem Fall eines Mobiltelefonterminals eine Zeicheninformation oder Bildinformation, die in einem e-Mail-System oder dergleichen verwendet wird, ebenso wie eine Toninformation übertragen/empfangen werden. Diese Informationen werden in einer nicht-flüchtigen Halbleiterspeicheranordnung, beispielsweise einem Flash-Speicher, gespeichert, und darüber hinaus hat die Menge solcher Information, die zu verarbeiten ist, zusammen mit der Entwicklung von Funktionen von Mobiltelefonterminals zugenommen. Entsprechend gibt es ein wachsendes Bedürfnis, die Geschwindigkeit der Verarbeitung solcher Information weiter zu erhöhen. Speziell wurde beispielsweise eine Verminderung der Zeit, die zum Lesen von Daten, die zur Übertragung komprimiert/dekomprimiert werden sollen, erforderlich ist, eine Verminderung der Zeit, die zum Lesen von Steuercodes erforderlich ist, beispielsweise eines Programms, das für solche eine Datenkompression/-dekompression verwendet wird, eine Verminderung der Zeit, die zum Ausführen der Datenkompression/-dekompression erforderlich ist, und dergleichen gefordert. Eine Halbleiterspeicheranordnung der vorliegenden Erfindung kann leicht in einen Informations- und Steuercodespeicherabschnitt eingefügt werden und die oben beschriebenen Bedürfnisse für eine Informationsverarbeitung mit hoher Geschwindigkeit befriedigen.
  • Es sei beispielsweise ein Informationsgerät 40 betrachtet, das eine Anordnung hat, die in 18 gezeigt ist, beispielsweise in Mobiltelefonterminal. Das Informationsgerät 40 umfasst: einen Informations- und Steuercode-Speicherabschnitt; einen Manipulations-Eingabeabschnitt, beispielsweise eine Manipulationstastatur oder dergleichen; ein Displayabschnitt zum Anzeigen eines anfänglichen Bildes, von Resultaten der Informationsverarbeitung oder dergleichen, beispielsweise eine Flüssigkristall-Displayvorrichtung; einen Übertragungs- und Empfangsabschnitt zum Übertragen/Empfangen von Information und eine CPU (central processing unit = zentrale Verarbeitungseinheit) zur Durchführung einer Lese-/Schreibverarbeitung (Speicherbetrieb) mit der Information und in dem Steuercode-Speicherabschnitt in Antwort auf einen eingegebenen Manipulationsbefehl von dem Manipulations-Eingabeabschnitt auf der Grundlage eines vorgegebenen Informationsverarbeitungsprogramms und relevanter Daten, wenn eine gewisse Information übertragen oder empfangen wird, während verschiedene Informationsverarbeitungsverfahren ausgeführt werden. Eine Halbleiterspeicheranordnung der vorliegenden Erfindung kann leicht als Informations- und Steuercode-Speicherabschnitt verwendet werden, und in diesem Fall kann ein Datenleseeffekt der vorliegenden Erfindung mit hoher Geschwindigkeit in dem Informationsgerät 40 erreicht werden.
  • Wie oben beschrieben wurde, werden entsprechend der vorliegenden Erfindung das Potential einer Wortleitung einer Referenzzelle und das Potential einer Wortleitung einer Speicherzelle, aus der Daten ausgelesen werden sollen, in einer synchronen Weise angehoben. Selbst wenn das Auslesen von Daten gestartet wird, bevor das Potential einer erwünschten Wortleitung eine vorgegebene Spannung erreicht, wie in einer herkömmlichen Vorrichtung, kann die Datenlesegeschwindigkeit erhöht werden, ohne einen fehlerhaften Betrieb zu verursachen. Ferner kann aufgrund solch einer Verbesserung der Datenlesegeschwindigkeit ein erheblicher Lesespielraum erhalten werden, um ein sicheres Datenlesen zu erreichen.
  • Ferner haben eine erste Wortleitung (oder eine zweite Wortleitung) eines Referenzfeldes und eine normale Wortleitung (oder eine redundante Wortleitung) eines Speicherfelds die gleiche Lastkapazität. Daher sind die Anstiegszeitverläufe dieser Wortleitungen ebenfalls die gleichen, und als Ergebnis kann die Lesezugriffszeit weiter reduziert werden, ohne dass ein fehlerhafter Betrieb verursacht wird.
  • Darüber hinaus kann die Halbleiterspeicheranordnung der vorliegenden Erfindung leicht in einem Informationsgerät verwendet werden, und in diesem Fall kann ein Datenleseeffekt der vorliegenden Erfindung mit hoher Geschwindigkeit in einem Datenlesevorgang des Informationsgeräts erreicht werden.

Claims (13)

  1. Halbleiterspeicheranordnung (20), umfassend: ein Speicherfeld (MA) mit einer Vielzahl von Speicherzellen (MC0, MC1); ein Referenzfeld (RA) mit einer Vielzahl von Referenzzellen (RC0, RC1); einen Decoderabschnitt (22) zum Auswählen einer Speicherzelle von den Speicherzellen und einer Referenzzelle von den Referenzzellen auf der Grundlage von Adressinformationen; und einen Vergleicher-/Ausgabe-Abschnitt (21) zum Vergleichen eines Lesespannungsniveaus von einer durch den Decoderabschnitt (22) ausgewählten Speicherzelle und eines Lesespannungsniveaus von der durch den Decoderabschnitt (22) ausgewählten Referenzzelle, um ein Ergebnis des Vergleichs in Form von Daten auszugeben, worin der Decoderabschnitt (22) gleichzeitig ein Auswahlsignal an eine Wortleitung der Speicherzelle und ein Auswahlsignal an eine Wortleitung der Referenzzelle ausgibt, dadurch gekennzeichnet, dass das Speicherfeld (MA) eine oder mehrere Speicherzellen umfasst, die respektive mit einer normalen Wortleitung und mit einer oder mehreren Speicherzellen verbunden sind, die respektive mit einer redundanten Wortleitung verbunden sind; und dass das Referenzfeld (RA) eine erste Referenzzelle aufweist, die mit den mit der normalen Wortleitung verbundenen Speicherzellen verglichen wird, und eine zweite Referenzzelle aufweist, die mit den mit der redundanten Wortleitung verbundenen Speicherzellen verglichen wird.
  2. Halbleiterspeicheranordnung (20) nach Anspruch 1, worin: wenn die normale Wortleitung ausgewählt wird, der Decoderabschnitt (22) eine erste mit der ersten Referenzzelle (RC0) verbundene Wortleitung (RWL0) gleichzeitig mit der Auswahl der normalen Wortleitung auswählt; und wenn die redundante Wortleitung (ReWL) ausgewählt ist, der Decoderabschnitt (22) eine zweite mit der zweiten Referenzzelle (RC1) verbundene Wortleitung (RWL1) gleichzeitig mit der Auswahl der redundanten Wortleitung auswählt.
  3. Halbleiterspeicheranordnung (20) nach Anspruch 2, worin der Decoderabschnitt (22) umfasst: einen Auswahl-Bestimmungsabschnitt, um festzustellen, welche der normalen Wortleitung und der redundanten Wortleitung auf der Grundlage der Adressinformation ausgewählt werden soll; einen Steuerabschnitt für normale Wortleitungen zum Auswählen der normalen Wortleitung (MWL) entsprechend der Adressinformation, wenn festgestellt wird, dass die normale Wortleitung (MWL) ausgewählt werden soll; ein Steuerabschnitt für redundante Wortleitungen zum Auswählen der redundanten Wortleitung (ReWL) entsprechend der Adressinformation, wenn festgestellt wird, dass die redundante Wortleitung (ReWL) ausgewählt werden soll; einen ersten Referenzwortieitungs-Steuerabschnitt zum Auswählen der ersten Wortleitung (RWL0), wenn festgestellt wird, dass die normale Wortleitung (MWL) ausgewählt werden soll; und einen zweiten Referenzwortieitungs-Steuerabschnitt zum Auswählen der zweiten Wortleitung (RWL1), wenn festgestellt wird, dass die redundante Wortleitung (ReWL) ausgewählt werden soll.
  4. Halbleiterspeicheranordnung (20) nach Anspruch 3, worin: wenn festgestellt wird, dass die normale Wortleitung (MWL) ausgewählt werden soll, der erste Referenzwortleitungs-Steuerabschnitt (RREGU) ein Auswahlsignal für die normale Wortleitung oder ein Signal empfängt, das anzeigt, das die normale Wortleitung (MWL) ausgewählt werden soll, und die erste Wortleitung auswählt, wobei als Trigger das Auswahlsignal für die normale Wortleitung oder das Signal verwendet wird, das anzeigt, dass die normale Wortleitung ausgewählt werden soll; und wenn festgestellt wird, dass die redundante Wortleitung (ReWL) ausgewählt werden soll, der zweite Referenzwortleitungs-Steuerabschnitt (RREDU) ein Auswahlsignal für die redundante Wortleitung (ReWL) oder ein Signal empfängt, das anzeigt, dass die redundante Wortleitung ausgewählt werden soll, und die zweite Wortleitung auswählt, wobei als Trigger das Auswahlsignal für die redundante Wortleitung oder das Signal verwendet wird, das anzeigt, dass die redundante Wortleitung ausgewählt werden soll.
  5. Halbleiterspeicheranordnung (20) nach Anspruch 3, worin: ein erstes Signal in den ersten Referenzwortleitungs-Steuerabschnitten (RREGU) eingegeben werden kann, und wenn die erste Referenzzelle (RC0) in Antwort auf das erste Testsignal zwangsweise ausgewählt wird; und ein zweites Testsignal in den zweiten Referenzwortleitungs-Steuerabschnitte (RREDU) eingegeben werden kann, und die zweite Referenzzelle (RC1) in Antwort auf das zweite Testsignal zwangsweise ausgewählt wird.
  6. Halbleiterspeicheranordnung (20) nach Anspruch 3, worin: ein Adressübergangs- Erfassungssignal, das in Antwort auf das Erfassen einer Änderung in der Adressinformation ausgegeben wird, sowohl in den ersten Referenzwortleitungs-Steuerabschnitt (RREGU) als auch in den zweiten Referenzwortleitungs-Steuerabschnitt (RREDU) eingegeben werden kann; und wenn das Adressübergangs-Erfassungssignal eingegeben wird, die Steuerung der Referenzwortleitungen durchgeführt werden kann.
  7. Halbleiterspeicheranordnung (20) nach Anspruch 1, worin die erste Referenzzelle (RC0) und die zweite Referenzzelle (RC1) auf den gleichen Schwellenwert gesetzt sind.
  8. Halbleisterspeicher-Anordnung (20) nach Anspruch 1, worin die erste Referenzzelle (RC0) und die zweite Referenzzelle (RC1) gemeinsam an die gleiche Bitleitung (RBL) angeschlossen sind.
  9. Halbleiterspeicheranordnung (20) nach Anspruch 1, worin die Lastkapazität einer ersten mit der ersten Referenzzelle (RC0) verbundenen Wortleitung und die Lastkapazität einer zweiten mit der zweiten Referenzzelle (RC1) verbundenen Wortleitung gleich der Lastkapazität der normalen Wortleitung beziehungsweise der Lastkapazität der redundanten Wortleitung sind.
  10. Halbleiterspeicheranordnung nach Anspruch 2, worin die erste Referenzzelle (RC0) und die zweite Referenzzelle (RC1) auf den gleichen Schwellenwert gesetzt sind.
  11. Halbleiterspeicheranordnung nach Anspruch 2, worin die erste Referenzzelle (RC0) und die zweite Referenzzelle (RC1) gemeinsam mit derselben Bitleitung verbunden sind.
  12. Halbleiterspeicheranordnung nach Anspruch 2, worin die Lastkapazität der ersten, mit der ersten Referenzzelle (RC0) verbundenen Wortleitung (RWL0) und die Lastkapazität der zweiten, mit der zweiten Referenzzelle (RC1) verbundenen Wortleitung gleich der Lastkapazität der normalen Wortleitung beziehungsweise der Lastkapazität der redundanten Wortleitung (RWL) sind.
  13. Informationsgerät zur Durchführung eines Datenlesevorgangs unter Verwendung einer Halbleiterspeicheranordnung nach Anspruch 1.
DE60223894T 2001-12-18 2002-12-12 Halbleiterspeicheranordnung und Informationsgerät Active DE60223894T8 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001385152 2001-12-18
JP2001385152A JP3983048B2 (ja) 2001-12-18 2001-12-18 半導体記憶装置および情報機器

Publications (3)

Publication Number Publication Date
DE60223894D1 DE60223894D1 (de) 2008-01-17
DE60223894T2 true DE60223894T2 (de) 2008-10-23
DE60223894T8 DE60223894T8 (de) 2009-02-12

Family

ID=19187792

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60223894T Active DE60223894T8 (de) 2001-12-18 2002-12-12 Halbleiterspeicheranordnung und Informationsgerät

Country Status (8)

Country Link
US (1) US6751131B2 (de)
EP (1) EP1321945B1 (de)
JP (1) JP3983048B2 (de)
KR (1) KR100459604B1 (de)
CN (1) CN1288665C (de)
DE (1) DE60223894T8 (de)
SG (1) SG131754A1 (de)
TW (1) TW578162B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004013961A (ja) * 2002-06-04 2004-01-15 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US7372731B2 (en) * 2003-06-17 2008-05-13 Sandisk Il Ltd. Flash memories with adaptive reference voltages
WO2006129344A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置
US7180782B2 (en) * 2005-06-10 2007-02-20 Macronix International Co., Ltd. Read source line compensation in a non-volatile memory
TWI316712B (en) * 2006-06-27 2009-11-01 Silicon Motion Inc Non-volatile memory, repair circuit, and repair method thereof
JP2008192232A (ja) * 2007-02-05 2008-08-21 Spansion Llc 半導体装置およびその制御方法
US7643337B2 (en) * 2007-07-17 2010-01-05 Macronix International Co., Ltd. Multi-bit flash memory and reading method thereof
US8072802B2 (en) * 2008-12-05 2011-12-06 Spansion Llc Memory employing redundant cell array of multi-bit cells
KR101553375B1 (ko) 2009-04-30 2015-09-16 삼성전자주식회사 플래시 메모리 장치
JP5494455B2 (ja) * 2010-12-09 2014-05-14 富士通セミコンダクター株式会社 半導体記憶装置
JP2011151404A (ja) * 2011-03-03 2011-08-04 Spansion Llc 半導体装置
KR102162701B1 (ko) * 2013-07-30 2020-10-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이를 이용하는 반도체 시스템
JP6356837B1 (ja) * 2017-01-13 2018-07-11 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
US10546629B1 (en) * 2018-10-10 2020-01-28 Micron Technology, Inc. Memory cell sensing based on precharging an access line using a sense amplifier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203291A (en) 1981-06-09 1982-12-13 Mitsubishi Electric Corp Memory circuit
JPS59185097A (ja) * 1983-04-04 1984-10-20 Oki Electric Ind Co Ltd 自己診断機能付メモリ装置
JPS6177946A (ja) * 1984-09-26 1986-04-21 Hitachi Ltd 半導体記憶装置
JPH04356799A (ja) * 1990-08-29 1992-12-10 Mitsubishi Electric Corp 半導体記憶装置
DE69632574D1 (de) * 1996-03-29 2004-07-01 St Microelectronics Srl Datenleseverwaltungsarchitektur für eine Speichervorrichtung, besonders für nichtflüchtige Speicher
US6535434B2 (en) * 2001-04-05 2003-03-18 Saifun Semiconductors Ltd. Architecture and scheme for a non-strobed read sequence

Also Published As

Publication number Publication date
CN1288665C (zh) 2006-12-06
EP1321945B1 (de) 2007-12-05
KR20030051286A (ko) 2003-06-25
EP1321945A1 (de) 2003-06-25
US6751131B2 (en) 2004-06-15
TW578162B (en) 2004-03-01
TW200304149A (en) 2003-09-16
CN1427417A (zh) 2003-07-02
US20030112664A1 (en) 2003-06-19
JP2003187587A (ja) 2003-07-04
SG131754A1 (en) 2007-05-28
JP3983048B2 (ja) 2007-09-26
KR100459604B1 (ko) 2004-12-03
DE60223894D1 (de) 2008-01-17
DE60223894T8 (de) 2009-02-12

Similar Documents

Publication Publication Date Title
DE60127651T2 (de) Bitleitungs-Vorladungs- und -Entladungsschaltung zum Programmieren eines nichtflüchtigen Speichers
DE102006034265B4 (de) Verfahren zum Programmieren eines Flash-Speicherelements und Flash-Speicherelement
DE102006058181B4 (de) Phasenwechselspeicherbauelement und Verfahren zum Lesen von Daten in einem Phasenwechselspeicherbauelement
DE102006042621B4 (de) Phasenwechselspeicherbauelement
DE60223894T2 (de) Halbleiterspeicheranordung und Informationgerät
DE4132116C2 (de)
DE102004060349B4 (de) Seitenpuffer einer nichtflüchtigen Speichervorrichtung und Verfahren zum Programmieren und Lesen einer nichtflüchtigen Speichervorrichtung
DE19859494C2 (de) Nichtflüchtiger Mehrebenen-Halbleiterspeicherbaustein mit einer Schaltung zum Einstellen der Datenlesezeit
DE102005063166B4 (de) Nicht-flüchtiges Speicherelement und Verfahren zur Programmierüberprüfung in einem nicht-flüchtigen Speicherelement
DE102008003168B4 (de) Speichervorrichtung mit Multi-Level-Zellen und entsprechendes Programmierungs-Nachprüfverfahren
DE102005063049B4 (de) NAND-Flashspeicherbauelement und Programmierverfahren
DE102007021613A1 (de) Nand-Flash-Speicherbauelement und Verfahren zum Verbessern der Charakteristik einer Zelle in demselben
DE102008003055A1 (de) Flash-Speichervorrichtung und Verfahren zum Betreiben derselben
DE102006054965A1 (de) Wortleitungsfreigabeverfahren in einem Flashspeicherbauelement und Flashspeicherbauelement
DE102006003260A1 (de) Nichtflüchtiges Halbleiterspeicherbauelement mit Zellenkette
DE102005017828A1 (de) Verfahren zum Lesen von Speicherfeldern
DE102008005864A1 (de) Abtastverstärker, Halbleiterspeicherbauelement und Verfahren zum Betreiben eines Abtastverstärkers
DE102005057112A1 (de) Nichtflüchtiges Speicherbauelement und Programmierverfahren
DE19921259B4 (de) Nichtflüchtiger ferroelektrischer Speicher
DE112004002851B4 (de) Halbleitervorrichtung und Programmierverfahren
DE60218009T2 (de) Halbleiterspeichervorrichtung
DE10129263B4 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zum Erfassen mangelhafter Zellen in diesem
DE102006028967A1 (de) Verfahren zum Programmieren eines nichtflüchtigen Halbleiterspeicherbauelements und Verfahren zum Lesen von programmierten Speicherzellen
DE2614297A1 (de) Mos-speicher
DE19963417B4 (de) Nichtflüchtiger ferroelektrischer Speicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1321945

Country of ref document: EP

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR