DE602005006123T2 - Verfahren zur Herstellung eines integrierten Bauelements mit einer Festkörperelektrolyt-Struktur - Google Patents

Description

• Allgemeiner Stand der Technik
• 1. Erfindungsgebiet
• Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Einrichtung, die eine Struktur mit einem programmierbaren Widerstand einschließlich eines Festelektrolyten umfaßt.
• 2. Beschreibung des verwandten Stands der Technik
• Anforderungen an Datenspeicher nehmen ständig zu bezüglich der Informationsdichte, das heißt, wieviele Informationen pro Flächeneinheit gespeichert werden können, Zugriffszeit, das heißt, wie schnell auf ein Speicherelement zugegriffen werden kann, und Nichtflüchtigkeit, das heißt, ob der Speicherinhalt selbst ohne Zufuhr von Energie zuverlässig aufrechterhalten werden kann. Bei herkömmlichen elektronischen Datenspeichern wie etwa einem DRAM oder Flash-RAM speichert oftmals ein Kondensator eine Informationseinheit, während nur der letztere Typ, der Flash-DRAM, einen Speicherinhalt über eine erhebliche zeitliche Länge ohne die Notwendigkeit, Engergie zu liefern, halten kann.
• Bei dieser Art von Datenspeichern wird eine Unterscheidung zwischen einem geladenen Kondensatorzustand und einem ungeladenen Kondensatorzustand vorgenommen, wobei diese beiden Zustände die möglichen Informationsbits "1" und "0" darstellen. Abgesehen von Kondensatoren sind zusätzliche Komponenten wie etwa Auswahltransistoren zum Betreiben des Speichers erforderlich. Diese Komponenten werden durch abbildende lithographische Prozesse und Strukturierungstechniken wie etwa Ätz- oder Damascene-Prozesse definiert. Ein sehr üblicher Herstellungsprozeß in der Halbleiterindustrie zum Herstellen von Speichereinrichtungen, integrierten Schaltungen und Mikroprozessoren ist der sogenannte CMOS-Prozess, bei dem alle funktionalen Komponenten auf einem einzigen Substrat realisiert werden. Die vollständige Integration von funktionalen Elektronikeinheiten einschließlich Transistoren, Widerständen und Kondensatoren erhält man durch die Verwendung zusätzlichen Materials wie etwa Metalle, Dotierstoffe und Dielektrika.
• Um die Nichtflüchtigkeit mit Geschwindigkeit und Integration zu kombinieren, sind Alternativen zu dem DRAM- und dem Flash-RAM der Gegenstand intensiver wissenschaftlicher und industrieller Forschung. Alternative Ansätze reichen von mechanischem Speichern, die abtastende Sonden verwenden, über optische Konzepte bis zur ultraschnellen magnetischen Datenspeicherung. Was die Integration in existierende Herstellungsprozesse und -technologien betrifft, sind die sogenannten resistiven Speicher die vielversprechensten.
• Bei einem resistiven Speicher wird eine lokale und stabile Änderung der elektrischen Leitfähigkeit durch elektrische Signale erzielt und mit einem elektrischen Strom ausgelesen, wobei beispielsweise ein hoher und niedriger resistiver Zustand den Informationseinheiten "0" bzw. "1" entsprechen. Prominente Mitglieder der resistiven Speichermedien sind die sogenannten Festelektrolyten, bei denen Metallionen beweglich sind und somit darin migrieren können. Geladene Metallionen können deshalb mit Hilfe eines elektrischen Felds positioniert werden, um eine leitende Brücke in dem Trägerelektrolyten zu bilden. Auf diese Weise bilden sie eine Domäne mit einer erhöhten elektrischen Leitfähigkeit in dem ansonsten isolierenden Trägerelektrolyten. Diese leitenden Überbrückungen sind über lange Zeitspannen in dem Bereich von mehreren Jahren stabil. Weiterhin ist es möglich, eine leitende Überbrückung durch Anlegen eines elektrischen Felds mit umgekehrter Polarität zu zerlegen, und die Ionen werden in eine der gegenüberliegenden Elektroden zurückgeführt. Der ganze Prozeß ist vollständig reversibel, und außerdem sind zufriedenstellende extrapolierte Speicherungszeiten von mehr als zehn Jahren sowie einer entsprechenden Dauerhaftigkeit von etwa 10⁵ Zyklen zum Beispiel von R. Symanczyk in Proceedings of the Non-volatile Memory Technology Symposium, 17-1, San Diego (USA), November 2003, bereits gezeigt worden.
• Neben diesen ermutigenden Ergebnissen bleiben jedoch weiterhin Probleme bestehen, vor allem Probleme einer effizienten Herstellung solcher Einrichtungen. In den vergangenen Jahrzehnten hat die Halbleiterindustrie hocheffiziente und sehr zuverlässige Herstellungsprozesse wie etwa den CMOS-Prozeß etabliert. Es ist höchst wünschenswert, in der Lage zu sein, neue resistive Speichermedien in diesen Prozeß zu integrieren. Auf diese Weise können die Dauerhaftigkeit und Nichtflüchtigkeit von resistiven Speichermedien mit der hohen Integrationsleistung des CMOS-Prozesses kombiniert werden, um eine Hochleistungsdatenspeichereinrichtung zu bilden, die ihren Informationsinhalt über eine lange Zeitspanne hält, ohne Energie zu erfordern.
• Festelektrolyte erfordern jedoch zusätzliche Dotierung, um eine ausreichende Mobilität der Metallionen bei Raumtemperatur zu ergeben. Als Beispiel kann Silber in Germaniumsulfid- oder Germaniumselenid-Festelektrolyten gelöst werden, um einen guten Elektrolyten bei Raumtemperatur zu bilden. Wenngleich der Zusatz von Silber sehr vorteilhaft ist, was die Elektrolyteigenschaften betrifft, wird ein dotierter Festelektrolyt durch spezifische Schritte des CMOS-Produktionsprozesses oftmals unbrauchbar gemacht. Insbesondere bewirken Prozeßschritte mit erhöhten Temperaturen, die ein integraler Teil des CMOS-Prozesses zum Tempern von Halbleitern oder Ausbilden von passivierenden Dichtungen sind, daß der Dotierstoff in dem Festelektrolyt mit den Bestandteilen des Festelektrolyten eine stabile Verbindung bildet.
• Im Falle von Silber (Ag) und Germaniumselenid (GeSe), als Beispiel, entsteht ein GeSeAg-Argyrodit, wenn Temperaturen über einem bestimmten kritischen Wert angewendet werden. Das Argyrodyt besitzt keine Festelektrolyteigenschaften und hält das Metall, in diesem Fall Silber, an festen Gitterstellen unbeweglich. Es ist deshalb für die Metallionen unmöglich, zu migrieren und somit eine leitende Überbrückung zu bilden. Der Grund, weshalb die Mobilität verlorengeht, liegt in der Tatsache, daß das Dotierstoffmaterial, wenn es lange hohen Temperaturen des Materialsystems ausgesetzt wird, innerhalb des bisherigen Elektrolyten migrieren kann und dann stabile chemische Bindungen mit dem Elektrolyten bilden kann, wodurch eine neue Kristallphase entsteht.
• Ein bei erhöhter Temperatur betätigter Festelektrolytschalter wird in US 4,163,982 beschrieben. Die Kristallisation von Festelektrolytelementen wie bei Anwendung in Speicherzellen ist auch der Gegenstand der WO 2005/024839A1 .
• Zusammengefaßt ist es unmöglich, einen dotierten Festelektrolyten in eine Einrichtung zu integrieren, unter Einsatz eines CMOS-Herstellungsprozesses mit einem erweiterten Erhitzungsprozess zum Fertigstellen der Einrichtung.
• Kurze Darstellung der Erfindung
• Eine Aufgabe der Erfindung besteht in der Bereitstellung der Integration von Festelektrolyten in existierende Herstellungsprozesse für integrierte Einrichtungen, ohne die Funktionsfähigkeit des Festelektrolyten zu beeinflussen. Die Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen offenbart.
• Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer integrierten Einrichtung bereitgestellt, umfassend die Schritte des Bereitstellens eines Substrats mit einem Elektrodenelement und Bereitstellens eines Festelektrolytelements, an das Elektrodenelement gekoppelt. Das Festelektrolytelement und das Elektrodenelement sind derart vorgesehen, daß ein Element mit programmierbarem Widerstand ausgebildet wird, wobei der Festelektrolyt in einem kristallinen Zustand bereitgestellt wird, wobei der Schritt des Bereitstellens des Festelektrolytelements einen Schritt des Bereitstellens des Festelektrolytelements in einem amorphen Zustand und einen Schritt, das Festelektrolytelement kristallin zu machen, umfaßt. Gemäß dieser Ausführungsform der vorliegenden Erfindung wird das Festelektrolytelement anfänglich in einem amorphen Zustand bereitgestellt, was einen großen Bereich von Strukturierungs- und Abscheidungstechniken gestattet. Bei einem folgenden Schritt wird das Festelektrolytelement kristallin gemacht. Das Aufteilen des Schritts des Bereitstellens des Festelektrolytelements in einem kristallinen Zustand in diese beiden Schritte vereinfacht die Herstellung der integrierten Einrichtung, indem es gestattet, daß der Festelektrolyt ohne Einschränkungen bereitgestellt wird. Das Verfahren zum Herstellen einer integrierten Einrichtung beinhaltet einen schnellen Temperaturprozeß mit einem vorbestimmten Temperaturprofil über der Zeit, um das Festelektrolytelement kristallin zu machen. Auf diese Weise können die Phase oder physikalische Struktur des Festelektrolytelements geändert werden, während nicht ausreichend Zeit bereitgestellt wird für eine unerwünschte Diffusion innerhalb des Festelektrolyten. Bei einem schnellen Temperaturprozeß kann der anfänglich amorphe Festelektrolyt auch dann kristallin gemacht werden, wenn er bereits Fällungen aus einem Metall oder einem anderen Dotierstoff enthält. Da die Zeitspanne eines schnellen Temperaturprozesses kurz ist, kann keine stabile (ternäre) Verbindung der Festelektrolytbestandteile mit dem Dotierstoff, Material aus Fällungen oder mit Elektrodenmaterial entstehen, und somit werden die Eigenschaften des Festelektrolyten beibehalten. Da der Festelektrolyt kristallin gemacht worden ist, überlebt er zudem nun auch einen Erhitzungsprozeß über eine längere Zeitperiode, da die kristalline Struktur die Bildung einer stabilen Nicht-Elektrolytverbindung stark blockiert.
• Der schnelle Temperaturprozeß kann ein Erhitzungsstadium, ein Temperaturplateaustadium, währenddessen die Prozeßtemperatur über eine wohldefinierte Zeitperiode konstant gehalten wird, und ein Abkühlungsstadium umfassen. Während des Erhitzungsstadiums kann die Einrichtung mit einer Erhitzungsrate im Bereich von 5 bis 100 Kelvin pro Sekunden schnell erhitzt werden. Die Prozeßtemperatur, die während des Temperaturplateaustadiums konstant gehalten wird, kann in der Regel im Bereich von 400°C bis 700°C mit einer Dauer im Bereich von 5 bis 400 Sekunden liegen. Während des Abkühlungsstadiums kann die Einrichtung mit einer der Erhitzungsrate vergleichbaren Abkühlungsrate im Bereich von 5 bis 100 Kelvin pro Sekunde auf eine adäquate Umgebungstemperatur heruntergekühlt werden.
• Weiterhin wird ein Erhitzungsprozeß als Teil eines nachfolgenden Prozeßschritts für die Fertigstellung der integrierten Einrichtung nach der Bereitstellung des Festelektrolytelements angewendet.
• Ein moderner Herstellungsprozeß für integrierte Einrichtungen, wie etwa der sogenannte CMOS-Prozeß, erfordert einen Satz von Prozeßstadien, auch einschließlich mindestens eines Erhitzungsprozesses.
• Ein extensiver Erhitzungsprozeß wird üblicherweise in Richtung des Endes eines CMOS-Herstellungsprozesses ausgeführt, das auch als das sogenannte BEOL (back end of line) bezeichnet ist. Leider können metalldotierte Festelektrolytmaterialien bei Erhitzung über eine längere Zeitperiode ihre Elektrolyteigenschaften verlieren. Das erfindungsgemäße Verfahren besitzt den Vorteil, daß es die Integration von Festelektrolytmaterial in existierende und etablierte Herstellungsprozesse ermöglicht.
• Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist der Erhitzungsprozeß für das Tempern dotierter Gebiete in einem Halbleiterelement der integrierten Einrichtung und zum Ausbilden einer passivierenden Dichtung auf der oberen Oberfläche der integrierten Einrichtung bestimmt. Das Halbleiterelement wird durch Implantieren von Dotierstoffen in einem Halbleiterkristall definiert. Das Kristallgitter wird durch diese Hochenergieimplantierung stark beschädigt und muß deshalb getempert werden, um das Halbleiterelement funktional zu machen. Weiterhin kann eine passivierende Dichtung ausgebildet werden, indem ein oberes Material einem spezifischen Gas bei hohen Temperaturen exponiert wird, um es in ein inertes passives Material zu konvertieren. Bei einem CMOS-Prozeß wird üblicherweise Silizium in einer Sauerstoff- oder Wasserdampfatmosphäre bei hohen Temperaturen in Siliziumoxid transferiert.
• Gemäß einer nächsten Ausführungsform können zusätzliche Schritte wie etwa ein Schritt des Implantierends eines Metalls in ein Festelektrolytelement durchgeführt werden, während sich das Festelektrolytelement immer noch in einem amorphen Zustand befindet und erst danach in einen kristallinen Zustand transferiert wird. Was die Implantierung eines Metalls in den Festelektrolyten betrifft, kann diese Implantierung auch durchgeführt werden, nachdem das Festelektrolytelement kristallin gemacht worden ist.
• Gemäß einer weiteren Ausführungsform umfaßt der Schritt des Implantierens eines Metalls in das Festelektrolytelement die Schritte des Bereitstellens eines Metalls neben dem Festelektrolytelement, Treibens des Metalls in das Festelektrolytelement und Entfernens des Metalls neben dem Festelektrolytelement. Nach der Bereitstellung des benachbarten Metalls kann eine Exposition mit einem Hochenergielicht das Metall in den Elektrolyten eintreiben, wodurch Metallfällungen innerhalb des Festelektrolyten entstehen. Alles Metall, das nicht in den Festelektrolyten implantiert worden ist, wird danach entfernt und kann somit nicht an der Ausbildung stabiler Bindungen mit den Festelektrolytbestandteilen der Festelektrolytgrenzflächen teilnehmen.
• Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird das Festelektrolytelement mit Hilfe des Prozesses der Abscheidung aus der Gasphase wie etwa der chemischen Abscheidung aus der Gasphase (CVD), der physikalischen Abscheidung aus der Gasphase (PVD) oder mit Hilfe des Anwendens eines Molekülstrahlabscheidungsprozesses wie etwa Molekularstrahlepitaxy (MBE) bereitgestellt. Die Abscheidungstechniken liefern einen großen Bereich der resultierenden Materialeigenschaften und -qualitäten des abgeschiedenen Materials einschließlich Material in einem amorphen Zustand sowie in einem kristallinen Zustand wie etwa mono-, poly-, multi- oder nanokristallines Material. Beispielsweise ist ein über Molekularstrahlepitaxy abgeschiedenes Material üblicherweise monokristallin, wohingegen Dampfabscheidungstechniken oder Sputtern zu einem amorphen oder polykristallinen Zustand des abgeschiedenen Materials führt.
• Der Festelektrolyt kann in einem monokristallinen Zustand vorliegen, so daß der Festelektrolyt über das ganze Festelektrolytelement hinweg als ein einzelner Kristall angesehen werden kann. Der Festelektrolyt kann auch in einem polykristallinen Zustand vorliegen, so daß innerhalb des Festelektrolytelements der Festelektrolyt mehr als eine kristalline Domäne bildet. Weiterhin kann der Festelektrolyt in einem nanokristallinen Zustand vorliegen, so daß die kristallinen Domänen des Festelektrolyten innerhalb des Festelektrolytelements räumliche Abmessungen im Bereich von 2 bis 200 nm aufweisen.
• Bei einer weiteren Ausführungsform der vorliegenden Erfindung umfaßt das Verfahren zum Herstellen einer integrierten Einrichtung die Bereitstellung eines Festelektrolytelements einschließlich Chalcogenide, insbesondre eine Verbindung wie etwa Germaniumselenid (GeSe, GeSe₂), Germaniumsulfid (GeS, GeS₂), Germaniumtellurid (GeTe), Siliziumselenid (SiSe), Siliziumsulfid (SiS), Bleisulfid (PbS), Bleiselenid (PbSe), Bleitellurid (PdTe), Zinnsulfid (SnS), Zinnselenid (SnSe), Zinntellurid (SnTe), Zinksulfid (ZnS), Zinkselenid (ZnSe), Kadmiumsulfid (CdS), Kadmiumselenid (CdSe) oder Mischung der Verbindungen. Zudem kann eines der Metalle Kupfer (Cu), Silber (Ag), Zink (Zn), Lithium (Li) oder Natrium (Na) als eine Fällung in das Festelektrolytelement implantiert werden.
• Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird das Elektrodenelement so bereitgestellt, daß es mindestens eines der Metalle Kupfer, Silber, Zink, Lithium oder Natrium enthält.
• Bei einer weiteren Ausführungsform der vorliegenden Erfindung wird das Verfahren zum Herstellen einer integrierten Einrichtung so bereitgestellt, daß es in einen CMOS-Herstellungsprozeß eingebettet ist. Dies gestattet die Integration von Festelektrolytmaterial in einen CMOS-Herstellungsprozeß und gestattet somit eine stark erhöhte Leistung der integrierten Einrichtungen.
• Kurze Beschreibung der Zeichnungen
• Diese und weitere Aufgaben und Merkmale der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen. Es zeigen:
• 1 eine Schemaansicht eines Festelektrolytelements in verschiedenen Zuständen gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
• 2 ein Flußdiagramm des Verfahrens gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
• 3A bis 3F die Verfahrensschritte des Herstellens der integrierten Einrichtung während des Herstellungsprozesses gemäß der ersten Ausführungsform des erfindungsgemäßen Verfahrens und
• 4 ein Temperaturprofil über der Zeit eines schnellen Temperaturprozesses gemäß der ersten Ausführungsform der vorliegenden Erfindung,
• 5 ein Flußdiagramm eines zweiten Verfahrens, das keine Ausführungsform der vorliegenden Erfindung darstellt.
• Beschreibung der bevorzugten Ausführungsformen
• 1 zeigt eine schematische Darstellung der Eigenschafts- und Materialänderungen eines Festelektrolytelements 100, das sich anfänglich in einem amorphen oder teilweise amorphen Zustand befindet, mit Metallfällung 110 und einer Elektrode 111.
• In diesem Kontext ist ein amorpher Zustand eines Materials definiert als ein Zustand, in dem die Atome des Festelektrolyten auf amorphe Weise angeordnet sind, das heißt ohne eine wohldefinierte periodische Anordnung oder ohne Domänen, in denen die Atome auf periodische Weise angeordnet sind. Amorphe Materialien besitzen keine Fernordnung, weshalb in Beugungsmessungen in der Regel scharfe Beugungsspitzen fehlen.
• Das Festelektrolytelement 100 wird nach Implantierung der Metallfällungen 110 einem Wärmebudget eines CMOS-BEOL (bach end of line) 121 ausgesetzt. Dies impliziert, daß das Festelektrolytelement 100 einem ausgedehnten Erhitzungsprozeß mit einer derartigen Dauer ausgesetzt wird, daß das in den Fällungen 110 oder in der Elektrode 111 enthaltene Metall ausreichend Zeit besitzt, um innerhalb des Festelektrolytelements 100 zu migrieren und mit den Bestandteilen des Festelektrolytelements 100 eine stabile Verbindung einzugehen. Die Dauer des längeren Erhitzungsprozesses hängt von der Erhitzungstemperatur ab und dauert bevorzugt mehr als 30 Minuten und bis zu mehrere Stunden. Wenn das Festelektrolytelement 100 anfänglich ein Chalcogenid wie etwa Germaniumselenid (GeSe) oder Germaniumsulfid (GeS) enthält und die Fällungen 110 ein Metall enthalten, z. B. Silber, entsteht eine ternäre Verbindung wie etwa Ag₈GeSe₆ bzw. Ag₈GeS₆. Das Festelektrolytelement 102 nach dem BEOL-Erhitzungsprozeß kann somit die ternären Verbindungen enthalten, die nach dem obigen Beispiel auch als sogenannte Argyrodite bekannt sind, und, was am wichtigsten ist, das Festelektrolytelement 102 hat auf diese Weise seine Festelektrolyteigenschaften verloren. Die Ausbildung von leitenden Überbrückungen im Sinne eines Elements mit programmierbarem Widerstand durch Einsetzen und Entfernen von Metallionen in das und aus dem Festelektrolytelement 102 ist nun stark unterdrückt. Das Festelektrolytelement 102 wurde durch das BEOL-Wärmebudget 121 unbetätigbar gemacht.
• Wenn jedoch das Festelektrolytelement 100 durch einen Interstitialprozeß 120 zu einem Festelektrolytelement 101 mit einem Festelektrolyten in einen kristallinen Zustand gemacht wird, wird die Diffusion und somit die Migration von Metall von den Fällungen 110 innerhalb des Festelektrolytelements 101 stark unterdrückt.
• In diesem Kontext impliziert ein kristalliner Zustand des Festelektrolyten, daß das Festelektrolytmaterial mindestens eine Domäne umfaßt, in der die Atome des Materials auf periodische Weise angeordnet sind. Insbesondere umfaßt der kristalline Zustand in diesem Kontext einen monokristallinen Zustand, bei dem die Domäne einer periodischen Anordnung der konstituierenden Atome das ganze Element überspannt, sowie einen polykristallinen Zustand, in dem das Element aus mehreren Domänen besteht, in dem die konstituierenden Atome wieder auf periodische Weise angeordnet sind.
• Zudem umfaßt der polykristalline Zustand auch einen nanokristallinen Zustand, der als ein kristalliner Zustand verstanden werden kann, bei dem die Domänen eines polykristallinen Materials eine Größe im Bereich von 2 bis 100 nm aufweisen. Da die Strukturmerkmalsgröße von modernen integrierten Einrichtungen sich der Abmessung von einigen wenigen Nanometern bereits angenähert hat, kann ein anfänglich als nanokristallin vorgesehenes Element zu einem Element des Materials führen, das nach der Strukturierung nur eine oder wenige kristalline Domänen besitzt, und kann somit als eine mono- oder polykristalline Entität bezeichnet werden. Außerdem kann ein kristalliner Zustand im Kontext der vorliegenden Erfindung auch so verstanden werden, daß sich ein Teil des Elements in dem kristallinen Zustand und der Rest des Materials in einem amorphen Zustand befindet. Der größte Teil des Elements jedoch, bevorzugt mindestens 90% des Elements, soll gemäß dem vorliegenden erfindungsgemäßen Verfahren in einem kristallinen Zustand bereitgestellt werden.
• Der Interstitialprozeß 120 umfaßt einen schnellen Temperaturprozeß (RTP – rapid temperature process), bei dem die integrierte Einrichtung schnell auf eine Höchsttemperatur T_max erhitzt wird, wobei diese Temperatur T_max für eine bestimmte Zeitdauer konstant gehalten wird, und dann schnell auf eine adäquate Umgebungstemperatur T_R abgekühlt wird.
• 2 zeigt die erste Ausführungsform des erfindungsgemäßen Verfahrens als ein Flußdiagramm, das einen CMOS-Produktionsprozeß darstellt. Das Herstellen einer integrierten Einrichtung unter Verwendung eines CMOS-Prozesses beginnt üblicherweise mit dem sogenannten FEOL (front-end of line), das so definiert ist, daß es alle Prozeßschritte vor der ersten Metallisierung enthält. Zudem werden alle Prozeßschritte, die auf die erste Metallisierung in einem CMOS-Prozeß folgen, als das sogenannte BEOL (back-end of line) bezeichnet, was insbesondere den erweiterten Erhitzungsprozeß beinhaltet. Während dieses Erhitzungsprozesses beispielsweise können alle Halbleiterstrukturen durch Tempern des Halbleitersubstrats in einer bestimmten Gasumgebung (z. B. Formiergas) gehärtet werden. Eine erweiterte Erhitzung kann auch während der Ausbildung von passivierenden Schichten bewirkt werden, einschließlich z. B. Bor-Phosphor-Silikatglas oder Siliziumnitrid. Weiterhin kann der erweiterte Erhitzungsprozeß Teil eines Metallisierungsprozesses oder anderer Prozesse nach der Bereitstellung des Festelektrolyten sein. Dieser erweiterte Erhitzungsprozeß zerstört jedoch die Festelektrolyteigenschaften von jeweiligem Material, das vor dem BEOL abgeschieden worden ist, wie bereits in Verbindung mit der Beschreibung von 1 angemerkt.
• Diese Ausführungsform des erfindungsgemäßen Verfahrens stellt deshalb zusätzliche Prozeßschritte bereit, die in die CMOS-Sequenz aufgenommen werden sollen, wobei diese zusätzlichen Prozeßschritte mit etablierten CMOS-Bearbeitungstechniken voll kompatibel sind. Bei dieser Ausführungsform des erfindungsgemäßen Verfahrens wird der Festelektrolyt in einer amorphen Form über eine Abscheidungstechnik wie etwa chemische oder physikalische Abscheidung aus der Dampfphase, kurz CVD oder PVD, oder gleiches Sputtern bereitgestellt. Der Festelektrolyt wird dann im Sinne der vorliegenden Erfindung zu einem Festelektrolyten in einem kristallinen Zustand gemacht.
• Zum Verbessern der Festelektrolyteigenschaften wird ein drittes Material, beispielsweise Silber, in den Festelektrolyten, etwa Germaniumselenid, dotiert. Verbesserte Festelektrolyteigenschaften können in diesem Kontext als verbesserte Mobilität für Metallionen innerhalb des Festelektrolyten und eine stabile Ausbildung von leitenden Überbrückungen verstanden werden. Das Dotierstoffmaterial kann in den Elektrolyten gebracht werden, nachdem oder vor dem der Elektrolyt kristallin gemacht wird. Der Übergang von dem anfänglich amorphen Zustand zu einem kristallinen Zustand des Elektrolyten wird durch eine sogenannte schnelle Temperaturverarbeitung (RTP – rapid temperature processing) erzielt. Bei einem RTP-Prozeß wird die Einrichtung für reduzierte Zeitspannen mit hohen Erhitzungs- und Abkühlungsraten im Bereich von 5 bis 100 Kelvin pro Sekunde hohen Temperaturen ausgesetzt. Mit einem derartigen Prozeß können die Verbindung des Festelektrolyten den Übergang zu einer globalen oder lokalen kristallinen Struktur vollziehen, wohingegen die Prozeßdauer so ausgewählt wird, daß sie lange genug ist, um zu gestatten, daß Metall innerhalb des Festelektrolyten defundiert, und somit wird die Ausbildung einer stabilen ternären Verbindung ohne Festelektrolyteigenschaften verhindert.
• Wenn der dotierte Festelektrolyt eine kristalline Struktur aufweist, wird die Entwicklung einer anderen kristallinen Phase (Umkristallisierung) stark behindert, und selbst wenn die Elektrolytstruktur hohen Temperaturen eines erweiterten Erhitzungsprozesses ausgesetzt wird, migiert das Metall nicht unter Ausbildung stabiler chemischer Verbindungen mit dem Elektrolytbestandteilen. Es ist deshalb möglich, Festelektrolyteigenschaften während und nach einem ganzen CMOS-Herstellungsprozeß zu konservieren. Ein vollständiger Vorteil kann somit von einem ionenleitenden Elektrolyträgermaterial in Kombination mit der Ultahochintegration eines modernen CMOS-Prozesses abgeleitet werden. Auf diese Weise können nicht nur nichtflüchtige Hochleistungsspeichereinrichtungen realisiert werden, sondern es sind auch programmierbare logik- und selbstreparierende Elektronikeinrichtungen möglich. In letzteren Einrichtungen können leitende Wege absichtlich in einer bereiten Einrichtung ausgebildet werden, um entweder eine gewünschte Logikverbindung zu definieren oder um zerstörte oder fehlerhafte Verbindungsleitungen zu umgehen.
• 3 veranschaulicht die integrierte Einrichtung während der Herstellung, wobei die erste Ausführungsform des erfindungsgemäßen Verfahrens angewendet wird. 3A zeigt schematisch die integrierte Einrichtung 10 mit drei Sektionen des Substrats 1, wobei die linke Sektion des Substrats 1 bereits ein dotiertes Gebiet 2 eines Halbleiters enthält. Die Region 2 eines Halbleiters kann sich in dem Substrat 1 selbst oder innerhalb einer zusätzlichen Schicht aus Halbleitermaterial auf dem Substrat 1 befinden.
• Danach können weitere nicht gezeigte Schritte als Teil eines CMOS-FEOL ausgeführt werden. Vor oder nach der ersten Metallisierung werden eine Elektrode 3 und ein Festelektrolyt 4 auf dem Substrat 1 abgeschieden, wie in 3B gezeigt. Die Elektrode 3 ist an den Elektrolyten 4 gekoppelt, die üblicherweise nebeneinander angeordnet sind. Bei dieser Ansicht ist nur die mittlere Sektion von der Elektrode 3 und dem Festelektrolyten 4 bedeckt. Dennoch können sowohl die Elektrode 3 als auch der Festelektrolyt 4 auf anderen Teilen des Substrats 1 oder dem ganzen Substrat 1 aufgebracht werden.
• In einem nachfolgenden Schritt wird der Festelektrolyt 4 mit einem Metall dotiert, um innerhalb des Festelektrolyten 4 Fällungen 5 zu bilden. Der Festelektrolyt 4 ist in 3C mit den ausgebildeten Fällungen 5 gezeigt. Die Ausbildung der Fällungen wird normalerweise durch Abscheiden einer Schicht des Dotierstoffs auf den Festelektrolyten und durch nachfolgende Exposition einem Hochenergielicht erzielt, das das Metall in den Elektrolyten treibt, um die Fällungen 5 zu bilden. Die Fällungen 5 umfassen eine binäre Verbindung des Metalls mit einer der Elektrolytverbindungen, zum Beispiel enthalten die Fällungen 5 Silberselenid oder Silbersulfid im Fall eines Dotierstoffs Silber innerhalb eines Trägerelektrolyten Germaniumselenid bzw. Germaniumsulfid. Der Rest des abgeschiedenen Metalls wird nach diesem lichtunterstützten Dotierungsprozeß entfernt.
• In dem nächsten Schritt wird zum Ausbilden der modifizierten Festelektrolytschicht 40 wie in 3D gezeigt der Festelektrolyt 4 kristallin gemacht. Prinzipiell kann der Prozeßschritt, den Festelektrolyt kristallin zu machen, auch vor dem Dotieren stattfinden. Die Metallfällungen 5 können unabhängig von ihrer amorphen oder kristallinen Struktur in die Festelektrolytschicht 4 eingebracht werden.
• In 3E ist die integrierte Einrichtung 10 gezeigt, nachdem eine zusätzliche Elektrodenschicht 6 und eine Dichtungsschicht 7 auf der Einrichtung abgeschieden worden sind. Gegen Ende eines CMOS-Prozesses besteht die Schicht 7 häufig aus amorphem Siliziumoxid oder Siliziumnitrid.
• 3F zeigt die integrierte Einrichtung 10 nach der BEOL-Bearbeitung, einschließlich einen erweiterten Erhitzungsprozeß, der üblicherweise mehreren Zwecken dient, wie etwa das Aktivieren Halbleiterstrukturen 2 zum Ausbilden von funktionalen Strukturen 20 und zum Transformieren des oberen Siliziums 7 in einer Sauerstoff- oder Wasserdampfatmosphäre in eine Passivierungsschicht aus Siliziumoxid 70. Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens überlebt die Festelektrolytschicht 40 das BEOL-Wärmebudget, und die Elektrolyteigenschaften werden konserviert. Auf diese Weise sind Metallionen immer noch mobil genug, um innerhalb der Schicht 40 zum Ausbilden einer leitenden Überbrückung 8 unter den Fällungen 5 zu migrieren. Ohne die Anwendung des erfindungsgemäßen Verfahrens, den Festelektrolyten kristallin zu machen, bevor der BEOL-Teil des CMOS-Prozesses ausgeführt wird, würde das Metall in den Fällungen 5 mit dem Material des Festelektrolyten 4 ein stabile ternäre Verbindung gebildet haben, was zu einem Zusammenbruch der Eigenschaften eines programmierbaren Widerstands des kombinierten Materialsystems 4 und 5 führt.
• 4 zeigt ein typisches Temperaturprofil der Temperatur T über die Zeit t eines schnellen Temperaturbearbeitungsschritts gemäß der ersten Ausführungsform des erfindungsgemäßen Verfahrens. Während dieses RTP-Schritts wird die integrierte Einrichtung nach einem Initialisierungsstadium 4 in einem Erhitzungsstadium 401 auf eine Temperatur T_max erhitzt. Diese Höchsttemperatur T_max wird während eines Temperaturplateaustadiums 402 konstant gehalten. In einem nachfolgenden Abkühlungsstadium 403 wird die integrierte Einrichtung schnell auf eine adäquate Umgebungstemperatur T_R abgekühlt.
• Bei dieser Ausführungsform des erfindungsgemäßen Verfahrens wird das Erhitzungsstadium 401 mit einer Erhitzungsrate R_up im Bereich von 5 K/s bis 100 K/s, bevorzugt im Bereich von 10 K/s bis 50 K/s und ganz besonders bevorzugt im Bereich von 10 K/s bis 30 K/s ausgeführt. Typische Temperaturen T_max während des Temperaturplateaustadiums liegen im Bereich von 200°C bis 1000°C, bevorzugt im Bereich von 300°C bis 800°C und ganz besonders bevorzugt im Bereich von 400°C bis 650°C. Das Plateaustadium 502 kann eine Haltezeit t_hold im Bereich von 1 s bis 1000 s, bevorzugt im Bereich von 5 s bis 500 s und ganz besonders bevorzugt im Bereich von 5 s bis 300 s liegen. Während des Abkühlungsstadiums 403 gelten die gleichen Raten R_down wie in dem Erhitzungsstadium 401.
• In einem RTP-Stadium wird die integrierte Einrichtung direkt auf eine maximale Prozeßtemperatur T_max erhitzt. Gemäß dem erfindungsgemäßen Verfahren wird die ganze Zeitspanne, während der die Einrichtung bei Temperaturen T_max gehalten wird, so ausgewählt, daß sie lange genug ist, um zu gestatten, daß Material von den Fällungen oder Elektroden in dem Festelektrolytelement defundiert unter Ausbildung etwaiger stabiler Verbindungen, die die Einrichtung unbetätigbar machen. Dennoch wird T_max so ausgewählt, daß sie hoch genug ist, um eine strukturelle Änderung des Festelektrolytelements zu gestatten. Auf die gleiche Weise, wie RTP üblicherweise angewendet wird, um ein beschädigtes Kristallgitter zu temperieren, in dem gestattet wird, daß sich die Atombindungen umordnen, ermöglicht die hohe Temperatur, daß sich die Bestandteile eines Materials selbst auf periodische und somit auf kristalline Weise anordnen. Da auch das Abkühlen der Einrichtung schnell durchgeführt wird, wird eine physikalische Struktur eines Materials eingefroren und bleibt danach stabil.
• Während eines Teils der oder während aller Stadien 400 bis 403 kann die integrierte Einrichtung während der RTP-Bearbeitung einem gasförmigen Fluß ausgesetzt werden. Dieser Fluß kann inerte Gase wie etwa Argon oder Stickstoff sowie eine oder mehrere Verbindungen des Metall-Festelektrolyt-Materialsystems enthalten. Auf diese Weise kann durch Bereitstellen eines ausreichenden Partialdrucks der jeweiligen Verbindung eine Materialdesorption aufgrund der hohen Prozeßtemperaturen vermieden werden.
• 5 zeigt ein weiteres Verfahren, das keine Ausführungsform der vorliegenden Erfindung ist, als ein Flußdiagramm. Dieses Verfahren ist eine Modifikation der in 2 dargestellten beschriebenen ersten Ausführungsform. Gemäß dem Verfahren wird das Festelektrolytelement in einem kristallinen Zustand in einem CMOS-Prozeß nach dem FEOL und vor dem BEOL abgeschieden.
• Moderne Abscheidungstechniken wie etwa chemische und physikalische Abscheidung aus der Dampfphase und Molekularstrahlepitaxy gestatten die Abscheidung von Material mit einer gewünschten Zusammensetzung, Reinheit und physikalischen Struktur. Insbesondere ist es möglich, Material direkt in einem kristallinen Zustand abzuscheiden. Der Vorteil dieses Verfahrens liegt in einer Reduktion von Prozeßstadien und somit bei der Reduktion der Gesamtzeit und Gesamtkosten des Prozesses und der Herstellung.
• Wenn keine Zwischenstadien zwischen den Schritten des Bereitstellens eines Festelektrolytelements in einem amorphen Zustand und dem Schritt, das Festelektrolytelement kristallin zu machen, erforderlich sind, dann entfallen durch die direkte Bereitstellung eines kristallinen Festelektrolytelements zusätzliche Schritte wie etwa der Schritt einer schnellen Temperaturbearbeitung.
• Ein geeignetes Materialsystem für den Festelektrolyten der vorliegenden Erfindung und insbesondere der vorgelegten ersten Ausführungsform der vorliegenden Erfindung und des zweiten Verfahrens kann ein Chalcogenid-Festelektrolyt mit einem Dotierstoffmetall innerhalb von Fällungen sein. Zu bevorzugten Chalcogeniden zählen Germaniumselenid (GeSe, GeSe₂), Germaniumsulfid (GeS, GeS₂), Germaniumtellurid (GeTe), Siliziumselenid (SiSe), Siliziumsulfid (SiS), Bleisulfid (PbS), Bleiselenid (PbSe), Bleitellurid (PbTe), Zinnsulfid (SnS), Zinnselenid (SnSe), Zinntellurid (SnTe), Zinksulfid (ZnS), Zinkselenid (ZnSe), Cadmiumsulfid (CdS) und Cadmiumselenid (CdSe). Zu bevorzugten Dotierstoffmetallen zählen Kupfer (Cu), Silber (Ag), Zink (Zn), Lithium (Li) sowie Natrium (Na). Ein sehr bevorzugtes Materialsystem für den Festelektrolyten kann eines der folgenden sein: Germaniumsulfid und Silber, Germaniumselenid und Silver, Germaniumsulfid und Kupfer, Germaniumselenid und Kupfer, Siliziumsulfid und Silber, Siliziumselenid und Silber, Siliziumsulfid und Kupfer oder Siliziumselenid und Kupfer.

Claims (17)

1. Verfahren zum Herstellen einer integrierten Einrichtung (10), umfassend die folgenden Schritte: – Bereitstellen eines Substrats (1), das ein Elektrodenelement (3, 6, 111) enthält; – Bereitstellen eines Festelektrolytelements (4, 40, 100, 101), derart an das Elektrodenelement (3, 6, 111) gekoppelt, daß ein Element mit programmierbarem Widerstand ausgebildet wird, wobei der Festelektrolyt in einem amorphen Zustand bereitgestellt wird und ein schneller Temperaturprozeß mit einem vorbestimmten Temperaturprofil über der Zeit ausgeführt wird, um den Festelektrolyten kristallin zu machen; und – Anwenden eines Erhitzungsprozesses nach dem Bereitstellen des Festelektrolytelements (4, 40, 100, 101).
2. Verfahren nach Anspruch 1, wobei der Erhitzungsprozeß durchgeführt wird, um ein dotiertes Gebiet (2) der integrierten Einrichtung (10) zu tempern.
3. Verfahren nach Anspruch 1 oder 2, wobei der Erhitzungsprozeß durchgeführt wird, um eine passivierende Dichtung auszubilden.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der Schritt des Bereitstellens des Festelektrolytelements (4, 40, 100, 101) den Schritt des Implantierens eines Metalls (5, 110) in das Festelektrolytelement (4, 40, 100, 101) umfaßt.
5. Verfahren nach Anspruch 4, wobei der Schritt des Implantierens eines Metalls (5, 110) in das Festelektrolytelement (4, 40, 100, 101) die folgenden Schritte umfaßt: – Bereitstellen eines Metalls neben dem Festelektrolytelement (4, 40, 100, 101); – Treiben des Metalls in das Festelektrolytelement (4, 40, 100, 101) und – Entfernen des Metalls neben dem Festelektrolytelement (4, 40, 100, 101).
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Temperaturprofil eine Erhitzungsstufe (401) mit mindestens einer Erhitzungsrate im Bereich von 5 bis 100 Kelvin pro Sekunde umfaßt.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Temperaturprofil ein Temperaturplateaustadium (402) umfaßt und die Dauer des Plateaus von 5 bis 400 Sekunden reicht.
8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Temperaturprofil ein Temperaturplateaustadium (402) umfaßt und die Haltetemperatur im Bereich von 400°C bis 700°C liegt.
9. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Temperaturprofil ein Abkühlungsstadium (403) mit mindestens einer Abkühlungsrate im Bereich von 5 bis 100 Kelvin pro Sekunde umfaßt.
10. Verfahren nach einem der Ansprüche 1 bis 9, wobei der Schritt des Bereitstellens eines Festelektrolytelements (4, 40, 100, 101) in seinem kristallinen Zustand einen Schritt des Bereitstellens des Festelektrolytelements mit Hilfe des Anwendens eines Dampfabscheidungsprozesses umfaßt.
11. Verfahren nach einem der Ansprüche 1 bis 9, wobei der Schritt des Bereitstellens eines Festelektrolytelements (4, 40, 100, 101) in seinem kristallinen Zustand einen Schritt des Bereitstellens des Festelektrolytelements mit Hilfe des Anwendens eines Molekülstrahlabscheidungsprozesses umfaßt.
12. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Festelektrolytelement (4, 40, 100, 101) so bereitgestellt wird, daß sich der Festelektrolyt in einem monokristallinen Zustand befindet.
13. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Festelektrolytelement (4, 40, 100, 101) so bereitgestellt wird, daß sich der Festelektrolyt in einem polykristallinen Zustand befindet.
14. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Festelektrolytelement (4, 40, 100, 101) so bereitgestellt wird, daß sich der Festelektrolyt in einem nanokristallinen Zustand befindet.
15. Verfahren nach einem der Ansprüche 1 bis 14, wobei das Festelektrolytelement (4, 40, 100, 101) mindestens eines der folgenden enthält: – Germaniumselenid (GeSe, GeSe₂) – Germaniumsulfid (GeS, GeS₂) – Germaniumtellurid (GeTe) – Siliziumselenid (SiSe) – Siliziumsulfid (SiS) – Bleisulfid (PbS) – Bleiselenid (PbSe) – Bleitellurid (PbTe) – Zinnsulfid (SnS) – Zinnselenid (SnSe) – Zinntellurid (SnTe) – Zinksulfid (ZnS) – Zinkselenid (ZnSe) – Cadmiumsulfid (CdS) – Cadmiumselenid (CdSe) – Kupfer (Cu) – Silber (Ag) – Zink (Zn) – Lithium (Li) – Natrium (Na)
16. Verfahren nach einem der Ansprüche 1 bis 15, wobei das Elektrodenelement (3, 6, 111) mindestens eines der folgenden enthält: – Kupfer (Cu) – Silber (Ag) – Zink (Zn) – Lithium (Li) – Natrium (Na)
17. Verfahren nach einem der Ansprüche 1 bis 16, wobei das Verfahren zum Herstellen der integrierten Einrichtung (10) in einen CMOS-Herstellungsprozeß eingebettet ist.