DE60131336T2 - QAM-Empfänger mit Verstärkungsregelung, Korrektur von Gleichstromverschiebungen und Passbandentzerrung - Google Patents

QAM-Empfänger mit Verstärkungsregelung, Korrektur von Gleichstromverschiebungen und Passbandentzerrung Download PDF

Info

Publication number
DE60131336T2
DE60131336T2 DE60131336T DE60131336T DE60131336T2 DE 60131336 T2 DE60131336 T2 DE 60131336T2 DE 60131336 T DE60131336 T DE 60131336T DE 60131336 T DE60131336 T DE 60131336T DE 60131336 T2 DE60131336 T2 DE 60131336T2
Authority
DE
Germany
Prior art keywords
signal
digital signal
level shifter
digital
term average
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60131336T
Other languages
English (en)
Other versions
DE60131336D1 (de
Inventor
Andrew L. 90292 Marina Del Rey Strodtbeck
Lauriston C. Manhattan Beach Wah
Susan E. Redondo Beach Bach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Application granted granted Critical
Publication of DE60131336D1 publication Critical patent/DE60131336D1/de
Publication of DE60131336T2 publication Critical patent/DE60131336T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/01Equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063Setting decision thresholds using feedback techniques only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3809Amplitude regulation arrangements

Description

  • Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zum Dekodieren einer Quadraturamplitudenmodulation (quadrature amplitude modulation, QAM) für die Verwendung beim Decodieren eines QAM-Signals, mit: einer Ausgleichseinrichtung (equalizer), die das QAM-Signal unter Verwendung einer Vielzahl von Abgriffsgewichten (tap weights) ausgleicht, um ein ausgeglichenes Signal zu erzeugen; einem Demodulator, der mit der Ausgleichseinrichtung verbunden ist und das ausgeglichene Signal demoduliert, um ein demoduliertes Signal zu erzeugen; einem Verstärker, der mit dem Demodulator verbunden ist und das demodulierte Signal mit einem Verstärkungsfaktor verstärkt; einem Analog-Digital-Wandler, der mit dem Verstärker verbunden ist und dafür ausgebildet ist, ein digitales Signal zu erzeugen; einen Symboldecodierer, der mit dem Analog-Digital-Wandler verbunden ist und dafür ausgebildet ist, das digitale Signal zu decodieren; einer Schaltung zur Verstärkungskompensation, die mit dem Analog-Digital-Wandler und mit dem Verstärker verbunden ist und unter Verwendung des digitalen Signals den Verstärkungsfaktor des Verstärkers einstellt; und einer Schaltung zur Berechnung der Gewichte der Ausgleichseinrichtung, die mit der Analog-Digital-Schaltung und der Ausgleichseinrichtung verbunden ist und die basierend auf dem digitalen Signal die Aktualisierungen der Abgriffsgewichte berechnet.
  • Die vorliegende Erfindung bezieht sich außerdem auf ein entsprechendes Verfahren zum Decodieren eines Signals mit Quadraturamplitudenmodulation.
  • Eine solche Vorrichtung und ein solches Verfahren sind aus der EP 0 486 474 A2 bekannt.
  • Dass ein Bedarf an Verfahren mit hoher Geschwindigkeit besteht, um effizient und zuverlässig Daten zu senden und zu empfangen, ist seit langem bekannt. Insbe sondere besteht der Bedarf, Satellitenverbindungen mit mehreren Gigabits pro Sekunde zu entwickeln, und zwar mit einer Effizienz bezüglich der Bandbreite von drei Bits je Sekunde je Hertz oder mehr bei akzeptablen Bitfehlerraten (bit error rates). Die Quadraturamplitudenmodulation („QAM") ist die Modulationstechnik, die am wahrscheinlichsten in der Lage sein wird, Daten bei so hohen Übertragungsraten (rate of transmission) zuverlässig bereitzustellen. Mögliche Anwendungen einer einfachen Schaltung zum Decodieren von QAM bei höheren (oder niedrigeren) Übertragungsraten, umfassen z. B. UHF-Verbreitungsverbindungen mit höherem Durchsatz und terrestrischer Ausstrahlung von digitalen (z. B. komprimierten) Fernsehsignalen oder hochauflösenden Fernsehsignalen (high definition television signals).
  • QAM ist auf diesem technischen Gebiet gut bekannt. Im Allgemeinen werden Bits verwendet, um individuelle „Symbole" zu erzeugen, die in verschiedene Bereiche einer „Konstellation” fallen. Die minimale Genauigkeit oder Bitbreite, die verwendet wird, wenn ein Signal von analog nach digital gewandelt wird, ist durch die Modulationsgröße festgelegt, d. h. die Anzahl von Bits/Symbol. Z. B. hat 16 QAM (4 bits/symbol) vier Spannungspegel auf jeder Achse (den I- und Q-Achsen) und benötigt einen Analog-Digital-Wandler mit zwei Bits (oder vier Pegeln) um jede der I- und Q-Komponenten zu decodieren. Bei der 16 QAM werden die 2-Bit-Ausgänge der A/D-Wandler analysiert, um die Position eines Symbols in der Konstellation zu bestimmen. Daher ist es bei der 16 QAM so, dass das höchstwertige Bit (most significant bit, MSB) des Analog-Digital-Wandlers (A/D-Wandler) anzeigt, ob die Position des fraglichen Symbols größer als null ist oder kleiner als null ist. Ein Wert von eins zeigt an, dass das Symbol größer als null ist, wohingegen ein Wert von null anzeigt, dass das Symbol kleiner als null ist. Das zweite wertige Bit (second significant bit, SSB) zeigt an, ob das Symbol oberhalb oder unterhalb des Mittelpunkts (mid-point) zwischen den oberen und unteren Schwellwerten ist. Wenn das zweite wertige Bit über dem Mittelpunkt zwischen den oberen und unteren Schwellwerten liegt, wird der Wert des zweiten wertigen Bits eins sein, wohingegen ein Wert von null anzeigt, dass das Symbol niedriger ist, als der Mittelpunkt zwischen den oberen und unteren Schwellwerten.
  • Ein Beispiel einer 16 QAM-Konstellation ist in der 5 gezeigt, die zeigt, dass der verfügbare digitale Raum (sowohl der imaginäre als auch der reelle Raum) in 16 Bereiche aufgeteilt ist (durch die dicken Linien getrennt). Es ist bekannt, dass ein Symbol basierend auf dem Gebiet, in das die I- und Q-Komponenten fallen, in Bits decodiert wird.
  • Unglücklicherweise hat es erhebliche Probleme gegeben, die die Entwicklung von QAM für sehr hohe Übertragungsraten behindert haben, einschließlich von Problemen, die durch Fehler in der Spannungsvoreinstellung (voltage bias) Verstärkungsfehler und Kanalverzerrungen hervorgerufen wurden. Dabei haben insbesondere die Fehler der Spannungsvoreinstellung (voltage bias) und Verstärkungsfehler die Schaltungen für QAM bei hohen Geschwindigkeiten heimgesucht. Herkömmliche Verfahren für die Steuerung des Fehlers der Spannungsvoreinstellung und des Verstärkungsfehlers haben große Anforderungen an den Entwurf von Kompensationsschaltungen gestellt, und insbesondere bei der Temperaturkompensation dieser Schaltungen. Des Weiteren haben herkömmliche Methoden, die zur Entscheidungsfindung benutzt wurden, um die Fehler der Spannungsvoreinstellung und die Verstärkungsfehler zu kompensieren, oft unter-abgetastete (sub-sampled) (hochauflösende) Analog-Digital-Wandler oder mehrere Komparatoren verwendet, die jeweils relativ ineffizient sind. Des Weiteren waren herkömmliche Schaltungen für die Kompensation der Spannungsvoreinstellung und der Verstärkung nicht mit den Schaltungen der Ausgleichseinrichtung (equalizer) integriert, was zu unnötig komplexen Kompensationsschaltungen geführt hat, die schwer zu bauen waren.
  • Das Ausgleichen ist typischerweise erforderlich, um die Kanalverzerrungen zu kompensieren, die durch bandbegrenzende atmosphärische Verzerrungen und allgemeiner nicht-idealer Filterung entstanden, die zu einer Interferenz zwischen den Symbolen (intersymbol interference) geführt hat. Eine transversale Ausgleichseinrichtung (z. B. mit angezapfter Verzögerungsleitung oder nicht-rekursiv) ist eine herkömmliche Vorrichtung, die beim Ausgleich in Systemen mit hohen Übertragungsraten verwendet wird. Eine transversale Ausgleichseinrichtung kann als eine Verzögerungsleitung mit Abgriffen beschrieben werden, wobei jeder Abgriffausgang durch eine einstellbare Verstärkung und einen Phasenversatz geführt wird und dann mit den anderen Abgriffausgängen aufsummiert wird. Die Verstärkung und der Phasenversatz von jedem Abgriffausgang wird z. B. durch einen Algorithmus zum Erzwingen einer Null (zero forcing algorithm) bestimmt. Bei einem solchen System werden die aktuellen und die vorangegangenen Werte eines empfangenen Signals durch Koeffizienten der Ausgleichseinrichtung (Abgriffsverstärkungen, tap gains) linear gewichtet und aufsummiert, um das Ausgangssignal zu erzeugen. Bei einer Ausgleichseinrichtung zum Erzwingen einer Null (zero forcing equalizer, „ZFE") werden die Koeffizienten der Ausgleichseinrichtung so gewählt, um die Abtastwerte eines kombinierten Kanals und Impulsantwort der Ausgleichseinrichtung auf Null zu zwingen, und zwar bei allen bis auf einen (d. h., den Hauptpfad) von einer Gruppe von beabstandeten Zeitpunkten (spaced instants) in der Ausgleichseinrichtung.
  • 1 zeigt ein QAM-Decodiersystem gemäß dem Stand der Technik. Bei diesem System konvertiert ein Sender 1 ein digitales Signal in Symbole, moduliert die Symbole auf ein Trägersignal und überträgt das modulierte Trägersignal durch einen Kanal 2 an einen Empfänger/eine Ausgleichseinrichtung 3 mit abgegriffener Verzögerungsleitung (tapped delay line equalizer). Die Ausgleichseinrichtung 3 mit abgegriffener Verzögerungsleitung verwendet Abgriffsgewichte, die sie von einer ZFE 4 erhalten hat, um das Signal auszugleichen. Das ausgeglichene Signal wird dann an einen Demodulator 5 übertragen, der das Signal auf ein Grundband (base band) konvertiert und das Grundband-Signal an einen Analog-Digital-Wandler (A/D-Wandler) 6 überträgt. Der Ausgang des A/D-Wandlers 6 wird dann an eine Entscheidungseinheit 7 übertragen, die die empfangenen Signale decodiert und dabei, z. B., die Konstellation gemäß der 5 verwendet. Zusätzlich wird das Grundband-Signal von dem Demodulator 5 an einen hochauflösenden A/D-Wandler 8 übertragen, der ein Fehlersignal mit hoher Auflösung erzeugt. Der Ausgang des hochauflösenden A/D-Wandlers 8 wird als die Fehlerinformation an die ZFE 4 übertragen, die wiederum das Fehlersignal mit hoher Auflösung verwendet, um die Anpassungen der Abgriffsgewichte zu berechnen, die dann an die Ausgleichseinrichtung 3 mit abgegriffener Verzögerungsleitung übertragen werden. Die Ausgleichseinrichtung 3 mit abgegriffener Verzögerungsleitung verwendet die Anpassungen der Abgriffsgewichte, um die Schaltung in bekannter Weise auszugleichen.
  • Obwohl eine Interferenz zwischen den Symbolen, die durch lineare Verzerrungen hervorgerufen wird, durch Ausgleichen korrigiert werden kann, sind die derzeitigen Verfahren des Ausgleichens relativ langsam, sind ineffizient und benötigen viel Energie. Des Weiteren sind die bekannten Verfahren des Ausgleichens nicht in den Verfahren zur Kompensation von Verstärkungsfehlern und der Spannungsvoreinstellung integriert, was dazu führt, dass diese bekannten Verfahren zum Ausgleichen üblicherweise nicht in der Lage sind, Fehler zu berücksichtigen, die hinter dem gewählten Rückkopplungspunkt liegen. Insbesondere ist es bei dem System gemäß der 1 so, dass die Entscheidungsschaltung 7 die Entscheidungen zum Decodieren der Symbole basierend auf dem Ausgang des A/D-Wandlers 6 macht, wohingegen die ZFE 4 die Entscheidungen der Ausgleichseinrichtung basierend auf dem Ausgang des A/D-Wandlers 8 macht, wobei es sich um verschiedene A/D-Wandler handelt. Im Ergebnis bedeutet dies, dass die Übertragungsfunktion des A/D-Wandlers 6 von der ZFE 4 nicht berücksichtigt wird und dass, in ähnlicher Weise, die Übertragungsfunktion des A/D-Wandlers 8 von der Entscheidungsschaltung 7 nicht berücksichtigt wird, was zu einer fehlerhaften Abstimmung zwischen der Symboldecodierung und den Funktionen der Ausgleichseinrichtung führt. Dies wiederum kann zu Fehlern bei der Symboldecodierung führen.
  • Die eingangs genannte EP 0 486 474 A2 bezieht sich auf eine Vorrichtung zum Anpassen einer transversalen Ausgleichseinrichtung ohne Trägersynchronisation. Es wird behauptet, dass die Ausgleichseinrichtung in der Lage ist, die Ausgleichsfunktion vollständig zu erfüllen und dabei zusammen mit einem Demodulator in einem System zur digitalen Demodulation eingebaut zu sein, das in einem Kommunikationssystem mit mehreren Ebenen verwendet werden kann. Die vorgeschlagene Vorrichtung verwendet ein Netzwerk von logischen Elementen, die mit den Ausgängen des Analog-Digital-Wandlers verbunden sind, um die Einstellungen für eine Dämpfungsvorrichtung und einen nachfolgenden Subtrahierer zu bestimmen, die den Eingang in den Analog-Digital-Wandler verändern.
  • US 5,596,605 beschäftigt sich mit dem Fall, bei dem ein empfangenes orthogonales Amplitudensignal mit mehreren Pegeln nicht mit dem Frequenzsignal des lokalen Trägers synchronisiert ist. Wenn dieser Fall eintritt, erkennt ein Radioempfänger mit digitalem Multiplexen, dass adaptiv ausgeglichene Daten in einem bestimmten Bereich in der Phasenebene mit orthogonalen Ich und Qch existiert. Dieses Dokument verwendet auch ein Netzwerk mit logischen Elementen, um einen Verstärker anzusteuern, dem ein Versatzerzeuger (Offset-Generator) folgt, um das Eingangssignal, das an den Analog-Digital-Wandler geht, zu verändern, und zwar basierend auf dem Ausgangssignal dieses Wandlers.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein verbessertes Rückkopplungskonzept aufzuzeigen, um die Fehler bei der Spannungs-Voreinstellung und Verstärkungsfehler, die zu Problemen in QAM-Schaltungen bei hoher Geschwindigkeit führen, zu reduzieren.
  • Diese Aufgabe wird mittels der eingangs genannten Vorrichtung zum Decodieren gelöst, die des Weiteren gekennzeichnet ist durch eine Schaltung zum Kompensieren der Spannungs-Voreinstellung, die mit dem Analog-Digital-Wandler und mit dem Verstärker verbunden ist und die die Spannungs-Voreinstellung für den Verstärker unter Verwendung des digitalen Signals einstellt; wobei der Verstärker als ein differentieller Verstärker ausgeführt ist, der das demodulierte Signal und die Spannungs-Voreinstellung als Eingangssignale erhält; und wobei die Schaltung zur Kompensation der Verstärkung ein Schleifenfilter (loop filter) aufweist, das in der Lage ist, einen Langzeitdurchschnitt (long term average) eines spezifischen wertigen Bits des digitalen Signals zu berechnen und in der Lage ist, den Verstärkungsfaktor zu erhöhen, wenn der Langzeitdurchschnitt unter einem ersten Schwellwert liegt, und den Verstärkungsfaktor zu reduzieren, wenn der Langzeitdurchschnitt oberhalb eines zweiten Schwellwerts liegt.
  • Die Aufgabe wird auch durch ein entsprechendes Verfahren gelöst, wie es in Anspruch 9 beansprucht ist.
  • ZUSAMMENFASSENDE DARSTELLUNG
  • Ein adaptives System zum Decodieren einer Quadraturamplitudenmodulation („QAM") zur Verwendung, z. B., in einem QAM-Kommunikationssystem mit hoher Geschwindigkeit und effizienter Bandbreite weist eine Schaltung auf, die adaptiv die Verstärkung und die Spannungs-Voreinstellung anpasst und eine adaptive Ausgleichsrückkopplung liefert, und zwar basierend auf demselben Signal, das verwendet wurde, um die QAM-Symbole zu decodieren. Bei einer Weiterbildung, minimiert das QAM-Decodiersystem die Verstärkungsfehler, die Fehler der Spannungs-Voreinstellung und stellt adaptive Parameter der Ausgleichsrückkopplung für die Verwendung in einer Ausgleichseinrichtung zur Verfügung, wie z. B. in einer Ausgleichseinrichtung zum Erzwingen einer null (zero forcing equalizer, ZFE).
  • Um den Verstärkungsfehler zu minimieren, analysiert das System ein spezifisches wertiges Bit (specific significant bit) in einer Abfolge von Ausgangs-Bits, die von einem Analog-Digital-Wandler bereitgestellt werden, der verwendet wird, um Decodierfunktionen durchzuführen, berechnet einen neuen Langzeitdurchschnitt des spezifischen wertigen Bits (einschließlich des aktuellsten wertigen Bits, das von dem Analog-Digital-Wandler ausgegeben wurde) und bestimmt, ob der neue Langzeitdurchschnitt des spezifischen wertigen Bits größer ist als ein gewünschter Wert, der z. B. der Mittelwert zwischen den möglichen Werten sein kann. Das System passt die Verstärkung nach unten hin an, wenn der Langzeitdurchschnitt des spezifischen wertigen Bits größer ist als der gewünschte Wert (oder der Bereich von Werten), passt die Verstärkung nach oben hin an, wenn der Langzeitdurchschnitt des spezifischen wertigen Bits kleiner ist als der gewünschte Wert (oder Bereich) und wiederholt diese Schritte, um die Verstärkungsfehler adaptiv zu minimieren.
  • Um die Spannungs-Voreinstellung richtig einzustellen, führt das System eine Vergleichsfunktion mit zwei spezifischen Bits aus, die von dem Analog-Digital-Wandler (A/D-Wandler) erzeugt werden, der dafür verwendet wird, um Funktionen zum Decodieren der Symbole durchzuführen, berechnet einen neuen Langzeitdurchschnitt der Ergebnisse der Vergleichsfunktionen (einschließlich des aktuellsten Ergebnisses der Vergleichsfunktion) und bestimmt, ob der Langzeitdurchschnitt der Ergebnisse der Vergleichsfunktion größer ist als ein bestimmter Wert oder ein Bereich von Werten. Dieses Verfahren erhöht die Spannungs-Voreinstellung, wenn der Langzeitdurchschnitt der Ergebnisse der Vergleichsfunktion kleiner ist als der bestimmte Wert (oder der Bereich) und verringert die Voreinstellung, wenn das Ergebnis der Vergleichsfunktion größer ist als der spezifische Wert (oder der Bereich). Das Verfahren wiederholt diese Schritte dann, um die Spannungs-Voreinstellung adaptiv einzustellen.
  • Um adaptiv auszugleichen, zieht sich das System Informationen aus dem Analog-Digital-Wandler, der verwendet wird, um Entscheidungen hinsichtlich des Decodierens von Signalen zu treffen, und verwendet diese Information, um die Korrelation zwischen Fehlern innerhalb des Hauptsendepfads innerhalb der Ausgleichseinrichtung und dem Signal zu ermitteln, das einer Anzahl von zeitlich verzögerten Pfaden innerhalb der Ausgleichseinrichtung zugeordnet ist. Die Korrelationswerte werden dann als Versatzwerte (offsets) für die Abgriffsgewichte innerhalb der Ausgleichseinrichtung verwendet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm eines QAM-Decodiersystems gemäß dem Stand der Technik;
  • 2 ist ein Blockdiagramm eines QAM-Decodiersystems, das gemäß den Lehren der Erfindung aufgebaut wurde;
  • 3 ist ein Blockdiagramm einer Schaltung zur Kompensation von Verstärkung/Versatz des QAM-Decodiersystems gemäß der 2;
  • 4 ist ein Blockdiagramm einer Schaltung zur komplexen Multiplikation gemäß der 2;
  • 5 ist eine Darstellung einer beispielhaften 16 QAM-Konstellation;
  • 6 ist ein Ablaufdiagramm, das ein Verfahren zur Kompensation der Verstärkung zeigt;
  • 7 ist ein Ablaufdiagramm, das ein Verfahren zur Kompensation der Spannungs-Voreinstellung zeigt; und
  • 8 ist ein Ablaufdiagramm, das ein Verfahren zum Anpassen der Abgriffsgewichte der Ausgleichseinrichtung zeigt.
  • ERLÄUTERUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Eine Schaltung 9 zum Decodieren einer Quadraturamplitudenmodulation („QAM"), die gemäß der Erfindung aufgebaut wurde, ist in der 2 gezeigt. Auch wenn hier eine 16 QAM-Decodierschaltung bei den folgenden Erörterungen beschrieben wird, werden Personen mit gewöhnlichen Kenntnissen auf diesem Gebiet erkennen, dass sich die vorliegende Erfindung nicht auf 16 QAM-Decodiervorrichtungen beschränkt. Ganz im Gegenteil kann die QAM-Decodierschaltung, die hier offenbart wird, jede Bitstufe (z. B. 4, 8, 32, etc.) verwenden, ohne dabei den Bereich der Erfindung zu verlassen.
  • Allgemein gesprochen, ersetzt die QAM-Decodierschaltung 9 den Analog-Digital-Wandler (A/D-Wandler) 6 und die Rückkoppelschleife (d. h. den A/D-Wandler 8 und die ZFE 4) gemäß der 1. Insbesondere stellt die QAM-Decodierschaltung 9 eine Kompensation der Verstärkung und der Spannungs-Voreinstellung bereit, genauso wie ein Ausgleichen basierend auf den gleichen Daten (d. h. dem Signalausgang von demselben A/D-Wandler), die von einer Schaltung zur Rückwandlung der Symbole (symbol demap circuit) verwendet werden, um die Entscheidungen zum Decodieren der Symbole zu machen. Auf diese Weise werden die Entscheidungen zur Kompensation unter Verwendung derselben Signale gemacht, die verwendet wurden, um die Entscheidungen zum Decodieren der Symbole zu machen, wodurch sich eine bessere Koordination zwischen der Symboldecodierung und der Kompensation ergibt. Im Allgemeinen weist die QAM-Decodierschaltung 9 zwei Schaltungen 10 zum Kompensieren von Verstärkung/Versatz auf, die mit einer Schaltung 11 zum Rückwandeln der Symbole und mit einer Schaltung 15 zur Berechnung der Gewichte der Ausgleichseinrichtung verbunden sind. Die Schaltungen 10 zur Kompensation von Verstärkung/Versatz steuern im Betrieb die Verstärkungsfehler und Versatzfehler innerhalb der I- und Q-Kanäle und die Schaltung 15 zum Berechnen der Gewichte der Ausgleichseinrichtung berechnet adaptiv Aktualisierungen der Gewichte für die Ausgleichseinrichtung 3 gemäß der 1, um so eine Interferenz zwischen den Symbolen (intersymbol interference, „ISI") zu kompensieren.
  • Wie es in der 2 gezeigt ist, werden sowohl ein In-Phase-Teil (I-Teil) und ein Quadratur-Phase-Teil (Q-Teil) des Signals von dem Demodulator 5 (1) an getrennte Schaltungen 10 zur Kompensation von Verstärkung/Versatz übertragen, von denen eine in der 3 genauer gezeigt ist. Jede der Schaltungen 10 zur Kompensation von Verstärkung/Versatz digitalisiert das eingehende Signal unter Verwendung eines einfachen A/D-Wandlers, führt die Verstärkungskompensation und die Kompensation der Spannungs-Voreinstellung auf dem Signal durch und gibt das erste und das zweite wertige Bit (first and second significant bits) an eine Schaltung 11 zum Rückwandeln der Symbole. Jede der Schaltungen 10 zur Kompensation von Verstärkung/Versatz gibt auch Fehlersignale (FEHLER i und FEHLER q) und Datensignale (DATEN i und DATEN q) an die Schaltung 15 zur Berechnung der Gewichte der Ausgleichseinrichtung aus.
  • Allgemein gesprochen bestimmt die Schaltung 15 zur Berechnung der Gewichte der Ausgleichseinrichtung die Korrelation zwischen dem Fehler innerhalb des decodierten Signals (d. h. das Signal des Hauptpfads in der Ausgleichseinrichtung 3) und dem Signal, das von jedem einer Anzahl von Signalpfaden (Zeitverzögerungen), nicht aber dem Hauptsignalpfad in der Ausgleichseinrichtung 3 decodiert wurde, um die Abgriffsgewichte für die abgegriffene Verzögerungsleitung 3 zu bestimmen. Um dies zu bewirken, verzögert eine Verzögerungsschaltung 25 die Fehlersignale (FEHLER i und FEHLER q) aus den Schaltungen 10 zur Kompensation von Verstärkung/Versatz und überträgt die resultierenden verzögerten Fehlersignale an eine Anzahl von Einheiten 27 zur komplexen Multiplikation. Bei einer Ausgestaltung bestimmt sich die Verzögerung, die von den Verzögerungsschaltungen 25 eingebracht wird, als das Produkt von N, einem gewählten Verzögerungsfaktor, der die Verzögerung repräsentiert, die mit dem Hauptsignalpfad innerhalb der Ausgleichseinrichtung 3, auf dem die Symboldecodierung durchgeführt wird, zugeordnet ist, und der Zeit um ein Symbol zu empfangen (TSYM), obwohl auch andere Verzögerungen stattdessen verwendet werden können. Selbstverständlich wird der Signalverzögerungsfaktor N im Hinblick auf den Hauptpfad gewählt, dessen Verwendung man erwartet, und kann, falls gewünscht, geändert werden.
  • Außerdem erhält jede aus der Anzahl von Einheiten 27 zur komplexen Multiplikation Signale, DATEN i und DATEN q, die von den Schaltungen 10 zur Kompensation von Verstärkung/Versatz erzeugt worden sind oder deren verzögerte Versionen, die von einer oder mehreren Verzögerungseinheiten 30 verzögert worden sind. Insbesondere erhält die erste Einheit 27a zur komplexen Multiplikation die DATEN i und DATEN q ohne eine Verzögerung, wohingegen die nachfolgenden Einheiten 27b und 27c zur komplexen Multiplikation die Signale DATEN i und DATEN q mit einer zunehmenden Verzögerung erhalten, die von den Verzögerungseinheiten 30 erzeugt wird. Die Ausgänge von jeder der Verzögerungseinheiten 30 stellen das Übertragungssignal dar, wie es durch einen Signalpfad gesendet wird, wobei es sich nicht um den Hauptsignalpfad handelt. Daher erhält, wie in der 2 gezeigt, die zweite Einheit 27b zum komplexen Multiplizieren die Signale DATEN i und DATEN q nach einer ersten Verzögerung von TSYM, bei der es sich bei einer Ausführungsform um die Zeit handelt, die zum Empfangen eines Signals benötigt wird (obwohl auch andere Verzögerungszeiten verwendet werden können). In entsprechender Weise erhält die dritte Einheit 27c zum komplexen Multiplizieren die Signale DATEN i und DATEN q nach einer Verzögerungszeit, die der zweifachen Symbolzeit (TSYM) entspricht. Zusätzliche Einheiten 27 zum komplexen Multiplizieren könnten hinzugefügt werden, um die Signale DATEN i und DATEN q nach zusätzlichen Verzögerungen mit der. Zeit TSYM zu empfangen.
  • Allgemein gesprochen berechnen die Einheiten 27 zum komplexen Multiplizieren Rückkopplungsparameter oder Abgriffsgewichte, die von jeder bekannten Ausgleichseinrichtung verwendet werden können. Demnach, obwohl bei der Ausgestaltung gemäß der 2 drei Einheiten 27 zum komplexen Multiplizieren verwendet werden, können mehr oder weniger Einheiten 27 zum komplexen Multiplizieren verwendet werden, und zwar in Abhängigkeit von der Anzahl der Abgriffsgewichte in der Ausgleicheinrichtung 3. Insbesondere führen die Einheiten 27 zum komplexen Multiplizieren eine komplexe Multiplikationsoperation aus, um die verzögerten Signale DATEN i und DATEN q von einem Hauptsignalpfad und die Signale FEHLER i und FEHLER q des Hauptsignalpfads zu multiplizieren, um eine sofortige Korrelation zwischen diesen Signalen zu bestimmten. Tiefpassfilter 25 ermitteln dann den Durchschnitt der sofortigen Korrelationswerte, um eine Korrelation des Langzeitdurchschnitts für jedes der Signale innerhalb eines Signalpfads, der nicht der Hauptsignalpfad ist, mit dem Fehler indem Hauptsignalpfad zu bestimmen. Die Korrelationen des Langzeitdurchschnitts werden dann verwendet, um die Abgriffsgewichte in der Ausgleicheinrichtung 3 in bekannter Art und Weise zu ändern.
  • Unter Bezugnahme auf die 3 wird eine Ausführungsform der Schaltung 10 zur Kompensation von Verstärkung/Versatz gemäß der 2 genauer aufgezeigt. Die Schaltung 10 zur Kompensation von Verstärkung/Versatz weist eine Schaltung 100 zur Kompensation der Verstärkung und eine Schaltung 105 zur Kompensation des Spannungs-Versatzes auf, wobei beide denselben spannungs-gesteuerten differentiellen Verstärker 107 und Analog-Digital-Wandler 109 verwenden. Bevorzugt ist die Schaltung 100 zur Kompensation der Verstärkung als eine Schaltung mit der Schaltung 105 zur Kompensation des Spannungs-Versatzes und der eingebetteten Schaltung 15 zur Berechnung der Gewichte der Ausgleichseinrichtung (2) in einer einzigen QAM-Decodierschaltung integriert.
  • Während des Betriebs wird das I- oder Q-Signal von dem Demodulator 5 oder eines anderen Erkennungsfilters an den positiven Eingang des spannungs-gesteuerten differentiellen Verstärkers 107 übertragen. Der differentielle Verstärker 107 vergleicht dieses Signal mit einem Rückkopplungssignal oder einem Spannungs-Versatzsignal auf einer Leitung 110 und verstärkt die Differenz der zwei Signale basierend auf einem Verstärkungssteuerungssignal auf einer Leitung 111. Der Ausgang des spannungs-gesteuerten differentiellen Verstärkers 107 wird an einen A/D-Wandler 109 geleitet, der in diesem Fall (16 QAM) ein digitales Signal mit drei Bit anstelle eines 2-Bit-Signals erzeugt, was sonst üblicherweise bei einer Decodierschaltung für 16 QAM-Symbole der Fall wäre. Es ist klar, dass der A/D-Wandler 109 zumindest ein zusätzliches Bit für die Auflösung haben muss gegenüber dem, was üblicherweise für die Symboldecodierung benötigt wird. Das höchstwertige Ausgangsbit (most significant output bit, MSB) und das zweite wertige Bit (second significant bit, SSB) von dem A/D-Wandler 109 werden an die Schaltung 11 zum Rückwandeln der Symbole über die Leitungen 112a und 112b übertragen. Zusätzlich wird das MSB des A/D-Wandlers 109 an die Schaltung 15 zur Berechnung der Gewichte der Ausgleichseinrichtung (2) als das Signal DATEN i oder das Signal DATEN q übertragen. Das MSB wird auch an die XOR-Einheit 113 gemeinsam mit dem niedrigstwertigen Ausgangsbit (least significant output bit, LSB) des A/D-Wandlers 109 übermittelt. Die XOR-Einheit 113 wendet auf das LSB und das MSB ein exklusives „ODER" an, um einen XOR-Ausgang zu erzeugen, der an die Schaltung 15 zur Berechnung der Gewichte der Ausgleichseinrichtung als ein Fehlersignal (d. h. das Signal FEHLER i oder das Signal FEHLER q) übertragen wird. Außerdem wird der Ausgang der XOR-Einheit 113 an einen Pegelumsetzer 114 übermittelt, der ein Teil der Schaltung 105 zur Kompensation des Spannungs-Versatzes ist.
  • Allgemein gesprochen wird die Schaltung 105 zur Kompensation des Spannungs-Versatzes bereitgestellt, um einzelne Abschnitte der QAM-Signalkonstellation (wie die gemäß der 5) um einen bestimmten Punkt herum zentriert zu halten. Insbesondere versucht die Schaltung 105 zur Kompensation des Spannungs-Versatzes sicherzustellen, dass dieselbe Anzahl von Punkten innerhalb eines bestimmten Bereichs der Konstellation gemäß der 5 oberhalb des Mittelpunkts des Bereichs liegen wie unterhalb des Mittelpunkts des Bereichs. Bei einer Ausgestaltung wandelt der Pegelumsetzer 114 den Ausgang der XOR-Einheit 113 (wobei es sich um eine digitale Null oder Eins handelt) in eine übereinstimmende positive oder negative Spannung, wie beispielsweise +10 Volt oder –10 Volt (z. B. würde eine binäre Eins in +10 Volt gewandelt und eine binäre Null in –10 Volt gewandelt), so dass der Mittelpunkt zwischen den Spannungen z. B. null ist. Der Ausgang des Pegelumsetzers 114 wird dann an ein Schleifenfilter 115 übertragen. Das Schleifenfilter 115 erzeugt einen Langzeitdurchschnitt des Ausgangs des Pegelumsetzers 114 und bestimmt, ob der neue Langzeitdurchschnitt des Ausgangs des Pegelumsetzers 114 größer ist oder kleiner ist als ein gewünschter Wert oder Bereich. Wenn der Langzeitdurchschnitt des Ausgangs des Pegelumsetzers 114 geringer ist als ein vorgegebener Wert (oder Bereich), erhöht das Schleifenfilter 115 den Spannungs-Versatz auf der Leitung 110, die zum differentiellen Verstärker 107 führt. Andererseits, wenn der Langzeitdurchschnitt des Ausgangs des Pegelumsetzers 114 größer ist als ein gewünschter Wert (oder Bereich), verringert das Schleifenfilter 115 den Spannungs-Versatz. Das Ergebnis des Schleifenfilters 115 kann natürlich von jeder beliebigen Auflösung sein.
  • Der Spannungsversatz kann auch mittels Softwareverfahren gesteuert werden. Ein Beispiel eines Verfahrens zum Kompensieren des Spannungs-Versatzes ist in der 7 gezeigt. Hier führt Schritt 405 eine Vergleichsfunktion bezüglich zweier Ausgangsziffern des A/D-Wandlers durch, bei dem die Symboldecodierung durchgeführt wird. Bei 16 QAM, z. B., ist die verwendete Vergleichsfunktion XOR und das erste wertige Bit und das niederwertigste Bit werden mit einem „exkluxiven ODER" verarbeitet, um ein Fehlersignal zu erzeugen. Es können aber auch andere Vergleichsfunktionen verwendet werden, wie die Fachleute auf diesem technischen Gebiet erkennen. Es können auch andere Bits verwendet werden, um die QAM-Konstellation anzupassen, wie es die Fachleute auf diesem Gebiet verstehen. Ein Schritt 410 berechnet einen neuen Langzeitdurchschnitt des Ergebnisses der Vergleichsfunktion und vorherigen Ergebnisse der Vergleichsfunktion einschließlich des aktuellsten XOR-Ergebnisses. Ein Schritt 415 analysiert dann den neuen Wert des Langzeitdurchschnitts, um zu bestimmen, ob der Wert des Langzeitdurchschnitts größer ist als ein gewünschter Wert (oder Bereich). Wenn der Langzeitdurchschnitt größer ist als der gewünschte Wert (oder Bereich), verringert ein Schritt 420 den Spannungs-Versatz. Wenn der Langzeitdurchschnitt geringer ist als der gewünschte Wert (oder Bereich), erhöht ein Schritt 425 den Spannungs-Versatz. Das Verfahren wiederholt dann die Schritte 405425, um einen neuen Spannungs-Versatz zu berechnen.
  • Unter erneutem Hinweis auf die 3 wird eine Schaltung 100 zur Kompensation der Verstärkung bereitgestellt, um die decodierten Symbole so gut wie möglich in der Mitte zwischen den oberen und unteren Pegeln einer QAM-Signalkonstellation zu halten, oder zwischen anderen spezifizierten Werten zentriert zu halten, und um eine Rückkopplung zum Zwecke des adaptiven Ausgleichens bereitzustellen. Insbesondere versucht die Schaltung 100 zur Kompensation der Verstärkung, dass die gleiche Anzahl von decodierten Symbolen in die mittleren zwei Bereiche (wo das SSB null ist) der Konstellation (auf jeder Achse) gemäß der 5 fallen, wie in die äußeren zwei Bereiche (wo das SSB eins ist). Es ist klar, dass der 3-Bit-Ausgang des A/D-Wandlers 109 entlang der Kanten der Konstellation gemäß 5 dargestellt ist, um das korrekte Decodieren der Symbole und der Fehler anzuzeigen. Bei der Schaltung 100 zur Kompensation der Verstärkung, wird das SSB von dem A/D-Wandler 109 an einen Invertierer 119 übertragen. Der Invertierer 119 invertiert dieses Signal und der Invertierausgang 119 wird an einen Pegelumsetzer 116 übertragen. Der Pegelumsetzer 116 wandelt das Signal von dem Invertierer 119 in eine entsprechende positive oder negative Spannung, wie bspw. +10 Volt oder –10 Volt, so dass der Mittelpunkt zwischen den zwei Spannungen zum Beispiel null ist. Der Ausgang des Pegelumsetzers 116 wird an ein Schleifenfilter 121 übertragen, das einen neuen Langzeitdurchschnitt der SSBs berechnet, einschließlich des aktuellsten Ergebnisses des Pegelumsetzers. Wenn der neue Langzeitdurchschnitt, wie er vom Schleifenfilter 121 ermittelt wurde, größer ist als ein gewünschter Wert (oder oberhalb eines gewünschten Bereichs), passt das Schleifenfilter 121 das Verstärkungssignal, das auf der Leitung 111 zur Verfügung gestellt wird, nach unten hin an. Wenn der neue Langzeitdurchschnitt der SSBs jedoch kleiner ist als ein gewünschter Wert (oder Bereich) passt das Schleifenfilter 121 das Verstärkungssignal auf der Leitung 111 nach oben hin an.
  • Verstärkungsfehler können auch mittels Softwareverfahren gesteuert werden. 6 zeigt ein beispielhaftes Ablaufdiagramm der Schritte die mittels einer Ausführungsform eines adaptiven Verfahrens zur Kompensation der Verstärkung erzielt werden. Um die Verstärkungsfehler zu kompensieren, stellt das Verfahren sicher, dass ein spezifisches wertiges Bit (wie bspw. das MSB oder das LSB) des A/D-Wandlers, der verwendet wird, um die Symbole zu decodieren, sich bezüglich seines Durchschnitts in Richtung auf einen gewünschten Wert zwischen den oberen und unteren Schwellwerten bewegt. Das spezifische Bit hat bei jedem Durchlauf durch das Verfahren dieselbe Wertigkeit. Zum Beispiel wird bei 16 QAM das zweite wertige Bit bei jedem Durchlauf durch das Verfahren analysiert. Bevorzugt ist der spezifische Wert, auf den sich das Verfahren mit dem Durchschnitt hin entwickelt der Mittelwert zwischen den oberen und unteren Schwellwerten, was dazu führt, dass die QAM-Konstellation zwischen oberem und unterem Schwellwert zentriert ist.
  • Wie in der 6 gezeigt, beginnt das Verfahren die Analyse mit dem Schritt 300. Ein Schritt 305 erhält ein spezifisches wertiges Bit des Ausgangs des A/D-Wandlers, der verwendet wird, um die Symbole zu decodieren, und ein Schritt 310 berechnet einen neuen Langzeitdurchschnitt der Werte des spezifischen wertigen Bits (einschließlich des aktuellsten wertigen Bits). Ein Schritt 315 analysiert dann den neuen Langzeitdurchschnitt des spezifischen wertigen Bits und, falls der neue Langzeitdurchschnitt oberhalb eines gewünschten Wertes (oder Bereichs) liegt, passt ein Schritt 320 die Verstärkung nach unten hin an. Wenn der neue Langzeitdurchschnitt unterhalb des gewünschten Werts (oder Bereichs) liegt, passt ein Schritt 325 die Verstärkung nach oben hin an. Die Schritte 305, 310, 315 und 325 werden wiederholt, um so einen akzeptablen Verstärkungspegel zu erzielen und dadurch Verstärkungsfehler zu verhindern.
  • Erneut bezugnehmend auf 1, bestimmt die Schaltung 15 zur Berechnung der Gewichte der Ausgleichseinrichtung, ob Fehler existieren, wie bspw. Interferenz zwischen den Symbolen (Intersymbol Interference, „ISI"). ISI-Signale können zum Beispiel durch verzögerte Versionen des Hauptsignals durch den oben angegebenen Kanal hervorgerufen werden. Die Schaltung 15 zur Berechnung der Gewichte der Ausgleichseinrichtung versucht diesen Fehler zu minimieren, falls er existiert, indem die Fehler von dem Hauptpfad zu den verzögerten Versionen des Signals durch den Hauptpfad korreliert werden. Die Korrelation wird jedes Mal dadurch ermittelt, indem das durchschnittliche komplexe Produkt des dem Hauptpfadsignal zugeordneten Fehlers mit der verzögerten Version des Hauptpfadsignals berechnet wird.
  • 4 zeigt ein Verfahren zum Durchführen des komplexen Multiplizierens der Schaltung 27 gemäß der 2. Um den In-Phase-Anteil der Korrelation zu bestimmen, erhält das komplexe Multiplizieren 27 das In-Phase-Signal DATEN i und das In-Phase-Signal FEHLER i und kommuniziert die Signale an eine NXOR-Einheit 50 ('nicht-exklusives ODER'). Der Ausgang der NXOR-Einheit 50 wird an einen Pegelumsetzer 55 übermittelt, der den Ausgang der NXOR-Einheit 50 (Null oder Eins) in eine entsprechende positive oder negative Spannung, wie bspw. +10 Volt oder –10 Volt, wandelt. Der Ausgang des Pegelumsetzers 55 wird an eine erste Summiervorrichtung 60 übertragen. Außerdem werden die Signale DATEN q und FEHLER q an die NXOR-Einheit 65 übertragen, und der Ausgang der NXOR Einheit 65 wird an einen Pegelumsetzer 70 übertragen, der den Ausgang der NXOR-Einheit 50 (Null oder Eins) in eine festgelegte positive oder negative Spannung wandelt. Der Ausgang des Pegelumsetzers 70 wird an die erste Summiervorrichtung 60 übertragen, und der Ausgang der Summiervorrichtung 60 (der den sofortigen reellen Anteil der komplexen Multiplikation repräsentiert) wird an das Schleifenfilter 97 (in der 1 mit 35 bezeichnet) übertragen. Das Schleifenfilter 97 berechnet einen Langzeitdurchschnitt des Ausgangs der ersten Summiervorrichtung 60 und erzeugt auf diese Weise den reellen Teil eines komplexen Korrelationswerts, der verwendet wird um einen Abgriff (oder Verzögerungspfad) in dem transversalen Filter der Ausgleicheinrichtung 3 zu aktualisieren.
  • Um den Anteil der Quadratur-Phase der Korrelation zu bestimmen, erhält das komplexe Multiplizieren 27 das Quadratur-Phase-Signal DATEN q und das In-Phase-Signal FEHLER i und übermittelt diese Signale an eine NXOR-Einheit 75. Der Ausgang der NXOR-Einheit 75 wird an einen Pegelumsetzer 80 übertragen, der den Ausgang der NXOR-Einheit 75 (Null oder Eins) in eine festgelegte positive oder negative Spannung, wie bspw. +10 Volt oder –10 Volt, wandelt. Der Ausgang des Pegelumsetzers 80 wird an eine zweite Summiervorrichtung 85 übertragen. Zusätzlich werden die Signale DATEN i und FEHLER q an eine NXOR-Einheit 90 übertragen, und der Ausgang der NXOR-Einheit 90 wird an einen Pegelumsetzer 95 übermittelt, der den Ausgang der NXOR-Einheit 90 (Null oder Eins) in eine festgelegte positive oder negative Spannung wandelt. Der Ausgang des Pegelumsetzers 95 wird an die zweite Summiervorrichtung 85 übertragen und der Ausgang der Summiervorrichtung 85 (die den sofortigen imaginären Teil der komplexen Multiplikation darstellt) wird an das Schleifenfilter 99 (in der 1 mit 35 bezeichnet) übertragen. Das Schleifenfilter 99 berechnet einen Langzeitdurchschnitt des Ausgangs der zweiten Summiervorrichtung 85, um so den imaginären Teil eines komplexen Korrelationswerts bereitzustellen, der verwendet wird, um einen Abgriff (oder Verzögerungspfad) in das transversale Filter der Ausgleicheinrichtung 3 zu aktualisieren.
  • Insbesondere werden die komplexen Korrelationswerte (die Ausgänge von dem Schleifenfilter 99 und dem Schleifenfilter 97) verwendet, um die Verstärkung und den Phasenversatz der entsprechenden Abgriffe anzupassen, die von der Ausgleichseinrichtung 3 verwendet werden, bei der es sich zum Beispiel um eine ZFE handeln kann. Bei einem Algorithmus, um die Verstärkung und den Phasenversatz anzupassen, wird zu der aktuellen Verstärkung und dem aktuellen Phasenversatz ein Anteil der Verstärkung und der Phase des Korrelationswerts addiert.
  • Das Ausgleichen kann auch unter Verwendung von Software durchgeführt werden. Die Schritte eines beispielhaften Verfahrens, um die Parameter zum Ausgleichen anzupassen, ist in der 8 gezeigt. Das Verfahren beginnt mit einem Schritt 500, in dem ein Signal an einen Empfänger übertragen wird. Ein Schritt 505 verwendet einen Algorithmus mit abgegriffenen Verzögerungen in dem Empfänger, um das eingehende Signal auszugleichen. Ein Schritt 510 empfängt ein Signal von der Ausgleichseinrichtung und demoduliert das Signal. Ein Schritt 520 konvertiert das demodulierte Signal von analog nach digital. Ein Schritt 525 führt Entscheidungen zum Decodieren der Symbole durch, und zwar basierend auf den Signalen, die aus dem Schritt 520 empfangen wurden. Ein Schritt 530 empfängt auch die Signale des Schritts 520 und korreliert die Fehler innerhalb der Signale aus dem Schritt 520 mit den zeitverzögerten Versionen der Signale, in dem eine komplexe Multiplikation der I- und Q-Komponenten dieser Signale berechnet wird.
  • Ein Schritt 535 verwendet die Ergebnisse der komplexen Multiplikation, um Versatzwerte für die Abgriffsgewichte der Ausgleicheinrichtung zur Verfügung zu stellen und übermittelt diese Versatzwerte für die Abgriffsgewichte an die ZFE, in dem Empfänger gemäß der Schritte 500 und 505. Das Verfahren wiederholt die Schritte 500535, um das eingehende Signal fortlaufend auszugleichen. Viele andere Ausgleichsverfahren, die mit Rückkopplungssignalen arbeiten, sind Fachleuten auf diesem technischen Gebiet bekannt und für die Verwendung bei der vorliegenden Erfindung akzeptabel. Selbstverständlich kann die Software, die in den 6, 7 und 8 gezeigt ist, in einer beliebigen Art und Weise, wie beispielsweise auf einem ROM oder RAM, einem ASIC oder einem anderen Speicher gespeichert werden und kann unter Verwendung eines beliebigen Prozessors, wie beispielsweise einem digitalen Signalprozessor, einem Mikrocontroller, einem ASIC, etc. realisiert werden.
  • Verschiedene Modifikationen und alternative Ausführungsformen der Erfindung ergeben sich für Fachleute auf diesem technischen Gebiet im Hinblick auf die vorherige Beschreibung. Daher darf die Beschreibung nur als Erläuterung verstanden werden.

Claims (16)

  1. Vorrichtung zum Decodieren einer Quadraturamplitudenmodulation (QAM) zur Verwendung beim Decodieren eines QAM-Signals, mit: einer Ausgleichseinrichtung (3), die in der Lage ist, das QAM-Signal unter Verwendung einer Vielzahl von Abgriffsgewichten auszugleichen, um ein ausgeglichenes Signal zu erzeugen; einem Demodulator, der mit der Ausgleichseinrichtung (3) verbunden ist und in der Lage ist, das ausgeglichene Signal zu modulieren, um ein demoduliertes Signal zu erzeugen; einem Verstärker (107), der mit dem Demodulator (5) verbunden ist und der in der Lage ist, das demodulierte Signal mit einem Verstärkungsfaktor zu verstärken; einem Analog-Digital-Wandler (109), der mit dem Verstärker (107) verbunden ist und in der Lage ist, ein digitales Signal zu erzeugen; einem Symboldecodierer (11), der mit dem Analog-Digital-Wandler (109) verbunden ist und der in der Lage ist, das digitale Signal zu decodieren; einer Schaltung (100) zur Kompensation der Verstärkung, die mit dem Analog-Digital-Wandler (109) und mit dem Verstärker (107) verbunden ist, und die den Verstärkungsfaktor des Verstärkers (107) unter Verwendung des digitalen Signals einstellt; und einer Schaltung (15) zur Berechnung der Gewichte der Ausgleichseinrichtung, die mit der Analog-Digital-Schaltung (109) und dem Verstärker (3) verbunden ist und die Aktualisierungen der Abgriffsgewichte basierend auf dem digitalen Signal berechnet, gekennzeichnet durch eine Schaltung zur Kompensation des Spannungs-Versatzes (105), die mit dem Analog-Digital-Wandler (109) und mit dem Verstärker (107) verbunden ist und die den Spannungs-Versatz für den Verstärker (107) unter Verwendung des digitalen Signals einstellt; wobei der Verstärker (107) als differentieller Verstärker (107) ausgebildet ist, der das demodulierte Signal und den Spannungs-Versatz als Eingangssignale erhält; und wobei die Schaltung (100) zur Kompensation der Verstärkung ein Schleifenfilter (121) aufweist, das in der Lage ist, einen Langzeitdurchschnitt eines spezifischen wertigen Bits des digitalen Signals zu berechnen und in der Lage ist, den Verstärkungsfaktor zu erhöhen, wenn der Langzeitdurchschnitt unterhalb eines ersten Schwellwerts liegt, und den Verstärkungsfaktor zu verringern, wenn der Langzeitdurchschnitt oberhalb eines zweiten Schwellwerts liegt.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das digitale Signal mehrere Bits aufweist und dass die Schaltung (100) zur Kompensation der Verstärkung ferner aufweist: einen Invertierer (119), der mit einem der Bits des digitalen Signals verbunden ist; einen Pegelumsetzer (116), der mit dem Invertierer (119) verbunden ist und in der Lage ist, ein Pegelumsetzerausgangssignal zu erzeugen; und ein Filter (121), das mit dem Pegelumsetzer (116) verbunden ist.
  3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Invertierer (119) mit einem zweiten wertigen Bit des digitalen Signals verbunden ist.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Schaltung zur Kompensation des Spannungs-Versatzes ferner aufweist: eine „exklusives ODER"-(XOR-)Einheit (113), die mit dem Analog-Digital-Wandler (109) verbunden ist; einen Pegelumsetzer (114), der mit XOR-Einheit (113) verbunden ist und der in der Lage ist, ein Pegelumsetzerausgangssignal zu erzeugen; und ein Filter (115), das mit dem Pegelumsetzer (114) verbunden ist und das in der Lage ist, einen Langzeitdurchschnitt des Pegelumsetzerausgangssignals zu erzeugen.
  5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass das Filter (115) in der Lage ist, den Spannungs-Versatz zu erhöhen, wenn der Langzeitdurchschnitt unterhalb eines ersten Schwellwerts ist und in der Lage ist, den Spannungs-Versatz zu verringern, wenn der Langzeitdurchschnitt oberhalb eines zweiten Schwellwerts ist.
  6. Vorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass ein höchstwertiges Bit (MSB) des digitalen Signals und ein niedrigstwertiges Bit (LSB) des digitalen Signals mit der XOR-Einheit (113) verbunden sind.
  7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die XOR-Einheit (113) in der Lage ist, ein XOR-Ausgangssignal zu erzeugen, und dass die Schaltung (15) zur Berechnung der Gewichte der Ausgleichseinrichtung mit der XOR-Einheit (113) und mit dem höchstwertigen Bit des digitalen Signals verbunden ist und des Weiteren eine Schaltung (27a, b, c) zum komplexen Multiplizieren aufweist, die in der Lage ist, eine Korrelation zwischen dem XOR-Ausgangssignal und dem höchstwertigen Bit des digitalen Signals zu bestimmen.
  8. Vorrichtung nach Anspruch 6 oder 7, gekennzeichnet durch eine erste Verzögerungseinheit (25), die mit der XOR-Einheit (113) verbunden ist, einer Anzahl von zweiten Verzögerungseinheiten (30), die mit dem höchstwertigen Bit des digitalen Signals verbunden sind, und einer Anzahl von Multiplizierschaltungen (27a, b, c), wobei jede aus der Anzahl von Multiplizierschaltungen (27a, b, c) mit der ersten Verzögerungseinheit (25) und mit einer jeweils verschiedenen aus der Anzahl von zweiten Verzögerungseinheiten (30) verbunden ist.
  9. Verfahren zum Decodieren eines Signals mit Quadraturamplitudenmodulation (QAM), mit den folgenden Schritten: Ausgleichen des QAM-Signals unter Verwendung einer Vielzahl von Abgriffsgewichten; Demodulieren des ausgeglichenen Signals, um ein demoduliertes Signal zu erzeugen; Verstärken der Differenz des demodulierten Signals und eines Spannungs-Versatzes mit einem Verstärkungsfaktor, um ein verstärktes Signal zu erzeugen; Wandeln des verstärkten Signals in ein digitales Signal; Decodieren des digitalen Signals; Einstellen des Verstärkungsfaktors unter Verwendung des digitalen Signals, indem ein Langzeitdurchschnitt eines spezifischen wertigen Bits des digitalen Signals berechnet wird, und erhöhen des Verstärkungsfaktors, wenn der Langzeitdurchschnitt des Pegelumsetzerausgangs unterhalb eines ersten Schwellwerts ist und Reduzieren des Verstärkungsfaktors, wenn der Langzeitdurchschnitt des Pegelumsetzerausgangs oberhalb eines zweiten Schwellwerts ist; Einstellen des Spannungs-Versatzes unter Verwendung des digitalen Signals; und Bestimmen der Aktualisierungen für die Abgriffsgewichte unter Verwendung des digitalen Signals.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das digitale Signal Bits aufweist und dass der Schritt des Einstellens des Verstärkungsfaktors unter Verwendung des digitalen Signals des Weiteren die Schritte des Invertierens von einem der Bits des digitalen Signals, um ein Invertierausgangssignal zu erzeugen, des Umsetzens des Pegels des Invertierausgangssignals, um ein Pegelumsetzerausgangssignal zu erzeugen, und des Filterns des Pegelumsetzerausgangssignals aufweist.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Schritt des Einstellens des Verstärkungsfaktors unter Verwendung des digitalen Signals des Weiteren den Schritt des Invertierens des zweiten wertigen Bits aufweist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass das digitale Signal Bits aufweist und dass der Schritt des Einstellens des Spannungs-Versatzes unter Verwendung des digitalen Signals des Weiteren die Schritte des Bestimmen eines 'exklusiven ODER' (XOR) eines ersten Bits des digitalen Signals und eines zweiten Bits des digitalen Signals zum Erzeugen eines XOR-Ausgangssignals, des Umsetzens des Pegels des XOR-Ausgangssignals, um ein Pegelumsetzerausgangssignal zu erzeugen und des Filterns des Pegelumsetzerausgangssignals, um einen Langzeitdurchschnitt des Pegelumsetzerausgangssignals zu erzeugen, aufweist.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Schritt des Einstellens des Spannungs-Versatzes unter Verwendung des digitalen Signals des Weiteren den Schritt aufweist des Bestimmens des XOR-Ausgangssignals eines höchstwertigen Bits und eines niedrigstwertigen Bits.
  14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass der Schritt des Filterns des Pegelumsetzerausgangssignals, um einen Langzeitdurchschnitt der Pegelumsetzerausgangssignale zu erzeugen, des Weiteren die Schritte aufweist des Erhöhens des Spannungs-Versatzes, wenn der Langzeitdurchschnitt des Pegelumsetzerausgangs unterhalb eines ersten Schwellwerts ist und Verringern des Spannungs-Versatzes, wenn der Langzeitdurchschnitt des Pegelumsetzerausgangssignals oberhalb eines zweiten Schwellwerts ist.
  15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass der Schritt des Bestimmens der Aktualisierungen für die Abgriffsgewichte unter Verwendung des digitalen Signals des Weiteren den Schritt aufweist des Bestimmens einer Korrelation zwischen dem XOR-Ausgangssignal und dem höchstwertigen Bit des digitalen Signals.
  16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass der Schritt des Bestimmens der Aktualisierungen für die Abgriffsgewichte unter Verwendung des digitalen Signals des Weiteren die Schritte des Verzögerns des XOR-Ausgangssignals durch eine erste Verzögerung, um ein verzögertes XOR-Ausgangssignal zu erzeugen, des Verzögerns des höchstwertigen Bits des digitalen Signals durch eine Anzahl von zweiten Verzögerungseinheiten, um eine Anzahl von verzögerten höchstwertigen Bits zu erhalten und des Multiplizierens des verzögerten XOR-Ausgangssignals mit jedem der Anzahl von verzögerten höchstwertigen Bits aufweist.
DE60131336T 2000-08-15 2001-06-15 QAM-Empfänger mit Verstärkungsregelung, Korrektur von Gleichstromverschiebungen und Passbandentzerrung Expired - Lifetime DE60131336T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US639446 2000-08-15
US09/639,446 US6680985B1 (en) 2000-08-15 2000-08-15 Adaptive quadrature amplitude modulation decoding system

Publications (2)

Publication Number Publication Date
DE60131336D1 DE60131336D1 (de) 2007-12-27
DE60131336T2 true DE60131336T2 (de) 2008-09-04

Family

ID=24564106

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60131336T Expired - Lifetime DE60131336T2 (de) 2000-08-15 2001-06-15 QAM-Empfänger mit Verstärkungsregelung, Korrektur von Gleichstromverschiebungen und Passbandentzerrung

Country Status (4)

Country Link
US (1) US6680985B1 (de)
EP (1) EP1180884B1 (de)
JP (1) JP3590368B2 (de)
DE (1) DE60131336T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106792B2 (en) * 2001-06-04 2006-09-12 Qualcomm, Inc. Method and apparatus for estimating the signal to interference-plus-noise ratio of a wireless channel
JP4421365B2 (ja) * 2004-04-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 レベル変換回路
KR100674953B1 (ko) * 2005-02-05 2007-01-26 학교법인 포항공과대학교 반도체 메모리의 등화 수신기
WO2007044484A2 (en) * 2005-10-07 2007-04-19 University Of Washington Dirty paper precoding with known interference structure at receiver
CN101548286B (zh) * 2006-12-25 2012-10-10 株式会社半导体能源研究所 半导体装置
CN102005195A (zh) * 2010-11-01 2011-04-06 深圳市华星光电技术有限公司 液晶显示器过压驱动电压的调节方法及其装置
US9426003B2 (en) * 2013-12-18 2016-08-23 Nxp B.V. Proximity integrated circuit card bias adjustment
US9798338B2 (en) 2014-08-04 2017-10-24 Nxp B.V. Digitally controllable power source
EP3101596B1 (de) 2015-06-03 2018-04-25 Nxp B.V. Anpassbare vorspannungsabstimmung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1282127C (en) * 1985-06-29 1991-03-26 Nec Corporation Digital demodulation system
JP3224555B2 (ja) * 1990-07-31 2001-10-29 株式会社リコー モデム
FR2688367A1 (fr) * 1993-03-01 1993-09-10 Alcatel Nv Commande de gain automatique dans un recepteur radioelectrique comportant un circuit d'egaliseur temporel.
JP2911773B2 (ja) * 1994-03-18 1999-06-23 富士通株式会社 ディジタル多重無線受信装置
US6055118A (en) * 1997-01-15 2000-04-25 Seagate Technology, Inc. Holding automatic gain control levels during read error recovery in a disc drive
US6160443A (en) * 1999-09-08 2000-12-12 Atmel Corporation Dual automatic gain control in a QAM demodulator

Also Published As

Publication number Publication date
EP1180884B1 (de) 2007-11-14
EP1180884A3 (de) 2005-06-22
US6680985B1 (en) 2004-01-20
EP1180884A2 (de) 2002-02-20
DE60131336D1 (de) 2007-12-27
JP3590368B2 (ja) 2004-11-17
JP2002141963A (ja) 2002-05-17

Similar Documents

Publication Publication Date Title
DE60023337T2 (de) Hierarchisches qam-übertragungssystem mit veränderlichem gruppierungsfaktor
DE69535494T2 (de) Blindentzerrer für ein restseitenbandsignal
DE69920737T2 (de) Qam/vsb zweimodenempfänger
DE60100734T2 (de) Schätzung des phasen- und überlagerten rauschens in einer qam-trägerrückgewinnungsschaltung
DE69917665T2 (de) Verfahren zur entzerrung von komplementären trägern in einem am verträglichen digitalen rundfunksystem
DE2503595C2 (de) Datenempfänger für synchrone quadraturamplituden-modulierte Datensignale
DE69929013T2 (de) Phasenschätzung bei Trägerrückgewinnung für QAM-Signale
US7203230B2 (en) Method and system for training adaptive channel equalization
DE2309167C2 (de) Verfahren und Schaltungsanordnung zum Korrigieren eines durch Phasenzittern verfälschten elektrischen Übertragtungssignals
DE60214094T2 (de) Phasennachlaufeinrichtung für linear modulierte Signale
DE69934349T2 (de) Pilotsignalsnübertragungstechnik und diesen verwendendes digitales Kommunikationssystem
DE102004033442A1 (de) Vorrichtung und Verfahren für direkte Kanalzustandsmessung eines Empfängers
EP0465851B1 (de) QAM-Empfangsverfahren und Empfänger mit Kompensation der linearen und nichtlinearen Verzerrungen
DE60131336T2 (de) QAM-Empfänger mit Verstärkungsregelung, Korrektur von Gleichstromverschiebungen und Passbandentzerrung
DE102004001998A1 (de) Fehlerkorrektur in Direktumsetzungsarchitekturen
EP0544875B1 (de) Einrichtung zur einstellung von signalpunkten, entzerrerverstärkungen und dergleichen
DE2556959B2 (de) Automatischer Bandpassentzerrer für Datenübertragungssysteme
DE2101076B2 (de) Digitale datenuebertragungsanlage mit hoher arbeitsgeschwindigkeit
DE60017587T2 (de) Baryzentrische steuerung für hierarchische qam-übertragungssysteme
DE19920999B4 (de) Verfahren und Vorrichtung zum Empfangen eines digitalen Videosignals
DE102006038963A1 (de) Verfahren bzw. Schaltungsanordnung zum Entscheiden eines Symbols beim Empfang eines mit einem Quadratur-Signalpaar gekoppelten Signals
DE10249492A1 (de) Verfahren und Schaltung zur Erzeugung eines Hilfssymbols zum Einregeln eines QAM-Demodulators
DE69838096T2 (de) Verfahren und einrichtung zur verarbeitung eines signals in einer telekommunikationseinrichtung
DE60226179T2 (de) Rauschenausgeglichene quadratur-amplitudenmodulation-detektion
DE60131097T2 (de) Verfahren und vorrichtung zur erhöhung der qualität der empfängersynchronisierung einer qam- oder cap-modulierten modemverbindung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition