FR2688367A1 - Commande de gain automatique dans un recepteur radioelectrique comportant un circuit d'egaliseur temporel. - Google Patents
Commande de gain automatique dans un recepteur radioelectrique comportant un circuit d'egaliseur temporel. Download PDFInfo
- Publication number
- FR2688367A1 FR2688367A1 FR9302323A FR9302323A FR2688367A1 FR 2688367 A1 FR2688367 A1 FR 2688367A1 FR 9302323 A FR9302323 A FR 9302323A FR 9302323 A FR9302323 A FR 9302323A FR 2688367 A1 FR2688367 A1 FR 2688367A1
- Authority
- FR
- France
- Prior art keywords
- signal
- automatic gain
- gain control
- agc
- tde
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
a) Commande de gain automatique dans un récepteur radioélectrique comportant un circuit d'égaliseur temporel. b) On obtient les signaux de rétroaction à utiliser pour commander la portion formant amplificateur à gain variable d'un récepteur radio à partir des signaux de la commande automatique de gain existante comportant une partie d'une section formant égaliseur temporel d'un récepteur, de sorte que l'on peut éliminer du schéma d'ensemble le circuit de filtrage sur filtre passe-bande et de détection du signal de rétroaction. L'appareil résultant fournit un niveau constant à l'entrée du convertisseur analogique-numérique incorporé et la boucle qui en résulte s'adapte aux changements de la largeur de bande fréquence radio/bande de base. c) L'invention concerne particulièrement le circuit de commande automatique de gain utilisé en liaison avec un récepteur radio à modulation d'amplitude en quadrature comportant une égalisation temporelle.
Description
COMMANDE DE GAIN AUTOMATIQUE DANS UN RECEPTEUR RADIOELECTRIQUE
COMPORTANT UN CIRCUIT D'EGALISEUR TEMPOREL
La présente invention concerne de façon générale des circuits électroniques et de façon plus particulière un circuit de commande de gain automatique. De façon encore plus particulière, elle concerne un circuit de commande de gain automatique utilisé en liaison avec un récepteur radio à modulation d'amplitude en quadrature comportant une égalisation temporelle.
COMPORTANT UN CIRCUIT D'EGALISEUR TEMPOREL
La présente invention concerne de façon générale des circuits électroniques et de façon plus particulière un circuit de commande de gain automatique. De façon encore plus particulière, elle concerne un circuit de commande de gain automatique utilisé en liaison avec un récepteur radio à modulation d'amplitude en quadrature comportant une égalisation temporelle.
Si l'on utilise un égaliseur temporel dans un récepteur radio tel qu'un récepteur radio à modulation d'amplitude en quadrature (QAM), un circuit de commande de gain automatique de ce type est déjà typiquement incorporé dans l'égaliseur temporel. L'approche, opérée par l'art antérieur, de la commande de gain automatique pour le circuit global consistait à détecter le signal, sous la forme fournie aux adaptateurs de bande et finalement à l'égaliseur temporel, puis a' filtrer ce signal dans un filtre passe-bande, à le détecter, à le linéariser, à le filtrer-dans un filtre passe-bas, à le faire passer dans un détecteur de seuil, à le linéariser et à envoyer en retour le signal résultant à un amplificateur à gain variable en tant que tension de commande.On peut éliminer le filtre passe-bande, le détecteur et le linéarisateur du signal du détecteur en utilisant le signal déjà existant dans l'égaliseur temporel à la fois pour la stabilisation de l'amplitude du signal résultant de ltégalisation temporelle et pour la commande globale de gain de l'amplificateur à gain variable traditionnellement utilisé. Ce signal de commande de gain automatique peut soit provenir de l'un des circuits de commande de gain automatique utilisés pour chacun des signaux en quadrature de phase ou peut etre un signal combiné dérivé du signal en phase et du signal en quadrature de phase.Dans l'un et l'autre cas, le circuit global est considérablement simplifié et de plus le signal dont l'amplitude est davantage presque constante et qui apparait au convertisseur analogique-numérique,réduit le risque d'erreurs et le circuit global s'adapte facilement aux changements de largeur de bande radio-fréquence/bande de base.
Un but de la présente invention est d'apporter un circuit amélioré de commande du gain automatique.
D'autres buts et avantages de la présente invention apparaitront à partir d'une lecture de la spécification et des revendications jointes en liaison avec les dessins sur lesquels:
- la figure 1 est un diagramme par blocs d'un circuit de l'art antérieur comportant une commande de gain automatique en liaison avec une égalisation temporelle;
- la figure 2 est une diagramme par blocs du présent concept inventif obtenant le meme résultat final que celui de la figure 1, bien qu'avec une fiabilité et une précision améliorées dans des conditions marginales;
fflla figure 3 donne d'autres détails concernant la portion égaliseur temporel de la figure 2; et
- les figures 4, 5 et 6 servent à expliquer le fonctionnement des sections égaliseur temporel des figures 2 et 3.
- la figure 1 est un diagramme par blocs d'un circuit de l'art antérieur comportant une commande de gain automatique en liaison avec une égalisation temporelle;
- la figure 2 est une diagramme par blocs du présent concept inventif obtenant le meme résultat final que celui de la figure 1, bien qu'avec une fiabilité et une précision améliorées dans des conditions marginales;
fflla figure 3 donne d'autres détails concernant la portion égaliseur temporel de la figure 2; et
- les figures 4, 5 et 6 servent à expliquer le fonctionnement des sections égaliseur temporel des figures 2 et 3.
Sur la figure 1, un signal d'entrée est appliqué sur la ligne 10 à un amplificateur à gain variable 12 dont le signal de sortie est envoyé à un mélangeur en phase 14, à un mélangeur en quadrature de phase 16 et à un amplificateur tampon 18 sur une ligne 20. Ce signal d'entrée peut être un signal à fréquence radio RF, à fréquence intermédiaire IF, ou à bande de base en fonction de l'application donnée des conditions d'égalisation.
Le signal de sortie du mélangeur en phase 14 est envoyé à un filtre sur bande de base 22, puis à un bloc égaliseur temporel 24 fournissant un groupe de signaux numériques de sortie 26.
Les signaux du mélangeur en quadrature de phase sont envoyés, du bloc 16, au filtre sur bande de base 28, puis à une seconde entrée de ltégaliseur temporel 24. Les signaux provenant du tampon 18 sont envoyés, en passant par un filtre passe-bande 30, un détecteur 32, un linéarisateur détecteur 34, puis par un filtre passe-bas 36, un détecteur à seuil 38 et un linéarisateur amplificateur 40, pour revenir à une entrée de commande de l'amplificateur à gain variable 12.
Un tel circuit de commande de gain automatique pour emploi dans les systèmes radioélectriques est décrit plus en détail dans de nombreuses références de l'art antérieur telles que
Microwaves and RF/Hyperfréquence et radiofréquence, Août 19895 pages 85-93. Bien que le circuit représenté dans l'article sous référence ne soit pas exactement configuré comme représenté sur la figure 1, il illustre que beaucoup des composants representés sont standards.
Microwaves and RF/Hyperfréquence et radiofréquence, Août 19895 pages 85-93. Bien que le circuit représenté dans l'article sous référence ne soit pas exactement configuré comme représenté sur la figure 1, il illustre que beaucoup des composants representés sont standards.
Sur la figure 2, un signal d'entrée fréquence radio/ fréquence intermédiaire est envoyé sur une ligne 50 à un amplificateur à gain variable 52 dont le signal de sortie est envoyé sur une ligne 54 à un mélangeur en phase I 56 et à un mélangeur en quadrature de phase Q 58. Un signal de sortie du mélangeur en phase 56 est envoyé, en passant par un filtre passebande 60, à une première entrée d'un convertisseur analogiquenumérique (A/D) et égaliseur temporel 62 tandis qu'un signal de sortie du mélangeur en quadrature de phase 58 est envoyé, en passant par un filtre passe-bande 64, à une seconde entrée de ltégaliseur temporel 62. Le bloc 62 fournit un groupe de signaux de sortie numériques désignés par le repère 66 et un signal de sortie de commande automatique de gain AGC, sur une ligne 68, à un amplificateur tampon 70.Le signal de sortie de l'amplificateur tampon 70 est fourni, en passant par un filtre à boucle passe-bas 72, par un détecteur à seuil 74 et par un linéarisateur amplificateur 76, à une entrée de commande d'un amplificateur à gain variable 52.
L'égaliseur temporel 72 de la figure 2 comporte des parties ou portions supérieure et inférieure, la portion supérieure s'occupant des signaux en phase et la portion inférieure s'occupant des signaux en quadrature de phase. La figure 3 représente un diagramme par blocs de l'une des deux portions de bloc 62 où un signal provenant de l'un des filtres est envoyé, sur une ligne 80, à un circuit de sommation 82 dont le signal de sortie est fourni à un convertisseur analogiquenumérique 84. Le bloc 84 présente une pluralité de lignes reliées à un circuit logique combinatoire 86. Le signal d'entrée numérique fournit, sur une ligne 88, à un intégrateur 90, un signal de sortie dont la valeur logique dépend du signal d'entrée.En d'autres termes, il fournit un "0" logique chaque fois que le signal d'entrée est inférieur à une valeur de référence définie par un axe et un "1" logique chaque fois qu'il lui est supérieur. Ces signaux ajustent le signal de sortie de l'intégrateur à la façon d'une boucle de rétroaction. Par conséquent, le signal de sortie de l'intégrateur 90 est désigné par le repère 92 et il constitue une tension de commande automatique du gain. Les blocs 86 et 90 comportent un détecteur de signal pour cette section de ltégaliseur temporel. La ligne 92 envoie des signaux à la section égaliseur temporel (TDE) impliquée, ltégaliseur temporel étant désigné par le repère 94.L'égaliseur temporel TDE 94 envoie des signaux de commande automatique de gain sur une ligne 96 à une seconde entrée e de l'additionneur 82. La ligne 92 pourrait être la même que la ligne 68 de la figure 2 mais, typiquement, les signaux de commande automatique de gain provenant des sections supérieure et inférieure de ltégaliseur temporel se combineraient d'une façon qui fournit effectivement une moyenne des deux signaux et cette moyenne serait utilisée e comme signal de rétroaction sur la ligne 68. La commande automatique de gain à l'intérieur de ltégaliseur temporel 62 pour chacune des sections n'assure qu'une plage relativement limitée d'ajustement du signal d'entrée sur la ligne 80.
La figure 4 représente une constellation de seize valeurs de modulation d'amplitude en quadraturey les seize positions de données étant codées sous forme d'un mot de deux bits pour chacun des deux, du signal en phase et du signal en quadrature de phase. Comme représenté, l'angle inférieur gauche de la consolation prend la valeur 00 et représente les deux bits de poids fort (MSB) fournis au bloc logique combinatoire 86.
La figure 5 montre que chacune des seize positions de données de la figure 4 sont encore divisées en huit autres niveaux. Par conséquent, l'ensemble de la constellation est divisé en une représentation à cinq bits de 32 niveaux dans chacune des deux, de la direction en phase (I) et de la direction en quadrature de phase (Q). La position nominale pour les données se trouve aux niveaux plus zéro et moins zéro. Tous les autres niveaux sont considérés comme étant des niveaux d'erreur par rapport à la valeur nominale mais ne sont pas considérés comme étant des erreurs des bits de données. (Duane, explication?).
L'égaliseur temporel TDE utilise ces niveaux d'erreur pour déterminer les facteurs de correction nécessaires et par conséquent l'information de commande automatique de gain.
En regardant la figure 6, on notera qu'il s'agit d'une sommation des données de la figure 5 comme expliqué ci-dessus. Si l'on observe justement la dimension Q, on notera que +0, +1, +2 et +3 seraient considérés comme niveaux d'erreur positifs. Les niveaux -O, -1, -2 et -3 sont considérés comme niveaux d'erreur négatifs. Au-dessus de l'axe I, les niveaux d'erreur positifs correspondraient à un signal de valeur supérieure au niveau nominal du récepteur et les erreurs négatives, à un signal inférieur au niveau nominal du récepteur. En dessous de l'axe
I, c'est l'inverse qui est vrai. Le bloc logique combinatoire 86 comporte un circuit logique pour déterminer si un signal est supérieur ou inférieur à un niveau nominal et il émet un "1" logique s'il est supérieur au niveau nominal et un "O" logique s'il lui est inférieur.Le signal est envoyé, sur la ligne 88, à l'intégrateur 90 où il devient une tension analogique représentant le niveau relatif du signal qui arrive dans le convertisseur analogique-numérique. Cette tension est utilisée dans la boucle de rétroaction représentée par la ligne 92, ltégaliseur temporel 94 et la ligne 96 pour, à la fois, commander ltégaliseur temporel TDE et fournir la tension du détecteur pour commander la boucle de commande automatique de gain AGC représentée sur la figure 2.
I, c'est l'inverse qui est vrai. Le bloc logique combinatoire 86 comporte un circuit logique pour déterminer si un signal est supérieur ou inférieur à un niveau nominal et il émet un "1" logique s'il est supérieur au niveau nominal et un "O" logique s'il lui est inférieur.Le signal est envoyé, sur la ligne 88, à l'intégrateur 90 où il devient une tension analogique représentant le niveau relatif du signal qui arrive dans le convertisseur analogique-numérique. Cette tension est utilisée dans la boucle de rétroaction représentée par la ligne 92, ltégaliseur temporel 94 et la ligne 96 pour, à la fois, commander ltégaliseur temporel TDE et fournir la tension du détecteur pour commander la boucle de commande automatique de gain AGC représentée sur la figure 2.
Comme on s'en rendra compte, un groupe semblable de signaux dans la dimension I, ou en phase, serait nécessaire pour spécifier laquelle des colonnes vient d'être détectée à un moment donné. La dimension en quadrature de phase Q ne peut définir que la rangée spécifique. La combinaison de ces deux signaux définit donc laquelle des seize positions de données est impliquée à un instant donné.
Les tentatives de l'art antérieur de stabiliser le niveau des signaux d'amplitude largement variable apparaissant sur la ligne 10 de la figure 1 utilisaient un circuit à commande de gain. Cela pouvait être soit un gain variable, soit un atténuateur variable mais il fallait que ce soit quelquechose comme la figure 1. De cette façon, le niveau du signal présent sur la ligne 20 est relativement stable en comparaison de celui sur la ligne 10. Toutefois, il peut encore y avoir des changements dans les mélangeurs 14 et 16 ainsi que dans les filtres 22 et 28.Dans tous les cas, le circuit de l'art antérieur nécessitait typiquement un tampon pour interdire le chargement du signal de sortie provenant de l'amplificateur 12, un filtre passe-bande 30 pour limiter les fréquences de rétroaction à celles présentant un intérêt, un détecteur 32 et un linéarisateur pour compenser les non-linéarités dans le détecteur 32. Seuls les signaux basse fréquence ou les signaux de commande courant continu présentent un intérêt à la sortie du détecteur 32 et par conséquent, le filtre passe-bas 36 était nécessaire en même temps qu'un détecteur de seuil 38 et qu'un linéarisateur amplificateur 40. Le linéarisateur amplificateur 40 avait pour objet de compenser les non-linéarités dans la réponse de l'amplificateur à gain variable 12.La présente invention a pour but d'éliminer une partie du circuit représenté sur la figure 1 tout en aspirant une stabilité améliorée des signaux envoyés aux convertisseurs analogiques-numériques dans les deux portions de ltégaliseur temporel 24.
La figure 2 illustre le présent concept et l'on y note qu'un détecteur et un linéarisateur détecteur ne sont pas nécessaires dans la boucle de rétroaction puisqutil y a déjà un détecteur dans ltégalisateur temporel utilisé pour stabiliser les signaux à l'intérieur de ltégaliseur temporel. Sur la figure 3, le détecteur est essentiellement constitué des blocs 86 et 90. Un tampon 70 est encore nécessaire pour interdire le chargement du circuit qui se trouve dans ltégaliseur temporel et un filtre passe-bas est encore utilisé pour ne fournir essentiellement comme signal de commande que la composante courant continu du signal détecté. Le détecteur à seuil 74 utilise une tension de référence pour définir la tension de commande pour un gain donné.Ceci est nécessaire pour compenser les conditions créées par l'amplificateur avec gain variable 52. L'une des réalisations de l'invention ne nécessite pas de linéarisateur amplificateur du fait que les caractéristiques de l'amplificateur étaient linéaires.
Le circuit de la figure 3 fournit d'autres détails concernant le contenu de l'égaliseur temporel, bien que ce contenu d'un égaliseur temporel soit raisonnablement bien connu de l'homme de l'art expérimenté dans les récepteurs à modulation d'amplitude en quadrature QAM. Les signaux numériques envoyés sur les lignes 26 ou 66 des figures 1 et 2 sont sensiblement ceux envoyés par les deux convertisseurs analogiques-numériques, tels que le convertisseur 84 de la figure 3. Ce dernier circuit combine logiquement les cinq bits du composant en quadrature et ceux du composant en phase pour définir non seulement lesquelles des seize positions de données sont représentées par le signal qui arrive, mais la phase du composant dans cette position de données représentée. Le procédé par lequel ces signaux se combinent va au-delà de l'objet de la présente invention qui n'est concernée que par la commande automatique de gain.
Comme mentionné précédemment, les cinq bits, combinés dans le circuit combinatoire 86, donnent un zéro logique si le signal a une amplitude inférieure à la valeur de référence définie par l'axe I et un I logique si cette amplitude est supérieure à la valeur de référence définie par l'axe I. Si la valeur du signal se trouve à l'intérieur du niveau nominal, la rétroaction fait que le système fait du va-et-vient sur une très petite plage. Si cette valeur est supérieure au niveau nominal, soit sur la plage d'erreur plus, soit sur la plage d'erreur moins, la rétroaction réduit le signal de façon qu'il passe à l'intérieur du niveau nominal.Sur les diagrammes des figures 4, 5 et 6 on voit que le bit de poids fort ou d4 définit si la valeur du signal se trouve au-dessus ou au-dessous de la valeur de référence définie par un axe tel que l'axe I pour les signaux en quadrature de phase tandis que le bit d3 définit si cette valeur se trouve dans la portion supérieure ou dans la portion inférieure de ce coté de l'axe I. Les bits dO, dl et d2 définissent le niveau d'amplitude du signal d'erreur bien que l'intégrateur 90 ne voie que des zéros logiques et des uns logiques. Bien qu'un tel système puisse certainement être conçu et fasse partie du concept de la présente invention, le circuit de la présente approche est plus simple.
De ce qui précède, on voit que la boucle de rétroaction de l'art antérieur de la figure 1 présente des limitations de performance en ce qui concerne le niveau du signal au convertisseur analogique-numérique 84. Ce niveau peut changer avec des changements de gain entre l'amplificateur à gain variable 52 et le convertisseur analogique-numérique. En outre, la puissance hors-bande dans la boucle est limitée e par la performance du filtre passe-bande 30. La présente invention présente l'avantage que le niveau soit maintenu constant à l'entrez des convertisseurs analogiques-num6riques 84. Du fait que le détecteur de la présente invention comportant les blocs 86 et 90 a un signal d'entrée numérique, le détecteur est linéaire et ne nécessite pas la linéarisation demandée dans le bloc 34 de l'art antérieur.La boucle s'adapte au changement de largeur de bande fréquence radio/bande de base tandis que la version de l'art antérieur nécessite un changement de conception du filtre passe-bande 30 pour des fréquences de la bande de base différentes. En outre, le détecteur de la présente invention ne reçoit que le signal présentant un intérêt et n'a pas à distinguer ou à ignorer des signaux étrangers comme cela était demandé au détecteur 32 dans l'art antérieur.
Comme cela apparaitra à l'homme de l'art, la fonction de l'egaliseur temporel 62 est de limiter les effets de l'interférence intersymbole. Dans un système de modulation d'amplitude en quadrature QAM, ltégaliseur temporel TDE contient également l'information concernant la fréquence relative du récepteur à l'émetteur ainsi que le degré de quadrature de la constellation de données reçue.La sortie d'un égaliseur temporel TDE typique fournissant la moyenne peut également contenir des circuits qui détectent le niveau de puissance du signal arrivant au convertisseur analogique-numérique. L'égaliseur temporel TDE utilise l'ensemble de cette information pour commander des multiplicateurs qui adaptent la forme des impulsions reçues pour en corriger l'erreur ci-dessus. Par conséquent, ltégaliseur temporel TDE présente une possibilité limitée e de commande automatique de gain, habituellement non supérieure à une plage de 3-6db.Le circuit que l'on vient de mentioner est standard en conception d'égaliseur temporel TDE et il n'est pas nécessaire pour mettre en pratique le concept inventif consistant à utiliser le détecteur à commande automatique de gain AGC existant dans l'égaliseur temporel TDE pour fournir le signal pour l'ensemble de la boucle AGC, y compris l'amplificateur à gain variable, et éliminer le circuit typiquement utilisé dans l'art antérieur.
Je revendique donc une commande automatique de gain d'un circuit récepteur utilisant un égaliseur temporel comme source du signal de commande automatique de gain AGC. Bien que j'aie discuté de cette invention en ce qui concerne des récepteurs radio conventionnels donnés, le concept peut également s'utiliser dans de nombreuses autres applications incorporant des égaliseurs, tels qu'une radio AM (modulée en amplitude) numérique.
Je demande donc à être limité, non pas par l'objet de la réalisation spécifique illustrée sur les dessins, mais uniquement par l'objet des revendications jointes dans lesquelles je revendique.
Claims (7)
1. Procédé de réalisation d'une commande automatique de gain (AGC) dans un récepteur radio, caractérisé en ce qu'il comporte les étapes constistant à:
a) amplifier, en en commandant le gain, un signal d'entrée pour obtenir un premier signal d'amplitude variable;
b) filtrer ledit premier signal pour obtenir un second signal, analogique;
c) égaliser, dans le temps, (TDE), ledit second signal en procédant à une conversion analogique-numérique (A/D), en combinant logiquement et en intégrant ce signal pour obtenir un troisième signal de commande automatique de gain AGC et en renvoyant une version dudit troisième signal à un additionneur placé à l'entrez de ltégaliseur temporel TDE pour commander le gain de la portion TDE du récepteur radio; et
d) filtrer ledit troisième signal, et en détecter la position par rapport à un seuil, avant de l'utiliser pour commander le gain de ltétage amplificateur du paragraphe (a)
2. Appareil de commande automatique du gain (AGC) pour emploi dans un récepteur radio, caractérisé en ce qu'il comporte, en combinaison::
des moyens (52) formant amplificateur commandé, incluant des moyens d'entrée du signal, des moyens de sortie du signal et des moyens d'entrée du signal de commande, pour amplifier, à gain commandé, un signal d'entrée qui lui est appliqué;
des moyens (62) d'égalisation dans le temps (TDE), incluant un moyen de sortie du signal de commande automatique de gain AGC, des moyens de sortie du signal traité par l'égaliseur et des moyens d'entrée du signal, reliés à ladite sortie du signal desdits moyens (52) formant amplificateur commandé; et
des moyens de rétroaction (70,72,74,76), reliés entre la sortie du signal de commande automatique de gain AGC et ledit signal d'entrée de commande desdits moyens (52)formant amplificateur commandé.
3. Appareil comme revendiqué dans la revendication 2, caractérisé en ce que lesdits moyens de rétroaction comportent:
des moyens (72) formant filtre à boucle modifiant le signal; et
des moyens (74) de détection de la position par rapport à un seuil.
4. Appareil comme revendiqué dans la revendication 2, caractérisé en ce que la liaison entre lesdits moyens (52) formant amplificateur commandé et lesdits moyens d'entrée desdits moyens (62) formant égaliseur temporel TDE comporte des moyens (56,58) formant mélangeur et des moyens (60,64) formant filtre en bande de base pour séparer le signal, provenant desdits moyens (52) formant amplificateur commandé, en une composante en phase et une composante en quadrature de phase, avant de traiter le résultat par ltégaliseur.
5. Procédé de stabilisation du niveau d'un signal d'entrée dans la portion formant convertisseur analogique-numérique (A/D) d'un égaliseur temporel (TDE), présentant un signal de commande automatique de gain (AGC) utilisé intérieurement et recevant des signaux provenant d'un amplificateur à gain variable commandé après mélange et filtration de ces signaux, procédé comportant les étape consistant à:
filtrer, sur filtre à boucle, ledit signal de commande automatique de gain AGC; et
appliquer le signal filtré à l'amplificateur à gain variable pour en commander le gain par rétroaction.
6. Procédé de réalisation d'une commande automatique de gain (AGC) dans un récepteur radio, caractérisé en ce qu'il comporte les étapes constistant à:
a) amplifier, en en commandant le gain, un signal d'entrée pour obtenir un premier signal d'amplitude variable;
b) filtrer ledit premier signal pour obtenir un second signal, analogique;
c) égaliser, dans le temps, (TDE), ledit second signal en procédant à une conversion analogique-numérique (A/D), en combinant logiquement et en intégrant ce signal pour obtenir un troisième signal de commande automatique de gain AGC et en renvoyant une version dudit troisième signal à un additionneur placé à I'entrée de ltégaliseur temporel TDE pour commander le gain de la portion TDE du récepteur radio; et
d) filtrer ledit troisième signal, et en détecter la position par rapport à un seuil, avant de l'utiliser pour commander le gain de ltétage amplificateur du paragraphe (a).
7. Appareil de commande automatique de gain (AGC) pour emploi dans un récepteur radio, caractérisé en ce qu'il comporte, en combinaison:
des moyens (52) formant amplificateur commandé, incluant des moyens d'entrée du signal, des moyens de sortie du signal et des moyens d'entrée du signal de commande, pour amplifier, à gain commandé, un signal d'entrée qui lui est appliqué;
des moyens (62) d'égalisation dans le temps (TDE), incluant un moyen de sortie du signal de commande automatique de gain AGC, des moyens de sortie du signal traité par l'aga liseur et des moyens d'entrée du signal, reliés à ladite sortie du signal desdits moyens (52) formant amplificateur commandé; et
des moyens de rétroaction (70,72,74,76), reliés entre la sortie du signal de commande automatique de gain AGC et ledit signal d'entrée de commande desdits moyens (52) formant amplificateur commandé.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9302323A FR2688367A1 (fr) | 1993-03-01 | 1993-03-01 | Commande de gain automatique dans un recepteur radioelectrique comportant un circuit d'egaliseur temporel. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9302323A FR2688367A1 (fr) | 1993-03-01 | 1993-03-01 | Commande de gain automatique dans un recepteur radioelectrique comportant un circuit d'egaliseur temporel. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2688367A1 true FR2688367A1 (fr) | 1993-09-10 |
Family
ID=9444525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9302323A Pending FR2688367A1 (fr) | 1993-03-01 | 1993-03-01 | Commande de gain automatique dans un recepteur radioelectrique comportant un circuit d'egaliseur temporel. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2688367A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1180884A2 (fr) * | 2000-08-15 | 2002-02-20 | The Boeing Company | Récepteur MAG à contrôle de gain, correction de décalage en courrant continu, et égalisation en la band passante |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58156207A (ja) * | 1982-03-11 | 1983-09-17 | Ricoh Co Ltd | 自動利得制御回路 |
| EP0213309A2 (fr) * | 1985-06-29 | 1987-03-11 | Nec Corporation | Circuit de contrôle automatique de gain |
| EP0467412A2 (fr) * | 1990-07-20 | 1992-01-22 | Fujitsu Limited | Egaliseur de ligne pour signaux numériques |
-
1993
- 1993-03-01 FR FR9302323A patent/FR2688367A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58156207A (ja) * | 1982-03-11 | 1983-09-17 | Ricoh Co Ltd | 自動利得制御回路 |
| EP0213309A2 (fr) * | 1985-06-29 | 1987-03-11 | Nec Corporation | Circuit de contrôle automatique de gain |
| EP0467412A2 (fr) * | 1990-07-20 | 1992-01-22 | Fujitsu Limited | Egaliseur de ligne pour signaux numériques |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 7, no. 276 (E - 215) 9 December 1983 (1983-12-09) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1180884A2 (fr) * | 2000-08-15 | 2002-02-20 | The Boeing Company | Récepteur MAG à contrôle de gain, correction de décalage en courrant continu, et égalisation en la band passante |
| EP1180884A3 (fr) * | 2000-08-15 | 2005-06-22 | The Boeing Company | Récepteur MAG à contrôle de gain, correction de décalage en courrant continu, et égalisation en la band passante |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2598872A1 (fr) | Systeme de demodulation de signal numerique | |
| GB2216353A (en) | Method and apparatus for two stage automatic gain control | |
| EP0213224B1 (fr) | Méthode pour l'acquisition rapide du gain dans un récepteur modem | |
| WO1998029996A1 (fr) | Procede et dispositif de mise en forme d'un bruit d'ecretage d'une modulation multiporteuse | |
| EP0048661B1 (fr) | Démodulateur d'un signal modulé en fréquence | |
| EP0679001A1 (fr) | Dispositif de décision à seuils adaptatifs pour modulation non-linéaire | |
| CA1137176A (fr) | Procede de compensation des bruits de phase a la reception d'une transmission de donnees | |
| EP0150880B1 (fr) | Démodulateur à boucle à verrouillage de phase | |
| EP0115234A1 (fr) | Procédé et circuit d'asservissement en fréquence et en phase d'un oscillateur local en télévision | |
| FR2736231A1 (fr) | Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme | |
| EP0599722B1 (fr) | Dispositif de récupération du rythme baud dans un récepteur pour modem | |
| EP0775390B1 (fr) | Dispositif de correction de la caracteristique amplitude/frequence d'un signal ayant transite par un cable et egaliseur frequentiel correspondant | |
| EP0798902A1 (fr) | Estimateur et récupérateur de phase robuste pour signaux numériques affectés notamment de gigue de phase | |
| FR2688367A1 (fr) | Commande de gain automatique dans un recepteur radioelectrique comportant un circuit d'egaliseur temporel. | |
| FR2837338A1 (fr) | Circuit de demodulation de porteuses en quadrature a haute efficacite | |
| EP1056208A1 (fr) | Dispositif compensateur de la non-linearité d'un convertisseur analogue-numérique | |
| EP0749237B1 (fr) | Procédé de numérisation de signaux vidéo FI et dispositif pour mettre en oeuvre ce procédé | |
| FR2555848A1 (fr) | Etage a frequence intermediaire de television en quasi-parallele pour reception du son stereo | |
| EP2351305B1 (fr) | Procédé de modulation multi-états à phase continue et émetteur mettant en oeuvre le procédé | |
| FR2810814A1 (fr) | Modulateur fm numerique a faible cout | |
| FR2623670A1 (fr) | Circuit analogique pour modem en bande de base | |
| FR2655439A1 (fr) | Procede et dispositif de comparaison de deux signaux analogiques variables. | |
| EP0431435B1 (fr) | Dispositif de commande automatique de gain pour demodulateur equipant un recepteur pour installation de transmission numerique d'informations | |
| WO2003001689A2 (fr) | Systeme d'amplification d'un signal hertzien et decodeur de signaux de television comportant un tel systeme | |
| FR2651393A1 (fr) | Disposition de recuperation de porteuse a boucle de costas. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R1 | Appeal | ||
| DS | Decision of the director general to state about an appeal |