DE60108730T2 - EEPROM Schaltung, Spannungsreferenzschaltung und Verfahren zur Besorgung eines Spannungsreferenz mit einem niedrigen Temperaturkoeffizient - Google Patents

EEPROM Schaltung, Spannungsreferenzschaltung und Verfahren zur Besorgung eines Spannungsreferenz mit einem niedrigen Temperaturkoeffizient Download PDF

Info

Publication number
DE60108730T2
DE60108730T2 DE60108730T DE60108730T DE60108730T2 DE 60108730 T2 DE60108730 T2 DE 60108730T2 DE 60108730 T DE60108730 T DE 60108730T DE 60108730 T DE60108730 T DE 60108730T DE 60108730 T2 DE60108730 T2 DE 60108730T2
Authority
DE
Germany
Prior art keywords
voltage
eeprom
circuit
low temperature
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60108730T
Other languages
English (en)
Other versions
DE60108730D1 (de
Inventor
Eric Scott Carman
Thierry Sicard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Application granted granted Critical
Publication of DE60108730D1 publication Critical patent/DE60108730D1/de
Publication of DE60108730T2 publication Critical patent/DE60108730T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Spannungsreferenzschaltungen und im Besonderen, obwohl nicht ausschließlich, auf analoge Trimmwerte in integrierten Schaltungen.
  • Hintergrund der Erfindung
  • Auf dem Gebiet der vorliegenden Erfindung ist bekannt, dass man in integrierten Schaltungen einen analogen Trimmwert erzeugen kann, der verwendet wird, um eine Referenzspannung zu trimmen, die durch die integrierte Schaltung erzeugt wird. Es ist in hohem Maße wünschenswert, dass dieser Trimmwert im Wesentlichen von Temperaturschwankungen unabhängig ist, dies gilt im Besonderen für Automobilanwendungen, wo große Temperaturbereiche spezifiziert werden.
  • Es ist bekannt, dass analoge Trimmwerte durch Verwenden von Sicherungen, Zener-Zaps und EEPROMs zur Verfügung gestellt werden können, um digitale Trimminformationen zur Verfügung zu stellen, um die Spannung zu trimmen. Es ist außerdem bekannt, dass EEPROMs und Widerstände gemeinsam verwendet werden können, um analoge Trimminformationen zu speichern. Ein Problem mit diesen Anordnungen besteht jedoch darin, dass, obwohl eine Spannung bei einer gegebenen Temperatur präzise getrimmt werden kann, die Natur analoger Signale bedeutet, dass diese Präzision über einen Bereich von Temperaturen nicht gut erhalten wird. Für eine integrierte Schaltung, die in einer Automobilanwendung verwendet wird, kann der betreibbare Temperaturbereich typischerweise –40°C bis 125°C sein.
  • Es wird eine Anordnung benötigt, in der ein analoger Trimmwert zur Verfügung gestellt wird, der über solch einen Temperaturbereich im Wesentlichen temperaturabhängig ist. Mit anderen Worten, der Trimmwert muss einen vernachlässigbaren Temperaturkoeffizienten haben.
  • Die US 5 430 670 offenbart eine Differentialschaltung zum Erzeugen einer Referenzspannung.
  • Ein Merkmal der vorliegenden Erfindung ist es, eine EEPROM-Schaltung, eine Spannungsreferenzschaltung und ein Verfahren zum Erzeugen einer Spannungsreferenz mit einem niedrigen Temperaturkoeffizienten zur Verfügung zu stellen, wobei die oben erwähnten Nachteile verringert werden.
  • Darstellung der Erfindung
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine EEPROM-Schaltung zum Bereitstellen eines analogen Trimmwertes mit einem niedrigen Temperaturkoeffizienten zur Verfügung gestellt, wie in Anspruch 1 beansprucht.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine Spannungsreferenzschaltung zur Verfügung gestellt, wie in Anspruch 3 beansprucht.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Erzeugen eines analogen Trimmwertes mit einem niedrigen Temperaturkoeffizienten zur Verfügung gestellt, wie Anspruch 4 beansprucht.
  • Die erste Schwellenspannung wird über eine Schalteranordnung, die zwischen der ersten und zweiten Steuerelektrode der ersten beziehungsweise zweiten EEPROM-Zelle geschaltet ist, vorzugsweise unabhängig von der zweiten Schwellenspannung programmiert.
  • Vorzugsweise umfasst der Schritt des Programmierens der Schwellenspannung der Steuerelektrode der zweiten EEPROM-Zelle den Schritt des Schaltens einer Schalteranordnung, die zwischen den Steuerelektroden der ersten und zweiten EEPROM-Zelle geschaltet ist. Die Spannung mit einem niedrigen Temperaturkoeffizienten ist vorzugsweise ein analoger Trimmwert zum Trimmen einer Referenzspannung.
  • In dieser Art und Weise werden analoge Trimmwerte mit einem niedrigen Temperaturkoeffizienten zur Verfügung gestellt, die im Besonderen nützlich sind, wenn sie verwendet werden, um Spannungswerte in Automobilanwendungen zu trimmen, wo eine integrierte Schaltung einen betriebsbedingten Temperaturbereich von typischerweise –40°C bis 125°C haben kann.
  • Kurze Beschreibung der Zeichnungen
  • Eine Schaltung und ein Verfahren zum Erzeugen eines analogen Trimmwertes mit einem niedrigen Temperaturkoeffizienten, die die vorliegende Erfindung enthalten, werden nun lediglich beispielhaft mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • 1 zeigt eine Schaltbilddarstellung einer EEPROM-Schaltung, die über zwei EEPROM-Zellen verfügt, die angeordnet sind, um eine analoge Trimmspannung gemäß der vorliegenden Erfindung zur Verfügung zu stellen; und
  • 2 zeigt ein Schaltbild einer Spannungsreferenzschaltung gemäß der vorliegenden Erfindung, die die Anordnung von 1 verwendet.
  • Beschreibung bevorzugter Ausführungsformen
  • Es wird auf 1 Bezug genommen, darin wird eine Schaltbilddarstellung gezeigt, die eine Anordnung 5 einschließlich der ersten und zweiten EEPROM-Zelle 10 beziehungsweise 20 und einen Widerstand 30 zeigt. Die erste EEPROM-Zelle 10 hat eine Schwellenspannung VT10 und die zweite EEPROM-Zelle hat eine Schwellenspannung VT20.
  • Der Widerstand 30 entwickelt eine Trimmspannung VR, die die Differenz zwischen der Schwellenspannung VT10 und VT20 der zwei EEPROM-Zellen 10 beziehungsweise 20 ist.
  • Es wird nun außerdem auf 2 Bezug genommen, darin wird eine praktische Implementierung 40 der Anordnung 5 gezeigt, in der die Differenz zwischen den Schwellenspannungen zwischen zwei EEPROM-Zellen verwendet wird, um die Spannung einer Bandlückenreferenz zu trimmen.
  • Die Implementierung 40 umfasst eine EEPROM-Anordnung 45, eine Stromquelle 70, einen Stromspiegel 80 und eine Bandlückenreferenzschaltung 90.
  • Die EEPROM-Anordnung 45 hat eine erste und zweite EEPROM-Zelle 50 beziehungsweise 60, die in ähnlicher Weise mit denen der Anordnung 5 gekoppelt sind. Jede der EEPROM-Zellen 50 beziehungsweise 60, hat Source-, Gate- und Drain-Elektroden. Zwischen die Gate-Elektroden der EEPROM-Zellen 50 und 60 ist ein Schalter 55 gekoppelt und der Schalter ist außerdem an eine Programmierspannung Vp gekoppelt, die unten weiter beschrieben wird. Die Source-Elektrode der ersten EEPROM-Zelle 50 ist mit der Erde über einen Widerstand 65 gekoppelt, der angeordnet ist, um eine Spannung VEE zu entwickeln, die unten weiter beschrieben wird. Die Source-Elektrode der zweiten EEPROM-Zelle 60 ist direkt mit der Erde gekoppelt.
  • Die Stromquelle 70 ist zwischen eine Stromversorgungsspannung Vcc und die Drain-Elektrode der zweiten EEPROM-Zelle 60 gekoppelt. Der Stromspiegel umfasst den ersten und zweiten Transistor 82 beziehungsweise 87, die jeweils über Source-, Gate- und Drain-Elektroden verfügen. Die Source-Elektroden des ersten und zweiten Transistors 82 beziehungsweise 87 sind an die Stromversorgungsspannung Vcc gekoppelt. Die Drain-Elektrode des zweiten Transistors 87 ist an die Drain-Elektrode der ersten EEPROM-Zelle 50 der Anordnung 45 und außerdem an die Gate-Elektroden sowohl des ersten als auch zweiten Transistors 82 beziehungsweise 87 gekoppelt. Die Drain-Elektrode des ersten Transistors 82 ist an die Bandlückenreferenzschaltung in einer Art und Weise gekoppelt, die unten weiter beschrieben wird.
  • Die Bandlückenreferenzschaltung 90 umfasst einen Differentialverstärker 95, einen Bipolartransistor 96, die ersten und zweiten Widerstände 92 und 97 und eine Bandlückenspannungsquelle 93. Der Differentialverstärker 95 verfügt über einen nicht invertierenden Eingang, der an die Spannungsquelle 93 gekoppelt ist, einen invertierenden Eingang, der mit der Erde über den ersten Widerstand 92 und an die Drain-Elektrode des ersten Transistors 82 des Stromspiegels 80 gekoppelt ist, und einen Ausgang.
  • Der Bipolartransistor 96 verfügt über eine Basiselektrode, die an den Ausgang des Differentialverstärkers 95 gekoppelt ist, eine Kollektorelektrode, die an die Stromversorgungsspannung Vcc gekoppelt ist und eine Emitterelektrode, die an den invertierenden Eingang des Differentialverstärkers 95 über den zweiten Widerstand 97 und an einen Referenzspannungsknoten 98 gekoppelt ist, der angeordnet ist, um eine Referenzspannung VREF zur Verfügung zu stellen.
  • Unter Betriebsbedingungen ist die Spannung VEE über den Widerstand 65 die Differenz zwischen den Schwellenwerten der ersten und zweiten EEPROM-Zelle 50 beziehungsweise 60. Der Schwellenwert der zweiten EEPROM-Zelle 60 kann durch Verwenden der Programmierspannung VP durch Programmieren eingestellt werden, wenn der Schalter 55 geöffnet ist. In dieser Weise bleibt die erste EEPROM-Zelle 50 unprogrammiert. Während des normalen Betriebs der Schaltung 40 ist der Schalter 55 geschlossen.
  • In der Schaltung 40 von 2 wird die Ausgangsreferenzspannung VREF durch die folgende Gleichung gegeben:
  • Figure 00060001
  • Die Spannung VEE wird durch die Widerstände 97 und 65 skaliert und von einer Bandlückenspannung VBG der Bandlückenspannungsquelle 93 (die in diesem Beispiel 1,2 V ist) subtrahiert. Die Bandlückenspannung VBG hat einen niedrigen Temperaturkoeffizienten (TC), aber der Herstellungsprozess für integrierte Schaltungen verursacht eine Schwankung in der VBG von ungefähr 3,5% bei einer Standardabweichung von 1.
  • Die VEE ist linear einstellbar und hat einen niedrigen TC. Die Schaltung 40 hat somit den Vorteil, dass die VEE herunterskaliert wird, und somit wird auch die Schwankung in der VEE herunterskaliert. Weiterhin kehrt die VREF im Falle einer EEPROM-Störung zu ihrem ungetrimmten Wert zurück.
  • Die meisten der temperaturempfindlichen Parameter, die die Schwellenspannung eines Transistors beeinflussen, gehen auf die Merkmale des Siliziumsubstrats und nicht die Merkmale des Gate-Oxids oder Polysilizium-Gates zurück. Wenn ein EEPROM programmiert wird, wird Ladung auf dem Gate des EEPROM gespeichert. Unabhängig davon, ob ein EEPROM programmiert wird oder nicht, bleiben die Siliziummerkmale unverändert (außer wenn viele Programm- und Löschzyklen durchgeführt werden). Daher wird die EEPROM-Schwellenwert-Temperatur-Abhängigkeit durch die Siliziumparameter gesteuert und diese Siliziumparameter können heraussubtrahiert werden, wobei nur die gespeicherte Ladungskomponente übrig bleibt.
  • Der TC einer EEPROM-Zellen-Schwellenspannung ist im Wesentlichen von der gespeicherten Ladung unabhängig. Mit anderen Worten, der TC des EEPROM-Schwellenwertes bleibt nahezu genau der selbe, unabhängig von der Menge an Ladung, die auf einem EEPROM-Gate gespeichert ist. Die mittlere Änderung der TC zwischen gelöschten und programmierten Zuständen eines typischen EEPROM beträgt nur 0,14 mV/C.
  • Normalerweise verlieren EEPROM-Zellen während ihrer Lebensdauer etwas von ihrer gespeicherten Ladung, so dass erwartet werden kann, dass der Trimmwert über die Zeit leicht variiert. Die VEE wird durch die Widerstände R2 und R3 herunterskaliert, so dass auch jede beliebige Schwankung in der VEE herunterskaliert wird. Die Temperatur beschleunigt den Ladungsverlust.
  • Während der Lebensdauer eines Automobils herrschen in dem Bereich unterhalb seiner Motorhaube typischerweise während 500 Stunden 150°C und während des Restes der Zeit weniger als 110°C. Da der Ladungsverlust in hohem Maße temperaturabhängig ist, kann die Zeit, die bei weniger als 110°C zugebracht wird, vernachlässigt werden.
  • Obwohl die Referenzschaltung selbst einen nicht vernachlässigbaren TC hat, fügt die analoge Trimmschaltung der VREF nahezu keine Temperaturabhängigkeit hinzu. In der oben erwähnten Ausführungsform verändert die analoge Trimmschaltung die Temperaturabhängigkeit nur um 0,05 mV/C.
  • Es ist klar, dass die Schaltung und das Verfahren zum Erzeugen einer analogen Trimmung mit einem niedrigen Temperaturkoeffizienten, wie oben beschrieben, die folgenden Vorteile zur Verfügung stellen:
  • Mindestens ein grundlegender Unterschied zwischen der vorliegenden Erfindung und einer Anordnung nach dem Stand der Technik, in der EEPROM-Zellen verwendet werden, um Trimmwerte zu speichern, ist der, dass der Trimmwert der vorliegenden Erfindung als die Differenz zwischen zwei EEPROM-Schwellenwerten, anstatt als der Wert einer einzelnen programmierten EEPROM-Zelle, gespeichert wird.
  • Daher liegt ein Vorteil der vorliegenden Erfindung zum Trimmen von Spannungsreferenzen darin, dass der TC des Trimmwertes vernachlässigbar ist. Andere bekannte Lösungen, die eine digitale Trimmung verwenden, um Widerstände selektiv zu schalten, haben einen hohen TC, weil der TC von Widerständen hoch ist. Lösungen für eine analoge Trimmung, die einzelne EEPROM-Zellen verwenden, haben viel höhere TCs, weil der EEPROM-Schwellenwert einen großen TC hat.
  • Ein zusätzlicher Vorteil besteht darin, dass die Schaltung 40 viel kleiner ist als andere Anordnungen, wie z. B. eine digitale Trimmanordnung, die EEPROM-Zellen verwendet. Ein Trimmen, das ein Array von EEPROM-Zellen verwendet, benötigt einen großen Halbleiterbereich und umfasst einen hohen Stromverbrauch und einen Hochspannungsschaltkreis.
  • Es ist klar, dass andere Ausführungsformen als jene, die oben erwähnt worden sind, möglich sind. Zum Beispiel können die genauen Anordnungen der Bandlückenreferenzschaltung und des Stromspiegels von jenen abweichen, die oben beschrieben worden sind.

Claims (6)

  1. EEPROM-Schaltung (45) zum Bereitstellen einer Spannung mit einem niedrigen Temperaturkoeffizienten, die erste (50) und zweite (60) EEPROM-Zellen mit ersten beziehungsweise zweiten Transistorschwellenspannungen und ersten beziehungsweise zweiten Steuerelektroden umfasst, wobei die erste und die zweite Steuerelektrode miteinander gekoppelt sind, wobei die erste Schwellenspannung unabhängig von der zweiten Schwellenspannung programmierbar ist, so dass die Spannung mit niedrigem Temperaturkoeffizienten über einen Widerstand erzeugt wird und als ein Spannungsdifferential zwischen der ersten und der zweiten Schwellenspannung zum Einstellen einer Referenzspannung zur Verfügung gestellt wird.
  2. EEPROM-Schaltung (45) nach Anspruch 1, wobei die erste Schwellenspannung unabhängig von der zweiten Schwellenspannung über eine Schalteranordnung (55) programmiert wird, die zwischen die erste und zweite Steuerelektrode der ersten (50) beziehungsweise zweiten (60) EEPROM-Zelle gekoppelt ist.
  3. Spannungsreferenzschaltung (40) mit der EEPROM-Schaltung (45) nach Anspruch 1 oder Anspruch 2; einer Bandlückenreferenzschaltung (90); und einem Stromspiegel (80), der zwischen die EEPROM-Schaltung (45) und die Bandlückenreferenzschaltung (90) zum Übertragen eines skalierten Spannungswertes an die Bandlückenreferenzschaltung (90) gekoppelt ist, wobei der skalierte Spannungswert ein skalierter Anteil der Spannung mit niedrigem Temperaturkoeffizienten ist.
  4. Verfahren zum Bereitstellen einer Spannung mit niedrigem Temperaturkoeffizienten, wobei das Verfahren die Schritte umfasst: Programmieren einer Schwellenspannung einer Steuerelektrode einer ersten EEPROM-Zelle (50) auf einem ersten Spannungsniveau; und Programmieren einer Schwellenspannung einer Steuerelektrode einer zweiten EEPROM-Zelle (60) auf einem zweiten Spannungsniveau, wobei die Steuerelektrode der zweiten EEPROM-Zelle (60) mit der Steuerelektrode der ersten EEPROM-Zelle (50) gekoppelt ist; wobei die Spannung mit niedrigem Temperaturkoeffizienten als ein Spannungsdifferential zwischen der ersten und der zweiten Schwellenspannung zur Verfügung gestellt wird.
  5. Verfahren nach Anspruch 4, wobei der Schritt zum Programmieren der Schwellenspannung der Steuerelektrode der zweiten EEPROM-Zelle (60) den Schritt zum Schalten einer Schaltungsanordnung (55) aufweist, die zwischen die Steuerelektroden der ersten (50) und der zweiten (60) EEPROM-Zelle gekoppelt ist.
  6. Schaltung oder Verfahren nach einem der vorangehenden Ansprüche, wobei die Spannung mit niedrigem Temperaturkoeffizienten ein analoger Trimmwert zum Trimmen einer Referenzspannung ist.
DE60108730T 2001-06-26 2001-06-26 EEPROM Schaltung, Spannungsreferenzschaltung und Verfahren zur Besorgung eines Spannungsreferenz mit einem niedrigen Temperaturkoeffizient Expired - Lifetime DE60108730T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP01401682A EP1271549B1 (de) 2001-06-26 2001-06-26 EEPROM Schaltung, Spannungsreferenzschaltung und Verfahren zur Besorgung eines Spannungsreferenz mit einem niedrigen Temperaturkoeffizient

Publications (2)

Publication Number Publication Date
DE60108730D1 DE60108730D1 (de) 2005-03-10
DE60108730T2 true DE60108730T2 (de) 2005-07-14

Family

ID=8182782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60108730T Expired - Lifetime DE60108730T2 (de) 2001-06-26 2001-06-26 EEPROM Schaltung, Spannungsreferenzschaltung und Verfahren zur Besorgung eines Spannungsreferenz mit einem niedrigen Temperaturkoeffizient

Country Status (9)

Country Link
US (1) US6882582B2 (de)
EP (1) EP1271549B1 (de)
JP (1) JP2004521573A (de)
KR (1) KR20030093179A (de)
CN (1) CN1465074A (de)
AT (1) ATE288618T1 (de)
DE (1) DE60108730T2 (de)
TW (1) TW550575B (de)
WO (1) WO2003003378A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429888B2 (en) * 2004-01-05 2008-09-30 Intersil Americas, Inc. Temperature compensation for floating gate circuits
US7149123B2 (en) * 2004-04-06 2006-12-12 Catalyst Semiconductor, Inc. Non-volatile CMOS reference circuit
JP5168927B2 (ja) * 2007-02-14 2013-03-27 株式会社リコー 半導体装置およびそのトリミング方法
US8878511B2 (en) * 2010-02-04 2014-11-04 Semiconductor Components Industries, Llc Current-mode programmable reference circuits and methods therefor
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
KR101809202B1 (ko) 2012-01-31 2017-12-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US9489004B2 (en) 2014-05-30 2016-11-08 Globalfoundries Singapore Pte. Ltd. Bandgap reference voltage generator circuits
US20170117053A1 (en) * 2015-10-27 2017-04-27 Sandisk Technologies Inc. Systems and methods to compensate for threshold voltage shifts

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559694A (en) * 1978-09-13 1985-12-24 Hitachi, Ltd. Method of manufacturing a reference voltage generator device
US5541878A (en) * 1991-05-09 1996-07-30 Synaptics, Incorporated Writable analog reference voltage storage device
US5319370A (en) * 1992-08-31 1994-06-07 Crystal Semiconductor, Inc. Analog-to-digital converter with a continuously calibrated voltage reference
US5430670A (en) * 1993-11-08 1995-07-04 Elantec, Inc. Differential analog memory cell and method for adjusting same
JPH11154397A (ja) * 1997-11-20 1999-06-08 Nec Ic Microcomput Syst Ltd 不揮発性半導体メモリ
US5933370A (en) * 1998-01-09 1999-08-03 Information Storage Devices, Inc. Trimbit circuit for flash memory
JP2000155617A (ja) * 1998-11-19 2000-06-06 Mitsubishi Electric Corp 内部電圧発生回路

Also Published As

Publication number Publication date
US20040004800A1 (en) 2004-01-08
EP1271549A1 (de) 2003-01-02
ATE288618T1 (de) 2005-02-15
CN1465074A (zh) 2003-12-31
US6882582B2 (en) 2005-04-19
TW550575B (en) 2003-09-01
JP2004521573A (ja) 2004-07-15
DE60108730D1 (de) 2005-03-10
WO2003003378A1 (en) 2003-01-09
KR20030093179A (ko) 2003-12-06
EP1271549B1 (de) 2005-02-02

Similar Documents

Publication Publication Date Title
DE60214452T2 (de) Stromreferenzschaltung
DE60108328T2 (de) Differentielle Spannungsbewerterschaltung zum Bewerten des Zustands von CMOS-Prozess kompatiblen fuses bei niedrigen Versorgungsspannungen
DE60118316T2 (de) Schaltkreis und Verfahren zum Trimmen integrierter Schaltungen
DE69722523T2 (de) Interne Spannungserzeugungsschaltung
DE4305850C2 (de) Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung
DE10204487B4 (de) Temperatursensor
DE69634711T2 (de) VBB-Referenz für spannungsgepümptes Substrat
DE602004007915T2 (de) Unterspannungsdetektor
DE19841202C1 (de) Temperatursensor
DE19958438A1 (de) Spannungsreferenzschaltung
EP0483537B1 (de) Stromquellenschaltung
DE4037206A1 (de) Quellspannungssteuerschaltkreis
DE4420041C2 (de) Konstantspannungs-Erzeugungsvorrichtung
DE4343722A1 (de) Präzisions-Referenzspannungsschaltung
DE10336294A1 (de) Temperatursensorschaltung und zugehöriges Auslösetemperatur-Bestimmungsverfahren
DE112005003277B4 (de) Leseverstärker mit großem Spannungshub
DE60108730T2 (de) EEPROM Schaltung, Spannungsreferenzschaltung und Verfahren zur Besorgung eines Spannungsreferenz mit einem niedrigen Temperaturkoeffizient
EP0727669B1 (de) Anordnung zur Temperaturkompensation
DE3243674C2 (de) Bezugsspannungsschaltung
DE4038319C2 (de) Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung
DE3430972C2 (de) Integrierte Schaltung
DE10224747B4 (de) Sensorschaltung und Verfahren zur Herstellung derselben
DE102004062357A1 (de) Versorgungsschaltung zur Erzeugung eines Referenzstroms mit vorgebbarer Temperaturabhängigkeit
DE102004004305B4 (de) Bandabstands-Referenzstromquelle
DE10047620B4 (de) Schaltung zum Erzeugen einer Referenzspannung auf einem Halbleiterchip

Legal Events

Date Code Title Description
8364 No opposition during term of opposition