-
HINTERGRUND
-
1. Technisches Gebiet
-
Die
vorliegende Offenbarung betrifft Halbleiterspeicher und insbesondere
eine Einrichtung zum Prüfen
von Speichervorrichtungen unter Verwendung eines Chipintegrierten
Datenmustergenerators.
-
2. Stand der Technik
-
Durch
das schnelle Wachstum der Schaltungskomplexität haben sich die Schwierigkeit
und Kosten des Prüfens
von Speichern erhöht.
Durch die Entwicklung von Speichern hoher Dichte ist eine neue Dimension
beim Prüfen
von Komplexität
eingeführt
worden. Beispielsweise benötigen
Synchrone DRAM höherer
Geschwindigkeit kompliziertere und zeitaufwendigere Musterprüfung. Verwendung
von Prüfsystemen
zum Speicherprüfen
kann zusätzliche Geräte zur Unterhaltung
gegenwärtiger
Durchsatzraten erfordern. Es ist typischerweise kostspielig, zusätzliche
Prüfgeräte hinzuzufügen, um
den für
kompliziertere Speichervorrichtungen hoher Geschwindigkeit benötigten Durchsatz
zu unterhalten.
-
Eine
weitere Frage betreffs der Prüfung
sowohl der gegenwärtigen
als auch zukünftiger
Generationen von Speichern hoher Dichte betrifft Chipfrequenzen
im Verhältnis
zu der Geschwindigkeit und Genauigkeit der Prüfer. Es wird schwieriger, Prüfsysteme
hoher Geschwindigkeit zu finden, die mit den geprüften Chips
schritthalten können.
Typischerweise hat die Vorrichtungsfrequenz schneller zugenommen
als die Genauigkeit von Prüfern.
Zur gleichen Zeit werden die Prüfgeräte komplizierter.
Die Anschlußzahlen
erhöhen
sich und damit muß die
Genauigkeit über
mehr Anschlüsse
bewahrt werden. Weiterhin sind auch die Aufrechterhaltung von Kosten
auf einem akzeptablen Niveau und die Durchführung der Prüfungen in
einem akzeptablen Zeitrahmen ebenfalls eine Frage für Hersteller
und Prüfer.
-
Bei
der Halbleiterspeicherprüfung
wird ein Chip durch Einschreiben eines bekannten Datenmusters in
Speicherzellen in dem Feld durch eine externe Prüfvorrichtung geprüft. Das
Datenmuster wird dann wieder in die Vorrichtung eingelesen und mit dem
bekannten Datenmuster verglichen. Datenmuster können beispielsweise ein physikalisches
Muster, ein logisches Muster und/oder ein Schachbrettmuster einschließen. Bezugnehmend
auf 1A–1C sind
für Halbleiter-Speichervorrichtungen
wie beispielsweise dynamische Direktzugriffsspeicher (DRAN), Bitleitungen
BL und komplementäre
Bitleitungen BL (hiernach BL mit Querstrich) gepaart und an einen
Leseverstärker
SA angekoppelt. Zum Aktivieren (Auslesen aus oder Einschreiben in)
eine (durch Kreise bezeichnete) Speicherzelle müssen ein Leseverstärker SA
und eine Wortleitung WL ausgewählt
werden. BL und BL mit Querstrich sind jeweils Speicherzellen zugeordnet.
Beispielsweise wird in 1A ein physikalisches Datenmuster "1" als eine 1 in BL zugeordneten Speicherzellen
und als eine 0 in BL mit Querstrich zugeordneten Speicherzellen
gespeichert. Das bedeutet, daß alle
Speicherzellen geladene Kondensatoren aufweisen. Für die 1B ist
das Datenmuster das für
eine logische "1". In diesem Fall
sind alle 1en in dem Feld gespeichert, was bedeutet, daß die Hälfte der
Speicherzellen geladene Kondensatoren aufweist und die Hälfte nicht.
In der 1C ist ein Schachbrettmuster mit
abwechselnden 1en und 0en und abwechselnden geladenen und entladenen
Speicherzellenkondensatoren implementiert.
-
Nach
der Darstellung in 1A–1C entsprechen
physikalische Daten dem Inhalt oder der Bedeutung oder dem Speicherkondensator.
Im Fall einer physikalischen 1 ist der Kondensator geladen und für eine physikalische
0 ist der Kondensator entladen. Für logische Daten ist nur der
Wert an einem Eingangs- /Ausgangsanschluß (DQ) von
Bedeutung. Der Begriff logische 1 (0) bedeutet, daß, wenn
die Speicherzelle mit BL oder BL mit Querstrich verbunden ist, eine
1 (0) aus dem/in den E/A-Anschluß ausgelesen/eingeschrieben
wird. Ein Schachbrettmuster ist auch ein physikalisches Datenmuster
mit abwechselnd geladenen oder entladenen Kondensatoren. Logische
Muster sind leichter zu implementieren, da die Adresse der Speicherzellen
nicht so bedeutend wie für
physikalische Datenmuster ist. Für
physikalische Datenmuster wird Verbindungsinformation BL oder BL
mit Querstrich zur Bereitstellung zutreffender Prüfung benötigt. Es
werden daher Adreßinformationen
zum Korrelieren von BL/BL mit Querstrich mit jeder Speicherzelle
und dem Datenmuster benötigt. Aufgrund
der Adreßinformationen
und der Dichte der Speicherzellen entstehen Schwierigkeiten hinsichtlich
der Prüfung.
Dies beruht teilweise auf der Anzahl von Speicherzellen und der
Notwendigkeit, nicht nur das an jede Speicherzelle adressierte Datenmuster sondern
auch die Orte ausgefallener Speicherzellen zu verfolgen.
-
Chipherstellungsverfahren
sind nicht fehlerfrei. Jeder Speicherchip muß daher sorgfältig geprüft werden,
typischerweise unter Verwendung der oben beschriebenen Datenmuster.
Prüfungskosten
sind gegenwärtig
ein Hauptbeiträger
zu den Gesamtherstellungskosten von Speicherchips. Die Prüfungskosten
lassen sich entweder durch Verringern der zum Prüfen eines Chips erforderlichen
Zeit und/oder Erhöhen
der Anzahl von parallel geprüften
Chips verringern. Die Anzahl von parallel geprüften Chips ist gewöhnlich durch
die Anzahl von Eingangs-/Ausgangs-(E/A-)Kanälen begrenzt, die ein Speicherprüfer bearbeiten
kann. Eine Weise zur Erhöhung
der Anzahl von parallel geprüften
Chips besteht in der Verringerung der Anzahl von Verbindungen zwischen dem
externen Prüfer
und dem geprüften
Chip. Angenommen, ein Prüfer
kann 1024 E/A-Kanäle
verarbeiten und es werden 130 Kanäle zum Prüfen eines Chips benötigt, dann
können
7 Chips parallel geprüft werden.
-
US 5,742,614 A zeigt
einen Halbleiter-Direktzugriffsspeicher, der mit einer ROM-Einheit
versehen ist, die jedes mögliche
Zeilendatenmuster während eines
Testverfahrens speichert. Als Reaktion auf Signale von einer Steuereinheit
wird von dem veränderlichen
Stufenadreßgenerator
jedes Zeilendatenmuster an durch die Periodizität der Topographie des Halbleiter-Direktzugriffsspeichers
bestimmte zutreffende Adressen eingegeben. Der veränderliche
Stufenadreßgenerator
wird dann zum Abrufen gespeicherter Datengruppen aus zum Speichern
jedes ROM-Datenmusters benutzten Adressen benutzt.
-
Es
besteht daher ein Bedarf an einer Einrichtung zum Prüfen von
Speicherzellen zur Verringerung sowohl der Prüfkosten als auch der Prüfzeit. Es besteht
ein weiterer Bedarf an einer Einrichtung, die die Anzahl an zum
Prüfen
jedes Chips benötigten
Kanälen
verringert.
-
KURZE BESCHREIBUNG DER ERFINDUNG
-
Die
Erfindung ist durch Anspruch 1 definiert.
-
Ein
Halbleiter-Speicherchip gemäß der vorliegenden
Erfindung enthält
ein erstes zu prüfendes Speicherfeld
mit einer Mehrzahl von in Zeilen und Spalten angeordneten Speicherzellen,
wobei auf die Speicherzellen zum Auslesen und Einschreiben von Daten
darin durch Benutzung von Bitleitungen und Wortleitungen zugegriffen
wird, wobei die Daten auf Eingangs-/Ausgangsanschlüssen bereitgestellt werden,
und einen auf dem Speicherchip ausgebildeten Mustergenerator. Der
Mustergenerator enthält
weiterhin ein wiederprogrammierbares Speicherfeld mit einer Mehrzahl
von Speicherbänken,
wobei die Speicherbänke
in Zeilen und Spalten angeordnete Speicherzellen aufweisen, wobei
jede Bank zum Speichern von Daten für ein für jeden der Eingangs-/Ausgangsanschlüsse des
ersten Speicherfeldes zu erzeugendes Muster fähig ist. Es ist ein Mittel zum
Adressieren der in dem programmierbaren Speicherfeld gespeicherten
Daten zum Adressieren einzelner zu und von dem ersten Speicherfeld
zu übertragenden
Daten enthalten.
-
Der
Halbleiter-Speicherchip kann zusätzlich einen
Musterdecodierer zum Auswählen
eines Musters aus einer Mehrzahl von in den Speicherbänken gespeicherten
Mustern entsprechend einem Eingangssignal enthalten. Ausgänge sind
an die Eingangs-/Ausgangsanschlüsse des
ersten Speicherfeldes angekoppelt, zur Bereitstellung der einzelnen
zu und von dem ersten Speicherfeld zu übertragenden Daten. DRAM-Speicherchip.
-
In
alternativen Ausführungsformen
kann das Mittel zum Adressieren auf dem oder außerhalb des Halbleiterspeicherchips
enthalten sein. Das Mittel zum Adressieren kann durch eine externe
Prüfvorrichtung
bereitgestellt werden. Der Mustergenerator kann einen Musteradresseneingang
zum Auswählen eines
im programmierbaren Speicherfeld gespeicherten Musters enthalten.
Das programmierbare Speicherfeld kann Nurlesespeicher mit darin
gespeicherten Musterdaten enthalten. Der Speicherchip ist vorzugsweise
ein dynamischer Direktzugriffsspeicher. Das programmierbare Speicherfeld
speichert vorzugsweise eine Mehrzahl von Datenmustern, wobei jedes
Datenmuster der Mehrzahl von Datenmustern in einer Anzahl von Speicherbänken gespeichert sein
kann. Das Adressierungsmittel enthält vorzugsweise Wortleitungen
und Leseverstärker
zum Aktivieren der Speicherzellen des programmierbaren Speicherfeldes.
Das zu erzeugende Muster kann ein physikalisches Muster, ein logisches
Muster und/oder ein Schachbrettmuster enthalten.
-
Diese
und weitere Objekte, Merkmale und Vorteile der vorliegenden Erfindung
werden aus der nachfolgenden ausführlichen Beschreibung von beispielhaften
Ausführungsformen
derselben offenbar, die in Verbindung mit den beiliegenden Zeichnungen zu
lesen ist.
-
KURZE BESCHREIBUNG VON ZEICHNUNGEN
-
In
der vorliegenden Offenbarung wird ausführlich die nachfolgende Beschreibung
bevorzugter Ausführungsformen
unter Bezug nahme auf die folgenden Figuren geboten, in denen:
-
1A–1C Draufsichten
von Speicherfeldern mit typischen gespeicherten Datenmustern gemäß dem Stand
der Technik sind;
-
2 ein
Blockschaltbild einer Speichervorrichtung mit einem darauf ausgebildeten
Mustergenerator mit programmierbarem Speicher gemäß der vorliegenden
Erfindung ist;
-
3 ein
Schaltschema des Mustergenerators der 2 mit Speicherbänken und
einem Musterdecodierer gemäß der vorliegenden
Erfindung ist;
-
4 ein
Schaltschema einer Speicherbank des Mustergenerators der 3 gemäß der vorliegenden
Erfindung ist und
-
5 ein
Schaltschema einer Menge von Speicherbänken zum Speichern eines vollständigen Musters
für den
Mustergenerator der 3 gemäß der vorliegenden Erfindung
ist.
-
AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER
AUSFÜHRUNGSFORMEN
-
Die
vorliegende Erfindung betrifft Halbleiterspeicher und insbesondere
eine Einrichtung zum Prüfen
von Speichervorrichtungen unter Verwendung eines wiederprogrammierbaren
chipintegrierten Datenmustergenerators. Der Datenmustergenerator
ist vorzugsweise als Teil des Speicherchips ausgelegt und konstruiert.
Der Datenmustergenerator speichert ein willkürliches durch einen externen
Prüfer
direkt in den Mustergenerator geliefertes beliebiges Datenmuster.
Durch den chipintegrierten Datenmustergenerator gemäß der vorliegenden
Erfindung wird ein schnelleres und wirkungsvolleres Verfahren zum Prüfen von
Halbleiter-Speicherchips/-vorrichtungen bereitgestellt, da das Datenmuster
vor dem Prüfen
in der Nähe
der Speicherzellen gespeichert wird.
-
Nunmehr
in bestimmtem Detail auf die Zeichnungen bezugnehmend, in denen
gleiche Bezugsziffern ähnliche
oder gleiche Elemente in den verschiedenen Ansichten kennzeichnen,
und anfänglich
auf 2, ist eine Halbleiter- Speichervorrichtung/ein Halbleiter-Speicherchip 100 dargestellt.
Die Halbleiter-Speichervorrichtung 100 enthält ein Speicherfeld 102 mit
einer Mehrzahl von Speicherbänken 104.
Die Speicherbänke 104 enthalten
Speicherzellen 106, auf die unter Verwendung von Wortleitungen
WL und Bitleitungen BL und BL mit Querstrich zugegriffen wird. Chipintegriert
ist ein Mustergenerator 108 zur Bereitstellung eines Prüfmusters
zum Prüfen
von Speicherzellen 106 enthalten.
-
Der
Mustergenerator 108 kann chipextern durch einen externen
Prüfer 110 gesteuert
werden, der beispielsweise durch eine Serienschnittstelle 112 an
den Mustergenerator 108 angekoppelt sein kann. Der Mustergenerator 108 kann
durch Setzen oder Rücksetzen
eines Prüfbetriebsmodus
aktiviert/deaktiviert werden. Dies ist durch Verwendung eines Freigabeschalters
oder eines auf der Freigabeleitung zugeführten Freigabesignals durchführbar. Durch
Freigabe wird dem Mustergenerator 108 die Ausgabe von Datenmustern
wie den in 1 gezeigten ermöglicht,
die über
Datenausgabeleitungen zum Speicherfeld 102 zu übertragen
sind. Datenausgabeleitungen sind an Eingangs-/Ausgangs-(E/A-)Anschlüsse oder
DQ des Speicherchips 100 angekoppelt.
-
Dateneingangs-
und Programmleitungen erlauben direkten Zugriff auf den Speicher 114 des Mustergenerators 108.
Der Mustergenerator 108 kann Nurlesespeicher oder löschbaren
Speicher oder beide enthalten. Dateneingabe Data-In erlaubt die
Eingabe und Speicherung von Musterdaten im Speicher 114,
bis sie zum Prüfen
von Speicherzellen 106 in das Speicherfeld 102 übertragen
werden. Programm erlaubt Programmierungsoperationen zum Einschreiben
oder Wiedereinschreiben in den Speicher 114. Musteradreßleitungen
erlauben die Eingabe und Programmierung von bestimmten Mustern in den
Mustergenerator 108. Musteradresse (Pattern Address) wird
zum Auswählen
eines Musters eingesetzt, in dem Daten in die Speicherzellen 106 einzuschreiben
sind.
-
Speicheradreßleitungen 120 enthalten
Zeilenadreßleitungen
und Spaltenadreßleitungen.
Speicheradreßleitungen 120 liefern
Stellen im Speicher 114 von Speicherzellen, aus denen durch
den Mustergenerator 108 in Speicherzellen 106 des
Feldes 102 einzuschreiben ist. Vom Mustergenerator 108 werden
die Adreßinformationen
zum Einschreiben von Musterdaten in Speicherzellen 106 gemäß dem angegebenen
Muster, beispielsweise einem physikalischen Muster (siehe 1A und 1C)
oder einem logischen Muster (siehe 1B) und
die Musterdaten verwaltet. Die Mustertopologie (physikalische Datenverwürfelung
oder Anordnung von Daten im Speicherfeld 102) wird durch
eine Teilmenge von dem Mustergenerator 108 über Zeilenleitungen
und Spaltenleitungen der Speicheradreßleitungen 120 zugeführten Zeilen-
und Spaltenadressen gesteuert. In einer Ausführungsform wird nur ein einzelnes
Bit (1 oder 0) auf Zeilenleitungen der Speicheradreßleitungen 120 zur
Bereitstellung von Zeilenadreßdatenverwürfelung
wie in 1 dargestellt benötigt. Auf
Spaltenleitungen der Speicheradreßleitungen 120 können zwei
oder drei Bit (1en und/oder 0en) zur Bereitstellung von Spaltenadreßdatenverwürfelung
wie in 1 dargestellt benötigt werden.
Die eigentliche Anzahl von Bit für
Zeilen-/Spaltendatenverwürfelung kann
entsprechend der Chiparchitektur verändert werden.
-
Bezugnehmend
auf 3 ist der chipintegrierte Mustergenerator 108 schematisch
ausführlicher
dargestellt. Der Speicher 114 des Mustergenerators 108 enthält eine
Mehrzahl von Speicherbänken 115,
von denen jede Informationen über
ein spezifisches Muster, d. h. Muster <0>,
Muster <1>, ... oder Muster <k>, eine x-Adresse <x> für Zeileninformationen, alle
y-Adressen y<0:n – 1> für Spalteninformationen und
alle in das Speicherfeld 102 durch DQ einzugebenden/auszugebenden
Daten <0:j> enthält. Eine
Musteradresse wird in einen Musterdecodierer 122 zum Auswählen eines
bestimmten Musters, d. h. Muster <0>, Muster <1>,... oder Muster <k> eingegeben. Bänke 115 sind
in 3 gemäß dem folgenden
Gebrauch bezeichnet: Eine Bank wird durch ein Muster (0 – k) und
eine y-Adresse (0 – n) identifiziert.
Beispielsweise bezeichnet die Bank <k><n> ein Muster k, das
ein physikalisches Muster oder ein beliebiges anderes gewünschtes
Muster enthalten kann, und eine Spalten.
-
Bezugnehmend
auf 4 ist eine Einzelbank <k><0> zur ausführlicheren
Darstellung von Bänken 115 gezeigt.
Die Bank <k><0> empfängt ein Eingangssignal,
das Datenmuster <k> vom Musterdecodierer 122 (3)
zur Freigabe der Bank <k><0>.
Die Bank <k><0> speichert
Informationen für
das zum Speicherfeld 102 (2) zu übertragende
Datenmuster <k>. Die Bank <k><0> enthält von der
Bank <k><0> über Data-out
auszugebende Daten für
alle Datenleitungen DQ <0:j> für eine einzelne x-Adresse (Zeilenadresse)
und den gesamten Raum der y-Adresse (Spaltenadresse). Es werden
weitere Speicheranordnungen in Betracht gezogen, beispielsweise
kann jede Bank 115 Informationen für alle Datenleitungen DQ <0:j> für eine einzelne y-Adresse (Spaltenadresse)
enthalten und den gesamten Raum der x-Adresse (Zeilenadresse). Beispielsweise
kann j gleich 4, 8, 16, 32, 64 oder Vielfachen dieser gleich sein.
-
Bezugnehmend
auf 5 sind Bänke <k><0:n> zur
weiteren Darstellung der Anordnung des chipintegrierten Mustergenerators 108 gemäß der vorliegenden
Erfindung gezeigt. Eine Menge von Bänken <k><0:n> enthält Informationen
für ein
vollständiges
Datenmuster für
den gesamten Adreßraum,
d. h. x-Adresse <0:m – 1> und y-Adresse <0:n – 1>, wobei m und n die
Anzahl von für
das Muster in der x- bzw. y-Richtung benötigten Bit sind.
-
Wieder
auf 2 bezugnehmend können die Bänke 115 genügend Speicherraum
zum Speichern von genügend
Daten für
ein vollständiges
Muster für
ein zum Speicherfeld 102 zu übertragendes kleinstes wiederholbares
Muster enthalten. Gleicherweise können die Bänke 115 genügend Speicherraum
zum Speichern von genügend
Daten für
ein vollständiges
Muster zur Übertragung
eines willkürlich
bemessenen Musters zum Speicherfeld 102 enthalten. Es ist
möglich,
den Mustergeneratorspeicher 114 auf ähnliche Weise wie das Speicherfeld 102 herzustellen.
Beispielsweise enthält
der Speicher 114 Leseverstärker SA, Bitleitungen BL (BL
mit Querstrich) und Wortleitungen WL wie in 1 gezeigt. Auf
diese Weise werden y-Adressen zum Aktivieren von Speicherzellen
im Speicher 114 entsprechend Wortleitungen benutzt, während x-Adressen
zum Aktivieren von Leseverstärkern
SA benutzt werden. Der Mustergenerator 108 weist Strukturen
wie beispielsweise Leseverstärker
SA, Bitleitungen BL (BL mit Querstrich) und Wortleitungen WL auf,
die gleichzeitig mit den entsprechenden Strukturen des Speicherfeldes 102 ausgebildet
werden.
-
Musteradreßsignale
können
auf dem Chip oder durch den externen Prüfer 110 erzeugt werden. Je
mehr Muster im Speicher 114 gespeichert werden, desto mehr
Musteradreßleitungen
werden benötigt. Wenn
beispielsweise acht unterschiedliche Datenmuster zu speichern sind,
dann werden drei verschiedene Adreßbit benötigt. Weiterhin können Adreßsignale
auf Speicheradreßleitungen 120 chipintern
oder chipextern erzeugt werden. Der Speicher 114 kann Nurlesespeicher
mit darin zur Verwendung gespeicherten vorprogrammierten Mustern
enthalten.
-
Zum
Implementieren einer Prüfung
mit dem Mustergenerator 108 gemäß der vorliegenden Erfindung
wird ein Muster durch Wählen
eines für
die Prüfung
zu benutzenden Prüfmodus
ausgewählt.
Dies wird als Musteradresse in den Musterdecodierer 122 eingeben,
der Speicherbänke 115 mit
den Daten entsprechend dem ausgewählten Muster darin auswählt. Die
x-Adresse, die chipintern oder chipextern erzeugt werden kann, wird
zum Auswählen
einer einzelnen Bank benutzt und die y-Adresse bestimmt die für den Mustergeneratorausgang
bereitzustellende Datenmenge. Zum Einsparen von Chipfläche können die
Schaltungen für
den Mustergenerator auf ein einzelnes programmierbares Datenmuster
reduziert werden. Jedesmal, wenn ein neues Muster benötigt wird,
wird es in den Speicher 114 des Mustergenerators 108 heruntergeladen.
In anderen Ausführungsformen
können
Musterdaten gemischt sein, d. h. mehrere Muster für eine ein zelne
Prüfung
benutzt werden, beispielsweise kann ein Schachbrettmuster und ein
Riffel-Muster an willkürlich
ausgewählten Stellen
zur Bereitstellung des Prüfmusters
für das Speicherfeld 102 benutzt
werden.
-
Beispiel
-
Das
folgende Beispiel beschreibt erläuternd einen
Mustergenerator gemäß der vorliegenden
Erfindung für
einen 16-Bit-DRAM-Chip.
Für einen 16-Bit-Chip
sind DQ 0–15
enthalten. Für
dieses Beispiel erlaubt die Speicherarchitektur ein Muster mit zwei
Spaltenbit, d. h. n = 2 und 4 Bit in der Zeilenrichtung, d. h. m
= 4. Auch ist erwünscht,
8 Muster in dem Mustergeneratorspeicher zu speichern, dann beträgt k = 7
(0–7 sind
8 Muster). (WL werden aus der Zeilenadresse m decodiert) m und n
stehen im Verhältnis
zu der kleinsten wiederholbaren Struktur im Feld bezüglich der
Topologie. Es ist erwünscht,
ein Schachbrettmuster zu schreiben (siehe 1C). Vom
Mustergenerator müssen
die 0en und 1en des Musters bereitgestellt werden. Bezugnehmend
auf 1C wäre
im Fall der Aktivierung des Leseverstärkers SA<0> die
y-Adresse 0 und die x-Adresse (WL) ist ebenfalls 0 und es wird eine
1 an die Bitleitung BL angelegt. Wenn nunmehr die x-Adresse von
0 auf 1 geändert
wird (zu WL<1>) wird am Ausgang des Mustergenerators
eine 0 benötigt.
Von WL<0> bis WL<1>1 wird die gleiche
y-Adresse benutzt.
-
Für das Muster
der 1C enthalten die Informationen, die vom Mustergenerator
zu schreiben sind, ein Muster 1,0,0,1. In diesem Fall werden für eine feste
y-Adresse 4 Bit in der x-Richtung
benötigt. Dann
wiederholt sich das Muster. Diese vier 4 Bit sind bereits im Speicher
des Mustergenerators gespeichert. 2 Bit werden für die y-Richtung benötigt, da sich
das Muster für
SA<0> vom Muster von SA<1> unterscheidet. In
diesem Beispiel ist m und n (4 × 2) das
kleinste einmalige Muster. Vorteilhafterweise speichert der Mustergenerator
dieses kleinste wiederholbare Muster, das durch einfaches Ändern der Adresse
zum Einschreiben/Auslesen des Musters in Speicherzellen des DRAM-Chips
wiederholt wird.
-
In
dem oben beschriebenen Beispiel können von einem externen Prüfer 1024
E/A-Kanäle
verarbeitet werden und es werden zum Prüfen eines Chips 130 Kanäle benötigt und
es können
daher 7 Chips parallel im Stand der Technik geprüft werden. Durch Aufnahme eines
Mustergenerators gemäß der vorliegenden
Erfindung werden normalerweise zur Mustererzeugung benutzte Kanäle verfügbar. Beispielsweise
sind rund 31 Kanäle
pro Chip verfügbar.
Dies bedeutet, daß der
Prüfer
nunmehr 10 Chips parallel prüfen
kann, wodurch der Durchsatz zur Abnahmeprüfung von Speicherchips gesteigert
wird.
-
Nach
der Beschreibung bevorzugter Ausführungsformen für einen
chipintegrierten programmierbaren Datenmustergenerator für Halbleiterspeicher (die
beispielhaft und nicht begrenzend sein sollen) ist zu bemerken,
daß vom
Fachmann angesichts der obigen Lehre Abänderungen und Variationen ausgeführt werden
können.
Es versteht sich daher, daß in den
bestimmten Ausführungsformen
der offenbarten Erfindung Änderungen
durchgeführt
werden können. Nach
dieser Beschreibung der Erfindung mit den durch die Patentgesetze
erforderlichen Einzelheiten und Ausführlichkeit ist das Beanspruchte
und durch Patenturkunde geschützt
Gewünschte
in den beiliegenden Ansprüchen
aufgeführt.