TW469437B - On chip programmable data pattern generator for semiconductor memories - Google Patents

On chip programmable data pattern generator for semiconductor memories Download PDF

Info

Publication number
TW469437B
TW469437B TW089107557A TW89107557A TW469437B TW 469437 B TW469437 B TW 469437B TW 089107557 A TW089107557 A TW 089107557A TW 89107557 A TW89107557 A TW 89107557A TW 469437 B TW469437 B TW 469437B
Authority
TW
Taiwan
Prior art keywords
memory
storage
array
memory chip
data
Prior art date
Application number
TW089107557A
Other languages
English (en)
Inventor
Gerd Frankowsky
Original Assignee
Infineon Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW469437B publication Critical patent/TW469437B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36Data generation devices, e.g. data inverters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36Data generation devices, e.g. data inverters
    • G11C2029/3602Pattern generator

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

b 943 7 A7 ______B7_ 五、發明說明(/ ) 發明背景_ 發明領域_ 本發明係有關一種半導體記憶體,且更特別的是有關一 種以晶片上資料圖形產生器用於測試半導體記憶體裝置 的設備。 相闞技術說明 電路複雜度的快速成長己增加了記憶體測試作業的困 難度及成本。高密度記億體的發展在測試困難度上引進 了新的尺寸。例如,更高速率的同步DRAM必需包含更複 雜且更耗時的圖形測試作業。使用一些用於記憶體測試 作業的測試系統需要額外的儀器以維持新近的產量位 準。通常爲了維持更複雜之高速記憶體裝置的產量而需 要添加的額外測試器都是極昂貴的。 有關同時測試新近以及未來世代之髙密度記憶體的議 題涉及了相對於測試器之速率和準確度的晶片頻率。它 會變得更難找到能夠跟上受測晶片的高速測試系統。通 常,裝置頻率已成長得比測試器的準確度更快。同時,測 試儀器是日益複雜。接腳數目日益增高且因此必須在更 多接腳上管理準確度。此外,對製造業者以及測試員而言 還有一個議題是使成本維持在合理的位準上且能夠在合 理的時間框架內執行測試作業。 於半導體記憶體的測試作業中,吾人係藉由利用1個外 部測試裝置將一個已知資料圖形書寫到陣列內的各記憶 體單元上以測試晶片。然後再將資料圖形讀回裝置上並 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) {請先閱讀背面之注項再填寫本頁) 裝 111 訂--------_·" 經濟部智慧財產局員工消費合作社印製 4 6 943 7 A7 B7 五、發明說明(>)
與已知的資料圖形作比較。例如,這些資料圖形可包含實 體圓形、邏輯圖形、及/或檢測器圖形等。參照第· 1 A - 1 C 圖對像動態隨機存取記憶體(DRAMs )之類的半導體記億體 而言,位元線BL以及互補位元線BL(以下稱爲BL bar)係 成對而耦合於感測放大器SA上。爲了啓動(讀取出或書 寫到)一個記憶體單元(由圓圏表示),吾人必需選出一個 感測放大器SA和一個字元線WL。BL和BL bar各含有 一些相關的記憶體單元。例如於第1A圖中,吾人係將實 體的「1」資料圖形當作1儲存於一些與BL相關的記憶 體單元上且當作〇儲存於一些與BL bar相關的記憶體單 元上。這意指所有記憶體單元都含有一些充了電的電容 器。對第1B圖而言,這個資料圖形是用於邏輯「1」的》 此例中,係將所有的1都儲存於該陣列內,意思是其中一 半的記憶體單元含有充了電的電容器而另一半的記億體 單元則吾''於第I C圖中,所施行的檢測板圖形是一種含 有交替的0和1且交替配置著已充電和已放電的記憶體 單元電容器。 如第1A-1C圖所示,實施資料會對應到電容器的內容、 意義、或儲存。於實體]的例子裡,電容器是已充電的; 而對實體0而言,電容器是已放電的。對邏輯資料而言, 只有輸入/輸出接腳(DQ)上的數値是重要的。邏輯〗(〇) —詞意思是若該記憶體單元是連接到BL或BL b a r上,則 將一個1 ( 0 )讀取/書寫出/到該I /0接腳上。檢測板圖形 也是一種交替配置著已充電和已放電之記憶體單元電容 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝! !1 訂·! !!'" 經濟部智慧財產局員工消費合作社印製 46 943 A7 B7 五、發明說明(θ ) 器的實體資料圖形。邏輯圖形是更容易施行的,因爲各記 憶體單元的位址並不像實體資料圖形一般重要的緣故。 對實體資料圖形而言,吾人需要BL或BL bar的連接資訊 以提供適當的測試作業。因此,吾人需要位址資訊以便使 BL/BL bar與每一個記憶體單元以及該資料圖形產生關 聯。因爲位址資訊以及記憶體單元密度的緣故,產生了與 測試作業相關的困難。這一部分是因爲記憶體單元的數 目以及不僅必需追蹤其位址定在每一個記憶體單元上的 資料圖形而且必需追蹤各不合格記憶體單元的位置。 晶片製造程序並非零誤差的。所以吾人必須仔細地測 試每一個晶片,通常是利用上述資料圖形。目前測試成本 是記億體晶片之整體製造成本的主要貢獻者。吾人可以 藉由減少測試晶片所需的時間及/或增加平行地接受測試 的晶片數目以降低測試成本。平行接受測試的晶片數目 通常是受限於記億體測試器能夠掌控的輸入/輸出(〗/〇) 通路數目。有一種增加平行地接受測試之晶片數目的方 法是減少外部測試器與受測晶片之間的接點數目。假定 一個測試器能夠掌控1 〇 2 4個I / 0通路且需要1 3 0個通路 以測試一個晶片,則吾人能夠平行地測試七個晶片。 所以,存在著對一個用於測試記憶體單元而同時降低了 測試成本且減少了測試時間之裝置的需求。此外,也存在 著對一種能減少用於測試每一個晶片所需要通信數目之 裝置的需求。 發明槪述 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝--------訂 - -------^ 經濟部智慧財產局員工消費合作社印製 4 6 943 7 A7 B7 五、發明說明(4 ) 根據本發明的一種半導體記憶體晶片含有:一個包含許 多作行列配置之記憶體單元的待測第一記憶體陣列,取用 這些記憶體單元以便藉由使用一些位元線和字元線、輸 入/輸出接腳上所提供的資料;以及形成於該記憶體晶片 上的一個圖形產生器而自其上讀取資料或資料書寫到其 上。這個圖形產生器也含有一個包含許多記憶體排的可 程式化記億體陣列,這些記憶體排則含有一些作行配置的 記憶體單元,其中每一個記憶體排都能夠儲存一些用於將 要由第一記億體陣列上每一個輸入/輸出接腳產生之圖形 的資料。其中也包含一個機制係用來使儲存於該可程式 化記憶體陣列內資料之位址訂定在一些其內包含了將要 傳送到第一記憶體陣列上或自其上傳送出來之單獨資料 的住址上。 另一種半導體記憶體晶片含有一個包含許多作行列配 置之記憶體單元的待測第一記憶體陣列,取用這些記憶體 單元以便藉由使用一些位元線和字元線以及輸入/輸出接 腳上所提供的資料而自其上讀取資料或將資料書寫到其 上。其中有一個圖形產生器是形成於該記憶體晶片上。 這個圖形產生器也含有一個包含許多記憶體排的可程式 化記憶體陣列,這些記憶體排則含有一些作行列配置的記 憶體單元,其中每一個記億體排都能夠儲存一些用於將要 由第一記憶體陣列上每一輸入/輸出接腳產生之圖形的資 料。其中也包含一個機制係用來使儲存於野程式化記憶 體陣列內資料之位址訂定在一些其內包含了將要傳送 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注$項再填寫本頁> 裝--------訂---------0 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 46 943 7 A7 ----B7________ 五、發明說明(^ ) 到第一記憶體陣列上或自其上傳送出來之單獨資料的位 址上。一個圖形解碼器係用來根據一個輸入信號自儲存 於那些記憶體排內的許多圖形中選出—個圓形。使各輸 出端耦合於該第一記憶體陣列的各輸入/輸出接腳上以提 供一些將要傳送到第一記憶體陣列上或自其上傳送出來 的單獨資料。 根據本發明的一種DRAM記憶體晶片含有一個包含許多 行列配置之記憶體單元的待測第一記憶體陣列,取用這些 記憶體單元以便藉由使用一些位元線和字元線而自其上 讀取資料或將資料書寫到其上。這些資料是提供於各輸 入/輸出接腳上。其中有一個圖形產生器是形成於該記憶 體晶片上。這個圖彤產生器也包含許多記億體排的可程 式化記憶體陣列,這些記億體排則含有一些作行列配置的 記憶體單元,其中每一個記憶體排都能夠儲存一些用於將 要由第一記憶體陣列上每一個輸入/輸出接腳產生之圖形 的資料。其中包含一個輸入機制用於將一些來自該記憶 體晶片外部之來源的圖形資料輸入到其內包含有可程式 化記憶體的記憶體排上。這個圖形資料是在測試該記憶 體晶片之前提供到該可程式化記憶體上的。其中也包含 一個機制係用來儲存於該可程式化記憶體陣列內資料之 位址訂定在一些其內包含了將要傳送到第一記憶體陣列 上或自其上傳送出來之單獨資料的位址上。一個圖形解 碼器係用來根據一個輸入信號自儲存於那些記憶體排內 的許多圖形中選出一個圖形°使各輸出端輔合於該第一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) 1 ' ^--------訂---------# (請先聞讀背面之注意事項稃填寫本頁) 46 943 7 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(知) 記憶體陣列的各輸入/輸出接腳上以提供一些將要傳送至g 第一記憶體陣列上或自其上傳送出來的單獨資料。 於根據本發明的替代實施例中’也可以在半導體記憶體 晶片上或以外包含一個用於訂定位址的機制。這個用於 訂定地址的機制可由一個外部測試裝置所提供的°圖形 產生器可能包含一個圓形位址輸入端以便選出一個儲存 於可程式化記憶體陣列內的圖形。這個可程式化記憶體 陣列可包含一個其內儲存有圖形資料的唯讀記憶體。這 個記億體晶片最好是一種動態隨機存取記憶體晶片。這 個可程式化記憶體陣列最好儲存有許多資料圖形,這許多 資料圖形中每一個資料圖形都可儲存於數個記憶體排 上。這個位址訂定機制最好包含一些字元線及一些感測 放大器以啓動該可程式化記憶體陣列內的各記憶體單 元。將要產生的圖形可包含實體圖形、邏輯圖形、及/或 檢測器圖形等。 本發明的這些及其他目的、特性、及優點將會因爲以 下參照所附圖示對顯示用實施例的詳細說明而變得更明 顯。 圖式簡單說明 以下將參照附圖藉由對本發明較佳實施例的詳細說明 而呈現本發明。 第1 A - 1 C圖係用以顯示一些記憶體陣列的俯視圖,其中 顯示的是一些根據習知設計而儲存的標準資料圖形; 第2圖係用以顯示其上形成了一個含有根據本發明中 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — I I —I — I-I * I----I — ^ — — — — — (請先閱讀背面之注意事項再填寫本頁) 46 943 7 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(7 ) 可程式化記憶體之圖形產生器之記憶體裝置的方塊圖; 第3圖係用以顯示第2圖中圖形產生器的簡略圖示,其 中顯示的是根據本發明的一些記憶體排以及一個圖形解 碼器; 第4圖係用以顯示第3圖中根據本發明之圖形產生器 上記憶體排的簡略圖示;以及 第5圖係用以顯示一組用來爲第3圖中根據本發明之 圖形產生器儲存一個完整圖形的記憶體排的簡略圖示。 較佳苜施例的說明 本發明係有關一種半導體記憶體的測試作業,且更特別 的是有關一種利用可程式化的晶片上資料圖形產生器測 試半導體記憶體的裝置。吾人最好將這個資料圖形產生 器設計並製造成記憶體晶片的一部分。這個資料圖形產 生器會儲存一個由外部測試器供應或直接以頑強方式編 碼到圖形產生器之內的任意資料圖形。由於吾人係在測 試作業之前將該資料圖形儲存於靠近記憶體單元處,故根 據本發明的晶片上資料圖形產生器會提供一種更快速且 更有效率的方法以測試半導體記憶體晶片/裝置。 現在依特別仔細的方式參照各附圖,所有附圖中相同的 參考標碼都是用來辨識出類似或完全相同的元件,一開始 參照第2圖顯示的是一種半導體記憶體裝置/晶片丨0 ◦ ° 這個半導體記憶體裝置1 〇 0含有一個包含許多記憶體排 1 0 4的記憶體陣列丨0 2。這些記德朦搂丨〇 4包含一些能利用 字元線WL以及位元線BL和BL ba r加以取用的記憶體單 -9- 本紙張尺度適用中國國家標準(CNSM4規格(210 X 297公爱) ----— HI — —.1 ' ^---!!|訂· —-----声 C請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明(ί) 元106。圖形產生器108是依晶片上方式包含其內以提 供一個兩來測試記憶體單元1 06的測試用圖形。 圖形產生器1 〇 8可以藉著一個可能由例如一個序列介 面丨12耦合於圖形產生器108上的外部測試器110而受 到控制。這個圖形產生器10 8可以藉由設定或重設測試 模式的作業而啓動或撒銷。這可以利用一個動作開關或 是一個供應到使動作線上的動作信號加以執行。使動作 的作業會容許圖形產生器108透過一些資料輸出線輸出 像第1圖之類資料圖形並將之傳送到記憶體陣列1 02上。 這些資料輸出線是耦合於記憶體晶片1 00的各輸入/輸出 (I /0)接腳或DQs上。 資料·輸入和程控線容許吾人直接取用圖形產生器108 的記憶體]14。圖形產生器108可能包含唯讀記憶體或 可擦記憶體或同時包含這兩者。資料-輸入線容許吾人將 圖形資料輸入並儲存於記憶體Π 4內,直到將它傳送到記 憶體陣列102之內以便測試記憶體單元106爲止=程控 線容許程式化作業在記憶體Π4上進行書寫或重寫。圖 形位址線容許特定圖形進入圖形產生器108並於其上施 行程式化。吾人會使用圖形位址以選出一個圖形以便將 資料書寫到記憶體單元106上。 記億體位址線1 2 0包含一些列位址線和一些行位址 線。記憶體位址線I 20會將一些落在記億體單元之記億 體1 1 4以內將要由圖形產生器1 08書寫的位置供應到陣 歹|J 1 02的記憶體單元1 06上。圖形產生器1 〇8會管理該 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(21CU297公釐) {請先閱讀背面之注意事項再填寫本頁) 裝 ----- 訂 ii 麵!'" 經濟部智慧財產局員工消費合作社印製 A7 ____B7____ 五、發明說明(9 ) 位址資訊以便根據所指定例如實體圖形(第1 A和1 C圖)、 邏輯圖形(第1B圖)、以及圖形資料之類的圖形將一些圖 形資料寫書到記憶體單元]06上。圖形拓撲(實體資料的 攪拌或是記憶體陣列1 02之內的資料配置)是受到透過記 憶體位址線1 02之各列位址線和各行位址線而供應到圖 形產生器1 〇 8上由列和行位址構成之子集合的控制。於 某一實施例中,吾人在記憶體位址線1 20的各列位址線上 只需要一個單一位元(I或0)以提供如第1圖所示之列位 址資料的攪拌作業。吾人在記憶體位址線]20的各行位 址線上可需要兩個或三個位元(1及/或0)以提供如第] 圖所示之行位址資料的攪伴作業。用於列/列資料之攪拌 作業的實際位元數目可能根據晶片的建築結構而變化。 參照第3圖,其中以更詳細的方式簡略地顯示了晶片上 圖龄產生器1〇δ。圖形產生器]08的記憶體114含有許 多記憶體排Π 5,其中每一個記憶體排都包含了某一特定 圖形上的資訊,亦即圖形<0>、圖形 < ] > ' …、或圖形<Κ> , 一個用於列資訊的X位址<X> ,所有用於行資料的y位址 y<0:n-l>,以及所有將要藉由DQ輸入/輸出到記憶體陣列 1 0 2上的資料<〇 :〗>。將一個圖形位址輸入到圖形解碼器 1 2 2上以選出一個特定圖形,亦即圖形< 0 >、圖形< 1 >、...、 或圖形<k>。於第3圖中,根據下列協定標記出各排1 1 5 : 一個排是由一個圓形(0 - k )以及一個y位址(〇 - n )加以辨 識出。例如,排<k><n>指的是一個可包含實體圖形或任何 其他想要圖形的圖形k以及一個行η。 -π - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) ί諝先閲讀背面之注意事項再填寫本頁) 裝---I---—訂---I-----户 經濟部智慧財產局員工消費合作社印製 46943 7 經濟部智慧財產局負工消費合作杜印製 A7 B7 五、發明說明(、。) 參照第4圖,其中以單一排<k><0>更詳盡地顯示出各排 Π 5。排<k><〇>會接收一個輸入信號以及來自圖形解碼器 122(第3圖)的資料圖形<k>而使這個排<k><0>動作。這 個排<k><0>會將用於待傳送資料圖形<k>的資訊儲存於記 憶體陣列1 02(第2圖)內。這個排<k><0>包含一些將要 透過資料-輸出端從<k><0>輸出到一個單一 X位址(列位 址)和整個y位址(行位址)空間上所有資料線DQ<0 : j >的 資料。吾人已觀測了其他儲存配置,例如每一個排1 1 5都 可能包含用於單一 X位址(列位址)和整個y位址(行位址) 空間上所有資料線DQ<0 :> 的資訊。例如,j可能等於 4 , 8 , 1 6,3 2 , 64 或其乘積= 參照第5圓,其中以一些排<k;><0 :11>進一步顯示出一種 根據本發明之晶片上圇形產生器的配置。這組排CkxO:!!〉 包含用於整個位址空間(亦即X位址<0 : η - 1 >和y位址 <0:π-]>,其中m和η分別是該圖形在X和y方向上所需 要的位元數目)上完整資料圖形的資訊》 再次參照第2圖,這些排115可包含足夠的儲存空間以 儲存一個將要傳送到記憶體陣列1 0 2上之最小重複圖形 之完整圖形的足夠資料。同樣地,這些排115可包含足夠 的儲存空間以儲存一個將要傳送到記憶體陣列1 〇2上之 任意尺寸圖形之完整圖形的足夠資料。吾人能夠依類似 於記憶體陣列丨〇2的方式製造出圖形產生器的記憶體 1 1 4。例如,如第]圖所示這個記憶體Π 4包含一些感測 放大器SA、一些位元線BL ( BL b a 1·)、以及一些字元線WL。 -12- 本紙張尺度迪用中國國家標準(CNS)A4規格(210 x 297公釐) — I— I I--* . I ί I itT--I--111 « (請先閲讀背面之注意Ϋ項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 46 943 7 A7 ______B7__ 五、發明說明('1 ) 依這種方式。吾人使用y -位址以啓動記憶體1 1 4內一些 對應到各字元的記憶體單元,而使用X -位址以啓動各感 測放大器SA。圖形產生器1 08含有像一些感測放大器SA、 一些位元線BL ( BL b a 1·),以及一些字元線WL之類與記 憶體陣列1 02之對應結構同時形成的結構。 圖形位址信號可能是在晶片上或是由外部測試器產生 的。於記憶體11 4內儲存愈多圖形則需要愈多的圖形位 址線。例如,若將要儲存8個不同的資料圖形則需要3個 不同的位址位元。此外,記憶體位址線1 20上的位址信號 可能是在晶片上或是晶片外產生的。記憶體114可包含 一些其內儲存有已程式化圖形以供應用的唯讀記憶體。 爲了施行利用根據本發明之圖形產生器1 08的測試作 業,吾人藉由選擇將要用於測試的測試模式而選出一個圖 形。將這個圖形當作圖形位址輸入到圖形解碼器I 2 2上, 這個解碼器則選出一些其內含有對應到所選出圖形之資 料的記憶體排]1 5。以可在晶片上或是晶片外產生的X-位址選出一個單一排,並以y -位址定出將要提供給圖形 產生器輸出端的資料組。爲了節省晶片面積,吾人可以將 用於圖形產生器的電路減小爲單一的可程式化資料圓 形。每次需要新的圖形時,吾人便將之下載到圖形產生器 1 0 8的記憶體1 1 4之內。於其他各實施例中,吾人可以混 合一些圖形資料(亦即將數個圖形用於單一測試上),例如 吾人可以在任意選出的位置上使用一個測試板圖形或波 紋圖形以提供用於記憶體陣列1 02的該測試圖形= -13 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---^ -----~—訂---------轉 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 469437 A7 ____B7___五、發明說明(a ) 窗例 下列實例依展示方式說明了 一種根據本發明而用於一 個1 6位元DRAM晶片的圖形產生器。對一個1 6位元的晶 片而言,其中包含了 DQO -】5。對這個實例而言,記憶體結 構容許一個具有兩個行方向的位元(亦即η = 2 )以及4個 列方向的位元(亦即ηι = 4 )。同時,想要將8個圖形儲存於 圖形產生器的記憶體內,於是k = 7(〇-7是8個圖形)。(WL 是從列位址加以解碼的)其中m和η是與陣列內最小重複 結構的拓樸形式有關的 <=吾人想要書寫一個測試板圖形 (如第1 C圖所示)。圖形產生器必須提供圖形內的各〇和 1。參照第】C圖於啓動感測放大器34<〇>的例子裡,y ·位 址將會是0且X -位址也會是0 ,並將一個1供應到該位元 線BL上。現在,若使X-位址從0改變爲1 (改變爲WL<1>), 則圖形產生器的輸出端上需要一個0 »從几<0>到WL<1>1 的改變使用的是相同的y-位址。 對第1C圖的圖形而言,圖形產生器必須書寫的資訊包 含一個1 , 0,0,】的圖形。此例中,吾人在X -方向上需要 一個具有固定y -位址的4位元。然後,該圖形會重複自 已。吾人已將這四個4位元儲存於圖形產生器的記憶體 內。因爲用於SA<0>W圖形與SA<1>的圖形是不同的故 吾人在y -方向上需要一個2位元。 其中m和η ( 4 X 2 )是本實例中的最小獨特圖形。有利的 是,圓形產生器會儲存這個最小重複結構亦即吾人只需藉 由改變該位址而於DR AM晶片之記憶體單元內重複讀取/ -14- (諳先閲讀背面之注意事項再填寫本頁) 裝! !11 訂 本紙張尺度適用辛國國家標準(CNS)A4規格(210 X 297公釐) 469437 A7 _ B7 五、發明說明(G) 書寫該圖形。 於上述實例中,一個外部測試器能夠掌控1 〇 2 4個I / 0 通路且需要1 30個通路以測試一個晶片,因此於習知設計 中吾人能夠依平行方式測試7個晶片。藉由結合根據本 發明的圖形產生器,使正常情況下用來產生圖形的通路變 成可用的通路。例如,每個晶片都有大約31個可用的通 路。這意指該測試器現在能夠依平行方式測試]〇個晶片, 因此增加了對記憶體晶片接受度測試的產値。 吾人已說明了用於半導體記憶體之晶片上可程式化資 料圖形產生器的較佳實施例(顯示用而非限制用),應注意 的是熟悉習用技術的人應該能在不偏離上述課程下作各 種修正。因此吾人應該了解的是能在不偏離本發明所附 申請專利範圍之精神及架構下作各種修正。如是詳盡地 說明了本發明,且在專利法的特殊要求下將申請專利範圍 以及期望受到文字専利法保護的內容列舉如下》 符號之說明 100.. .半導體記憶體裝置/晶片 102.. .記憶體陣列 104.. .記憶體排 106…記憶體單元 108.. .晶片上圖形產生器 1 1 0…外部測試器 I 1 2...序列介面 II 4...圖形產生器的記憶體 -15 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先聞讀背面之注意事項再填寫本頁) ---- ----訂 ----ί*'^ 經濟部智慧財產局員工消費合作杜印製 46943 7 A7 _B7 五、發明說明(4 ) 5 0 2 D 1 2 2 Q W - 11 - 1 ϋΛ A s 接 資 址器dBi器 ® 肖ijmi«4< 體解增/*放 憶形入取測 排記圖輸讀感 線 線 腳料 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------声 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 4 6 94 3 7 A8 B8 C8 D8 六、申請專利範圍 第 測 待 的 元 單 鐙 憶 記 :之 含置 包 J@ 片列 晶行 g作 SB JT 憶多 記許 體含 導包 半個 crTTc, 種 用料 使資 由的 藉供 便提 以所 元上 單腳 體接 億出 記輸 些 這 用 取良 ’線 列元 陣字 體和 憶線 記元 入 輸 晶書 1料 憶資 記將 該或 於料 成資 形取: 讀有 片 寫 位 些 及 以 上 含 其也 自器 而生 器產 生形 產圖 形個 圖 這 個 ’ I上 的其 上 至 些每 這中 U其 歹 , 陣元 體單 憶體 記億 化記 式的 程置 可配 的列 排行 體作 億些 記一 多有 許含 含則 包排 個體 一 憶 記 體 憶及 61以 =1 » » 1 料 第資 由的 要形 將圖 於之 用生 些產 一 腳 存接 儲出 夠f B匕 j f 入 都輸 排個 體一 憶每 記上 個列 I 惲 於 存 內 其 儲些 使一 來在 用定 係訂 制址 機位列 個之陣 一 料體 資憶 內記 列一 陣第 體到 憶送 記傳 化要 式將 程了 可含 該包 上 址 位 的 料 資 獨 單 之 來 出 送 傳 上 其 自 或 上 AB· 舞 圍 0 ΠΊ 專址 請位 申定 如訂 2 半 之 項 含 包 是 制 機 該 的 於片 用晶 中的 其禮 片憶 晶記 濃 遵 fiB 憶導 記 半 體該 導於 <請先閱讀背面之注意事項再填寫本頁> 裝--------tr---------線 上 經濟部智慧財產局員工消費合作社印製 於 用 中 其。 ’的 片供 晶提 體器 憶試 記測 體部 導外 半個 之一 項由 1 是 第制 圍機 範該 利的 專址 請位 申定 如訂 之位 項形 1圖列 第個陣 圍一體 範有憶 利含記 專器化 請生式 申產程 如形可 片 晶 匿 8B 憶 己 ==0 擭 導 半 - 出 選 以 入 輸 址 圖該 該於 中存 其儲 個 形 圖 的 內 可唯 該的 中料 其資 片形 晶圖 體有 憶存 己儲 1=1 口 內 fl=- 導其 半個 之一 項有 1 含 第列 圍陣 範體 利憶 專 記 請化 申式 如程 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 46 943 7 A8B8C8D8 六、申請專利範圍 讀記億體。 6 ·如申請專利範圍第1項之半導體記憶體晶片,其中該言己 億體晶片是一種動態隨機存取記憶體。 7 .如申請專利範圍第1項之半導體記憶體晶片,其中該位 址訂定機制含有一些字元線和一些感測放大器以啓動 該可程式化記憶體陣列的各記憶體單元。 8 .如申請專利範圍第1項之半導體記憶體晶片,其中該許 多資料圖形中的每一個資料圖形都是儲存於數個記憶 體排上。 9 .如申請專利範圍第]項之半導體記憶體晶片,其中將要 •產生的該圖形是實體圖形、邏輯圖形、及檢測板圖形 中的一種。 1 〇 . —種半導體記憶體晶片,包含: 一個包含許多作行列配置之記憶體單元的特測第一 藉 便 以 元 單 懂 4-- > 憶 記 些 這 用 取 列 Jmt 體 憶 記 形 位自圈 些而M 一 料造 用資 使的 , 由供 提及 所以 • 9 上 腳 接 出 輸 器 生 産 形 上圃 其的 到上 寫片 軎晶 入料髏 輸資憧 及將記 以或該 線料於 元責成 字取形 和饋訇 線上一 元其 (請先閱讀背面之注意事項再填寫本頁) 裝·!-----訂---.1!-線 經濟部智慧財產局員工消費合作杜印製 些每 中 列其 陣元 膿單 億體 記廬 化記 式的 程置 可配 的列 排行 II作 馆些 記一 :多有 有許含 含含則 也包排 器19體 生一憶 産 記 體 內 憶 列 記;陣 一 料體 第資憶 由的記 要形化 將圖式 於之程 用生可 些產該 一 腳於 存接存 儲出儲 夠輸使 能入 都輸 排個 β 1 SUM 憶每 記上 個列 1 陣 來 用 係 芾 機 個 第 到 送 傳 要 將 了 含 包 內 上 址 位 的 料 資 獨 單 之 來 出 其送 些傳 一上 在其 定自 訂或 址上 位列 之陣 料體 資憶 記 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 94 3 7 經濟部智慧財產局員工消費合作社印製 g_六、申請專利範圍 一個圖形解碼器,係用來根據一個輸入信號自儲存於 那些記憶體排內的許多圖形中選出一個圖形;以及 一些耦合於該第一記憶體陣列的各輸入/輸出接腳上 的輸出端,係用來提供一些將要傳送到第一記憶體陣列 上或自其上傳送出來的單獨資料。 1 1 .如申請專利範圍第1 0項之半導體記憶體晶片,其中 用於訂定位址的該機制是包含於該半導體記億體晶片 上。 1 2 .如申請專利範圍第1 0項之半導體記憶體晶片’其中 用於訂定位址的該機制是由一個外部測試器提供的。 1 3· ·如申請專利範圍第]0項之半導體記憶體晶片,其中 該輸入信號是由記憶體晶片外的一個外部信號源提供 的。 1 4 .如申請專利範圍第1 〇項之半導體記憶體晶片,其中 該可程式化記億體陣列含有一個其內儲存有圖形資料 的唯讀記憶體。 1 5 .如申請専利範圍第1 〇項之半導體§B憶體晶片,其中 該記憶體晶片是一種動態隨機存取記憶體。 16. 如申請專利範圍第項之半導體記憶體晶片,其中 該許多資料圖形中的每一個資料圖形都是儲存於數個記 憶、體排上。 17. 如申請専利範圍第10項之半導體記憶體晶片,其中 將要產生的該圖形是實體圖形、邏輯圖形、及檢測板 圖形中的一種。 -19- (請先閱讀背面之注意事項再填寫本頁) 裝! 訂---‘------線 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公釐) 469437 ABCD 夂、申請專利範圍1 8 . —種DRAM記憶體晶片,包含: 一個包含許多作行列配置之記憶體單元的待測第一 記憶體陣列,取用這些記憶體單元以便藉由使用一些位 元線和字元線而自其上讀取資料或将資料鬌寫到其上,這荜賫料 是提供於自輸入/輸出接腳上;以及 一個形成於該記憶體晶片上的圖形產生器,這個圖形 產生器也含有: 一個包含許多記憶體排的可程式化記憶體陣列,這些 記億體排則含有一些作行列配置的記億體單元,其中每 一個記憶體排都能夠儲存一些用於將要由第一記憶體 .陣列上每一個輸入/輸出接腳產生之圖形的資料;一個輸入機制,係用於將一些來自該記憶體晶片外部 料 資 形上 圖排 的體 源憶 來記 之的 個 這 體之 憶片 記晶 化體 式憶 程記 可該 •fjJE 試 含測 包在 內是 其料 到資 入形 輸圖 的 上體 憶制 記機 化址 式位 程定 可訂 該於 到用 供個 提 一 前 化要資 式將獨 程了單 可含之 該包來 於內出 存其送 儲些傳 使 一 上 來在其 用定自 係訂或 ,址上 位列 之陣 料體 資憶 內 記 歹 ί 陣第 體到 憶送 記傳 --------訂---.------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 於 存 儲 自 JUL· 號 信 入 輸 {@1 據 根 來 用 係 器 碼 ;解 上形 址圖 位個 的一 料 上 腳 及接 以出 ; 輸 形/ 圖入 個 輸 1 各 出的 選列 中陣 形體 圖憶 多記 許一 的第 內該 排於 體合 憶耦 記些 些 | 那 供 提 來 闬 係 料資 獨 單 的 來 出 送 傳 上 端其 出自 輸或 的上 nj 歹 KBI 澧 δηπ 憶 記1 第 到 送 傳 要 將 些 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(2丨〇 X 297公釐) 888 8 ABCD 46 943 7 六、申請專利範圍 1 9 .如申請專利範圍第1 8項之半導體記憶體晶片,其中 該可程式化記憶體陣列含有一個其內儲存有圖形資料 的唯讀記憶體。 20 .如申請專利範圍第1 8項之半導體記億體晶片,其中 用於訂定位址的該機制是包含於該半導體記億體晶片 上。 2 1 .如申請專利範圍第18項之半導體記憶體晶片,其中 用於訂定位址的該機制是由一個外部測試器提供的。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -21 - 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公釐)
TW089107557A 1999-05-17 2000-04-21 On chip programmable data pattern generator for semiconductor memories TW469437B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/312,974 US6651203B1 (en) 1999-05-17 1999-05-17 On chip programmable data pattern generator for semiconductor memories

Publications (1)

Publication Number Publication Date
TW469437B true TW469437B (en) 2001-12-21

Family

ID=23213829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089107557A TW469437B (en) 1999-05-17 2000-04-21 On chip programmable data pattern generator for semiconductor memories

Country Status (7)

Country Link
US (1) US6651203B1 (zh)
EP (1) EP1061527B1 (zh)
JP (1) JP2001014891A (zh)
KR (1) KR100762597B1 (zh)
CN (1) CN1182534C (zh)
DE (1) DE60036896T2 (zh)
TW (1) TW469437B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355384B2 (en) * 2004-04-08 2008-04-08 International Business Machines Corporation Apparatus, method, and computer program product for monitoring and controlling a microcomputer using a single existing pin
US20060125504A1 (en) * 2004-12-10 2006-06-15 Systems On Silicon Manufacturing Company Pte. Ltd. Printed circuit board for burn-in testing
DE102005008372B4 (de) 2005-02-23 2016-08-18 Intel Deutschland Gmbh Steuerbarer Verstärker und dessen Verwendung
US8269520B2 (en) * 2009-10-08 2012-09-18 Teradyne, Inc. Using pattern generators to control flow of data to and from a semiconductor device under test
CN115902595B (zh) * 2023-02-20 2023-07-14 之江实验室 一种芯片测试系统以及芯片测试方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58205992A (ja) * 1982-05-25 1983-12-01 Fujitsu Ltd Lsi内蔵メモリの試験方法
EP0429673B1 (en) * 1989-06-16 1996-11-13 Advantest Corporation Test pattern generator
JPH04373028A (ja) * 1991-06-21 1992-12-25 Mitsubishi Electric Corp バーンインパターン供給方法
DE4132072A1 (de) 1991-09-26 1993-04-08 Grundig Emv Pruefeinrichtung fuer integrierte schaltkreise
US5617328A (en) * 1994-05-23 1997-04-01 Winbond Electronics Corporation Automatic code pattern generator for repetitious patterns in an integrated circuit layout
US6286120B1 (en) 1994-09-01 2001-09-04 Teradyne, Inc. Memory architecture for automatic test equipment using vector module table
GB9423038D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics An integrated circuit memory device with voltage boost
US5553082A (en) * 1995-05-01 1996-09-03 International Business Machines Corporation Built-in self-test for logic circuitry at memory array output
US5790564A (en) * 1995-06-07 1998-08-04 International Business Machines Corporation Memory array built-in self-test circuit having a programmable pattern generator for allowing unique read/write operations to adjacent memory cells, and method therefor
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
US5742614A (en) * 1996-11-25 1998-04-21 Texas Instruments Incorporated Apparatus and method for a variable step address generator
US6122760A (en) * 1998-08-25 2000-09-19 International Business Machines Corporation Burn in technique for chips containing different types of IC circuitry
US6357027B1 (en) * 1999-05-17 2002-03-12 Infineon Technologies Ag On chip data comparator with variable data and compare result compression
US6363510B1 (en) * 1999-08-31 2002-03-26 Unisys Corporation Electronic system for testing chips having a selectable number of pattern generators that concurrently broadcast different bit streams to selectable sets of chip driver circuits

Also Published As

Publication number Publication date
KR100762597B1 (ko) 2007-10-01
US6651203B1 (en) 2003-11-18
CN1182534C (zh) 2004-12-29
DE60036896D1 (de) 2007-12-13
CN1284724A (zh) 2001-02-21
JP2001014891A (ja) 2001-01-19
EP1061527B1 (en) 2007-10-31
EP1061527A1 (en) 2000-12-20
DE60036896T2 (de) 2008-08-21
KR20000077273A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
US6510102B2 (en) Method for generating memory addresses for accessing memory-cell arrays in memory devices
US7620768B2 (en) Multiple erase block tagging in a flash memory device
US6154864A (en) Read only memory embedded in a dynamic random access memory
US7073100B2 (en) Method for testing embedded DRAM arrays
JPH0863956A (ja) Dram集積回路デバイス及びその動作方法
TW469437B (en) On chip programmable data pattern generator for semiconductor memories
US6779141B1 (en) System and method for implementing memory testing in a SRAM unit
JPH02255925A (ja) メモリテスト方法および装置
US7050342B2 (en) Testmode to increase acceleration in burn-in
JPH0821607B2 (ja) ダイナミック記憶装置およびそのバーンイン方法
JP2641739B2 (ja) 試験装置
US6684355B2 (en) Memory testing apparatus and method
US6760871B2 (en) Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test
TWI233128B (en) Memory architecture for read and write at the same time using a conventional cell
US20080244157A1 (en) Semiconductor memory device
US6928594B2 (en) Semiconductor integrated circuit
US6535999B1 (en) Test and observe mode for embedded memory
KR20080006711A (ko) 내장형 자체 테스트 회로를 구비한 반도체 메모리 장치
TW436798B (en) Test circuit of memory device
US20240079075A1 (en) Memory test circuit, memory chip, and testing method of memory chip
TW436717B (en) Method and apparatus for incorporating dynamic random access memory design modules into an integrated circuit chip design
US6950921B2 (en) Method for operating an integrated memory unit partitioned by an external control signal
EP0614144A2 (en) Semiconductor integrated circuit device equipped with answer system for teaching optional functions to diagnostic system
CN118782134A (zh) 存储器测试模组、存储器芯片、存储器芯片测试系统及方法
CN113393888A (zh) 存储器的测试方法及相关设备

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees