DE4445808A1 - Differentialverstärkerschaltung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Differential­ verstärkerschaltung, welche in einem A/D-Wandler zum Zwecke des Vergleichens von Spannungen und anderen Zwecken verwen­ det wird.

Ein A/D-Wandler, also ein Wandler, welcher ein Ana­ logsignal in ein Digitalsignal wandelt und in einer eine integrierte Schaltung beinhaltenden Halbleitervorrichtung enthalten ist, beinhaltet häufig eine Differentialverstär­ kerschaltung als einen Spannungsvergleicher zum Vergleichen eines Potentials eines Eingangssignals mit einem Potential eines Referenzsignals.

Im allgemeinen ist eine Differentialverstärkerschaltung verglichen mit einem Verstärker des Invertertyps relativ unempfindlich gegenüber Stromquellenrauschen. Aus diesem Grund wird eine Differentialverstärkerschaltung häufig als ein Spannungsvergleicher in einem hochauflösenden A/D-Wand­ ler verwendet, welcher benötigt wird, um Spannungen genau zu vergleichen. Auf dem Gebiet elektronischer Einrichtungen zur allgemeinen Verwendung ist es wünschenswert, sowohl ei­ nen A/D-Wandler als auch eine eine integrierte Schaltung beinhaltende Halbleitervorrichtung, welche ein Digitalsi­ gnal verarbeitet, auf dem gleichen Halbleitersubstrat aus­ zubilden, so daß die Herstellungskosten und die Aufbrin­ gungsfläche für die eine integrierte Schaltung beinhaltende Halbleitervorrichtung reduziert werden und ein Rauschen in einer Digitalsignalbusleitung auf einer Leiterplatte, auf welcher unterschiedliche Arten von integrierte Schaltungen beinhaltenden Halbleitervorrichtungen aufgebracht sind, we­ niger Interferenz verursacht. Daher ist die Verwendung einer Differentialverstärkerschaltung, welche unempfindlich gegenüber einem Rauschen ist, bevorzugt, da es insbesondere wichtig ist, ein Rauschen zu unterdrücken, welches aus der eine integrierte Schaltung beinhaltenden Halbleitervorrich­ tung, welche ein Digitalsignal verarbeitet, durch das Halb­ leitersubstrat übertragen wird. Eine Verwendung einer Differentialverstärkerschaltung, welche so aufgebaut ist, daß sie eine Stromquellenspannung reduziert, ist bevorzugt, da ein Bedarf nach einer Reduzierung der Stromquellenspan­ nung zum Anlegen an eine batteriebetriebene elektrische Einrichtung besteht.

Fig. 6 stellt einen Stromlaufplan dar, der eine Struktur eines Spannungsvergleichers zeigt, welcher eine herkömmli­ che Differentialverstärkerschaltung verwendet. In Fig. 6 ist der Spannungsvergleicher aus einem Eingangsteil 1 und einem Verstärkerteil 2 zusammengesetzt. Das Eingangsteil 1 bein­ haltet eine Eingangsanschluß 101 und einen Eingangsanschluß 102 zum Aufnehmen einer zu vergleichenden Spannung V_IN bzw. einer Vergleichsspannung V_CM von außerhalb. Der Eingangsan­ schluß 101 ist durch einen Schalter SW1 mit einem Knoten N1 verbunden, welcher als ein Ausgangsanschluß dient, während der Eingangsanschluß 102 durch einen Schalter SW2 mit dem Knoten N1 verbunden ist. Der Schalter SW1 schaltet sich un­ ter Steuerung eines Steuersignals Φ1 ein und aus. Der Schalter SW2 schaltet sich unter der Steuerung eines Steuersignals Φ2 ein und aus.

Ein Eingangsanschluß des Verstärkerteils 2 ist der Kno­ ten N1. Der Verstärkerteil 2 ist an diesem Knoten N1 durch eine Koppelkapazität CC1 mit einem ersten Eingangsanschluß 21 eines Differentialverstärkers 3 verbunden. Ein zweiter Eingangsanschluß 22 des Differentialverstärkers 3 ist durch eine Koppelkapazität CC2 an Masse gelegt.

Ein negatives Eingangssignal an den Differentialver­ stärker 3 wird an den ersten Eingangseinschluß 21 gekop­ pelt. Ein aus dem negativen Eingangssignal erzeugtes inver­ tiertes Ausgangssignal wird an einen ersten Ausgangsan­ schluß 41 nach außen ausgegeben und durch einen Schalter SW 31 zu dem ersten Eingangsanschluß 21 zurückgeliefert. Ein positives Eingangssignal an dem Differentialverstärker 3 wird an einen zweiten Eingangsanschluß 22 gekoppelt. Ein aus dem positiven Eingangssignal erzeugtes nicht invertier­ tes Ausgangssignal wird an einen zweiten Ausgangsanschluß 42 nach außen ausgegeben und durch einen Schalter SW32 zum zweiten Eingangsanschluß 22 zurückgeliefert.

An den Differentialverstärker 3 werden durch einen Vor­ spannungsanschluß 71 bzw. einen Vorspannungsanschluß 72 ei­ ne Vorspannung VB1 bzw. eine Vorspannung VB2 angelegt.

Fig. 7 stellt ein Zeitablaufsdiagramm dar, das eine Funktionsweise des Spannungsvergleichers von Fig. 6 zeigt. Im folgenden wird eine Funktionsweise des Spannungsverglei­ chers mit Bezugnahme auf Fig. 7 beschrieben werden. Während einer Auto-Null-Zeitdauer (auto zero period) AZ, wobei ein Steuersignal Φ1 einen Wert "1" besitzt und ein Steuersignal Φ2 einen Wert "0" besitzt, befinden sich die Schalter SW1, SW31 und SW32 in einem Zustand Ein und der Schalter SW2 in einem Zustand Aus. Dies ermöglicht es, daß die zu ver­ gleichende Spannung V_IN aus dem Eingangsanschluß 101 des Eingangsteils 1 angelegt wird. Gleichzeitig dazu werden ein nicht invertierender Eingang und ein nicht invertierter Ausgang des Differentialverstärkers 3 miteinander kurzge­ schlossen, und ein invertierender Eingang und ein inver­ tierter Ausgang des Differentialverstärkers 3 werden ebenso miteinander kurzgeschlossen.

Daraus folgt, daß Potentiale von kurzgeschlossenen Ein­ gängen und Ausgängen durch eine Abgleichspannung V_BS be­ stimmt werden, welche durch einen Schnittpunkt M einer Ein­ gangs-/Ausgangscharakteristik eines Verstärkers von Fig. 8 und einer Linie L, welche die Bedingung Eingangsspannung = Ausgangsspannung" erfüllt, ausgedrückt wird. Daher wird während der Auto-Null-Zeitdauer AZ die Koppelkapazität CC1 durch die zu vergleichende Spannung V_IN und die Abgleichs­ spannung V_BS aufgeladen.

Andererseits befindet sich während einer Spannungsver­ gleichszeitdauer CM, bei welcher das Steuersignal Φ1 einen Wert "0" besitzt und das Steuersignal Φ2 einen Wert "1" be­ sitzt, der Schalter SW2 in einem Zustand Ein und die Schal­ ter SW1, SW31 und SW32 befinden sich in einem Zustand Aus. Dies ermöglicht es, daß die Vergleichsspannung V_CM aus dem Eingangsanschluß 101 des Eingangsteiles 1 an den Knoten N1 angelegt wird. Gleichzeitig dazu weist eine Eingangsimpe­ danz des Differentialverstärkers 3 des Verstärkerteils 2 einen unendlich großen Wert auf. Daraus folgt, daß elektri­ sche Ladungen, die während der Auto-Null-Zeitdauer AZ in einer Elektrode der Ausgangsseite der Kopppelkapazität CC1 (d. h. der Eingangsseite des Differentialverstärkers 3) an­ gesammelt worden sind, gespeichert werden.

Daher wird während der Spannungsvergleichszeitdauer CM die Abgleichsspannung V_PS an dem zweiten Eingangsanschluß 22 des Differentialverstärkers 3 aufrechterhalten und eine Potentialänderung am Knoten N1 (V_CM-V_IN) zu dem ersten Eingangsanschluß 21 des Differentialverstärkers 3 übertra­ gen und durch den Differentialverstärker 3 umgekehrt und verstärkt.

Das heißt, daß ein am ersten Ausgangsanschluß 41 des Verstärkerteils 2 verfügbares invertiertes Ausgangssignal einen logischen Wert von "0" aufweist, wenn Vergleichsspan­ nung V_CM < zu vergleichende Spannung V_IN gilt und einen logischen Wert von "1" aufweist, wenn Vergleichsspannung V_CM < zu vergleichende Spannung V_IN gilt. Die zu ver­ gleichende Spannung V_IN und die Vergleichsspannung V_CM wer­ den auf diese Weise miteinander verglichen.

Fig. 9 stellt einen Stromlaufplan dar, der eine innere Struktur eines Differentialverstärkers 3 zeigt. In Fig. 9 ist der Differentialverstärker 3 aus NMOS-Transistoren 51A, 51B, 52A und 52B und PMOS-Transistoren 53A und 53B zusam­ mengesetzt.

Sources der NMOS-Transistoren 51A und 51B sind gemein­ sam an Masse gelegt, Gates der NMOS-Transistoren 51A und 51B werden durch den Vorspannungsanschluß 71 mit der Vor­ spannung VB1 versorgt und Drains der NMOS-Transistoren 51A und 51B sind an Sources der NMOS-Transistoren 52A bzw. 52B angeschlossen. Ein Gate des NMOS-Transistors 52A ist an den ersten Eingangsanschluß 21 angeschlossen, ein Drain des NMOS-Transistors 52A ist an einen Drain des PMOS-Tran­ sistors 53A angeschlossen. Ein Gate des NMOS-Transistors 52B ist an einen zweiten Eingangsanschluß 22 angeschlossen, während ein Drain des NMOS-Transistors 52B an einen Drain des PMOS-Transistors 53B angeschlossen ist. Das Source des NMOS-Transistors 52A und das Source des NMOS-Transistors 52B sind miteinander verbunden.

Die Gates der NMOS-Transistoren 52A und 52B nehmen durch den Vorspannungsanschluß 72 die Vorspannung VB2 auf. Der Drain des NMOS-Transistors 52A (d. h. der Drain des PMOS-Transistors 53A) ist an den ersten Ausgangsanschluß 41 angeschlossen, während der Drain des NMOS-Transistors 52B (d. h. der Drain des PMOS-Transistors 53B) an den zweiten Ausgangsausschluß 42 angeschlossen ist. Die Sources der PMOS-Transistoren 53A und 53B sind jeweils an eine Strom­ quelle VDD angeschlossen.

Ausführungsparameter der NMOS-Transistoren 51A, 52A und 53A (d. h. Kanalbreite/Kanallänge) werden gleich denen der NMOS-Transistoren 51B, 52B bzw. 53B eingestellt.

In dem Differentialverstärker 3 eines solchen zuvor ge­ nannten Aufbaus wird gemäß einer Potentialdifferenz zwi­ schen dem ersten und dem zweiten Eingangsanschluß 21 bzw. 22 entweder der erste oder der zweite Ausgangsanschluß 41 bzw. 42 auf "1" (VDD-Wert) eingestellt und der andere auf "0" (Massewert) eingestellt.

Der Differentialverstärker kann nicht normal arbeiten, solange eine Summe eines Drain-Source-Stromwerts I51A des NMOS-Transistors 51A und eines Drain-Source-Stromwerts I51B des NMOS-Transistors 51B nicht gleich einer Summe eines Drain-Source-Stromwerts I53A des PMOS-Transistors 53A und eines Drain-Source-Stromwertes I53B des PMOS-Transistors 53B ist.

Anders ausgedrückt, es muß die Bedingung (I51A + I51B) = (I53A + I53B) erfüllt sein. An dem Ende, an welchem die Vorspannung VB1 einen festen Wert aufweist, muß die Vor­ spannung VB2 sehr genau eingestellt werden.

Während der Herstellung sind jedoch die Ausführungspa­ rameter der Transistoren 51A bis 53A und der Transistoren 51B bis 53B, welche den Differentialverstärker 3 bilden, nicht immer identisch zueinander. Das heißt, daß Ausfüh­ rungsparameter, welche anfänglich erwünscht waren, während des Entwurfs nicht erreicht werden. Aufgrund der Unter­ schiede zwischen den Ausführungsparametern schwanken die Vorspannungspotentiale an den Knoten zwischen den Transi­ storen. Daher wird die Eingangs-/Ausgangscharakteristik des Differentialverstärkers 3 als Verstärker aufgrund der Un­ terschiede zwischen den Ausführungsparametern der Transi­ storen, welche den Differentialverstärker 3 bilden, ver­ schlechtert, wenn die während des Entwurfs genau berechnete Vorspannung VB2 an den Differentialverstärker 3 angelegt wird.

Eine verschlechterte Eingangs-/Ausgangscharakteristik des Differentialverstärkers 3 wird z. B. als eine Eingangs- /Ausgangscharakteristik T′ in Fig. 8 ausgedrückt. In Fig. 8 ist ein Spannungsbereich RV′, ein Bereich, in welchem ein Verstärkungsfaktor der Eingangs-/Ausgangscharakteristik T′ groß ist und welcher dadurch zur Verstärkung geeignet ist. Andererseits weicht der Spannungsbereich RV′ von der Ab­ gleichsspannung V_BS, ab, da die Abgleichsspannung V_BS, durch einen Schnittpunkt M′ der Eingangs- /Ausgangscharakteristik T′ und der Linie L, welche die Be­ dingung "Eingangsspannung = Ausgangsspannung" erfüllt, be­ stimmt wird.

Wenn eine Potentialänderung (V_CM-V_IN) an dem Knoten N1 des Spannungsvergleichers von Fig. 6 sehr klein ist, sind dadurch die Amplituden von Signalen, welche an den er­ sten und den zweiten Ausgangsanschlüssen 41 und 42 des Ver­ stärkerteils 2 ausgegeben werden, aufgrund der sehr kleinen Potentialänderung (V_CM-V_IN) klein. Daher ist es unmög­ lich, ein korrektes logisches Ausgangssignal zu erreichen, oder wenn dies nicht unmöglich ist, wird eine lange Zeit benötigt, um ein korrektes logisches Ausgangssignal zu er­ reichen, und der Hochgeschwindigkeits-Betrieb wird unmög­ lich.

Fig. 10 zeigt eine erläuternde Darstellung, die eine Struktur eines Spannungsvergleichers darstellt, welcher entworfen worden ist, um die zuvor genannten Probleme zu lösen. In Fig. 10 ist eine Vorspannungsschaltung 5 an die Vorspannungsanschlüsse 71 und 72 des Differentialverstär­ kers 3 angeschlossen. Die Vorspannungsschaltung 5 nimmt eine einzige Vorspannung VB1 auf und gibt die Vorspannung VB1 bzw. eine Vorspannung VB3 zu den Vorspannungsan­ schlüssen 71 bzw. 72 aus. Der Stromlaufplan von Fig. 10 ist ansonsten dem von Fig. 6 ähnlich und wird deshalb nicht weiter beschrieben.

Fig. 11 zeigt einen Stromlaufplan, der eine innere Struktur einer Vorspannungsschaltung 5 von Fig. 10 dar­ stellt. In Fig. 11 ist die Vorspannungsschaltung 5 aus NMOS-Transistoren 61 und 62 und einem PMOS-Transistor 63 zusammengesetzt. Ein Source des NMOS-Transistors 61 ist an Masse gelegt. Ein Gate des NMOS-Transistors 61 nimmt die Vorspannung VB1 auf und ist mit dem Vorspannungsanschluß 71 verbunden. Ein Drain des NMOS-Transistors 61 ist an ein Source des NMOS-Transistors 62 angeschlossen. Ein Drain und ein Gate des NMOS-Transistors 62 sind miteinander verbun­ den. Der Drain (d. h. das Gate) des NMOS-Transistors 62 ist an einen Drain und ein Gate des NMOS-Transistors 63, welche miteinander verbunden sind, angeschlossen. Der Drain des NMOS-Transistors 62 ist ebenso an den Vorspannungsanschluß 72 angeschlossen. Eine Source des PMOS-Transistors 63 ist mit der Stromquelle VDD verbunden. Die NMOS-Transistoren 61 und 62 und der PMOS-Transistor 63 sind auf dem gleichen Substrat, auf welchem die Transistoren 51A bis 53A und 51B bis 53B des Differentialverstärkers 3 vorgesehen sind, aus­ gebildet.

Im weiteren Verlauf wird ein Ausführungsparameter von jedem der NMOS-Transistoren 61 und 62 und des PMOS-Transi­ stors 63 beschrieben.

Die Ausführungsparameter der NMOS-Transistoren 61 und 62 und des PMOS-Transistors 63 werden so eingestellt, daß sie gleich denen des NMOS-Transistors 51A bzw. 52A bzw. des PMOS-Transistors 53A sind und gleich denen der NMOS-Transi­ storen 51B bzw. 52B bzw. des PMOS-Transistors 53B sind.

Alternativ wird ein Verhältnis der Ausführungsparameter der NMOS-Transistoren 61 und 62 und des PMOS-Transistors 63 so eingestellt, daß es gleiche einem Verhältnis der Ausfüh­ rungsparameter der NMOS-Transistoren 51A und 52A und des PMOS-Transistors 53A und einem Verhältnis der Ausführungs­ parameter der NMOS-Transistoren 51B und 52B und des PMOS- Transistors 53B ist.

Außerdem werden, wie zuvor beschrieben, Parameterände­ rungen, die denen in den Ausführungsparametern der Tran­ sistoren 51A bis 53A und 51B bis 53B, des Differentialver­ stärkers 3 ähnlich sind, in den Ausführungsparametern der Transistoren 61 bis 63 der Vorspannungsschaltung 5 erzeugt, da die NMOS-Transistoren 61 und 62 und der PMOS-Transistor 63 auf dem gleichen Substrat ausgebildet sind, auf welchem die Transistoren 51A bis 53A und 51B bis 53B, welche den Differentialverstärker 3 bilden, vorgesehen sind.

Da Source-Drain-Pfade der NMOS-Transistoren 61 und 62 und des PMOS-Transistors 63 der Vorspannungsschaltung 5 an den gleichen Pfad angeschlossen sind, ist ein Source-Drain- Stromwert I61 des NMOS-Transistors 61 gleich einem Source- Drain-Stromwert I63 des PMOS-Transistors 63.

Eine solche Vorspannungsschaltung 5 wird durch die Vor­ spannungsanschlüsse 71 und 72 an den Differentialverstärker 3 angeschlossen. Aufgrund der Verbindung des Differential­ verstärkers 3 zur Vorspannungsschaltung 5 durch den Vor­ spannungsanschluß 72 wird durch den PMOS-Transistor 63 der Vorspannungsschaltung 5 und die PMOS-Transistoren 53A und 53B des Differentialverstärkers 3 eine Stromspiegelschal­ tung ausgebildet.

Daher legt durch Anlegen der Vorspannung VB1 unter die­ ser Bedingung die Vorspannungsschaltung 5 die Vorspannung VB1 direkt an die Gates der NMOS-Transistoren 51A und 51B des Differentialverstärkers 3 an, und die Vorspannung VB3, welche verursacht, daß I61 = I63 ist, wird an dem Vorspan­ nungsanschluß 72 ausgegeben.

Das heißt, die Vorspannung VB3 wird zu einem Wert ge­ steuert, welcher die Änderungen in den Ausführungspara­ metern der Transistoren 61 bis 63 der Vorspannungsschaltung 5 korrigiert und dadurch verursacht, daß I61 = I63 ist. Die Änderungen in den Ausführungsparametern der Transistoren 61 bis 63 spiegeln die Änderungen in den Ausführungsparametern der Transistoren 51A bis 53A und 51B bis 53B des Differen­ tialverstärkers 3 wieder.

Dadurch werden, wenn die Vorspannung VB3 durch den Vor­ spannungsanschluß 72 an die Gates der NMOS-Transistoren 53A und 53B des Differentialverstärkers 3 angelegt wird, die Änderung bezüglich der Transistoren 51A bis 53A und 51B bis 53B des Differentialverstärkers korrigiert. Daraus folgt, daß eine hervorragende Eingangs-/Ausgangscharakteristik realisiert wird.

Jedoch entsteht ein neues Problem dadurch, daß die Stromquellenspannung bei Verwenden der Vorspannungsschal­ tung 5 erhöht werden muß. Dieses neue Problem wird im Fol­ genden detailliert beschrieben.

Eine minimal notwendige Stromquellenspannung in der Vorspannungsschaltung 5 muß gleich oder größer sein als (Drain-Source-Spannung Vdsat1 zum Erhalten des NMOS-Tran­ sistors 61 im Sättigungsbereich) + (Drain-Source-Spannung Vdsat2 zum Erhalten des NMOS-Transistors 62 im Sättigungs­ bereich) + (Drain-Source-Spannung Vdsat3 zum Erhalten des PMOS-Transistors 63 im Sättigungsbereich) + (Schwellwertspannung Vth2 des NMOS-Transistors 62) + (Schwellwertspannung Vth3 des PMOS-Transistors 63).

Indessen muß eine Stromquellenspannung, die für den Differentialverstärker 3 alleine notwendig ist, gleich oder größer sein als (Drain-Source-Spannung Vdsat1 zum Erhalten des NMOS-Transistors 51A (51B) im Sättigungsbereich) + (Drain-Source-Spannung Vdsat2 zum Erhalten des NMOS-Tran­ sistors 52A (52B) im Sättigungsbereich) + (Drain-Source- Spannung Vdsat3 zum Erhalten des PMOS-Transistors 53A (53B) im Sättigungsbereich) + (Schwellwertspannung Vth2 des NMOS- Transistors 52A (52B)).

Kurz gesagt muß, aufgrund der Bereitstellung der Vor­ spannungsschaltung 5, die Stromquellenspannung, die für den Differentialverstärker 3 notwendig ist, zusätzlich durch (Schwellwertspannung Vth3 des NMOS-Transistors 63) erhöht werden, was in direktem Widerspruch zu den Bemühungen steht, die Stromquellenspannung zu drücken. Wenn ein ge­ wöhnlicher Bedarf von 3 V als Stromquellenspannung für elek­ trische Einrichtungen zum Betreiben einer Batterie ange­ sehen wird, ist eine erhöhte Schwellwertspannung (von unge­ fähr 0,7 V) ein verhängnisvoller Nachteil.

In einem ersten Aspekt der vorliegenden Erfindung um­ faßt eine Differentialverstärkerschaltung: einen ersten Differentialverstärker, der ein erstes und ein zweites Ein­ gangsteil, ein erstes und ein zweites Ausgangsteil und einen Vorspannungsanschluß beinhaltet, wobei der erste Differentialverstärker eine Potentialdifferenz zwischen den ersten und den zweiten Eingangsteilen verstärkt und ein re­ sultierendes Signal aus dem ersten Ausgangsteil und ein in­ vertiertes Signal des resultierenden Signals aus dem zwei­ ten Ausgangsteil ausgibt, wobei eine Eingangs- /Ausgangscharakteristik des ersten Differentialverstärkers durch eine Spannung gesteuert wird, welche an dem Vorspan­ nungsanschluß auftritt; und eine Vorspannungsschaltung, welche an den Vorspannungsanschluß angeschlossen ist, um eine Vorspannung zu dem Vorspannungsanschluß auszugeben. Die Vorspannungsschaltung beinhaltet einen zweiten Diffe­ rentialverstärker, welcher auf dem gleichen Substrat, auf welchem der erste Differentialverstärker vorgesehen ist, ausgebildet ist, wobei der zweite Differentialverstärker ein drittes und ein viertes Eingangsteil und ein drittes und ein viertes Ausgangsteil beinhaltet, wobei der zweite Differentialverstärker eine Potentialdifferenz zwischen dem dritten und vierten Eingangsteil verstärkt und ein resul­ tierendes Signal aus dem dritten Ausgangsteil und ein in­ vertiertes Signal des resultierenden Signals aus dem vier­ ten Ausgangsteil ausgibt, wobei das dritte Eingangsteil und das vierte Ausgangsteil miteinander kurzgeschlossen sind, wobei der zweite Differentialverstärker ein vorbestimmtes Eingangssignal an dem vierten Eingangsteil auf nimmt und eine Spannung, welche an dem vierten Ausgangsteil auftritt, als die Vorspannung an dem Vorspannungsanschluß ausgibt.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung beinhaltet der Differentialverstärker in der Differential­ verstärkerschaltung des ersten Aspekts der vorliegenden Er­ findung: einen ersten Laststrom-Steuertransistor, der eine Elektrode, welche an eine erste Stromquelle angeschlossen ist, eine andere Elektrode, welche als das erste Ausgangs­ teil dient, und eine Steuerelektrode aufweist, welche eine Steuerspannung aufnimmt, wobei der erste Laststrom-Steuer­ transistor einen ersten Laststrom aus der ersten Strom­ quelle zu dem ersten Ausgangsteil gemäß der Steuerspannung liefert; einen zweiten Laststrom-Steuertransistor, der eine Elektrode, welche an die erste Stromquelle angeschlossen ist, eine andere Elektrode, welche als das zweite Ausgangs­ teil dient, und eine Steuerelektrode aufweist, welche eine Steuerspannung aufnimmt, wobei der zweite Laststrom-Steuer­ transistor einen zweiten Laststrom aus der ersten Strom­ quelle zum zweiten Ausgangsteil gemäß der Steuerspannung liefert; einen ersten Ausgangssignal-Steuertransistor, der eine Elektrode, welche an das erste Ausgangsteil ange­ schlossen ist, und eine Steuerelektrode aufweist, welche als das erste Eingangsteil dient; einen zweiten Ausgangs­ signal-Steuertransistor, der eine Elektrode, welche an das zweite Ausgangsteil angeschlossen ist, und eine Steuerelek­ trode aufweist, welche als das zweite Eingangsteil dient; und eine erste Konstantstrom-Versorgungseinrichtung, die einen Anschluß, welcher an die anderen Elektroden der er­ sten und zweiten Ausgangssignal-Steuertransistoren ange­ schlossen ist, und einen anderen Anschluß aufweist, welcher an eine zweite Stromquelle angeschlossen ist, wobei die er­ ste Konstantstrom-Versorgungseinrichtung einen Konstant­ strom zur zweiten Stromquelle liefert. Die Steuerelektroden der ersten und zweiten Laststrom-Steuertransistoren sind gemeinsam an den Vorspannungsanschluß angeschlossen. Der zweite Differentialverstärker der Vorspannungsschaltung be­ inhaltet: einen Spannungseingangsanschluß zum Aufnehmen einer vorbestimmten Eingangsspannung; einen dritten Last­ strom-Steuertransistor, der eine Elektrode, welche an die erste Stromquelle angeschlossen ist, eine andere Elektrode, welche als das dritte Ausgangsteil dient, und eine Steuer­ elektrode aufweist, welche eine Steuerspannung aufnimmt, wobei der dritte Laststrom-Steuertransistor einen dritten Laststrom aus der ersten Stromquelle zu dem dritten Aus­ gangsteil gemäß der Steuerspannung liefert; einen vierten Laststrom-Steuertransistor, der eine Elektrode, welche an die erste Stromquelle angeschlossen ist, eine andere Elek­ trode, welche als das vierte Ausgangsteil dient, und eine Steuerelektrode aufweist, welche eine Steuerspannung auf­ nimmt, wobei der vierte Laststrom-Steuertransistor einen vierten Laststrom aus der ersten Stromquelle zum vierten Ausgangsteil gemäß der Steuerspannung liefert; einen drit­ ten Ausgangssignal-Steuertransistor, der eine Elektrode, welche an das dritte Ausgangsteil angeschlossen ist und eine Steuerelektrode aufweist, welche als das dritte Ein­ gangsteil dient; einen vierten Ausgangssignal-Steuertran­ sistor, der eine Elektrode, welche an das vierte Ausgangs­ teil angeschlossen ist, und eine Steuerelektrode aufweist, welche als das vierte Eingangsteil dient; und eine zweite Konstantstrom-Versorgungseinrichtung, die einen Anschluß, welcher mit den anderen Elektroden der dritten und der vierten Ausgangssignal-Steuertransistoren verbunden ist, und einen anderen Anschluß aufweist, welcher mit der zwei­ ten Stromquelle verbunden ist, wobei die zweite Konstant­ strom-Versorgungseinrichtung einen Konstantstrom zu der zweiten Stromquelle liefert. Die Steuerelektrode und die eine Elektrode des dritten Ausgangssignal-Steuertransistors sind miteinander kurzgeschlossen, die Steuerelektrode und die andere Elektrode des vierten Laststrom-Steuertran­ sistors sind miteinander kurzgeschlossen, die Steuerelek­ trode des vierten Ausgangssignal-Steuertransistors ist an den Spannungseingangsanschluß angeschlossen und Spannungen, welche an den Steuerelektroden der dritten und der vierten Laststrom-Steuertransistoren auftreten, werden an dem Vor­ spannungsanschluß als die Vorspannung ausgegeben.

Bevorzugt werden in dem ersten Differentialverstärker Ausführungsparameter des ersten und des zweiten Laststrom- Steuertransistors so eingestellt, daß sie zueinander iden­ tisch sind, und Ausführungsparameter des ersten und des zweiten Ausgangssignal-Steuertransistors werden so einge­ stellt, daß sie zueinander identisch sind, und in dem zwei­ ten Differentialverstärker werden Ausführungsparameter des dritten und des vierten Laststrom-Steuertransistors so ein­ gestellt, daß sie zueinander identisch sind, und Ausfüh­ rungsparameter des dritten und des vierten Ausgangssignal- Steuertransistors werden so eingestellt, daß sie zueinander identisch sind.

Des weiteren werden bevorzugt die Ausführungsparameter des dritten und des vierten Laststrom-Steuertransistors und des dritten und des vierten Ausgangssignal-Steuertran­ sistors so eingestellt, daß sie identisch zu den Ausfüh­ rungsparametern des ersten und des zweiten Laststrom- Steuertransistors bzw. des ersten und des zweiten Ausgangs­ signal-Steuertransistors sind.

Alternativ wird ein Verhältnis der Ausführungsparameter des dritten und des vierten Laststrom-Steuertransistors und des dritten und des vierten Ausgangssignal-Steuertran­ sistors einem Verhältnis der Ausführungsparameter des er­ sten und des zweiten Laststrom-Steuertransistors und des ersten und des zweiten Ausgangssignal-Steuertransistors gleichgesetzt.

Die erste Stromquelle liefert bevorzugt eine höhere Spannung als die zweite Stromquelle, wobei der erste bis vierte Laststrom-Steuertransistor PMOS-Transistoren sind, und der erste bis vierte Ausgangssignal-Steuertransistor NMOS-Transistoren sind.

Gemäß einem dritten Aspekt der vorliegenden Erfindung beinhaltet die erste Konstantstrom-Versorgungseinrichtung des ersten Differentialverstärkers in der Differentialver­ stärkerschaltung des ersten Aspektes der vorliegenden Er­ findung: einen zweiten Vorspannungsanschluß zum Aufnehmen einer Stromsteuerspannung; einen ersten Konstantstrom- Steuertransistor, der eine Elektrode, welche als der eine Anschluß an die anderen Elektroden des ersten und des zwei­ ten Ausgangssignal-Steuertransistors angeschlossen ist, eine andere Elektrode, welche als der andere Anschluß an die zweite Stromquelle angeschlossen ist und eine Steuer­ elektrode aufweist, welche die Stromsteuerspannung durch den zweiten Vorspannungsanschluß aufnimmt, wobei der erste Konstantstrom-Steuertransistor einen ersten Konstantstrom gemäß der Stromsteuerspannung zu der zweiten Stromquelle liefert; und einen zweiten Konstantstrom-Steuertransistor, der eine Elektrode, welche an die anderen Elektroden der ersten und der zweiten Ausgangssignal-Steuertransistoren als der eine Anschluß angeschlossen ist, eine andere Elek­ trode, welche als der andere Anschluß an die zweite Strom­ quelle angeschlossen ist, und eine Steuerelektrode auf­ weist, welche die Stromsteuerspannung durch den zweiten Vorspannungsanschluß aufnimmt, wobei der zweite Konstant­ strom-Steuertransistor einen zweiten Konstantstrom gemäß der Stromsteuerspannung zu der zweiten Stromquelle liefert. Die zweite Konstantstrom-Versorgungseinrichtung des zweiten Differentialverstärkers der Vorspannungsschaltung beinhal­ tet: einen dritten Vorspannungsanschluß zum Aufnehmen der Strom-Steuerspannung; einen dritten Konstantstrom-Steuer­ transistor, der eine Elektrode, welche an die anderen Elek­ troden des dritten und des vierten Ausgangssignal-Steuer­ transistors als der eine Anschluß angeschlossen ist, eine andere Elektrode, welche als der andere Anschluß an die zweite Stromquelle angeschlossen ist, und eine Steuerelek­ trode aufweist, welche die Stromsteuerspannung durch den dritten Vorspannungsanschluß aufnimmt, wobei der dritte Konstantstrom-Steuertransistor einen dritten Konstantstrom gemäß der Stromsteuerspannung zu der zweiten Stromquelle liefert; und einen vierten Konstantstrom-Steuertransistor, der eine Elektrode, welche an die anderen Elektroden des dritten und des vierten Ausgangssignal-Steuertransistors als der eine Anschluß angeschlossen ist, eine andere Elek­ trode, welche als der andere Anschluß an die zweite Strom­ quelle angeschlossen ist, und eine Steuerelektrode auf­ weist, welche die Stromsteuerspannung durch den dritten Vorspannungsanschluß aufnimmt, wobei der vierte Konstant­ strom-Steuertransistor einen vierten Konstantstrom gemäß der Stromsteuerspannung zu der zweiten Stromquelle liefert.

In dem ersten Differentialverstärker des dritten Aspek­ tes der vorliegenden Erfindung können Ausführungsparameter des ersten und des zweiten Laststrom-Steuertransistors so eingestellt werden, daß sie zueinander identisch sind, Aus­ führungsparameter des ersten und des zweiten Ausgangs­ signal-Steuertransistors werden so eingestellt, daß sie zu­ einander identisch sind, Ausführungsparameter des ersten und des zweiten Konstantstrom-Steuertransistors werden so eingestellt, daß sie zueinander identisch sind. In dem zweiten Differentialverstärker können Ausführungsparameter des dritten und des vierten Laststrom-Steuertransistors so eingestellt werden, daß sie zueinander identisch sind, Aus­ führungsparameter des dritten und des vierten Ausgangs­ signal-Steuertransistors werden so eingestellt, daß sie zu­ einander identisch sind, und Ausführungsparameter des drit­ ten und des vierten Konstantstrom-Steuertransistors werden so eingestellt, daß sie zueinander identisch sind.

Des weiteren werden die Ausführungsparameter des drit­ ten und des vierten Laststrom-Steuertransistors, des drit­ ten und des vierten Ausgangssignal-Steuertransistors und des dritten und des vierten Konstantstrom-Steuertransistors bevorzugt so eingestellt, daß sie identisch den Ausfüh­ rungsparametern des ersten und des zweiten Laststrom- Steuertransistors, des ersten und des zweiten Ausgangs­ signal-Steuertransistors bzw. des ersten und des zweiten Konstantstrom-Steuertransistors sind.

Alternativ kann ein Verhältnis der Ausführungsparameter des dritten und des vierten Laststrom-Steuertransistors, des dritten und des vierten Ausgangssignal-Steuertran­ sistors und des dritten und des vierten Konstantstrom-Steu­ ertransistors so eingestellt werden, daß es gleich einem Verhältnis der Ausführungsparameter des ersten und des zweiten Laststromsteuertransistors, des ersten und des zweiten Ausgangssignal-Steuertransistors und des ersten und des zweiten Konstantstrom-Steuertransistors eingestellt ist.

Die erste Stromquelle liefert bevorzugt eine höhere Spannung als die zweite Stromquelle, der erste bis vierte Laststrom-Steuertransistor sind PMOS-Transistoren, der er­ ste bis vierte Ausgangssignal-Steuertransistor sind NMOS- Transistoren und der erste bis vierte Konstantstrom-Steuer­ transistor sind NMOS-Transistoren.

Gemäß einem vierten Aspekt der vorliegenden Erfindung beinhaltet die erste Konstantstrom-Versorgungseinrichtung des ersten Differentialverstärker in der Differentialver­ stärkerschaltung des dritten Aspektes der vorliegenden Er­ findung: einen zweiten Vorspannungsanschluß zum Aufnehmen einer Stromsteuerspannung; und einen ersten Konstantstrom- Steuertransistor, der eine Elektrode, welche an die anderen Elektroden des ersten und des zweiten Ausgangssignal Steuertransistors als der eine Anschluß angeschlossen ist, eine andere Elektrode, welche als der andere Anschluß an die zweite Stromquelle angeschlossen ist, und eine Steuer­ elektrode aufweist, welche die Stromsteuerspannung durch den zweiten Vorspannungsanschluß aufnimmt, wobei der erste Konstantstrom-Steuertransistor einen Konstantstrom gemäß der Stromsteuerspannung zu der zweiten Stromquelle liefert. Die Konstantstrom-Versorgungseinrichtung des zweiten Diffe­ rentialverstärkers der Vorspannungsschaltung beinhaltet: einen dritten Vorspannungsanschluß zum Aufnehmen der Strom­ steuerspannung; und einen dritten Konstantstrom-Steuertran­ sistor, der eine Elektrode, welche an die anderen Elektro­ den des dritten und des vierten Ausgangssignal-Steuertran­ sistors als der eine Anschluß angeschlossen ist, eine ande­ re Elektrode, welche als der andere Anschluß an die zweite Stromquelle angeschlossen ist, und eine Steuerelektrode aufweist, welche die Stromsteuerspannung durch den dritten Vorspannungsanschluß aufnimmt, wobei der dritte Konstant­ strom-Steuertransistor einen Konstantstrom gemäß der Strom­ steuerspannung zu der zweiten Stromquelle liefert.

Bevorzugt werden in dem ersten Differentialverstärker Ausführungsparameter des ersten und des zweiten Laststrom- Steuertransistors so eingestellt, daß sie zueinander iden­ tisch sind, und Ausführungsparameter des ersten und des zweiten Ausgangssignal-Steuertransistors werden so einge­ stellt, daß sie zueinander identisch sind, und in dem zwei­ ten Differentialverstärker werden Ausführungsparameter des dritten und des vierten Laststrom-Steuertransistors so ein­ gestellt, daß sie zueinander identisch sind, und Ausfüh­ rungsparameter des dritten und des vierten Ausgangssignal Steuertransistors werden so eingestellt, daß sie zueinander identisch sind.

Des weiteren liefert die erste Stromquelle bevorzugt eine höhere Spannung als die zweite Stromquelle, der erste bis vierte Laststrom-Steuertransistor sind PMOS-Transisto­ ren, der erste bis vierte Ausgangssignal-Steuertransistor sind NMOS-Transistoren und der Konstantstrom-Steuertran­ sistor ist ein NMOS-Transistor.

Die vorliegende Erfindung betrifft ebenso einen Span­ nungsvergleicher mit: einem Eingangsanschluß für eine zu vergleichende Spannung zum Aufnehmen einer zu vergleichen­ den Spannung; einem Vergleichsspannungs-Eingangsanschluß zum Aufnehmen einer Vergleichsspannung; einer Differential­ verstärkerschaltung, die einen ersten und einen zweiten Eingangsanschluß und einen ersten und einen zweiten Aus­ gangsanschluß beinhaltet; einem ersten Kondensator, der eine Elektrode aufweist, welche an den ersten Eingangsan­ schluß der Differenzialverstärkerschaltung angeschlossen ist; einem zweiten Kondensator, der eine Elektrode, welche an den zweiten Eingangsanschluß der Differentialverstärker­ schaltung angeschlossen ist, und eine andere Elektrode auf­ weist, welche an Masse gelegt ist; einer ersten Schalter­ einrichtung, welche zwischen dem Eingangsanschluß für die zu vergleichende Spannung und dem ersten Kondensator einge­ fügt ist, wobei die erste Schaltereinrichtung im Ansprechen auf ein erstes Steuersignal ein- und ausschaltet; einer zweiten Schaltereinrichtung, welche zwischen dem Ver­ gleichsspannungs-Eingangsanschluß und dem ersten Kondensa­ tor eingefügt ist, wobei die zweite Schaltereinrichtung im Ansprechen auf ein zweites Steuersignal ein- und aus schal­ tet; einer dritten Schaltereinrichtung, welche zwischen dem ersten Ausgangsanschluß und dem ersten Ausgangsanschluß der Differentialverstärkerschaltung eingefügt ist, wobei die dritte Schaltereinrichtung im Ansprechen auf das erste Steuersignal ein- und ausschaltet; und einer vierten Schal­ tereinrichtung, welche zwischen dem zweiten Ausgangsan­ schluß und dem zweiten Ausgangsanschluß der Differential­ verstärkerschaltung eingefügt ist, wobei die vierte Schal­ tereinrichtung im Ansprechen auf das erste Steuersignal ein- und aus schaltet. Die Differentialverstärkerschaltung beinhaltet einen ersten Differentialverstärker, welcher ein erstes und ein zweites Eingangsteil, ein erstes und ein zweites Ausgangsteil und einen Vorspannungsanschluß auf­ weist, wobei der erste Differentialverstärker eine Poten­ tialdifferenz zwischen dem ersten und dem zweiten Eingangs­ teil verstärkt und ein resultierendes Signal aus dem ersten Ausgangsteil aus gibt und ein invertiertes Signal des resul­ tierenden Signals aus dem zweitem Ausgangsteil ausgibt, wo­ bei eine Eingangs-/Ausgangscharakteristik des ersten Diffe­ rentialverstärkers durch eine Spannung gesteuert wird, wel­ che an dem Vorspannungsanschluß auftritt, wobei das erste und das zweite Eingangsteil an den ersten bzw. den zweiten Eingangsanschluß angeschlossen sind, und das erste und das zweite Ausgangsteil an den ersten bzw. den zweiten Aus­ gangsanschluß angeschlossen sind. Die Differentialverstär­ kerschaltung beinhaltet des weiteren eine Vorspannungs­ schaltung, welche an den Vorspannungsanschluß angeschlossen ist, um eine Vorspannung zu dem Vorspannungsanschluß aus zu­ geben. Die Vorspannungsschaltung beinhaltet einen zweiten Differentialverstärker, welcher auf dem gleichen Substrat, auf welchem der erste Differentialverstärker vorgesehen ist, ausgebildet ist, wobei der zweite Differentialverstär­ ker ein drittes und ein viertes Eingangsteil und ein drit­ tes und ein viertes Ausgangsteil aufweist, wobei der zweite Differentialverstärker eine Potentialdifferenz zwischen dem dritten und dem vierten Eingangsteil verstärkt und ein re­ sultierendes Signal aus dem dritten Ausgangsteil aus gibt und ein invertiertes Signal des resultierenden Signals aus dem vierten Ausgangsteil ausgibt, wobei das dritte Ein­ gangsteil und das dritte Ausgangsteil miteinander kurzge­ schlossen sind, wobei der zweite Differentialverstärker eine vorbestimmte Eingangsspannung an dem vierten Eingangs­ teil aufnimmt und eine Spannung als die Vorspannung zu dem Vorspannungsanschluß ausgibt, welche an dem vierten Aus­ gangsteil auftritt.

Wie zuvor in dem ersten Aspekt der vorliegenden Erfin­ dung beschrieben, weist der zweite Differentialverstärker der Vorspannungsschaltung, welcher auf dem gleichen Substrat, auf welchem der erste Differentialverstärker vor­ gesehen ist, ausgebildet ist, das dritte und das vierte Eingangsteil und das dritte und das vierte Ausgangsteil auf. Der zweite Differentialverstärker verstärkt eine Po­ tentialdifferenz zwischen dem dritten und dem vierten Ein­ gangsteil und gibt ein resultierendes Signal aus dem drit­ ten Ausgangsteil und ein invertiertes Signal des Signals aus dem vierten Ausgangsteil aus. Das dritte Eingangsteil und das dritte Ausgangsteil sind miteinander kurzgeschlos­ sen. Der zweite Differentialverstärker nimmt eine vorbe­ stimmte Eingangsspannung an dem vierten Eingangsteil auf und gibt eine Spannung als die Vorspannung an dem Vorspan­ nungsanschluß aus, welche an dem vierten Ausgangsteil auf­ tritt. Daher weist die Vorspannung einen Wert auf, welcher für den zweiten Differentialverstärker optimal ist, um eine Differentialverstärkung durchzuführen.

Außerdem sind, da der erste und der zweite Differen­ tialverstäker auf dem gleichen Substrat ausgebildet sind, Änderungen in der Ausführung der Elemente, die während der Herstellung entstehen, zwischen dem ersten und dem zweiten Differentialverstärker ähnlich.

Daraus folgt, daß eben im ersten Differentialverstärker Änderungen in der Ausführung der Transistoren so korrigiert werden, daß sie für eine Differentialverstärkung optimal sind, da die Vorspannung auf die Steuerelektroden des er­ sten und des zweiten Laststrom-Steuertransistors des ersten Differentialverstärkers eingeprägt wird. Daher weist der erste Differentialverstärker eine hervorragende Eingangs- /Ausgangscharakteristik auf.

Andererseits wird, da der zweite Differentialverstärker in seiner Struktur dem ersten Differentialverstärker gleich ist, eine Betriebsspannung des zweiten Differentialverstär­ kers gleich einer Betriebsspannung des ersten Differential­ verstärkers.

Dies ermöglicht es, eine Betriebsstromquellenspannung auf einen minimal notwendigen Wert herabzusetzen.

In der Differentialverstärkerschaltung des zweiten Aspektes der vorliegenden Erfindung beinhaltet die Vorspan­ nungsschaltung den zweiten Differentialverstärker, welcher in seiner Struktur dem ersten Differentialverstärker gleich ist. Die Steuerelektrode (d. h. das dritte Eingangsteil) und die eine Elektrode (d. h. das dritte Ausgangsteil) des drit­ ten Ausgangssignal-Steuertransistors sind miteinander kurz­ geschlossen. Die Steuerelektrode und die andere Elektrode (d. h. das dritte Ausgangsteil) des vierten Ausgangssteuer­ transistors sind ebenso miteinander kurzgeschlossen. Daher wird ein Potential an der Steuerelektrode des dritten Aus­ gangssignal-Steuertransistors so gesteuert, daß es gleich einer Ausgangssteuerspannung ist, welche an die Steuerelek­ trode des vierten Ausgangssignal-Steuertransistors angelegt wird.

Daher korrigieren in dem zweiten Differentialverstärker ein dritter und ein vierter Laststrom des dritten bzw. des vierten Laststrom-Steuertransistors Änderungen in der Aus­ führung der Transistoren des zweiten Differentialverstärker in Werte, welche für den zweiten Differentialverstärker op­ timal sind, um eine Differentialverstärkung durchzuführen.

Spannungen, welche an den Steuerelektroden des dritten und des vierten Laststrom-Steuertransistors auftreten, wer­ den an den Vorspannungsanschluß als die Vorspannung ausge­ geben und an die Steuerelektroden des ersten und des zwei­ ten Laststrom-Steuertransistors des ersten Differentialver­ stärkers angelegt.

Daher sind, da der erste und der zweite Differential­ verstärker auf dem gleichen Substrat ausgebildet sind, Än­ derungen in der Ausführung der Elemente zwischen dem ersten und dem zweiten Differentialverstärker, die während der Herstellung entstehen, ähnlich.

Daraus folgt, daß eben in dem ersten Differentialver­ stärker Änderungen in der Ausführung der Transistoren in einem ersten und einem zweiten Laststrom korrigiert werden, welche für eine Differentialverstärkung optimal sind, da die Vorspannung auf die Steuerelektroden des ersten und des zweiten Laststrom-Steuertransistors des ersten Differen­ tialverstärkers eingeprägt wird. Daher weist der erste Differentialverstärker eine hervorragende Eingangs- /Ausgangscharakteristik auf.

Andererseits wird, da der zweite Differentialverstärker in seiner Struktur gleich dem ersten Differentialverstärker ist, eine Potentialdifferenz zwischen der ersten und der zweiten Stromquelle, mit welchen der zweite Differential­ verstärker betrieben werden kann, gleich einer Potential­ differenz zwischen der ersten und der zweiten Stromquelle, mit welchen der erste Differentialverstärker betrieben wer­ den kann. Dies ermöglicht es, eine Betriebsstromquellen­ spannung auf einen minimal notwendigen Wert herabzusetzen.

Des weiteren ist es auf einfache Weise möglich, von außen eine Abgleichsspannung des ersten Differentialver­ stärkers einzustellen, da eine Ausgangsteuerspannung, die an die Steuerelektrode des vierten Ausgangssignal-Steuer­ transistors des zweiten Differentialverstärkers der Vor­ spannungsschaltung angelegt wird, eine Abgleichsspannung des ersten Differentialverstärkers bestimmt.

In der Differentialverstärkerschaltung des dritten Aspektes der vorliegenden Erfindung wird die zweite Kon­ stantstrom-Versorgungseinrichtung des zweiten Differential­ verstärkers der Vorspannungsschaltung durch den dritten und den vierten Konstantstrom-Steuertransistor wie die erste Konstantstrom-Versorgungseinrichtung des ersten Differen­ tialverstärkers ausgebildet, welche durch den ersten und zweiten Konstantstrom-Steuertransistor ausgebildet ist. Da­ her sind der erste und der zweite Differentialverstärker, die die Struktur der Konstantstrom-Versorgungseinrichtung beinhalten, zueinander gleich.

In der Differentialverstärkerschaltung des vierten Aspektes der vorliegenden Erfindung wird die zweite Kon­ stantstrom-Versorgungseinrichtung des zweiten Differential­ verstärkers der Vorspannungsschaltung durch den zweiten Konstantstrom-Steuertransistor wie die erste Konstantstrom- Versorgungsschaltung des ersten Differentialverstärkers ausgebildet, welche durch den ersten Konstantstrom-Steuer­ transistor ausgebildet ist. Daher sind der erste und der zweite Differentialverstärker, die Struktur der Konstant­ strom-Versorgungseinrichtung beinhalten, zueinander gleich.

Es ist daher die Aufgabe der vorliegenden Erfindung eine Differentialverstärkerschaltung zu schaffen, welche eine Betriebsstromquellenspannung auf einen minimal notwen­ digen Wert herabsetzt und welche eine hervorragende Ein­ gangs-/Ausgangscharakteristik aufweist.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeich­ nung näher beschrieben. Es zeigen:

Fig. 1 einen Stromlaufplan eines Spannungsvergleichers, welcher eine Differentialverstärkerschaltung gemäß dem er­ sten bevorzugten Ausführungsbeispiel der vorliegenden Er­ findung verwendet;

Fig. 2 einen die innere Struktur des Differentialver­ stärkers von Fig. 1 zeigenden Stromlaufplan;

Fig. 3 einen die innere Struktur der Vorspannungsschal­ tung von Fig. 1 zeigenden Stromlaufplan;

Fig. 4 einen die innere Struktur eines Differentialver­ stärkers einer Differentialverstärkerschaltung gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigenden Stromlaufplan;

Fig. 5 einen die innere Struktur einer Vorspannungs­ schaltung einer Differentialverstärkerschaltung gemäß dem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigenden Stromlaufplan;

Fig. 6 einen die Struktur eines herkömmlichen Span­ nungsvergleichers zeigenden Stromlaufplan;

Fig. 7 ein Zeitablaufsdiagramm zum Erklären einer Funk­ tionweise des herkömmlichen Spannungsvergleichers;

Fig. 8 ein die Eingangs-/Ausgangscharakteristik eines Differentialverstärkers zeigendes Wellenformdiagramm;

Fig. 9 einen die innere Struktur eines herkömmlichen Spannungsvergleichers zeigenden Stromlaufplan;

Fig. 10 einen die Struktur eines herkömmlichen Span­ nungsvergleichers, welcher eine eine Vorspannungsschaltung beinhaltende Differentialverstärkerschaltung, beinhaltet, zeigenden Stromlaufplan; und

Fig. 11 einen die innere Struktur einer Vorspannungs­ schaltung von Fig. 10 zeigenden Stromlaufplan.

Es folgt eine Beschreibung eines ersten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung.

Fig. 1 stellt einen Stromlaufplan dar, der eine Struk­ tur eines Spannungsvergleichers zeigt, welche eine Diffe­ rentialverstärkerschaltung gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendet. Wie in Fig. 1 gezeigt ist, ist der Spannungsvergleicher aus einem Eingangsteil 1 und einem Verstärkerteil 2, welches durch die Differentialverstärkerschaltung des ersten bevor­ zugten Ausführungsbeispiels ist gebildet ist, zusammenge­ setzt.

Das Eingangsteil 1 beinhaltet einen Eingangsanschluß 101 und einen Eingangsanschluß 102 zum Aufnehmen einer zu vergleichenden Spannung V_IN bzw. einer Vergleichsspannung V_CM von außen. Der Eingangsanschluß 101 ist durch einen Schalter SW1 an einen Knoten N1, welcher als ein Ausgangs­ anschluß dient, angeschlossen, während der Eingangsanschluß 102 durch einen Schalter SW2 an den Knoten N1 angeschlossen ist. Der Schalter SW1 schaltet sich unter der Steuerung eines Steuersignals Φ1 ein und aus. Der Schalter SW2 schal­ tet sich unter der Steuerung des Steuersignals Φ2 ein und aus.

Ein Eingangsanschluß des Verstärkerteils 2 ist durch den Knoten N1 gebildet. Das Verstärkerteil 2 ist durch eine Koppelkapazität CC1 von diesem Knoten N1 an einen ersten Eingangsanschluß 21 des Differentialverstärkers 3 ange­ schlossen. Ein zweiter Eingangsanschluß 22 des Differen­ tialverstärkers 3 ist durch eine Koppelkapazität CC2 an Masse gelegt.

Ein negativer Eingang des ersten Differentialverstär­ kers 3 ist mit dem ersten Eingangsanschluß 21 verbunden. Ein invertiertes Ausgangssignal, das aus dem negativen Ein­ gangssignal erzeugt wird, wird nach außen an einen ersten Ausgangsanschluß 41 ausgegeben und an den ersten Eingangs­ anschluß 21 durch einen Schalter SW31 zurückgeliefert. Ein positives Eingangssignal des Differentialverstärkers 3 wird an den zweiten Eingangsanschluß 23 gekoppelt. Ein nicht in­ vertiertes Ausgangssignal, das aus dem positiven Eingangs­ signal erzeugt wird, wird nach außen an einen zweiten Aus­ gangsanschluß 42 ausgegeben und durch einen Schalter SW32 an den zweiten Eingangsanschluß 23 zurückgeliefert.

An dem Differentialverstärker 3 werden aus einer Vor­ spannungsschaltung 4 durch Vorspannungsanschlüsse 71 bzw. 72 Vorspannungen VB1 bzw. VB5 angelegt.

Grundsätzlich ist die Vorspannungsschaltung 4 durch einen Differentialverstärker gebildet, welcher ein inver­ tiertes Ausgangssignal an dessen negativen Eingang zurück­ liefert, und die erste Vorspannung VB1 an seinem nicht ge­ zeigten Vorspannungsanschluß und eine zweite Vorspannung VB4 an seinem positiven Eingang aufnimmt. Die Vorspannungs­ schaltung 4 gibt die Vorspannung VB1 an dem Vorspannungsan­ schluß 71 und die Vorspannung VB4, welche die Spannung des nicht invertierten Ausgangs ist, an dem Vorspannungsan­ schluß 72 aus.

Fig. 2 stellt einen Stromlaufplan dar, der eine innere Struktur des Differentialverstärkers 3 zeigt. Wie aus Fig. 2 ersichtlich ist, wird der Differentialverstärker 3 durch NMOS-Transistoren 51A, 51B, 52A und 52B und PMOS-Transisto­ ren 53A und 53B ausgebildet.

Die Sources der NMOS-Transistoren 51A und 51B, welche als Konstantstrom-Steuertransistoren ausgebildet sind, sind gemeinsam an Masse gelegt. An Gates der NMOS-Transistoren 51A und 51B wird durch den Vorspannungsanschluß 71 die Vor­ spannung VB1 angelegt. Drains der NMOS-Transistoren 51A und 51B sind mit Sources der NMOS-Transistoren 52A bzw. 52B und ebenso miteinander verbunden.

Ein Gate des NMOS-Transistors 52A ist an den ersten Eingangsanschluß 21 angeschlossen, ein Drain des NMOS-Tran­ sistor 52A ist an einen Drain des Transistors 53A, welcher als ein PMOS-Laststrom-Steuertransistor ausgebildet ist, angeschlossen. Ein Gate des NMOS-Transistors 52B ist an den zweiten Eingangsanschluß 22 angeschlossen, während ein Drain des NMOS-Transistors 53B an einen Drain des PMOS- Transistors 53B angeschlossen ist, welcher als ein Last­ strom-Steuertransistor ausgebildet ist.

Die Vorspannungsschaltung VB5 wird durch den Vorspan­ nungsanschluß 72 an Gates der PMOS-Transistoren 53A und 53B angeschlossen. Der Drain des NMOS-Transistors 52A (d. h. der Drain des NMOS-Transistors 53A) wird an den ersten Aus­ gangsanschluß 41 angeschlossen, während der Drain des NMOS- Transistors 52B (d. h. des PMOS-Transistors 53B) an den zweiten Ausgangsanschluß 42 angeschlossen wird. Sources der PMOS-Transistoren 53A und 53B sind jeweils an die Strom­ quelle VDD angeschlossen.

Ausführungsparameter der NMOS-Transistoren 51A, 52A und 53A (d. h. Kanalbreite/Kanallänge) werden so eingestellt, daß sie gleich denen der NMOS-Transistoren 51B, 52B bzw. 53B sind.

Fig. 3 stellt einen Stromlaufplan dar, der die innere Struktur der Vorspannungsschaltung 4 zeigt. In Fig. 3 wird die Vorspannungsschaltung 4 durch NMOS-Transistoren 11A, 11B, 12A und 12B und PMOS-Transistoren 13A und 13B ausge­ bildet.

Sources der NMOS-Transistoren 11A und 11B oder der Kon­ stantstrom-Steuertransistoren sind gemeinsam an Masse ge­ legt. Gates der NMOS-Transistoren 11A und 11B zum Aufnehmen der Vorspannung VB1 sind an den Vorspannungsanschluß 71 an­ geschlossen. Drains der NMOS-Transistoren 11A und 11B sind an Sources der NMOS-Transistoren 12A und 12B, welche als Ausgangssignal-Steuertransistoren aufgebaut sind, ange­ schlossen und sind ebenso miteinander verbunden. Daher sind die NMOS-Transistoren 11A und 11B oder die Konstantstrom- Steuertransistoren der Vorspannungsschaltung 4 bezüglich der Struktur der NMOS-Transistoren 51A und 51B, welche als Konstantstrom-Steuertransistoren des Differentialverstär­ kers 3 ausgebildet sind, gleich.

Ein Gate und ein Drain des NMOS-Transistors 12A sind miteinander kurzgeschlossen. Der Drain (das Gate) des NMOS- Transistors 12A ist an einen Drain des PMOS-Transistors 13A, welcher als Laststrom-Steuertransistor ausgebildet ist, angeschlossen. Andererseits wird die Vorspannung VB4 auf ein Gate des NMOS-Transistors eingeprägt. Ein Drain des NMOS-Transistors 123 ist an einen Drain (ein Gate) des PMOS-Transistors 133, welcher als Laststrom-Steuertran­ sistor ausgebildet ist, dessen Drain und Gate miteinander kurzgeschlossen sind, angeschlossen.

Gates der PMOS-Transistoren 13A und 13B sind an den Vorspannungsanschluß 72 angeschlossen, und Sources der PMOS-Transistoren 13A und 13B sind beide an die Stromquelle VDD angeschlossen. Daher werden Gatespannungen der PMOS- Transistoren 13A und 13B als die Vorspannung VB3 an den Vorspannungsanschluß 72 angelegt.

Ausführungsparameter der NMOS-Transistoren 11A, 12A und 13A (d. h. Kanalbreite/Kanallänge) sind so entworfen worden, daß sie gleich denen der NMOS-Transistoren 11B, 12B bzw. 13B sind.

Im Folgenden wird eine Beschreibung der Ausführungspa­ rameter der jeweiligen Transistoren des Differentialver­ stärkers 3 bezüglich des NMOS-Transistors 11 (11A, 11B), des NMOS-Transistors 12 (12A, 12B) und des PMOS-Transistors 13 (13A, 13B) gegeben.

Die Ausführungsparameter der NMOS-Transistoren 11 und 12 und des PMOS-Transistors 13 sind so eingestellt, daß sie die gleichen wie die der NMOS-Transistoren 51A bzw. 52A des PMOS-Transistors 53A und die der NMOS-Transistoren 51B bzw. 52B bzw. des PMOS-Transistors 53B sind.

Alternativ wird ein Verhältnis der Ausführungsparameter der NMOS-Transistoren 11 und 12 und des PMOS-Transistors 13 so eingestellt, daß es einem Verhältnis der Ausführungspa­ rameter der NMOS-Transistoren 51A und 52A und des PMOS- Transistors 53A und einem Verhältnis der Ausführungspara­ meter der NMOS-Transistoren 51B und 52B und des PMOS-Tran­ sistors 53B gleicht.

Somit ist die Vorspannungsschaltung 4 einschließlich der Konstantstrom-Steuertransistoren grundsätzlich als eine Spannungsfolgerschaltung aufgebaut, welche in der Lage ist, als ein zweiter Differentialverstärker, welcher dem Diffe­ rentialverstärker 3 gleich ist, betrieben zu werden. In der Vorspannungsschaltung 4 sind das Gate und der Drain des NMOS-Transistors 12A miteinander kurzgeschlossen und das Gate und der Drain des NMOS-Transistors 13B sind miteinan­ der kurzgeschlossen, so daß ein Gatepotential an dem NMOS- Transistor 12A gleich der Vorspannung VB4 ist, welche an das Gate des NMOS-Transistors 13B angelegt wird.

Im Nachfolgenden wird dies detailliert beschrieben.

Wenn das Gatepotential an dem NMOS-Transistor 12A durch die Vorspannung VB4 für eine kurze Zeitdauer überschritten wird, neigt ein Drainstrom des NMOS-Transistors 12B dazu, das Gatepotential an dem NMOS-Transistor 12A zu überschrei­ ten.

Indessen ist ein Drainstrom des PMOS-Transistors 13B gleich dem Drainstrom des NMOS-Transistor 12B, und der PMOS-Transistor 13A und der PMOS-Transistor 13 bilden eine Stromspiegelstruktur aus. Daher wird ein Drainstrom des PMOS-Transistors I3A gleich dem Drainstrom des NMOS-Tran­ sistors 12B.

Daraus folgt, daß der Drainstrom des PMOS-Transistors 13A den Drainstrom des NMOS-Transistors 12A überschreitet. Dies verursacht ein Potential an einem Knoten N2, welcher ein Schnittpunkt des Drains (Gates) des PMOS-Transistors 13A und des Drains des NMOS-Transistors 12A ist, d. h. das Gatepotential an dem NMOS-Transistor 12A erhöht sich.

Andererseits neigt, wenn das Gatepotential an dem NMOS- Transistor 12A die Vorspannung VB4 für eine kurze Zeitdauer überschreitet, der Drainstrom des NMOS-Transistors 12B da­ zu, kleiner als der Drainstrom des NMOS-Transistors 12A zu werden.

Da der Drainstrom des PMOS-Transistors 13A folglich kleiner als der Drainstrom des NMOS-Transistors 12A wird, fällt das Gatepotential an dem NMOS-Transistor 12A ab.

Anders ausgedrückt, unter der Annahme, daß das Gate­ potential an dem NMOS-Transistor 12A gleich V12 ist, erhöht sich V12, wenn V12 < VB4 ist, und verringert sich, wenn V12 < VB4 ist. Daher führt die Vorspannungsschaltung 4 eine Steuerung derart durch, daß V12 = VB4 gehalten wird.

Wenn eine solche Vorspannungsschaltung 4 durch die Vor­ spannungsanschlüsse 71 und 72 an den Differentialverstärker 3 angeschlossen wird, wird die Vorspannung VB4 zur Ab­ gleichsspannung V_BS des Differentialverstärkers 3. Somit kann die Abgleichsspannung V_BS des Differentialverstärkers 3 auf einfache Weise gemäß der Vorspannung VB4 eingestellt werden.

Des weiteren werden, da das Gatepotential des NMOS- Transistors 12A der Vorspannungsschaltung 4 so gesteuert wird, daß es der Vorspannung VB4 gleicht, welche an das Gate des NMOS-Transistors 12B angelegt wird, die Drain- Source-Ströme zwischen den Transistoren 11A, 12A und 13A gleich zu den Drain-Source-Strömen zwischen den Transisto­ ren 11B, 12B und 13B. Daraus folgt, daß ein Stromwert I11B (I11A) zwischen dem Source und dem Drain des NMOS-Tran­ sistors 11B (11A) gleich zu einem Strom I13B (I13A) zwi­ schen dem Source und dem Drain des PMOS-Transistors 13B (13A) wird. Diese Situation wird immer durch Ändern der Vorspannung VB5 oder der Gatespannungen der PMOS-Transisto­ ren 13A und 13B gemäß den Änderungen in den Ausführungs­ parametern der Transistoren 11A bis 13A und 11B bis 13B der Vorspannungsschaltung 4, welche während der Herstellung er­ zeugt werden, realisiert. Diese Situation ist für die Vor­ spannungsschaltung 4 eine optimale Bedingung, um eine Differentialverstärkung durchzuführen.

Da der Differentialverstärker 3 und die Vorspannungs­ schaltung 4 miteinander durch den Vorspannungsanschluß 72 verbunden sind, bilden der PMOS-Transistor 13 der Vorspan­ nungsschaltung 4 und die PMOS-Transistoren 53A und 53B des Differentialverstärkers 3 eine Stromspiegelstruktur aus.

Durch Anlegen der Vorspannung VB1 und VB4 unter dieser Bedingung erlaubt daher die Vorspannungsschaltung 4 der Vorspannung VB1, daß diese direkt an die Gates der NMOS- Transistoren 51A und 51B des Differentialverstärkers 3 an­ gelegt wird, und der Vorspannung VB4, die Abgleichsspannung V_BS so zu bestimmen, daß die Vorspannung VB5, welche verur­ sacht, daß I11B = I13B (I11A = I13A) gilt, an dem Vorspannungs­ anschluß 72 auftritt.

Kurz gesagt, es wird wird die Vorspannung VB5 auf einen optimalen Spannungswert gesteuert, welcher die Änderungen in den Ausführungsparametern der Transistoren 11B bis 13B der Vorspannungsschaltung 4 korrigiert und welcher I11B = I13B realisiert. Die Änderungen in den Ausführungspa­ rametern der Transistoren 11B bis 13B spiegeln die Änderun­ gen in den Ausführungsparametern der Transistoren 51A bis 53A und 51B bis 53B des Differentialverstärkers 3 wieder.

Somit werden, wie in der herkömmlichen Vorspannungs­ schaltung 5, die Änderungen bezüglich der Transistoren 51A bis 53A und 51B bis 53B des Differentialverstärkers 3 kor­ rigiert, da die Vorspannung VB5 an die Gates der PMOS-Tran­ sistoren 53A und 53B des Differentialverstärkers 3 durch den Vorspannungsanschluß angelegt wird. Daraus folgt, daß eine hervorragende Eingangs-/Ausgangscharakteristik reali­ siert wird.

Eine minimal notwendige Stromquellenspannung in der Vorspannungsschaltung 4 wird berechnet als (Drain-Source- Spannung Vdsat1 zum Erhalten des NMOS-Transistors 11B (11A) im Sättigungsbereich) + (Drain-Source-Spannung Vdsat2 zum Erhalten des NMOS-Transistors 12B (12A) im Sättigungsbe­ reich) + (Drain-Source-Spannung Vdsat3 zum Erhalten des NMOS-Transistors 13B (13A) im Sättigungsbereich) + (Schwellwertspannung Vth2 des NMOS-Transistors 12B (12A)).

Andererseits muß für die Struktur des Differentialver­ stärkers 3, wie sie zuvor beschrieben worden ist, im Ver­ hältnis zum herkömmlichen Verfahren die Stromquellenspan­ nung größer oder gleich sein als (Drain-Source-Spannung Vdsat1 zum Erhalten des NMOS-Transistors 51A (51B) im Sättigungsbereich) + (Drain-Source-Spannung Vdsat2 zum Er­ halten des NMOS-Transistors 52A (52B) im Sättigungsbereich) + (Drain-Source-Spannung Vdsat3 zum Erhalten des NMOS-Tran­ sistors 53A (53B) im Sättigungsbereich) + (Schwellwertspannung Vth2 des NMOS-Transistors 52A (52B)).

Daher versteht es sich durch Vergleichen der Vorspan­ nungsschaltung 4 mit der herkömmlichen Vorspannungsschal­ tung 5, daß der gleiche Wert als die Stromquellenspannung, welche für den Differentialverstärker 3 notwendig ist, da­ durch erhalten werden kann, daß (Schwellwertspannung Vth3 des PMOS-Transistors 13B (13A)) reduziert wird.

Somit kann durch Ausbilden der Vorspannungsschaltung 4 in einer Schaltungsstruktur, welche grundsätzlich gleich der des Differentialverstärkers 3 ist, die Betriebsspannung der Vorspannungsschaltung 4 auf den gleichen Wert wie den des Differentialverstärkers 3 eingestellt werden.

Dies ermöglicht es, eine Differentialverstärkerschal­ tung zu erhalten, in welcher eine Betriebsstromquellenspan­ nung auf einen minimal notwendigen Wert herabgesetzt wird und welche eine hervorragende Eingangs- /Ausgangscharakteristik zeigt.

Nachfolgend wird ein zweites bevorzugtes Ausführungs­ beispiel der vorliegenden Erfindung beschrieben.

Fig. 4 stellt einen Stromlaufplan dar, der eine innere Struktur des Differentialverstärkers 3 gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die gesamte Struktur des Verstärkerteils 2 ist der des ersten bevorzugten Ausführungsbeispiels, das in Fig. 1 gezeigt ist, ähnlich.

Wie in Fig. 2 gezeigt ist, wird der Differentialver­ stärker 3 durch NMOS-Transistoren 51, 52A und 52B und PMOS- Transistoren 53A und 53B ausgebildet.

Ein Source des NMOS-Transistors 51, der als ein Kon­ stantstrom-Steuertransistor aufgebaut ist, ist an Masse ge­ legt. Die Vorspannung VB1 wird einem Gate des NMOS-Tran­ sistors 51 durch den Vorspannungsanschluß 71 eingeprägt. Ein Drain des NMOS-Transistors 51 ist mit Sources der NMOS- Transistoren 52A und 52B, welche als Ausgangssignal-Steuer­ transistoren aufgebaut sind, verbunden.

Ein Gate des NMOS-Transistor 52A ist an den ersten Ein­ gangsanschluß 21 angeschlossen, ein Drain des NMOS-Tran­ sistors 52A ist an einen Drain des Transistors 53A, welcher als ein Laststrom-Steuertransistor ausgebildet ist, ange­ schlossen. Ein Gate des NMOS-Transistors 52B ist an den zweiten Eingangsanschluß 22 angeschlossen, während ein Drain des NMOS-Transistors 52B an einen Drain des NMOS- Transistors 53B, welcher als Laststrom-Steuertransistor ausgebildet ist, angeschlossen ist.

Die Vorspannung VB5 wird über den Vorspannungsanschluß 72 an Gates der PMOS-Transistoren 53A und 53B angelegt. Der Drain des NMOS-Transistors 52A (d. h. der Drain des NMOS- Transistors 53A) ist an den ersten Ausgangsanschluß 41 an­ geschlossen, während der Drain des NMOS-Transistors 52B (d. h. der Drain des PMOS-Transistors 53B) an den zweiten Ausgangsanschluß 42 angeschlossen ist. Sources der PMOS- Transistoren 53A und 53B sind jeweils mit der Stromquelle VDD verbunden.

Ausführungsparameter der NMOS-Transistoren 52A und 53A (d. h. Kanalbreite/Kanallänge) werden so eingestellt, daß sie gleich denen der NMOS-Transistoren 52B und 53B sind.

Ein Ausführungsparameter des NMOS-Transistors 51 wird so eingestellt, daß er gleich der Summe des Drain-Source- Stromwerts des NMOS-Transistors 51A und des Drain-Source- Stromwerts des NMOS-Transistors 51B des ersten bevorzugten Ausführungsbeispiels, das in Fig. 2 gezeigt ist, ist.

Fig. 5 stellt einen Stromlaufplan dar, der eine Vor­ spannungsschaltung der Differentialverstärkerschaltung des zweiten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zeigt. Wie in Fig. 5 gezeigt ist, ist die Vor­ spannungsschaltung des zweiten bevorzugten Ausführungsbei­ spiels durch NMOS-Transistoren 11, 12A und 12B und PMOS- Transistoren 13A und 13B ausgebildet.

Ein Source des NMOS-Transistors 11, der als Konstant­ strom-Steuertransistor ausgebildet ist, ist an Masse ge­ legt. Die Vorspannungsschaltung VB1 wird durch einen Vor­ spannungsanschluß 71 an ein Gate des NMOS-Transistors 11 angelegt. Ein Drain des NMOS-Transistors 11 ist mit Sources der NMOS-Transistoren 12A und 12B verbunden. Daher ist der NMOS-Transistor 11 oder der Konstantstrom-Steuertransistor der Vorspannungsschaltung 4 dem NMOS-Transistor 51, welcher als Konstantstrom-Steuertransistor des Differentialverstär­ kers 3 ausgebildet ist, strukturell gleich.

Ein Gate und ein Drain des NMOS-Transistors 12A sind miteinander kurzgeschlossen, und der Drain (das Gate) des NMOS-Transistors 12A ist an einen Drain des PMOS-Tran­ sistors 13A angeschlossen. Andererseits wird die Vorspan­ nung VB4 an das Gate des NMOS-Transistors 12B angelegt, und ein Drain des NMOS-Transistors 12B ist an den Drain (das Gate) des PMOS-Transistors 13B, dessen Drain und Gate mit­ einander verbunden sind, angeschlossen. Die Gates der PMOS- Transistoren 13A und 13B sind an den Vorspannungsanschluß 72 angeschlossen, und die Sources der PMOS-Transistoren 13A und 13B sind gemeinsam mit der Stromquelle VDD verbunden. Daher werden Gatespannungen der PMOS-Transistoren 13A und 13B als die Vorspannung VB3 an den Vorspannungsanschluß 72 angelegt.

Der Ausführungsparameter des NMOS-Transistors 11 ist so eingestellt, daß er gleich der Summe der Drain-Source- Stromwerte der NMOS-Transistoren 11A und 11B der Vorspan­ nungsschaltung 4 des ersten bevorzugten Ausführungsbei­ spiels ist. Die Ausführungsparameter der NMOS-Transistoren 12A und 12B sind so eingestellt, daß sie gleich den Ausfüh­ rungsparametern der NMOS-Transistoren 12B bzw. 13B sind.

Somit ist die Vorspannungsschaltung 4 des zweiten be­ vorzugten Ausführungsbeispiels einschließlich der Konstant­ strom-Steuertransistoren als eine Spannungsfolgerschaltung aufgebaut, welche in der Lage ist, als ein zweiter Diffe­ rentialverstärker, welcher grundsätzlich gleich dem Diffe­ rentialverstärker 3 ausgebildet ist, betrieben zu werden. Wie in dem ersten bevorzugten Ausführungsbeispiel sind in der Vorspannungsschaltung 4 des zweiten bevorzugten Ausfüh­ rungsbeispiels das Gate und der Drain des NMOS-Transistor 12A miteinander kurzgeschlossen und das Gate und der Drain des PMOS-Transistors 13B miteinander kurzgeschlossen, und es wird das Gatepotential an dem NMOS-Transistor 12A derart gesteuert, daß es der Vorspannung VB4 gleicht, welche an das Gate des NMOS-Transistors 12B angelegt wird.

Wenn eine solche Vorspannungsschaltung 4 durch die Vor­ spannungsanschlüsse 71 und 72 an den Differentialverstärker 3 angeschlossen wird, wird die Vorspannung VB4 zur Ab­ gleichsspannung V_BS des Differentialverstärkers 3. Somit kann die Abgleichsspannung V_BS des Differentialverstärkers 3 auf einfache Weise gemäß der Vorspannung VB4 eingestellt werden.

Des weiteren werden, da das Gatepotential an dem NMOS- Transistor 12A der Vorspannungsschaltung 4 so gesteuert wird, daß es der Vorspannung VB4 gleicht, die Drain-Source- Ströme zwischen den Transistoren 12A und 13A gleich zu den Drain-Source-Strömen zwischen den Transistoren 12B und 13B. Daraus folgt, daß der halbe Drain-Source-Stromwert I11 des NMOS-Transistors 11 gleich dem Drain-Source-Stromwert I13B (113A) des PMOS-Transistors 13B (13A) wird.

Außerdem bilden, da der Differentialverstärker 3 und die Vorspannungsschaltung 4 durch den Vorspannungsanschluß 72 miteinander verbunden sind, der PMOS-Transistor 13 der Vorspannungsschaltung 4 und die PMOS-Transistoren 53A und 53B des Differentialverstärkers 3 eine Stromspiegelstruktur aus.

Durch Anlegen der Vorspannung VB1 und VB4 unter dieser Bedingung erlaubt die Vorspannungsschaltung 4 daher der Vorspannung VB1, daß diese direkt an die Gates der NMOS- Transistoren 51A und 51B des Differentialverstärkers 3 an­ gelegt wird, und der Vorspannung VB4, die Abgleichsspannung VB so zu bestimmen, daß die Vorspannung VB5, welche verur­ sacht, daß I11/2 = I13B wird, an dem Vorspannungsanschluß 72 ausgegeben wird.

Kurz gesagt, es wird die Vorspannung VB5 zu einem opti­ malen Spannungswert gesteuert, welche die Änderungen in den Ausführungsparametern der Transistoren 11, 12B und 13B der Vorspannungsschaltung 4 korrigiert und welcher I11/2 = I13B realisiert. Die Änderungen in den Ausführungsparametern der Transistoren 11, 12B und 13B spiegeln die Änderungen in den Ausführungsparametern 51A bis 53A und 51B bis 53B des Differentialverstärkers 3 wieder.

Damit werden, wie in der herkömmlichen Vorspannungs­ schaltung 5, durch Anlegen der Vorspannung VB5 durch den Vorspannungsanschluß 72 an die Gates der PMOS-Transistoren 53A und 53B des Differentialverstärkers 3, die Änderungen bezüglich der Transistoren 51A bis 53A und 51B bis 53B des Differentialverstärkers 3 korrigiert. Daraus folgt, daß eine hervorragende Eingangs/Ausgangscharakteristik erhal­ ten wird.

Eine minimal notwendige Stromquellenspannung in der Vorspannungsschaltung 4 wird berechnet als (Drain-Source- Spannung Vdsat1 zum Erhalten des NMOS-Transistors (11) im Sättigungsbereich) + (Drain-Source-Spannung Vdsat2 zum Er­ halten des NMOS-Transistors 12B (12A) im Sättigungsbereich) + (Drain-Source-Spannung Vdsat3 zum Erhalten des PMOS-Tran­ sistors 13B (13A) im Sättigungsbereich) + (Schwellwertspannung Vth2 des NMOS-Transistors 12B (12A)).

Daher versteht es sich durch Vergleichen der Vorspan­ nungsschaltung 4 mit der herkömmlichen Vorspannungsschal­ tung 5, daß der gleiche Wert als die Stromquellenspannung, welcher für den Differentialverstärker 3 notwendig ist, wie im ersten bevorzugten Ausführungsbeispiel durch Reduzieren der (Schwellwertspannung Vth3 des PMOS-Transistors 13B (13A)) beibehalten werden kann.

Daraus folgt, daß eine Differentialverstärkerschaltung geschaffen worden ist, in welcher eine Betriebsstrom­ quellenspannung auf einen minimal notwendigen Wert herabge­ setzt wird, und welche eine hervorragende Eingangs- /Ausgangscharakteristik zeigt.

Obgleich in den ersten und zweiten bevorzugten Ausfüh­ rungsbeispielen eine einzige Vorspannungsschaltung für einen einzigen Differentialverstärker 3 verwendet worden ist, kann das Verstärkerteil 2 so aufgebaut werden, daß es eine einzige Vorspannungsscha 01654 00070 552 001000280000000200012000285910154300040 0002004445808 00004 01535ltung 4 für eine Mehrzahl von Differentialverstärkerschaltungen 3 beinhaltet.

In der vorhergehenden Beschreibung ist eine Differen­ tialverstärkerschaltung beschrieben worden, in welcher eine Betriebsstromquellenspannung auf einen minimalen notwendi­ gen Wert herabgesetzt wird und welche eine hervorragende Eingangs-/Ausgangscharakteristik zeigt. Sources von NMOS- Transistoren 11A und 11B sind gemeinsam an Masse gelegt. Eine Vorspannung VB2 wird an Gates der NMOS-Transistoren 11A und 11B angelegt. Drains der NMOS-Transistoren 11A und 11B sind mit Sources von NMOS-Transistoren 12A bzw. 12B verbunden. Ein Gate und ein Drain des NMOS-Transistors 12A sind miteinander kurzgeschlossen, wobei der Drain mit einem Drain eines PMOS-Transistors 13A verbunden ist. Eine Vor­ spannung VB4 wird an ein Gate des NMOS-Transistors 12B an­ gelegt. Ein Drain des NMOS-Transistors 12B ist an einen Drain des PMOS-Transistors 13B, dessen Gate und Drain mit­ einander verbunden sind, angeschlossen. Gates der PMOS- Transistoren 13A und 13B sind mit einem Vorspannungsan­ schluß 72 verbunden, während Sources der PMOS-Transistoren 13A und 13B gemeinsam an Masse gelegt sind. Der Vorspan­ nungsanschluß 72 ist mit einem Eingangsvorspannungs-An­ schluß des Differentialverstärkers verbunden.

Claims (15)

1. Differentialverstärkerschaltung, mit:
einem ersten Differentialverstärker, der ein erstes und ein zweites Eingangsteil, ein erstes und ein zweites Ausgangsteil und einen Vorspannungsanschluß beinhaltet, wo­ bei der erste Differentialverstärker eine Potentialdiffe­ renz zwischen dem ersten und dem zweiten Eingangsteil ver­ stärkt und ein resultierendes Signal aus dem ersten Aus­ gangsteil und ein invertiertes Signal des resultierenden Signals aus dem zweiten Ausgangsteil ausgibt, wobei eine Eingangs-/Ausgangscharakteristik des ersten Differential­ verstärkers durch eine Spannung gesteuert wird, welche an dem ersten Vorspannungsanschluß auftritt; und
einer Vorspannungsschaltung, welche an den Vorspan­ nungsanschluß angeschlossen ist, um eine Vorspannung an dem Vorspannungsanschluß aus zugeben, bei der die Vorspannungsschaltung einen zweiten Differential­ verstärker beinhaltet, welcher auf dem gleichen Substrat, auf welchem der erste Differentialverstärker vorgesehen ist, ausgebildet ist, wobei der zweite Differentialverstär­ ker ein drittes und ein viertes Eingangsteil und ein drit­ tes und ein viertes Ausgangsteil beinhaltet, wobei der zweite Differentialverstärker eine Potentialdifferenz zwi­ schen dem dritten und dem vierten Eingangsteil verstärkt und ein resultierendes Signal aus dem dritten Ausgangsteil und ein invertiertes Signal des resultierenden Signals aus dem vierten Ausgangsteil ausgibt, wobei das dritte Ein­ gangsteil und das dritte Ausgangsteil miteinander kurzge­ schlossen sind, wobei der zweite Differentialverstärker eine vorbestimmte Eingangsspannung an dem vierten Eingangs­ teil aufnimmt und eine Spannung, welche an dem vierten Aus­ gangsteil auftritt als die Vorspannung an dem Vorspannungs­ anschluß ausgibt.

2. Differentialverstärker nach Anspruch 1, dadurch ge­ kennzeichnet, daß der erste Differentialverstärker:
einen ersten Laststrom-Steuertransistor, der eine Elektrode, welche an eine erste Stromquelle angeschlossen ist, eine andere Elektrode, welche als das erste Ausgangs­ teil dient, und eine Steuerelektrode aufweist, welche eine Steuerspannung aufnimmt, wobei der erste Laststrom-Steuer­ transistor einen ersten Laststrom aus der ersten Strom­ quelle an das erste Ausgangsteil in Übereinstimmung mit der Steuerspannung liefert;
einen zweiten Laststrom-Steuertransistor, der eine Elektrode, welche an die erste Stromquelle angeschlossen ist, eine andere Elektrode, welche als das zweite Ausgangs­ teil dient, und eine Steuerelektrode aufweist, welche eine Steuerspannung aufnimmt, wobei der zweite Lagestrom-Steuer­ transistor einen zweiten Laststrom aus der ersten Strom­ quelle an das zweite Ausgangsteil in Übereinstimmung mit der Steuerspannung liefert;
einen ersten Ausgangssignal-Steuertransistor, der eine Elektrode, welche an das erste Ausgangsteil angeschlossen ist, und eine Steuerelektrode aufweist, welche als das er­ ste Eingangsteil dient;
einen zweiten Ausgangssignal-Steuertransistor, der eine Elektrode, welche an das zweite Ausgangsteil ange­ schlossen ist, und eine Steuerelektrode aufweist, welche als das zweite Eingangsteil dient; und
eine erste Konstantstrom-Versorgungseinrichtung auf­ weist, die einen Anschluß, welcher an die anderen Elektro­ den des ersten und des zweiten Ausgangssignal-Steuertran­ sistors angeschlossen ist, und einen anderen Anschluß auf­ weist, welcher an eine zweite Stromquelle angeschlossen ist, wobei die erste Konstantstrom-Versorgungseinrichtung einen Konstantstrom zu der zweiten Stromquelle liefert, wo­ bei die Steuerelektroden des ersten und des zweiten Last­ strom-Steuertransistors gemeinsam an den Vorspannungs­ anschluß angeschlossen sind,
wobei der zweite Differentialverstärker der Vorspan­ nungsschaltung:
einen Spannungseingangsanschluß zum Aufnehmen der vor­ bestimmten Eingangsspannung;
einen dritten Laststrom-Steuertransistor, der eine Elektrode, welche an die erste Stromquelle angeschlossen ist, eine andere Elektrode, welche als das dritte Ausgangs­ teil dient, und eine Steuerelektrode aufweist, welche eine Steuerspannung aufnimmt, wobei der dritte Laststrom-Steuer­ transistor einen dritten Laststrom aus der ersten Strom­ quelle an das dritte Ausgangsteil in Übereinstimmung mit der Steuerspannung liefert;
einen vierten Laststrom-Steuertransistor, der eine Elektrode, welche an die erste Stromquelle angeschlossen ist, eine andere Elektrode, welche als das vierte Ausgangs­ teil dient, und eine Steuerelektrode aufweist, welche eine Steuerspannung aufnimmt, wobei der vierte Laststrom-Steuer­ transistor einen vierten Laststrom aus der ersten Strom­ quelle an das vierte Ausgangsteil in Übereinstimmung mit der Steuerspannung liefert;
einen dritten Ausgangssignal-Steuertransistor, der eine Elektrode, welche an das dritte Ausgangsteil ange­ schlossen ist, und eine Steuerelektrode aufweist, welche als das dritte Eingangsteil dient;
einen vierten Ausgangssignal-Steuertransistor, der eine Elektrode, welche an das vierte Ausgangsteil ange­ schlossen ist, und eine Steuerelektrode aufweist, welche als das vierte Eingangsteil dient; und
eine zweite Konstantstrom-Versorgungseinrichtung auf­ weist, die einen Anschluß aufweist, welcher mit den anderen Elektroden des dritten und des vierten Ausgangssignal- Steuertransistors verbunden ist, und einen anderen Anschluß aufweist, welcher mit der zweiten Stromquellen verbunden ist,
wobei die zweite Konstantstrom-Versorgungseinrichtung einen Konstantstrom an die zweite Stromquelle liefert, und wobei die Steuerelektrode und die erste Elektrode des dritten Ausgangssignal-Steuertransistors miteinander kurzgeschlossen sind,
wobei die Steuerelektrode und die an­ dere Elektrode des vierten Laststrom-Steuertransistors mit­ einander kurzgeschlossen sind,
wobei die Steuerelektrode des vierten Ausgangssignal-Steuertransistors mit dem Span­ nungseingangsanschluß verbunden ist und Spannungen, welche an den Steuerelektroden des dritten und des vierten Last­ strom-Steuertransistors auftreten, als die Vorspannung an dem Vorspannungsanschluß ausgegeben werden.

3. Differentialverstärkerschaltung nach Anspruch 2, da­ durch gekennzeichnet, daß in dem ersten Differentialver­ stärker Ausführungsparameter des ersten und des zweiten Laststrom-Steuertransistors so eingestellt werden, daß sie zueinander identisch sind, und Ausführungsparameter des er­ sten und des zweiten Ausgangssignal-Steuertransistors so eingestellt werden, daß sie zueinander identisch sind, und in dem zweiten Differentialverstärker Ausführungspara­ meter des dritten und des vierten Laststrom-Steuertransi­ stors so eingestellt werden, daß sie zueinander identisch sind, und Ausführungsparameter des dritten und des vierten Ausgangssignal-Steuertransistors so eingestellt werden, daß sie zueinander identisch sind.

4. Differentialverstärkerschaltung nach Anspruch 3, da­ durch gekennzeichnet, daß die Ausführungsparameter des dritten und des vierten Laststrom-Steuertransistors und des dritten und des vierten Ausgangssignal-Steuertransistors so eingestellt werden, daß sie gleich den Ausführungspara­ metern des ersten und des zweiten Laststrom-Steuertran­ sistors bzw. des ersten und des zweiten Ausgangssignal- Steuertransistors sind.

5. Differentialverstärker nach Anspruch 3, dadurch ge­ kennzeichnet, daß ein Verhältnis der Ausführungsparameter des dritten und des vierten Laststrom-Steuertransistors und des dritten und des vierten Ausgangssignal-Steuertran­ sistors gleich einem Verhältnis der Ausführungsparameter des ersten und des zweiten Laststrom-Steuertransistors und des ersten und des zweiten Ausgangssignal-Steuertransistors eingestellt sind.

6. Differentialverstärkerschaltung nach Anspruch 4, da­ durch gekennzeichnet, daß die erste Stromquelle eine höhere Spannung als die zweite Stromquelle liefert, wobei der er­ ste bis vierte Laststrom-Steuertransistor PMOS-Transistoren sind, und der erste bis vierte Ausgangssignal-Steuertransistor NMOS-Transistoren sind.

7. Differentialverstärkerschaltung nach Anspruch 2, da­ durch gekennzeichnet, daß die erste Konstantstrom-Versor­ gungseinrichtung des ersten Differentialverstärkers:
einen zweiten Vorspannungsanschluß zum Aufnehmen einer Stromsteuerspannung;
einen ersten Konstantstrom-Steuertransistor, der eine Elektrode, welche an die anderen Elektroden des ersten und des zweiten Ausgangssignal-Steuertransistors als der eine Anschluß angeschlossen ist, eine andere Elektrode, welche an die zweite Stromquelle als der andere Anschluß ange­ schlossen ist, und eine Steuerelektrode aufweist, welche die Stromsteuerspannung durch den zweiten Vorspannungsan­ schluß aufnimmt, wobei der erste Konstantstrom-Steuertran­ sistor einen ersten Konstantstrom an die zweite Stromquelle in Übereinstimmung mit der Stromsteuerspannung liefert; und
einen Konstantstrom-Steuertransistor aufweist, der eine Elektrode, welche an die anderen Elektroden des ersten und des zweiten Ausgangssignal-Steuertransistors als der eine Anschluß angeschlossen ist, eine andere Elektrode, welche an die zweite Stromquelle als der andere Anschluß angeschlossen ist, und eine Steuerelektrode aufweist, wel­ che die Stromsteuerspannung durch den zweiten Vorspannungs­ anschluß aufnimmt, wobei der zweite Konstantstrom-Steuer­ transistor einen zweiten Konstantstrom an die zweite Strom­ quelle in Übereinstimmung mit der Stromsteuerspannung an­ legt,
wobei die zweite Konstantstrom-Versorgungseinrichtung des zweiten Differentialverstärkers der Vorspannungsschal­ tung:
einen dritten Vorspannungsanschluß zum Aufnehmen der Stromsteuerspannung;
einen dritten Konstantstrom-Steuertransistor, der eine Elektrode, welche mit den anderen Elektroden des dritten und des vierten Ausgangssignal-Steuertransistors als der eine Anschluß verbunden ist, eine andere Elektrode, welche an die zweite Stromquelle als der andere Anschluß ange­ schlossen ist, und eine Steuerelektrode aufweist, welche die Stromsteuerspannung durch den dritten Vorspannungsan­ schluß aufnimmt, wobei der dritte Konstantstrom-Steuertran­ sistor einen dritten Konstantstrom an die zweite Stromquel­ le in Übereinstimmung mit der Stromsteuerspannung liefert; und
einen vierten Konstantstrom-Steuertransistor aufweist, der eine Elektrode, welche mit den anderen Elektroden des dritten und des vierten Ausgangssignal-Steuertransistors als der eine Anschluß verbunden ist, eine andere Elektrode, welche an die zweite Stromquelle als der andere Anschluß angeschlossen ist, und eine Steuerelektrode beinhaltet, welche die Stromsteuerspannung durch den dritten Vorspan­ nungsanschluß aufnimmt, wobei der vierte Konstantstrom- Steuertransistor einen vierten Konstantstrom an die zweite Stromquelle in Übereinstimmung mit der Stromsteuerspannung liefert.

8. Differentialverstärkerschaltung nach Anspruch 7, da­ durch gekennzeichnet, daß in dem ersten Differentialver­ stärker Ausführungsparameter des ersten und des zweiten Laststrom-Steuertransistors so eingestellt werden, daß sie zueinander identisch sind, Ausführungsparameter des ersten und des zweiten Ausgangssignal-Steuertransistors so einge­ stellt werden, daß sie zueinander identisch sind, und Aus­ führungsparameter des ersten und des zweiten Konstantstrom- Steuertransistors so eingestellt werden, daß sie zueinander identisch sind, und
in dem zweiten Differentialverstärker Ausführungspara­ meter des dritten und des vierten Laststrom-Steuertransi­ stors so eingestellt werden, daß sie zueinander identisch sind, Ausführungsparameter des dritten und des vierten Aus­ gangssignal-Steuertransistors so eingestellt werden, daß sie zueinander identisch sind, und Ausführungsparameter des dritten und des vierten Konstantstrom-Steuertransistors so eingestellt werden, daß sie zueinander identisch sind.

9. Differentialverstärkerschaltung nach Anspruch 8, da­ durch gekennzeichnet, daß die Ausführungsparameter des dritten und des vierten Laststrom-Steuertransistors, des dritten und des vierten Ausgangssignal-Steuertransistors und des dritten und des vierten Konstantstrom-Steuertran­ sistors so eingestellt werden, daß sie gleich den Ausfüh­ rungsparametern des ersten und des zweiten Laststrom- Steuertransistors, des ersten und des zweiten Ausgangs­ signal-Steuertransistors bzw. des ersten und des zweiten Konstantstrom-Steuertransistors sind.

10. Differentialverstärkerschaltung nach Anspruch 8, da­ durch gekennzeichnet, daß ein Verhältnis der Ausführungs­ parameter des dritten und des vierten Laststrom-Steuertran­ sistors, des dritten und des vierten Ausgangssignal-Steuer­ transistors und des dritten und des vierten Konstantstrom- Steuertransistors gleich einem Verhältnis der Ausführungs­ parameter des ersten und des zweiten Laststrom-Steuertran­ sistors, des ersten und des zweiten Ausgangssignal-Steuer­ transistors und des ersten und des zweiten Konstantstrom- Steuertransistors eingestellt ist.

11. Differentialverstärkerschaltung nach Anspruch 9, da­ durch gekennzeichnet, daß die erste Stromquelle eine höhere Spannung als die zweite Stromquelle liefert,
wobei der erste bis vierte Laststrom-Steuertransistor PMOS-Transistoren sind,
wobei der erste bis vierte Ausgangssignal-Steuertran­ sistor NMOS-Transistoren sind, und der erste bis vierte Konstantstrom-Steuertransistor NMOS-Transistoren sind.

12. Differentialverstärkerschaltung nach Anspruch 7, da­ durch gekennzeichnet, daß die erste Konstantstrom-Versor­ gungseinrichtung des ersten Differentialverstärkers:
einen zweiten Vorspannungsanschluß zum Aufnehmen einer Stromsteuerspannung; und
einen ersten Konstantstrom-Steuertransistor aufweist, der eine Elektrode, welche mit den anderen Elektroden des ersten und des zweiten Ausgangssignal-Steuertransistors als der eine Anschluß verbunden ist, eine andere Elektrode, welche an die zweite Stromquelle als der andere Anschluß angeschlossen ist, und eine Steuerelektrode aufweist, wel­ che die Stromsteuerspannung durch den zweiten Vorspannungs­ anschluß aufnimmt, wobei der erste Konstantstrom-Steuer­ transistor einen Konstantstrom an die zweite Stromquelle in Übereinstimmung mit der Stromsteuerspannung liefert,
wobei die zweite Konstantstrom-Versorgungseinrichtung des zweiten Differentialverstärkers der Vorspannungsschal­ tung:
einen dritten Vorspannungsanschluß zum Aufnehmen der Stromsteuerspannung; und
einen dritten Konstantstrom-Steuertransistor aufweist, der eine Elektrode, welche mit den anderen Elektroden des dritten und des vierten Ausgangssignal-Steuertransistors als der eine Anschluß verbunden ist, eine andere Elektrode, welche an die zweite Stromquelle als der andere Anschluß angeschlossen ist, und eine Steuerelektrode aufweist, wel­ che die Stromsteuerspannung durch den dritten Vorspannungs­ anschluß aufnimmt, wobei der dritte Konstantstrom-Steuer­ transistor einen Konstantstrom an die zweite Konstantstrom­ quelle in Übereinstimmung mit der Stromsteuerspannung lie­ fert.

13. Differentialverstärkerschaltung nach Anspruch 12, da­ durch gekennzeichnet, daß in dem ersten Differentialver­ stärker Ausführungsparameter des ersten und des zweiten Laststrom-Steuertransistors identisch zueinander einge­ stellt sind und Ausführungsparameter des ersten und des zweiten Ausgangssignal-Steuertransistors identisch zueinan­ der eingestellt sind, und
in dem zweiten Differentialverstärker Ausführungspara­ meter des dritten und des vierten Laststrom-Steuertransi­ stores identisch zueinander eingestellt sind und Ausfüh­ rungsparameter des dritten und des vierten Ausgangssignal- Steuertransistors identisch zueinander eingestellt sind.

14. Differentialverstärkerschaltung nach Anspruch 13, da­ durch gekennzeichnet, daß die erste Stromquelle eine höhere Spannung als die zweite Stromquelle liefert,
wobei der erste bis vierte Laststrom-Steuertransistor PMOS-Transistoren sind,
wobei der erste bis vierte Ausgangssignal-Steuertran­ sistor NMOS-Transistoren sind, und
der Konstantstrom-Steuertransistor ein NMOS-Transistor ist.

15. Ein Spannungsvergleicher mit:
einem Eingangsanschluß für eine zu vergleichende Span­ nung zum Aufnehmen einer zu vergleichenden Spannung;
einem Vergleichsspannungs-Eingangsanschluß zum Aufneh­ men einer Vergleichsspannung;
einer Differentialverstärkerschaltung, die einen er­ sten und einen zweiten Eingangsanschluß und einen ersten und einen zweiten Ausgangsanschluß beinhaltet;
einem ersten Kondensator, der eine Elektrode aufweist, welche an den ersten Eingangsanschluß der Differentialver­ stärkerschaltung angeschlossen ist;
einem zweiten Kondensator, der eine Elektrode, welche an den zweiten Eingangsanschluß der Differentialverstärker­ schaltung angeschlossen ist, und eine andere Elektrode auf­ weist, welche an Masse gelegt ist;
einer ersten Schaltereinrichtung, welche zwischen dem Eingangsanschluß für die zu vergleichende Spannung und dem ersten Kondensator eingefügt ist, wobei sich die erste Schaltereinrichtung im Ansprechen auf ein erstes Steuersi­ gnal ein- und ausschaltet;
einer zweiten Schaltereinrichtung, welche zwischen dem Vergleichsspannungs-Eingangsanschluß und dem ersten Konden­ sator eingefügt ist, wobei sich die zweite Erhaltereinrich­ tung im Ansprechen auf ein zweites Steuersignal ein- und ausschaltet;
einer dritten Schaltereinrichtung, welche zwischen dem ersten Ausgangsanschluß und dem ersten Ausgangsanschluß der Differentialverstärkerschaltung eingefügt ist, wobei sich die dritte Schaltereinrichtung im Ansprechen auf das erste Steuersignal ein- und ausschaltet; und
einer vierten Schaltereinrichtung, welche zwischen dem zweiten Ausgangsanschluß und dem zweiten Ausgangsanschluß der Differentialverstärkerschaltung eingefügt ist, wobei sich die vierte Schaltereinrichtung im Ansprechen auf das erste Steuersignal ein- und ausschaltet, wobei
die Differentialverstärkerschaltung einen ersten Dif­ ferentialverstärker beinhaltet, welcher ein erstes und ein zweites Eingangsteil, ein erstes und ein zweites Ausgangs­ teil und einen Vorspannungsanschluß aufweist, wobei der er­ ste Differentialverstärker eine Potentialdifferenz zwischen dem ersten und dem zweiten Eingangsteil verstärkt und ein resultierendes Signal aus dem ersten Ausgangsteil und ein invertiertes Signal des resultierenden Ausgangsteils aus dem zweiten Ausgangsteil ausgibt, wobei eine Eingangs- /Ausgangscharakteristik des ersten Differentialverstärkers durch eine Spannung gesteuert wird, welche an dem Vorspan­ nungsanschluß auftritt, wobei das erste und das zweite Ein­ gangsteil mit dem ersten bzw. dem zweiten Eingangsanschluß verbunden sind, und das erste und zweite Ausgangsteil mit dem ersten bzw. dem zweiten Ausgangsanschluß verbunden sind,
die Differentialverstärkerschaltung des weiteren eine Vorspannungsschaltung beinhaltet, welche an den Vorspan­ nungsanschluß angeschlossen ist, um eine Vorspannung an dem Vorspannungsanschluß auszugeben,
und die Vorspannungsschaltung einen zweiten Differen­ tialverstärker beinhaltet, welcher auf dem gleichen Substrat, auf welchem der erste Differentialverstärker vor­ gesehen ist, ausgebildet ist, wobei der zweite Differenti­ alverstärker ein drittes und ein viertes Eingangsteil und ein drittes und ein viertes Ausgangsteil aufweist, wobei der zweite Differentialverstärker eine Potentialdifferenz zwischen dem dritten und dem vierten Eingangsteil verstärkt und ein resultierendes Signal aus dem dritten Ausgangsteil und ein invertiertes Signal des resultierenden Signal aus dem vierten Ausgangsteil ausgibt, wobei das dritte Ein­ gangsteil und das dritte Ausgangsteil miteinander kurzge­ schlossen sind, wobei der zweite Differentialverstärker ei­ ne vorbestimmte Eingangsspannung an dem vierten Eingangs­ teil aufnimmt und eine Spannung, welche an dem vierten Aus­ gangsteil auftritt als die Vorspannung an den Vorspannungs­ anschluß ausgibt.