DE4330070A1 - Halbleitermodul - Google Patents
HalbleitermodulInfo
- Publication number
- DE4330070A1 DE4330070A1 DE4330070A DE4330070A DE4330070A1 DE 4330070 A1 DE4330070 A1 DE 4330070A1 DE 4330070 A DE4330070 A DE 4330070A DE 4330070 A DE4330070 A DE 4330070A DE 4330070 A1 DE4330070 A1 DE 4330070A1
- Authority
- DE
- Germany
- Prior art keywords
- plate
- thickness
- cooling
- plates
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
Die Erfindung betrifft eine Halbleiteranordnung und insbe
sondere den Aufbau eines Leistungshalbleitermoduls mit
einer Mehrzahl von Leistungsanordnungen, die auf einem
Substrat montiert und in einer Isolierpackung abgedichtet
sind.
Wie gut bekannt ist, gibt es Leistungshalbleitermodulen
mit Leistungshalbleiterschaltanordnungen, wie z. B. IGBTs,
GTOs oder Leistungstransistoren, die in Isolierpackungen
abgedichtet sind. Jeder dieser Leistungshalbleitermodulen
wird durch Laminieren einer Basisplatte, einer inneren
Kühlplatte zur Abführung der in den Halbleiterchips er
zeugten Wärme und Isolierplatten zur elektrischen Isola
tion der Halbleiterchips und der erwähnten Basisplatte im
Modul und auch durch Verbinden dieser Platten mit einer
Lot- oder Hartlotlegierung gebildet. Die Endkühlung der
Leistungshalbleitermodulen wird durch Kühlrippen oder
Wärmerohre erreicht, die an der Basisplatte befestigt
werden.
In einem wie beschrieben aufgebauten Leistungshalbleiter
modul ändert sich die Temperatur des ganzen Halbleiter
moduls mit der Schaltbedingung. Auch im Leistungshalb
leitermodul treten Temperaturunterschiede zwischen den
zwischen den Halbleiterchips angeordneten Schichten und
der Trägerbasisplatte auf. Die Lebensdauer des Leistungs
halbleitermoduls wird durch eine Erscheinung bestimmt, daß
Risse aufgrund der der oben erwähnten Temperaturänderung
des gesamten Moduls und dem Temperaturunterschied inner
halb des Moduls zuzuschreibenden Wärmeermüdung in dem die
Bestandteile untereinander verbindenden Lot- oder Hartlot
material auftreten, so daß der Wärmewiderstand des Lots
oder Hartlots steigt.
Um die Lebensdauer des Leistungshalbleitermoduls zu ver
längern, schlägt JP-A-60-257 141 einen Aufbau vor, bei dem
die Wärmebelastungs-Pufferplatten dicker als die Anschluß
platten in einer Halbleiteranordnung mit den Isolierplat
ten, Anschlußplatten, Wärmebelastungs-Pufferplatten und
Halbleiterchips sind, die nacheinander durch Lot an der
Metallbasis befestigt werden.
Andererseits offenbart JP-A-61-237 456 einen Aufbau, bei
dem der lineare Ausdehnungskoeffizient und der Elastizi
tätsmodul jeder inneren Kühlplatte auf bestimmte Werte
beschränkt werden, um dadurch die Wärmeermüdung jeder
Lötschicht in einer Halbleiteranordnung zu unterdrücken,
die ein Halbleitersubstrat, das mit einem Metallsubstrat
unter Zwischenfügung eines Hilfsmetallsubstrats und einer
Isolierplatte verbunden ist, aufweist.
Bei der oben erwähnten Technik wurde, wenn der Aufbau des
Leistungshalbleitermoduls bezüglich der Verlängerung der
Lotlebensdauer zu optimieren ist, da die Dicke einiger in
nerer Kühlplatten festgelegt ist, die Optimierung nicht
ausreichend hinsichtlich der gegenseitigen Beziehung der
Dicke der einzelnen inneren Kühlplatten angestrebt.
Obwohl die Lebensdauervorhersage gewöhnlich im Fall eines
Wärmezyklustests durchgeführt wird, ist dies für Lei
stungshalbleitermodulen mit Verwendung verschiedener Plat
tendicken im Fall von Arbeitsbedingungen, wo eine Tempera
turdifferenz im Halbleitermodul durch Ein- und Ausschalten
der Halbleiterchips auftritt, dicht vorgesehen.
Der Erfindung liegt daher die Aufgabe zugrunde, einen
Halbleitermodul mit einer Mehrzahl von inneren Kühlplatten
und/oder einer Isolierplatte (gemeinsam als Trägerplatten
bezeichnet), die durch Lot- oder Metallhartlotmaterial
miteinander verbunden sind, zu entwickeln, so daß er einen
Aufbau mit Optimierung der Wärmeermüdungslebensdauer jeder
der Verbindungsschichten hat und die Lebensdauer des gan
zen Moduls verlängert wird.
Zur Lösung dieser Aufgabe schlägt diese Erfindung einen
Halbleitermodul mit einer Mehrzahl von Halbleiterchips,
inneren Kühlplatten zum Tragen der Halbleiterchips und
einer Isolierplatte, die durch Lot- oder Metallhartlotma
terial miteinander verbunden sind, vor, mit dem Kennzei
chen, daß die Dicke der Basisträgerplatte mehr als das
2,5-fache der Maximaldicke der inneren Trägerplatten
beträgt.
Wenn eine Mo-Kühlplatte unter jedem der oben erwähnten
Mehrzahl der Halbleiterchips angeordnet wird und eine
einzelne innere Kupferkühlplatte unter diesen Mo-Platten
angeordnet wird, beträgt die Dicke der inneren Kupferkühl
platte mehr als das 2-fache der Dicke der erwähnten Mo-
Platten.
Die Erfindung schlägt auch einen Halbleitermodul mit einer
Mehrzahl von Halbleiterchips, Kühlplatten zum Tragen die
ser Halbleiterchips und einer Isolierplatte, die gestapelt
und durch Lot- oder Metallhartlotmaterial miteinander ver
bunden sind, vor, wobei eine innere Kupferkühlplatte und
eine Kupferbasisplatte mit unterschiedlichen Dicken über
bzw. unter der Isolierplatte angeordnet sind.
In jedem der oben erwähnten Fälle kann die innere Kühl
platte oder die Isolierplatte so gekrümmt sein, daß der
Mittelteil der inneren Kühlplatte zur Lötschicht so ge
wölbt ist, daß die Umfangsdicke der Lötschicht mehr als
das 1,5-fache der Dicke des Mittelteils der Lötschicht be
trägt.
Durch Bilden von Plattierschichten auf und unter der Iso
lierplatte mit der Einfügung von Metallisierungsmustern
auf beiden Seiten der isolierplatte und durch Verbinden
der Kühlplatten jeweils mit der oberen bzw. unteren Plat
tierschicht unter Einfügung von Lötschichten über den
Plattierschichten können die Flächen der Plattierschichten
kleiner als die Flächen der Kühlplatten gemacht werden,
die auf und unter den Plattierschichten angeordnet sind.
Weiter können Mo-Kühlplatten unter den Halbleiterchips,
eine Cu-Kühlplatte unter den Mo-Kühlplatten und eine Mo-
Kühlplatte an der der Trägerbasisplatte zugewandten Seite
der Cu-Kühlplatte angeordnet werden.
Wenn die Fläche der Trägerbasisplatte 40 cm2 oder mehr
ist, ist die Dicke der oben erwähnten Trägerbasisplatte
vorzugsweise 8 mm oder mehr.
In jedem der oben erwähnten Fälle kann der Isolationsab
stand zwischen den Anoden- und Kathodenanschlüssen der
Halbleiterchips in der Durchgangsdickenrichtung der unter
den Anschlußzuführungen angeordneten Isolierplatten gesi
chert werden.
Mit der Erfindung kann, da die Dicke der Trägerbasisplatte
auf mehr als das 2,5-fache der Maximaldicke der im Halb
leitermodul laminierten Kühlplatten festgelegt wird die
Lebensdauer der die Kühlplatten oder Isolierplatten im
Halbleitermodul verbindenden Lötschichten ausgeglichen
werden, und die Lebensdauer des ganzen Halbleitermoduls
kann verlängert werden.
Weiter können, wenn die Mo-Platten unter einer Mehrzahl
von Halbleiterchips und eine Cu-Kühlplatte darunter ange
ordnet werden, da die Dicke der Cu-Kühlplatte auf mehr als
das Doppelte der Dicke der Mo-Platten festgelegt wird, die
Lebensdauern der Lötschichten zum Verbinden der Kühlplat
ten oder Isolierplatten im Halbleitermodul ausgeglichen
und die Lebensdauer des ganzen Halbleitermoduls verlängert
werden.
Wenn die Kühlplatten oder Isolierplatten so gekrümmt wer
den, daß die Mittelteile der Kühlplatten oder Isolierplat
ten zu den Verbindungslötschichten gewölbt werden und die
Umfangsteile der Lötschichten mehr als die 1,5-fache Dicke
im Vergleich mit den Mittelteilen der Lötschichten aufwei
sen, läßt sich die Ausbreitung eines Risses im Umfangsteil
der Lötschicht wirksam unterdrücken.
Wenn die Flächen der Plattierschichten kleiner als die
Flächen der auf und unter den Plattierschichten angeordne
ten Kühlplatten eingerichtet werden, wird ein Teil, durch
den das restliche das entweichen kann, gesichert, so daß
die Poren der Lötschicht vermindert werden können.
Weiter kann, wenn die Mo-Kühlplatten unter den Halblei
terchips und eine Cu-Kühlplatte unter den Mo-Kühlplatten
und eine Mo-Kühlplatte auf der Trägerbasisplattenseite der
Cu-Kühlplatte angeordnet werden, der Betrag der Verwerfung
bei Raumtemperatur verringert werden.
Wenn die Fläche der Trägerbasisplatte 40 cm2 oder mehr
ist, ist es, falls die Dicke der Endträgerplatte auf 8 mm
oder mehr eingerichtet wird, möglich, die Probleme, wie
z. B. unebene Montage des Moduls an Kühlrippen oder Anstieg
des Wärmekontaktwiderstandes infolge einer Verwerfung der
Trägerbasisplatte, zu lösen.
Wenn der Isolationsabstand zwischen den Anoden- und Katho
denanschlüssen der Halbleiterchips in der Durchgangsdic
kenrichtung der unter den Anschlußzuführungen angeordneten
Isolierplatte gesichert wird, kann die Fläche des Halblei
termoduls verringert werden.
Die Erfindung wird anhand der in der Zeichnung veranschau
lichten Ausführungsbeispiele näher erläutert; darin zei
gen:
Fig. 1 eine Schnittdarstellung, die den inneren Aufbau
eines Ausführungsbeispiels des Halbleitermoduls
gemäß der Erfindung veranschaulicht;
Fig. 2 eine Ansicht, die die innere Anordnung des Halb
leitermoduls in Fig. 1 veranschaulicht;
Fig. 3 ein Diagramm, das die Beziehung zwischen der Dicke
der Trägerbasisplatte und der Lebensdauer der Löt
schichten bei dem im Ausführungsbeispiel in Fig. 1
durchgeführten Wärmeermüdungstests zeigt;
Fig. 4 ein Diagramm, das die Beziehung zwischen der Dicke
anderer Kühlplatten und der Lotlebensdauer am
Punkt optimaler Lebensdauer veranschaulicht, der
durch die Dicke der Trägerbasisplatte im Ausfüh
rungsbeispiel in Fig. 1 bestimmt wird;
Fig. 5 ein Diagramm, das die Beziehung zwischen der Dicke
der Mo-Platten und der Dicke der Kühlplatte zum
Verhindern einer Zerstörung von Si-Chips durch
thermische Belastung im Ausführungsbeispiel in
Fig. 1 veranschaulicht;
Fig. 6 ist ein Querschnitt, der schematisch die Dicke der
Lötschichten zur Verbindung von der Kühlplatte,
die auch als die Kollektorelektrode dient, für
Trägerbasisplatte veranschaulicht;
Fig. 7 ist eine Perspektivdarstellung, die schematisch
veranschaulicht, wie eine Lötverbindung über einer
Ecke der Isolierplatte durchgeführt wird;
Fig. 8 einen Querschnittsaufbau, der ein Ausführungsbei
spiel veranschaulicht, bei dem eine Mo-Platte mit
der Trägerbasisplattenseite der Kühlplatte, die
auch als der Elektroanschluß dient, verbunden
wird;
Fig. 9 einen Querschnittsaufbau des Halbleitermoduls mit
drei darauf montierten Si-Chips; und
Fig. 10 eine Aufsicht zur Veranschaulichung der Anordnung
der Si-Chips usw. im Ausführungsbeispiel nach Fig.
9.
Die Ausführungsbeispiele der Erfindung werden nun anhand
der Fig. 1 bis 10 beschrieben. In der folgenden Beschrei
bung wird die Maximaldicke unter Kühlplatten in einem
Halbleitermodul durch eine Bezugsdicke 1 dargestellt, so
daß jede Dicke der Kühlplatten durch ein Verhältnis be
züglich der Bezugsdicke dargestellt wird.
Fig. 1 ist eine Schnittdarstellung, die den inneren Aufbau
eines Ausführungsbeispiels des Halbleitermoduls gemäß der
Erfindung veranschaulicht. Fig. 2 ist eine Aufsicht zur
Veranschaulichung der inneren Anordnung des Halbleitermo
duls in Fig. 1. Im Ausführungsbeispiel nach Fig. 1 wird
die Dicke einer inneren Kühlplatte 103 aus Cu, die auch
als die Kollektorelektrode dient, als die Bezugsdicke 1
betrachtet, auf der acht Elektrodenstück-Si-Chips einer
Dicke von 0,1, wie in Fig. 2 gezeigt, verteilt angeordnet
sind. Sechs unter den Si-Chips sind IGBT-Chips 101 und
zwei davon sind Diodenchips 102.
Die Si-Chips 101, 102 sind mit der Kühlplatte 103 durch
eine Lötschicht 100 verbunden. Wenn die Si-Chips 101, 102
mit der Kühlplatte 103 verbunden werden, werden Kühlplat
ten 104 aus Mo mit einer Dicke von beispielsweise 0,43
zwischen den Chips und der Kühlplatte 103 eingefügt. Die
Kühlplatte 103 wird durch eine Lötschicht 105 mit einer
Isolierplatte 106 aus Al2O3 einer Dicke von 0,21 verbun
den. Die Isolierplatte 106 wird durch eine Lötschicht 107
mit einer Kupferbasis 108 einer Dicke von 3,33 verbunden.
Die auch als die Kollektorelektrode dienende Kühlplatte
103 wird durch eine nicht gezeigte Lötschicht mit einem
Kollektoranschluß 110 verbunden.
Die Emitterelektroden der IGBT-Chips 101 und die Anoden
elektroden der Diodenchips 102 werden mit dem Emitteran
schluß 114 durch Al-Drähte 115 verbunden. Der Emitteran
schluß 114 wird durch eine Lötschicht 113 mit der Emitter
anschluß-Isolierplatte 112 aus Al2O3 einer Dicke von bei
spielsweise 1,36 verbunden. Der Emitteranschluß 112 wird
durch eine Lötschicht 111 mit der Kühlplatte 103 als der
Kollektorelektrode verbunden.
Die Gate-Elektroden der IGBT-Chips 101 werden mit dem
Gate-Anschluß 119 durch Al-Drähte 115 verbunden. Der
Gate-Anschluß 119 wird durch eine Lötschicht 118 mit einer
Gate-Anschluß-Isolierplatte 117 aus Al2O3 einer Dicke von
beispielsweise 1,36 verbunden. Die Gate-Anschluß-Isolier
platte 117 wird durch eine Lötschicht 116 mit der Platte
103 als einer Kollektorelektrode verbunden.
Bei dem Halbleitermodul dieses Ausführungsbeispiels wird
der Grund, woraufhin diese Plattendicken bestimmt werden,
im folgenden beschrieben.
Fig. 3 ist ein Diagramm, das die Beziehung zwischen der
Dicke der Kupferbasis 108 und den Lebens dauern der Löt
schichten veranschaulicht, wenn ein Wärmeermüdungstest mit
dem Ausführungsbeispiel nach Fig. 1 durchgeführt wurde.
Insbesondere zeigt Fig. 3 die Beziehung zwischen der Kup
ferbasisdicke und der Lebensdauer jeder Lötschicht, was
ein Ergebnis der Durchführung des Experiments in dem Ball
darstellt, daß die Dicke der Kühlplatten 103, 104 oder der
Isolierplatte 106 außer der Kupferbasis 108 ein der in der
Fig. 1 für den Wärmeermüdungstest beschriebenen Dicke
gleichartiger Wert ist, d. h. die Si-Chips werden in den
Ein-Zustand geschaltet, und die Si-Chip-Oberflächen werden
auf 125°C erhitzt, die Si-Chips werden in den Aus-Zustand
geschaltet, und sie werden abgekühlt, und diese Vorgänge
werden wiederholt.
Wenn der Dicke der Kupferbasis 108 variiert wird, zeigen
die Lebensdauern der Lötschichten 105, 107 entgegengesetz
te Tendenzen, so daß sich die Kurven untereinander schnei
den. Dieser Schnittpunkt zeigt den Punkt optimaler Lebens
dauer. Wenn die Dicke der Kupferbasis in der Nachbarschaft
dieses Schnittpunkts gewählt wird, kann die Verlängerung
der Lebensdauer des Halbleitermoduls erreicht werden.
Fig. 4 ist ein Diagramm, das die Beziehung zwischen den
Dicken anderer Kühlplatten und der Lotlebensdauer an dem
durch die Dicke der Kupferbasis im Ausgangsbeispiel nach
Fig. 1 bestimmten Punkt optimaler Lebensdauer veranschau
licht. Insbesondere zeigt Fig. 4 ein Ergebnis der Unter
suchung der Dicke der Kühlplatten 103, 104 am in Fig. 3
gezeigten Punkt optimaler Lebensdauer in Abhängigkeit von
der Kupferbasisdicke, wenn die Dicke der Kupferbasis 108
Als die Bezugsdicke 1 bezüglich der Dicke der Kühlplatte
103 variiert wird, die in dem in Fig. 1 gezeigten Ausfüh
rungsbeispiel als die Kollektorelektrode dient.
Die Kühlplatten 103, 104 haben die optimalen Dicken ent
sprechend der variierten Dicke der Kupferbasis 108, und
die Dicke der Kupferbasis 108 ist ständig über dem 2,5-
fachen der Maximaldicke der Kühlplatte 103.
Auch haben die Kühlplatten 103 und die Kupferbasis 108,
die auf und unter der Isolierplatte 106 vorliegen, ständig
unterschiedliche Dicken. Dabei dient die Kühlplatte unter
der Isolierplatte 106 auch als die Kupferbasis 108. Die
Dicke jeder Kühlplatte ist nicht notwendigerweise durch
den Punkt optimaler Lebensdauer begrenzt und es ist offen
sichtlich, daß jede Kühlplatte irgendwelche Dickenwerte
haben kann, solange der Wärmewiderstand in dem durch die
Arbeitsbedingung des Halbleitermoduls begrenzten Bereich
liegt, wie er z. B. in Fig. 4 gezeigt ist.
Weiter tritt, solange der Halbleitermodul im Bereich der
erforderlichen Betriebslebensdauer liegt, ein Problem
auf, wenn der Halbleitermodul derart aufgebaut wird, daß
der Ausgleich der Plattendicken nicht bewußt aufgrund bei
spielsweise der Begrenzungen der Höhe des Halbleitermoduls
gestört wird.
Fig. 5 ist ein Diagramm, das die Beziehung zwischen den
Dicken der Mo-Platten und der Kühlplatte 103 zur Verhinde
rung einer Einwirkung einer mechanisch zerstörerischen
Beanspruchung auf die Si-Chips im Ausgangsbeispiel nach
Fig. 1 veranschaulicht. Im einzelnen zeigt Fig. 5 den
Bereich der Dicken der Mo-Platten 104 als den ersten
Kühlplatten und der inneren Kühlplatte 103, um die Bedin
gung zur Vermeidung größerer Beanspruchungen als die Ein
wirkung einer zerstörenden Belastung auf die Si-Chips bei
der Lötverbindung oder dem nachfolgenden Harzeinformver
fahren beim Halbleitermodul in einem in Fig. 1 gezeigten
planaren Aufbau zu zeigen, wenn die Dicke der inneren
Kühlplatte 103, die auch als die Kollektorelektrode ver
wendet wird, als die Bezugsdicke 1 betrachtet wird. Die
Dicke der Kühlplatte 103 beträgt ständig mehr als die
2-fache Dicke der Mo-Kühlplatten 104.
Solange diese Bedingung erfüllt wird, mit anderen Worten,
wenn der Wärmewiderstand in dem durch die Arbeitsbedingun
gen des Halbleitermoduls begrenzten Bereich liegt, wie in
Fig. 5 gezeigt wird, tritt kein Problem auf, welcher Be
reich auch immer für die Plattendicke gewählt wird. Wenn
eine Mehrzahl von Halbleiterchips im Halbleitermodul pa
rallel geschaltet wird, ist es möglich, die Dicke des
Teils der Mo-Platte zu verringern, der schwierig zu kühlen
ist, während die Halbleiterchips Wärme erzeugen, um den
Wärmewiderstand unter bestimmten Halbleiterchips zu ver
ringern und dadurch den Wärmewiderstand des ganzen Halb
leitermoduls gleichmäßig zu machen, oder es ist möglich,
die Dicke der Mo-Platten unter den Halbleiterplättchen zu
steigern, wo eine Wärmeänderung innerhalb des Bereichs
des begrenzten Wärmewiderstandes heftig auftritt, um einen
Ausgleich der Lotlebensdauer im ganzen Halbleitermodul
aufrechtzuerhalten.
Weiter werden in diesem Ausführungsbeispiel zur Isolation
zwischen den Kollektoren und den Emittern und zwischen den
Kollektoren und den Gates von IGBTS auf einem Halbleiter
modul die Emitter-Anschluß-Isolierplatte 112 und die Gate-
Anschluß-Isolierplatte 117, die beide aus Al2O3 bestehen,
unter dem Emitter-Anschluß 114 und dem Gate-Anschluß 119
vorgesehen. Durch diese Anordnung wird der hauptsächliche
elektrische Widerstand durch den Durchgangsdicken-Kriech
abstand gesichert. Durch diesen Aufbau läßt sich die Flä
che des Halbleitermoduls mehr als beim herkömmlichen Halb
leitermodul verringern, der die dielektrische Festigkeit
durch den flachen Oberflächen-Kriechabstand sichert.
Weiter kann bei diesem Aufbau aufgrund des Niveauunter
schiedes zwischen den Si-Chips und den oben erwähnten
Anschlüssen die Schleifenhöhe der Al-Drähte beibehalten,
und die Lebensdauer der Drahtverbindung läßt sich wirksam
verlängern.
Fig. 6 ist ein Querschnitt, der schematisch die Dicken der
Lötschichten zeigt, die die auch als die Kollektorelektro
de dienende Kühlplatte, die Isolierplatte 106 und die
Kupferbasis 108 miteinander verbinden. Im einzelnen veran
schaulicht Fig. 6 schematisch die Dicken der Lötschichten
105 und 107 zur Verbindung von der auch als Kollektorelek
trode dienenden Kühlplatte 103 bis zur Kupferbasis 108.
Die Lebensdauern der Lötschichten können durch Steigerung
der Schichtdicke verlängert werden, doch wenn die Dicke
steigt, treten Probleme, wie die Ungleichmäßigkeit der
Schichten und ein Anstieg des Wärmewiderstandes, auf. Bei
diesem Ausführungsbeispiel ist die Kühlplatte 103 ge
krümmt, und der Umfangsteil der Lötschicht 105 ist auf das
1,5- bis 2-fache im Vergleich mit dem Mittelteil verdickt.
Eine Steigerung der Dicke der Lötschicht führt, wenn di
rekt unter den Si-Chips durchgeführt, direkt zu einem hö
heren Wärmewiderstand. Andererseits ist, auch wenn der Um
fangsteil der Kühlplatte eine größere Dicke erhält, der
Anstieg des Wärmewiderstandes sehr gering. Die Lebensdauer
der einer Wärmeermüdung ausgesetzten Lötschicht wird durch
einen Riß beeinträchtigt, der vom Umfangsteil der Löt
schicht ausgeht. Daher kann durch Steigern der Dicke des
Umtangsteils der Schicht die Ausbreitung des Risses wirk
sam unterdrückt werden.
Bei diesem Ausführungsbeispiel ist die Dicke der Isolier
platte 106 geringer als 1/4 der Dicke der Kühlplatte 103.
Infolgedessen wird ein Krümmung der Isolierplatte 106 ent
sprechend dem Betrag der Krümmung der Kühlplatte 103 er
möglicht, wenn die Lötverbindung durchgeführt wird und die
Dicken der Lötschichten 105 und 107 auf und unter der Iso
lierplatte 106 können auf mehr als das 1,5-fache der Dicke
des Mittelteils verdickt werden.
Fig. 7 ist eine Perspektivdarstellung, die schematisch
veranschaulicht, wie eine Lötverbindung an einer Ecke der
Isolierplatte durchgeführt wird. Wenn das Lot schmilzt,
fließt das Lot schneller längs der Kante als auf der fla
chen Oberfläche der Platte. Beim Lötverbinden in diesem
Ausführungsbeispiel gibt es eine Möglichkeit, daß, bevor
die die ganze flache Oberfläche mit Lot benetzt wird, das
Lot längs der Kante fließt und nur den Umfangsteil umgibt.
In diesem Fall verursacht das restliche Gas in der Lot
schicht, die keinen Gasauslaß hat, daß in der Lotschicht
Poren gebildet werden.
In diesem Beispiel ist das Metallisierungsmuster 170 auf
der Isolierplatte 106 von einer etwa 1 mm kleineren Abmes
sung als die Kühlplatte 103, um dadurch zu verhindern, daß
das geschmolzene Lot den Rand der Kühlplatte 103 erreicht,
so daß ein Teil, aus dem das Restgas entweichen kann, ge
sichert wird und die Poren in der Lötschicht auf weniger
als 5% reduziert werden.
Fig. 8 ist eine Querschnittsdarstellung, die ein Ausfüh
rungsbeispiel zeigt, bei dem eine Mo-Platte mit der der
Kupferbasis 108 darunter zugewandten Seite der Kühlplatte
103, die auch als der Kollektoranschluß dient, verbunden
ist. Im einzelnen veranschaulicht Fig. 8 das Ausführungs
beispiel, bei dem eine Mo-Platte 180 mit der der Kupfer
basis 108 zugewandten Seite der Kühlplatte 103, die auch
als der Kollektoranschluß dient, verbunden ist. Wenn die
Dicke der Kühlplatte 103 beispielsweise als die Bezugs
dicke 1 betrachtet wird und die Mo-Platte 104 mit einer
Dicke von 0,43 mit der Kühlplatte 103 in der in der Auf
sicht in Fig. 2 gezeigten Anordnung verbunden wird, wölbt
sich, wenn die lotverbundenen Platten von der Verbindungs
temperatur von etwa 810°C auf Raumtemperatur von etwa
25°C abgekühlt
werden, die ganze Kühlplatte 103 zur Mo-Platte 104 infolge
eines Unterschied im Wärmeausdehnungskoeffizient.
Bei diesem Ausführungsbeispiel kann durch gleichzeitiges
Verbinden der Mo-Platte 180 mit einer Dicke von 0,03 unter
der Kühlplatte 103 der Krümmungsbetrag auf 200 µm oder
weniger bei Raumtemperatur von etwa 25°C verringert wer
den.
Fig. 9 ist eine Querschnittsdarstellung, die einen Aufbau
des Halbleitermoduls mit drei darauf montierten Stücken
von Si-Chips zeigt. Fig. 10 ist eine Aufsicht, die die
Anordnung der Si-Chips usw. im Ausführungsbeispiel in Fig.
9 zeigt. Auch in diesem Ausführungsbeispiel wird die Maxi
maldicke bei den Kühlplatten im Halbleitermodul als die
Bezugsdicke 1 betrachtet, und drei Stücke von Si-Chips mit
einer Dicke von 0,1 werden verteilt auf einer Kühlplatte
190 aus beispielsweise Cu, die auch als die Kathodenelek
trode dient, angeordnet.
Die drei Si-Chipstücke, d. h. Diodenchips 102, werden mit
der Kühlplatte 190 durch eine Lötschicht 100 unter Zwi
schenfügung der Mo-Kühlplatte 104 mit einer Dicke von
beispielsweise 0,43 verbunden. Die Kühlplatte 190 wird mit
der Isolierplatte 106 aus Al2O3 mit einer Dicke von 0,2
durch eine Lötschicht 105 verbunden. Die Isolierplatte 106
wird mit einer Kupferbasisplatte 108 mit einer Dicke von
3,33 durch eine Lötschicht 107 verbunden.
Der Kathodenanschluß 191 wird mit der Kühlplatte 190, die
auch als die Kathodenelektrode dient, durch eine Löt
schicht 109 verbunden. Die Anodenelektroden der Dioden
chips 102 werden mit dem Anodenanschluß 192 durch Al-Dräh
te 115 verbunden. Der Anodenanschluß 192 wird mit der
Emitteranschluß-Isolierplatte 112 aus Al2O3 mit einer
Dicke von beispielsweise 0,73 durch eine Lötschicht 113
verbunden. Die Emitteranschlußisolierplatte 112 wird mit
der Kathodenelektrode 190 durch eine Lötschicht 111 ver
bunden.
Die Gründe zur Bestimmung der Dicken der Kühlplatten, der
Isolierplatten und der Kupferbasisplatte wurden unter
Hinweis auf die Fig. 3 bis 5 beschrieben.
Wenn in diesem Ausführungsbeispiel eine 3 mm dicke Platte
als die Kühlplatte 103 zur Leichtigkeit der Hantierung ei
nes Teils mit einer kleinen Krümmung beim Zusammenbau ver
endet wird, auch mit einem bisher auf dem Markt erhältli
chen Halbleitermodul, der weniger darauf montierte Si-
Chips und eine Kupferbasisfläche von etwa 40 cm2 hat,
Kann, wenn der Wärmewiderstand geringer als der durch das
Verwendungsziel begrenzte Bereich ist, die Betriebslebens
dauer unter Verwendung einer 8 mm dicken oder dickeren
Basisplatte unter Berücksichtigung der Wärmeermüdungsle
bensdauer verlängert werden. Weiter ist es, wenn eine
Trägerplatte oder Kupferbasis von 8 mm Dicke oder größerer
Dicke verwendet wird, möglich, die Probleme, wie z. B. un
ebene Montage an Kühlrippen, zu lösen, die mit einer dün
nen Basisplatte und dem erhöhten Wärmekontaktwiderstand
zwischen den Rippen und der Basisplatte infolge der Krüm
mung der Schaltungsplatte auftraten.
Gemäß der Erfindung kann durch Verwendung einer Träger
basisplatte oder Kupferbasis, die eine über 2,5-fache
Dicke als die Dicke der inneren Kühlplatten hat, die Wär
meermüdungslebensdauer der Verbindungsschichten ausgegli
chen werden, um eine verlängerte Lebensdauer des ganzen
Halbleitermoduls zu sichern.
Wenn die Mo-Platten unter einer Mehrzahl von Halbleiter
chips angeordnet werden und eine einzelne Kupferkühlplatte
darunter angebracht wird, kann, da die Dicke der Kupfer
kühlplatte auf mehr als die doppelte Dicke im Vergleich
mit der der Mo-Platten festgelegt wird, durch Bildung ei
nes Ausgleichs der Lebensdauern der die Kühlplatten und
die Isolierplatten im Halbleitermodul verbindenden Löt
schichten die Lebensdauer des gesamten Halbleitermoduls
verlängert werden.
Claims (8)
1. Halbleitermodul mit einer Mehrzahl von Halbleiterchips
(101, 102), Kühlplatten (103, 104) zum Tragen der Halb
leiterchips und einer Isolierplatte (106), die durch
Lot- oder Metallhartlotmaterial miteinander verbunden
sind,
dadurch gekennzeichnet,
daß die Dicke einer Basisträgerplatte (108) mehr als
das 2,5-fache der Maximaldicke der inneren Trägerplat
ten (103, 104) beträgt.
2. Halbleitermodul nach Anspruch 1,
dadurch gekennzeichnet,
daß eine Mo-Kühlplatte (104) unter jedem der Mehrzahl
der Halbleiterchips (101, 102) angeordnet ist, daß eine
einzelne innere Kupferkühlplatte (103) unter den Mo-
Platten (104) angeordnet ist und daß die Dicke der in
neren Kupferkühlplatte (103) mehr als das zweifache der
Dicke der Mo-Platten (104) beträgt.
3. Halbleitermodul mit einer Mehrzahl von Halbleiterchips
(101, 102), Kühlplatten (103, 104) zum Tragen der Halb
leiterchips und einer Isolierplatte (106), die gesta
pelt und durch Lot- oder Metallhartlotmaterial (105,
107) miteinander verbunden sind,
dadurch gekennzeichnet,
daß eine innere Kupferkühlplatte (103) und eine Kupfer
basisplatte (108) mit unterschiedlichen Dicken auf bzw.
unter der Isolierplatte (106) angeordnet sind.
4. Halbleitermodul nach irgendeinem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß die innere Kühlplatte (103) oder die Isolierplatte
(106) so gekrümmt ist, daß der Mittelteil der inneren
Kühlplatte (103) zur Lötschicht (105) so gewölbt ist,
daß die Umfangsdicke der Lötschicht mehr als das 1,5-
fache der Dicke des Mittelteils der Lötschicht beträgt.
5. Halbleitermodul nach irgendeinem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß durch Bilden von Plattierschichten auf und unter
der Isolierplatte (106) mit der Einfügung von Metalli
sierungsmustern auf beiden Seiten der Isolierplatte und
durch Verbinden der Kühlplatten (103, 108) mit der
oberen bzw. der unteren Plattierschicht unter Einfügung
von Lötschichten über den Plattierschichten die Flächen
der Plattierschichten kleiner als die Flächen der auf
und unter den Plattierschichten angeordneten Kühlplat
ten gemacht sind.
6. Halbleitermodul nach irgendeinem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß die Mo-Kühlplatten (104) unter den Halbleiterchips
(101, 102) angeordnet sind, daß eine Cu-Kühlplatte
(103) unter den Mo-Kühlplatten angeordnet ist und daß
eine Mo-Kühlplatte (180) an der der Basisträgerplatte
(108) zugewandten Seite der Cu-Kühlplatte (103) ange
ordnet ist.
7. Halbleitermodul nach irgendeinem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß, wenn die Fläche der Basisträgerplatte (108) 40 cm2
oder mehr ist, die Dicke der Basisträgerplatte 8 mm
oder mehr ist.
8. Halbleitermodul nach irgendeinem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß eine Mehrzahl von Halbleiterchips (101, 102) mit
einer einzelnen Kühlplatte (103) verbunden sind und
eine Mehrzahl von Elektroden (191, 192) zwischen den
Halbleiterchips und der Kühlplatte verdrahtet sind und
der Isolationsabstand zwischen den Drähten in der
Durchgangsdickenrichtung der zwischen den Drähten oder
den Elektroden angeordneten Isolierplatten (112, 117)
gesichert ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4239590A JP2838625B2 (ja) | 1992-09-08 | 1992-09-08 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4330070A1 true DE4330070A1 (de) | 1994-03-10 |
Family
ID=17047040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4330070A Ceased DE4330070A1 (de) | 1992-09-08 | 1993-09-06 | Halbleitermodul |
Country Status (3)
Country | Link |
---|---|
US (2) | US5446318A (de) |
JP (1) | JP2838625B2 (de) |
DE (1) | DE4330070A1 (de) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0661748A1 (de) * | 1993-12-28 | 1995-07-05 | Hitachi, Ltd. | Halbleitervorrichtung |
DE4421319A1 (de) * | 1994-06-17 | 1995-12-21 | Abb Management Ag | Niederinduktives Leistungshalbleitermodul |
US5541453A (en) * | 1995-04-14 | 1996-07-30 | Abb Semiconductors, Ltd. | Power semiconductor module |
DE19612516A1 (de) * | 1995-11-13 | 1997-05-15 | Asea Brown Boveri | Leistungshalbleitermodul |
DE19634202A1 (de) * | 1995-12-21 | 1997-06-26 | Mitsubishi Electric Corp | Halbleitervorrichtung |
EP0706221A3 (de) * | 1994-10-07 | 1997-11-05 | Hitachi, Ltd. | Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen |
DE19735531A1 (de) * | 1997-08-16 | 1999-02-18 | Abb Research Ltd | Leistungshalbleitermodul mit in Submodulen integrierten Kühlern |
EP0999589A2 (de) * | 1995-03-20 | 2000-05-10 | Kabushiki Kaisha Toshiba | Schaltungssubstrat aus Siliziumnitrid |
DE10142615A1 (de) * | 2001-08-31 | 2003-04-10 | Siemens Ag | Leistungselektronikeinheit |
US7087990B2 (en) | 2001-04-03 | 2006-08-08 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2838625B2 (ja) * | 1992-09-08 | 1998-12-16 | 株式会社日立製作所 | 半導体モジュール |
JP3429921B2 (ja) * | 1995-10-26 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
US5917236A (en) * | 1995-12-08 | 1999-06-29 | Hewlett-Packard Company | Packaging system for field effects transistors |
JP3890539B2 (ja) * | 1996-04-12 | 2007-03-07 | Dowaホールディングス株式会社 | セラミックス−金属複合回路基板 |
US5923085A (en) * | 1996-05-02 | 1999-07-13 | Chrysler Corporation | IGBT module construction |
US5926372A (en) * | 1997-12-23 | 1999-07-20 | Ford Global Technologies, Inc. | Power block assembly and method of making same |
US6084296A (en) * | 1998-07-09 | 2000-07-04 | Satcon Technology Corporation | Low cost high power hermetic package with electrical feed-through bushings |
JP2000228491A (ja) * | 1999-02-09 | 2000-08-15 | Toshiba Corp | 半導体モジュール及び電力変換装置 |
DE19914815A1 (de) * | 1999-03-31 | 2000-10-05 | Abb Research Ltd | Halbleitermodul |
JP4220094B2 (ja) * | 1999-04-05 | 2009-02-04 | 三菱電機株式会社 | パワー半導体モジュール |
JP3414342B2 (ja) * | 1999-11-25 | 2003-06-09 | 日本電気株式会社 | 集積回路チップの実装構造および実装方法 |
DE10158185B4 (de) * | 2000-12-20 | 2005-08-11 | Semikron Elektronik Gmbh | Leistungshalbleitermodul mit hoher Isolationsfestigkeit |
US20020185726A1 (en) * | 2001-06-06 | 2002-12-12 | North Mark T. | Heat pipe thermal management of high potential electronic chip packages |
FR2829661B1 (fr) * | 2001-08-17 | 2004-12-03 | Valeo Equip Electr Moteur | Module de composants electroniques de puissance et procede d'assemblage d'un tel module |
DE10237561C1 (de) * | 2002-08-16 | 2003-10-16 | Semikron Elektronik Gmbh | Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule |
JP2004228352A (ja) * | 2003-01-23 | 2004-08-12 | Mitsubishi Electric Corp | 電力半導体装置 |
US6889755B2 (en) * | 2003-02-18 | 2005-05-10 | Thermal Corp. | Heat pipe having a wick structure containing phase change materials |
US20040246682A1 (en) * | 2003-06-09 | 2004-12-09 | Sumitomo Metal (Smi) Eectronics Devices Inc. | Apparatus and package for high frequency usages and their manufacturing method |
US7038305B1 (en) * | 2003-07-15 | 2006-05-02 | Altera Corp. | Package for integrated circuit die |
JP3988735B2 (ja) * | 2004-03-15 | 2007-10-10 | 日立金属株式会社 | 半導体装置及びその製造方法 |
US20060045153A1 (en) * | 2004-08-31 | 2006-03-02 | Carter Serrena M | Low thermal expansion coefficient cooler for diode-laser bar |
JP4853721B2 (ja) * | 2006-10-30 | 2012-01-11 | 株式会社デンソー | 配線板 |
JP4523632B2 (ja) * | 2007-12-11 | 2010-08-11 | 三菱電機株式会社 | 半導体装置 |
JP5067267B2 (ja) * | 2008-06-05 | 2012-11-07 | 三菱電機株式会社 | 樹脂封止型半導体装置とその製造方法 |
US8237260B2 (en) * | 2008-11-26 | 2012-08-07 | Infineon Technologies Ag | Power semiconductor module with segmented base plate |
US9271397B2 (en) * | 2010-09-24 | 2016-02-23 | Semiconductor Components Industries, Llc | Circuit device |
US9508700B2 (en) * | 2013-12-04 | 2016-11-29 | Mitsubishi Electric Corporation | Semiconductor device module with solder layer |
TWI553828B (zh) * | 2015-10-30 | 2016-10-11 | 財團法人工業技術研究院 | 整合型功率模組 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60257141A (ja) * | 1984-06-01 | 1985-12-18 | Hitachi Ltd | 半導体装置 |
DE3241508C2 (de) * | 1982-11-10 | 1989-03-30 | Asea Brown Boveri Ag, 6800 Mannheim, De | |
DE4020577A1 (de) * | 1989-06-28 | 1991-01-10 | Hitachi Ltd | Halbleiteranordnung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57160150A (en) * | 1981-03-27 | 1982-10-02 | Toshiba Corp | Heat dissipating board for hybrid ic |
JPS6038867B2 (ja) * | 1981-06-05 | 1985-09-03 | 株式会社日立製作所 | 絶縁型半導体装置 |
US4620215A (en) * | 1982-04-16 | 1986-10-28 | Amdahl Corporation | Integrated circuit packaging systems with double surface heat dissipation |
JPH0277143A (ja) * | 1988-09-13 | 1990-03-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH0671055B2 (ja) * | 1990-03-30 | 1994-09-07 | 日本碍子株式会社 | 集積回路用パッケージ |
JP2656416B2 (ja) * | 1991-12-16 | 1997-09-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
JP2838625B2 (ja) * | 1992-09-08 | 1998-12-16 | 株式会社日立製作所 | 半導体モジュール |
-
1992
- 1992-09-08 JP JP4239590A patent/JP2838625B2/ja not_active Expired - Fee Related
-
1993
- 1993-09-01 US US08/114,358 patent/US5446318A/en not_active Expired - Fee Related
- 1993-09-06 DE DE4330070A patent/DE4330070A1/de not_active Ceased
-
1995
- 1995-05-18 US US08/443,453 patent/US5585672A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3241508C2 (de) * | 1982-11-10 | 1989-03-30 | Asea Brown Boveri Ag, 6800 Mannheim, De | |
JPS60257141A (ja) * | 1984-06-01 | 1985-12-18 | Hitachi Ltd | 半導体装置 |
DE4020577A1 (de) * | 1989-06-28 | 1991-01-10 | Hitachi Ltd | Halbleiteranordnung |
Non-Patent Citations (5)
Title |
---|
der elektroniker, Nr. 1/1988, S. 62-69 * |
der elektroniker, Nr. 5/1990, S. 16-23 * |
JP 2-77143 A. In: Pat.Abstr. of JP, E-936 * |
JP 57-160150 A. In: Pat.Abstr. of JP, E-150 * |
Technische Rundschau, 32/1988, S. 38-45 * |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0661748A1 (de) * | 1993-12-28 | 1995-07-05 | Hitachi, Ltd. | Halbleitervorrichtung |
DE4421319A1 (de) * | 1994-06-17 | 1995-12-21 | Abb Management Ag | Niederinduktives Leistungshalbleitermodul |
US5574312A (en) * | 1994-06-17 | 1996-11-12 | Abb Management Ag | Low-inductance power semiconductor module |
US5956231A (en) * | 1994-10-07 | 1999-09-21 | Hitachi, Ltd. | Semiconductor device having power semiconductor elements |
EP0706221A3 (de) * | 1994-10-07 | 1997-11-05 | Hitachi, Ltd. | Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen |
EP0999589A3 (de) * | 1995-03-20 | 2000-06-14 | Kabushiki Kaisha Toshiba | Schaltungssubstrat aus Siliziumnitrid |
EP0999589A2 (de) * | 1995-03-20 | 2000-05-10 | Kabushiki Kaisha Toshiba | Schaltungssubstrat aus Siliziumnitrid |
US5541453A (en) * | 1995-04-14 | 1996-07-30 | Abb Semiconductors, Ltd. | Power semiconductor module |
DE19612516A1 (de) * | 1995-11-13 | 1997-05-15 | Asea Brown Boveri | Leistungshalbleitermodul |
DE19634202A1 (de) * | 1995-12-21 | 1997-06-26 | Mitsubishi Electric Corp | Halbleitervorrichtung |
DE19634202C2 (de) * | 1995-12-21 | 2003-03-20 | Mitsubishi Electric Corp | Halbleitervorrichtung |
DE19735531A1 (de) * | 1997-08-16 | 1999-02-18 | Abb Research Ltd | Leistungshalbleitermodul mit in Submodulen integrierten Kühlern |
US7087990B2 (en) | 2001-04-03 | 2006-08-08 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
DE10156769B4 (de) * | 2001-04-03 | 2006-11-30 | Mitsubishi Denki K.K. | Leistungshalbleitereinrichtung mit einem äußeren Verbindungsanschluß zum Führen eines großen Stromes |
DE10142615A1 (de) * | 2001-08-31 | 2003-04-10 | Siemens Ag | Leistungselektronikeinheit |
US7236367B2 (en) | 2001-08-31 | 2007-06-26 | Siemens Aktiengesellschaft | Power electronics component |
Also Published As
Publication number | Publication date |
---|---|
US5446318A (en) | 1995-08-29 |
JP2838625B2 (ja) | 1998-12-16 |
JPH0689954A (ja) | 1994-03-29 |
US5585672A (en) | 1996-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4330070A1 (de) | Halbleitermodul | |
DE102006002452B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE10066442B4 (de) | Halbleitervorrichtung mit Abstrahlungs-Struktur | |
DE3241508C2 (de) | ||
DE102017203024B4 (de) | Leistungshalbleitermodul | |
DE102007049481B4 (de) | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes | |
DE60215892T2 (de) | Zweidimensionaler Vielfachdiodenlaser | |
DE10121554C2 (de) | Halbleiterbauelement zum Steuern von Elektrizität (Leistungsmodul) | |
DE102005002767A1 (de) | Halbleiteranordnung | |
DE10322745A1 (de) | Leistungshalbleiter-Bauelement mit hoher Abstrahlungseffizienz | |
DE10392228T5 (de) | Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss | |
DE10323238A1 (de) | Halbleiterbauelement, welches einen großen elektrischen Strom durchlässt | |
WO2002058142A2 (de) | Leistungsmodul | |
DE3835767A1 (de) | Kuehlvorrichtung fuer halbleitermodul | |
DE112022000030T5 (de) | Neue gehäusestruktur für leistungshalbleitermodul | |
DE112014001491T5 (de) | Halbleitermodul | |
DE2632154C2 (de) | Kombinierte Trag- und Wärmeabstrahlplatte für ein angelötetes Halbleiterbauelement | |
DE112019005844T5 (de) | Halbleiterbauteil | |
DE102019115857A1 (de) | Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses | |
DE112018006382T5 (de) | Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit | |
WO2006024330A1 (de) | Leistungshalbleitermodul | |
DE102004019568B4 (de) | Leistungshalbleitermodul mit einem Substrat | |
DE112018003850B4 (de) | Halbleitereinheit und halbleitermodul | |
DE212020000458U1 (de) | Halbleiterbauteil | |
DE10345966A1 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |