JPH0689954A - 半導体モジュール - Google Patents

半導体モジュール

Info

Publication number
JPH0689954A
JPH0689954A JP4239590A JP23959092A JPH0689954A JP H0689954 A JPH0689954 A JP H0689954A JP 4239590 A JP4239590 A JP 4239590A JP 23959092 A JP23959092 A JP 23959092A JP H0689954 A JPH0689954 A JP H0689954A
Authority
JP
Japan
Prior art keywords
plate
thickness
heat diffusion
semiconductor module
diffusion plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4239590A
Other languages
English (en)
Other versions
JP2838625B2 (ja
Inventor
Yoshihiko Koike
義彦 小池
Ryuichi Saito
隆一 斉藤
Shigeki Sekine
茂樹 関根
Yuuji Wakizawa
祐二 脇澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4239590A priority Critical patent/JP2838625B2/ja
Priority to US08/114,358 priority patent/US5446318A/en
Priority to DE4330070A priority patent/DE4330070A1/de
Publication of JPH0689954A publication Critical patent/JPH0689954A/ja
Priority to US08/443,453 priority patent/US5585672A/en
Application granted granted Critical
Publication of JP2838625B2 publication Critical patent/JP2838625B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 複数枚の熱拡散板および／または絶縁板を積
層させた半導体モジュールにおいて、内部で各熱拡散板
および絶縁板を接合するはんだの熱疲労寿命をバランス
させて長寿命化する。 【構成】 半導体チップ１０１の下方で熱拡散板および
絶縁板１０３，１０４，１０６，１０８等を積層させた
半導体モジュールにおいて、最終支持板１０８の厚さ
を、半導体モジュール内部で積層してある熱拡散板およ
び絶縁板１０３，１０４，１０６の内の最大厚さ（この
場合１０６）の２.５倍以上とした。 【効果】 各はんだ層の熱疲労寿命をバランスさせ、半
導体モジュール全体を長寿命化できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、複数個のパワー素子を同一基板上に搭載し、絶縁容
器内に密封したパワー半導体モジュールの構造に関す
る。
【０００２】
【従来の技術】ＩＧＢＴ，ＧＴＯ，パワートランジスタ
などのパワー半導体スイッチング素子を絶縁容器内に密
封して構成したパワー半導体モジュールが知られてい
る。これらのパワー半導体モジュールは、半導体チップ
で生ずる熱を拡散させる熱拡散板とモジュール内部で半
導体チップおよび熱拡散板を電気的に絶縁する絶縁板と
を積層させ、それらの板をはんだまたは金属ろう材によ
り接合して構成される。パワー半導体モジュールの最終
的な冷却は、その最終支持板を取り付けた冷却フィンや
ヒートパイプを介してなされる。
【０００３】このような構造のパワー半導体モジュール
においては、スイッチング条件により半導体モジュール
全体の温度が変化する。また、パワー半導体モジュール
内部でも、半導体チップと最終支持板との間に介在する
各板間において、温度差が生じる。パワー半導体モジュ
ールの寿命は、各部材を接合しているはんだまたはろう
材に前記温度差を原因とする熱疲労によるクラックが生
じ、はんだまたはろう材の熱抵抗が上昇する現象により
決定される。
【０００４】パワー半導体モジュールを長寿命化するた
めに、特開昭６０−２５７１４１号は、金属ベース上に
はんだを介して絶縁板，端子板，熱応力緩衝板，半導体
チップを順次固着して搭載した半導体装置において、熱
応力緩衝板を端子板よりも厚くする構造を提案してい
る。
【０００５】一方、特開昭６１−２３７４５６号は、金
属基板上に副金属基板と絶縁板とを介して半導体基板を
接着した半導体装置において、各熱拡散板の線膨張係数
や縦弾性係数の数値を限定し、各はんだ層の熱疲労を抑
える構造を提案している。
【０００６】
【発明が解決しようとする課題】前記従来技術において
は、はんだ寿命を延ばすという観点から構造を最適化す
る場合、一部の熱拡散板の厚さを固定していたために、
各熱拡散板の厚さの相互関係については、最適化の配慮
が不十分であった。
【０００７】また、熱サイクル試験に相当するパワー半
導体モジュール全体での温度変化については検討されて
いたものの、半導体チップをスイッチングさせ半導体モ
ジュール内部でも温度差が生じる環境下おいて各板厚を
変えた時の寿命予測が無く、各はんだ層の熱疲労寿命に
は依然としてばらつきがあった。
【０００８】本発明の目的は、複数の熱拡散板および／
または絶縁板を用いそれぞれの板をはんだまたは金属ろ
う材で接合した半導体モジュールにおいて、各接合層の
熱疲労寿命を最適化し全体として長寿命になる構造の半
導体モジュールを提供することである。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、複数の半導体チップとこの半導体チップ
を支持する熱拡散板と絶縁板とを積層し、はんだまたは
金属ろう材により接合した半導体モジュールにおいて、
最終支持板の厚さを内部の支持板の最大厚さの２.５倍
以上とする。
【００１０】前記複数の半導体チップの下にそれぞれ１
枚のＭｏ熱拡散板を配置し、複数のＭｏ板の下に１枚の
Ｃｕ熱拡散板を配置した場合、Ｃｕ熱拡散板の厚さを前
記Ｍｏ板厚さの２倍以上とする。
【００１１】本発明は、また、上記目的を達成するため
に、複数の半導体チップとこの半導体チップを支持する
熱拡散板と絶縁板とを積層しはんだまたは金属ろう材に
より接合した半導体モジュールにおいて、絶縁板の上下
に厚さの異なるＣｕ熱拡散板とＣｕ最終支持板とを配置
した半導体モジュールを提案するものである。
【００１２】いずれの場合も、熱拡散板または絶縁板の
中央部が接合用はんだ層に向かって凸となるように熱拡
散板または絶縁板に反りを形成し、はんだ層の周辺厚さ
をはんだ層の中央部の厚さの１.５倍以上とすることが
できる。
【００１３】また、絶縁板の上下にメタライズパターン
を介してメッキ層を形成し、メッキ層の上下にはんだ層
を介して熱拡散板を接合し、メッキ層の面積を上下に配
置される熱拡散板の面積より小さくすることも可能であ
る。
【００１４】さらに、半導体チップの下にＭｏ熱拡散板
を配置し、このＭｏ熱拡散板の下にＣｕ熱拡散板を配置
し、そのＣｕ熱拡散板の最終支持板側にＭｏ熱拡散板を
配置するようにしてもよい。
【００１５】最終支持板の面積が４０cm2以上の場合、
前記最終支持板の厚さを８mm以上とすることが望まし
い。
【００１６】上記いずれの場合も、１枚の熱拡散板上に
複数個の半導体チップを接合し、熱拡散板上で半導体チ
ップ間の複数極を配線した場合、配線間の絶縁距離を配
線または電極の下に配置する絶縁板の厚さ方向で確保す
ることができる。
【００１７】
【作用】本発明においては、最終支持板の厚さを内部に
積層している熱拡散板の内の最大厚さの２.５倍以上と
したので、半導体モジュール内部の各熱拡散板または絶
縁板を接合するはんだ層の寿命をバランスさせ、半導体
モジュール全体を長寿命化できる。
【００１８】また、複数の半導体チップ下にそれぞれＭ
ｏ板を配置し、その下に１枚のＣｕ熱拡散板を用いた場
合、Ｃｕ熱拡散板の厚さをＭｏ板の厚さの２倍以上とし
てあるから、半導体モジュール内部の各熱拡散板または
絶縁板を接合するはんだ層の寿命のバランスをとり、半
導体モジュール全体を長寿命化できる。
【００１９】熱拡散板または絶縁板の中央部が接合用は
んだ層に向かって凸となるように熱拡散板または絶縁板
に反りを形成し、はんだ層の周辺厚さをはんだ層の中央
部の厚さの１.５倍以上とした場合、はんだ層周辺部の
亀裂の進展を効果的に抑制できる。
【００２０】また、メッキ層の面積を上下に配置される
熱拡散板の面積より小さくすると、残留ガスが抜ける部
分を確保し、はんだ層のボイドを低減可能である。
【００２１】さらに、半導体チップの下にＭｏ熱拡散板
を配置し、このＭｏ熱拡散板の下にＣｕ熱拡散板を配置
し、そのＣｕ熱拡散板の最終支持板側にＭｏ熱拡散板を
配置すると、室温での反り量を小さくできる。
【００２２】最終支持板の面積が４０cm2以上の場合、
前記最終支持板の厚さを８mm以上とすれば、フィンへの
取付け時の片締めの問題や、基板の反りによるフィンと
の接触熱抵抗増大の問題等が解決される。
【００２３】１枚の熱拡散板上に複数個の半導体チップ
を接合し、熱拡散板上で半導体チップ間の複数極を配線
した場合、配線間の絶縁距離を配線または電極の下に配
置する絶縁板の厚さ方向で確保すると、半導体モジュー
ル面積を削減できる。
【００２４】
【実施例】次に、図１〜図１０を参照して、本発明によ
る半導体モジュールの実施例を説明する。なお、以下の
説明においては、半導体モジュール内部の熱拡散板の内
の最大厚さを基準厚さすなわち１とし、各板の厚さを前
記基準厚さに対する比率で記述する。
【００２５】図１は、本発明による半導体モジュールの
一実施例の内部構造を示す断面図である。図２は、図１
の半導体モジュールの内部配置を示す平面図である。図
１の実施例においては、コレクタ共通電極を兼ねたＣｕ
からなる熱拡散板１０３の厚さを基準厚さ１とし、その
上に厚さ０.１の８個のＳｉチップを図２のように分散
して配置する。Ｓｉチップのうち、６個はＩＧＢＴチッ
プ１０１であり、２個はダイオードチップ１０２であ
る。
【００２６】Ｓｉチップ１０１／１０２は、はんだ層１
００により、それぞれ熱拡散板１０３に接合されてい
る。Ｓｉチップ１０１／１０２は、例えば厚さ０.４３
のＭｏからなる熱拡散板１０４を介して、熱拡散板１０
３に接合されている。熱拡散板１０３は、はんだ層１０
５により、厚さ０.２１のＡｌ2Ｏ3からなる絶縁板１０
６に接合されている。絶縁板１０６は、はんだ層１０７
により、厚さ３.３３のＣｕからなる最終支持板１０８
に接合されている。コレクタ共通電極１０３は、図示し
ないはんだ層１０９により、コレクタ端子１１０に接合
されている。
【００２７】ＩＧＢＴチップ１０１のエミッタ電極とダ
イオードチップ１０２のアノード電極とは、Ａｌワイヤ
１１５により、エミッタ端子１１４に接合されている。
エミッタ端子１１４は、はんだ層１１３により、例えば
厚さ１.３６のＡｌ2Ｏ3からなるエミッタ端子用絶縁板
１１２に接合されている。エミッタ端子用絶縁板１１２
は、はんだ層１１１により、コレクタ共通電極１０３に
接合されている。
【００２８】ＩＧＢＴチップ１０１のゲート電極は、Ａ
ｌワイヤ１１５により、ゲート端子１１９に接合されて
いる。ゲート端子１１９は、はんだ層１１８により、例
えば厚さ１.３６のＡｌ2Ｏ3からなるゲート端子用絶縁
板１１７と接合されている。ゲート端子用絶縁板１１７
は、はんだ層１１６により、コレクタ共通電極１０３に
接合されている。
【００２９】このように構成した本実施例の半導体モジ
ュールにおいて、各板厚を決めた根拠を説明する。図３
は、図１の実施例においてスイッチング試験を行なった
場合の最終支持板の厚さとはんだ層の寿命との関係を示
す図である。すなわち、図３は、最終支持板１０８以外
の熱拡散板１０３,１０４または絶縁板１０６の厚さを
図１の実施例の数値とし、Ｓｉチップをスイッチングさ
せ、オン状態時に基板表面を１２５℃まで加熱し、オフ
状態時に冷却する繰返し試験を実施した場合の最終支持
板厚さと各はんだ層の寿命との関係を示している。
【００３０】最終支持板１０８の厚さを変えたとき、は
んだ層１０５，１０７の寿命は、それぞれ逆の傾向を示
し、交差する。この交点は寿命最適点である。最終支持
板の厚さをこの交点付近に選ぶと、半導体モジュールと
しての長寿命化が達成できる。
【００３１】図４は、図１の実施例において、最終支持
板の厚さに応じて決まる寿命最適点における他の熱拡散
板の厚さとはんだ寿命との関係を示す図である。すなわ
ち、図１の実施例において、コレクタ共通電極を兼ねた
熱拡散板１０３厚さを基準厚さ１として最終支持板１０
８の厚さを変えた場合、それぞれの最終支持板厚さに応
じて、図３で示した寿命最適点での熱拡散板１０３，１
０４の厚さを検討した結果を示している。
【００３２】最終支持板１０８の厚さに応じてそれぞれ
の熱拡散板１０３，１０４に最適の厚さがあるが、最終
支持板１０８の厚さは、常に各熱拡散板１０３の最大厚
さの２.５倍以上となる。
【００３３】さらに、絶縁板１０６の上下にある熱拡散
板１０３と１０８の厚さは、いずれの場合も互いに異な
っている。なお、この場合は、絶縁板１０６の下の熱拡
散板が最終支持板１０８としての役目も兼ねている。各
熱拡散板の厚さは、必ずしも寿命最適点に限定されず、
例えば図４に示した半導体モジュールの使用条件により
制限される熱抵抗値以内であれば、いずれの値でも良い
ことは明らかである。
【００３４】また、半導体モジュールの必要寿命の範囲
内であるならば、半導体モジュールの高さの制限などに
応じて、故意にこの厚さのバランスを崩した構造として
も問題はない。
【００３５】図５は、図１の実施例においてＳｉチップ
に破壊応力をかけないためのＭｏ板の厚さと熱拡散板の
厚さとの関係を示す図である。すなわち、図５は、図１
の平面構造とし、コレクタ共通電極を兼ねた熱拡散板１
０３の厚さを基準厚さ１とした場合、はんだ接合または
その後の樹脂モールド行程時にＳｉチップに耐破壊強度
以上の応力がかからない条件とする最初の熱拡散板とし
てのＭｏ板１０４と本来の熱拡散板１０３との厚さの範
囲を示している。熱拡散板１０３の厚さはいずれもの場
合もＭｏ板１０４の厚さの２倍以上となる。
【００３６】この条件を満たせば、すなわち図５に示し
たように半導体モジュールの使用条件に応じて制限され
る熱抵抗値以内であれば、どの範囲を選択しても問題無
い。また、複数個の半導体チップを半導体モジュール内
で並列に接続したとき、同じ動作モードで半導体チップ
が発熱する際に冷却されにくい場所のＭｏ板の厚さを薄
くし、特定の半導体チップ下の熱抵抗を低下させ、半導
体モジュール全体の熱抵抗を均一化させたり、熱変動の
激しい半導体チップ下のＭｏ板厚さを制限熱抵抗値の範
囲内で厚くし、半導体モジュール全体のはんだ寿命のバ
ランスを取ってもよい。
【００３７】さらに、本実施例においては、半導体モジ
ュールに搭載されるＩＧＢＴのコレクタ−エミッタ間お
よびコレクタ−ゲート間の絶縁のために、端子１１４お
よび１１９の下に、Ａｌ2Ｏ3からなるエミッタ端子用絶
縁板１１２およびゲート端子用絶縁板１１７を設け、こ
の絶縁板の厚さ方向の沿面距離でメイン耐圧を確保する
構造としている。この構造によれば、平面方向の沿面距
離で耐圧を確保していた従来の半導体モジュールに比べ
て、半導体モジュール面積を削減できる。
【００３８】また、Ｓｉチップと端子との間に断差が生
じることから、Ａｌワイヤ１１５のループ高さを保持で
き、ワイヤーボンディングの長寿命化にも役立つ。
【００３９】図６は、コレクタ電極を兼ねた熱拡散板か
ら最終支持板までのはんだ層の厚さを模式的に示す図で
ある。すなわち、図６は、コレクタ電極を兼ねた熱拡散
板１０３から最終支持板１０８までのはんだ層１０５お
よび１０７の厚さの詳細を模式的に示している。
【００４０】はんだ層は、膜厚を厚くすると長寿命化で
きるが、厚くするにつれて、はんだ膜厚の不均一化や熱
抵抗の増大等の問題が生じる。そこで本実施例において
は、熱拡散板１０３に反りを付け、はんだ層１０５の周
辺部を、中央部と比較して、１.５〜２倍厚くした。
【００４１】Ｓｉチップの直下であれば、はんだ層の膜
を厚くすることは熱抵抗増大に直接つながるが、チップ
が搭載されていない熱拡散板の周辺部を厚くしても、熱
抵抗の増大を極力抑えることができる。また、熱疲労に
よるはんだ層の寿命は、はんだ層周辺部から入る亀裂に
より左右されることから、その周辺部の膜厚を厚くする
と、亀裂の進展をより効果的に抑制できる。
【００４２】本実施例の場合、熱拡散板１０３の厚さに
対して絶縁板１０６の厚さを１／４以下と薄くしたこと
ではんだ層接合時に熱拡散板１０３の反り量に合わせて
絶縁板１０６も反らせることができ、絶縁板１０６上下
のはんだ層１０５および１０７の周辺部の厚さを、中央
部の厚さに比べ、１.５倍以上にできる。
【００４３】図７は、絶縁板コーナー部上のはんだ接合
状況を模式的に示す図である。はんだは溶融した場合、
板の平面よりエッジ部を伝った方が早く流動する。本実
施例のはんだ接合の場合も同様に、熱拡散板１０３の平
面部全体がぬれる前にエッジ部を伝って全周部のみをは
んだが取り囲む可能性がある。その場合、はんだ層内部
に残留したガスの抜け口が無いため、残留ガスがはんだ
層のボイドの原因となる。
【００４４】そこで、本実施例においては、絶縁板のメ
タライズパターン１７０を熱拡散板の大きさより約１ｍ
ｍ小さくし、はんだが溶融しても熱拡散板のエッジに達
しないようにしてあり、残留ガスが抜ける部分を確保
し、はんだ層のボイドを５％以下に低減させている。
【００４５】図８は、コレクタ端子を兼ねた熱拡散板の
最終支持板側にＭｏ板を接合した実施例を示す図であ
る。すなわち、コレクタ端子を兼ねた熱拡散板１０３の
最終支持板１０８側にＭｏ板１８０を接合した実施例を
示している。例えば熱拡散板１０３の厚さを基準厚さ１
とし、図２に示した平面図の配置で厚さ０.４３のＭｏ
板１０４を熱拡散板１０３に銀ろうで接合した場合、接
合時の温度約８１０℃から室温約２５℃まで冷却する
と、熱膨張係数の差により、熱拡散板１０３全体はＭｏ
板１０４側に凸となって反りが生じる。
【００４６】本実施例においては、熱拡散板１０３の下
に厚さ０.０３のＭｏ板１８０を同時に接合することに
より、室温約２５℃での反り量を２００μｍ以下にでき
る。
【００４７】図９は、３個のＳｉチップを搭載した半導
体モジュールの断面構造を示す図である。図１０は、図
９の実施例のＳｉチップ等の配置を示す平面図である。
本実施例においても、半導体モジュール内部の熱拡散板
のうちの最大厚さを基準厚さ１とし、厚さ０.１の３個
のＳｉチップを、例えばＣｕからなるカソード共通電極
を兼ねた熱拡散板１９０の上に分散配置する。
【００４８】３個のＳｉチップすなわちダイオードチッ
プ１０２は、はんだ層１００によって、例えば厚さ０.
４３のＭｏからなる熱拡散板１０４をはさんで、熱拡散
板１９０に接合されている。熱拡散板１９０は、はんだ
層１０５により、厚さ０.２１のＡｌ2Ｏ3からなる絶縁
板１０６に接合されている。絶縁板１０６は、はんだ層
１０７により、厚さ３.３３のＣｕ板からなる最終支持
板１０８に接合されている。
【００４９】カソード端子１９１は、はんだ層１０９に
より、カソード共通電極すなわち熱拡散板１９０に接合
されている。ダイオードチップ１０２のアノード電極
は、Ａｌワイヤ１１５により、アノード端子１９２に接
合されている。アノード端子１９２は、はんだ層１１３
により、例えば厚さ０.７３のＡｌ2Ｏ3からなるエミッ
タ端子用絶縁板１１２に接合されている。エミッタ端子
用絶縁板１１２は、はんだ層１１１により、カソード共
通電極１９０に接合されている。
【００５０】各熱拡散板，絶縁板，最終支持板の厚さを
決める根拠は、すでに図３〜５で示した通りである。
【００５１】本実施例においては、組立て時の反りを小
さくし部品を扱い易くするために、熱拡散板１０３とし
て厚さ３ｍｍの板を使用した場合、Ｓｉチップの搭載数
が少なく最終支持板面積が４０ｃｍ2程度のこれまで市
販されきている大きさの半導体モジュールにおいても、
用途による熱抵抗の制限範囲以下であれば、はんだの熱
疲労寿命の観点から８ｍｍ以上の最終支持板にすると、
長寿命化できる。さらに、８ｍｍ以上の支持板を使う
と、これまで薄い支持板で問題となっていたフィンへの
取付け時の片締めの問題や、基板の反りによるフィンと
の接触熱抵抗増大の問題等も解決できる。
【００５２】
【発明の効果】本発明によれば、最終支持板の厚さを内
部の熱拡散板の厚さの２.５倍以上とすることにより、
各接合層の熱疲労寿命をバランスさせ、半導体モジュー
ル全体を長寿命化できる。
【００５３】また、複数の半導体チップ下にそれぞれＭ
ｏ板を配置し、その下に１枚のＣｕ熱拡散板を用いた場
合、Ｃｕ熱拡散板の厚さをＭｏ板の厚さの２倍以上とし
てあるから、半導体モジュール内部の各熱拡散板または
絶縁板を接合するはんだ層の寿命のバランスをとり、半
導体モジュール全体を長寿命化できる。
【図面の簡単な説明】
【図１】本発明による半導体モジュールの一実施例の内
部構造を示す断面図である。
【図２】図１の半導体モジュールの内部配置を示す平面
図である。
【図３】図１の実施例においてスイッチング試験を行な
った場合の最終支持板の厚さとはんだ層の寿命との関係
を示す図である。
【図４】図１の実施例において最終支持板の厚さに応じ
て決まる寿命最適点における他の熱拡散板の厚さとはん
だ寿命との関係を示す図である。
【図５】図１の実施例においてＳｉチップに破壊応力を
かけないためのＭｏ板の厚さと熱拡散板の厚さとの関係
を示す図である。
【図６】コレクタ電極を兼ねた熱拡散板から最終支持板
までのはんだ層の厚さを模式的に示す図である。
【図７】絶縁板コーナー部上のはんだ接合状況を模式的
に示す図である。
【図８】コレクタ端子を兼ねた熱拡散板の最終支持板側
にＭｏ板を接合した実施例を示す図である。
【図９】３個のＳｉチップを搭載した半導体モジュール
の断面構造を示す図である。
【図１０】図９の実施例のＳｉチップ等の配置を示す平
面図である。
【符号の説明】
１００ はんだ層 １０１ ＩＧＢＴ １０２ ダイオード １０３ コレクタ電極兼用Ｃｕ熱拡散板 １０４ Ｍｏ板 １０５ はんだ層 １０６ 絶縁板 １０７ はんだ層 １０８ Ｃｕ最終支持板 １０９ はんだ層 １１０ コレクタ電極 １１１ はんだ層 １１２ エミッタ端子用絶縁板 １１３ はんだ層 １１４ エミッタ電極 １１５ Ａｌワイヤ １１６ はんだ層 １１７ ゲート端子用絶縁板 １１８ はんだ層 １１９ ゲート電極 １７０ 絶縁板上メタライズパターン １８０ Ｍｏ板 １９０ カソード電極兼用Ｃｕ熱拡散板 １９１ カソード端子 １９２ アノード端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇澤 祐二 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップと当該半導体チップ
    を支持する熱拡散板と絶縁板とを積層しはんだまたは金
    属ろう材により接合した半導体モジュールにおいて、 最終支持板の厚さを内部の支持板の最大厚さの２.５倍
    以上としたことを特徴とする半導体モジュール。
  2. 【請求項２】 請求項１に記載の半導体モジュールにお
    いて、 前記複数の半導体チップの下にそれぞれ１枚のＭｏ熱拡
    散板を配置し、前記複数のＭｏ板の下に１枚のＣｕ熱拡
    散板を配置し、前記Ｃｕ熱拡散板の厚さを前記Ｍｏ板厚
    さの２倍以上としたことを特徴とする半導体モジュー
    ル。
  3. 【請求項３】 複数の半導体チップと当該半導体チップ
    を支持する熱拡散板と絶縁板とを積層しはんだまたは金
    属ろう材により接合した半導体モジュールにおいて、 前記絶縁板の上下に厚さの異なるＣｕ熱拡散板とＣｕ最
    終支持板とを配置したことを特徴とする半導体モジュー
    ル。
  4. 【請求項４】 請求項１〜３のいずれか一項に記載の半
    導体モジュールにおいて、 前記熱拡散板または絶縁板の中央部が接合用はんだ層に
    向かって凸となるように前記熱拡散板または絶縁板に反
    りを形成し、はんだ層の周辺厚さをはんだ層の中央部の
    厚さの１.５倍以上としたことを特徴とする半導体モジ
    ュール。
  5. 【請求項５】 請求項１〜４のいずれか一項に記載の半
    導体モジュールにおいて、 絶縁板の上下にメタライズパターンを介してメッキ層を
    形成し、当該メッキ層の上下にはんだ層を介して熱拡散
    板を接合し、メッキ層の面積を上下に配置される熱拡散
    板の面積より小さくしたことを特徴とする半導体モジュ
    ール。
  6. 【請求項６】 請求項１〜５のいずれか一項に記載の半
    導体モジュールにおいて、 前記半導体チップの下にＭｏ熱拡散板を配置し、当該Ｍ
    ｏ熱拡散板の下にＣｕ熱拡散板を配置し、当該Ｃｕ熱拡
    散板の最終支持板側にＭｏ熱拡散板を配置したことを特
    徴とする半導体モジュール。
  7. 【請求項７】 請求項１〜６のいずれか一項に記載の半
    導体モジュールにおいて、 最終支持板の面積が４０cm2以上の場合、前記最終支持
    板の厚さを８mm以上としたことを特徴とする半導体モジ
    ュール。
  8. 【請求項８】 請求項１〜７のいずれか一項に記載の半
    導体モジュールにおいて、 １枚の熱拡散板上に複数個の半導体チップを接合し、熱
    拡散板上で半導体チップ間の複数極を配線し、当該配線
    間の絶縁距離を配線または電極の下に配置する絶縁板の
    厚さ方向で確保したことを特徴とする半導体モジュー
    ル。
JP4239590A 1992-09-08 1992-09-08 半導体モジュール Expired - Fee Related JP2838625B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4239590A JP2838625B2 (ja) 1992-09-08 1992-09-08 半導体モジュール
US08/114,358 US5446318A (en) 1992-09-08 1993-09-01 Semiconductor module with a plurality of power devices mounted on a support base with an improved heat sink/insulation plate arrangement
DE4330070A DE4330070A1 (de) 1992-09-08 1993-09-06 Halbleitermodul
US08/443,453 US5585672A (en) 1992-09-08 1995-05-18 Semiconductor module with an improved heat sink/insulation plate arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4239590A JP2838625B2 (ja) 1992-09-08 1992-09-08 半導体モジュール

Publications (2)

Publication Number Publication Date
JPH0689954A true JPH0689954A (ja) 1994-03-29
JP2838625B2 JP2838625B2 (ja) 1998-12-16

Family

ID=17047040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4239590A Expired - Fee Related JP2838625B2 (ja) 1992-09-08 1992-09-08 半導体モジュール

Country Status (3)

Country Link
US (2) US5446318A (ja)
JP (1) JP2838625B2 (ja)
DE (1) DE4330070A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228491A (ja) * 1999-02-09 2000-08-15 Toshiba Corp 半導体モジュール及び電力変換装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
EP0706221B8 (en) * 1994-10-07 2008-09-03 Hitachi, Ltd. Semiconductor device comprising a plurality of semiconductor elements
KR100232660B1 (ko) * 1995-03-20 1999-12-01 니시무로 타이죠 질화규소 회로기판
US5541453A (en) * 1995-04-14 1996-07-30 Abb Semiconductors, Ltd. Power semiconductor module
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US5744861A (en) * 1995-11-13 1998-04-28 Asea Brown Boveri Ag Power semiconductor module
US5917236A (en) * 1995-12-08 1999-06-29 Hewlett-Packard Company Packaging system for field effects transistors
JPH09172116A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
JP3890539B2 (ja) * 1996-04-12 2007-03-07 Ｄｏｗａホールディングス株式会社 セラミックス−金属複合回路基板
US5923085A (en) * 1996-05-02 1999-07-13 Chrysler Corporation IGBT module construction
DE19735531A1 (de) * 1997-08-16 1999-02-18 Abb Research Ltd Leistungshalbleitermodul mit in Submodulen integrierten Kühlern
US5926372A (en) * 1997-12-23 1999-07-20 Ford Global Technologies, Inc. Power block assembly and method of making same
US6084296A (en) * 1998-07-09 2000-07-04 Satcon Technology Corporation Low cost high power hermetic package with electrical feed-through bushings
DE19914815A1 (de) * 1999-03-31 2000-10-05 Abb Research Ltd Halbleitermodul
JP4220094B2 (ja) * 1999-04-05 2009-02-04 三菱電機株式会社 パワー半導体モジュール
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
DE10158185B4 (de) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
JP4150508B2 (ja) * 2001-04-03 2008-09-17 三菱電機株式会社 電力用半導体装置
US20020185726A1 (en) * 2001-06-06 2002-12-12 North Mark T. Heat pipe thermal management of high potential electronic chip packages
FR2829661B1 (fr) * 2001-08-17 2004-12-03 Valeo Equip Electr Moteur Module de composants electroniques de puissance et procede d'assemblage d'un tel module
DE10142615A1 (de) * 2001-08-31 2003-04-10 Siemens Ag Leistungselektronikeinheit
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
US6889755B2 (en) 2003-02-18 2005-05-10 Thermal Corp. Heat pipe having a wick structure containing phase change materials
US20040246682A1 (en) * 2003-06-09 2004-12-09 Sumitomo Metal (Smi) Eectronics Devices Inc. Apparatus and package for high frequency usages and their manufacturing method
US7038305B1 (en) * 2003-07-15 2006-05-02 Altera Corp. Package for integrated circuit die
JP3988735B2 (ja) * 2004-03-15 2007-10-10 日立金属株式会社 半導体装置及びその製造方法
US20060045153A1 (en) * 2004-08-31 2006-03-02 Carter Serrena M Low thermal expansion coefficient cooler for diode-laser bar
JP4853721B2 (ja) * 2006-10-30 2012-01-11 株式会社デンソー 配線板
JP4523632B2 (ja) * 2007-12-11 2010-08-11 三菱電機株式会社 半導体装置
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
JP6163305B2 (ja) * 2010-09-24 2017-07-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP6104407B2 (ja) * 2013-12-04 2017-03-29 三菱電機株式会社 半導体装置
TWI553828B (zh) * 2015-10-30 2016-10-11 財團法人工業技術研究院 整合型功率模組

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283553A (ja) * 1990-03-30 1991-12-13 Ngk Insulators Ltd 集積回路用パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160150A (en) * 1981-03-27 1982-10-02 Toshiba Corp Heat dissipating board for hybrid ic
JPS6038867B2 (ja) * 1981-06-05 1985-09-03 株式会社日立製作所 絶縁型半導体装置
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
DE3241508A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul
JPS60257141A (ja) * 1984-06-01 1985-12-18 Hitachi Ltd 半導体装置
JPH0277143A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2609724B2 (ja) * 1989-06-28 1997-05-14 株式会社日立製作所 半導体装置
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283553A (ja) * 1990-03-30 1991-12-13 Ngk Insulators Ltd 集積回路用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228491A (ja) * 1999-02-09 2000-08-15 Toshiba Corp 半導体モジュール及び電力変換装置

Also Published As

Publication number Publication date
DE4330070A1 (de) 1994-03-10
US5446318A (en) 1995-08-29
JP2838625B2 (ja) 1998-12-16
US5585672A (en) 1996-12-17

Similar Documents

Publication Publication Date Title
JP2838625B2 (ja) 半導体モジュール
US6563211B2 (en) Semiconductor device for controlling electricity
JP6195689B1 (ja) パワーモジュール
JP3333409B2 (ja) 半導体モジュール
JP6885175B2 (ja) 半導体装置
US7148562B2 (en) Power semiconductor device and power semiconductor module
JPH07221265A (ja) パワー半導体モジュール
CN100385652C (zh) 半导体装置
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
US4057825A (en) Semiconductor device with composite metal heat-radiating plate onto which semiconductor element is soldered
US20210407954A1 (en) Semiconductor device
WO2020241239A1 (ja) 半導体装置
JP2019067976A (ja) 半導体装置
JP7196761B2 (ja) 半導体装置
JP2023101032A (ja) パワー半導体素子
JP3394000B2 (ja) モジュール型半導体装置及びこれを用いた電力変換装置
JPH0878619A (ja) 電力用半導体装置
JP4573467B2 (ja) パワー半導体装置
JP3522975B2 (ja) 半導体装置
JP2019186390A (ja) 半導体装置および電力変換装置
US11984432B2 (en) Semiconductor chip stack module and method of fabricating the same
JPH06507044A (ja) 液冷式装置内の発熱器の配列構造
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
JP2024054535A (ja) 半導体装置
JPH10163416A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071016

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees