DE19612516A1 - Leistungshalbleitermodul - Google Patents

Leistungshalbleitermodul

Info

Publication number
DE19612516A1
DE19612516A1 DE19612516A DE19612516A DE19612516A1 DE 19612516 A1 DE19612516 A1 DE 19612516A1 DE 19612516 A DE19612516 A DE 19612516A DE 19612516 A DE19612516 A DE 19612516A DE 19612516 A1 DE19612516 A1 DE 19612516A1
Authority
DE
Germany
Prior art keywords
power semiconductor
substrate
module according
semiconductor module
connecting bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19612516A
Other languages
English (en)
Inventor
Reinhold Dr Bayerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz Holding AG
ABB AB
Original Assignee
Asea Brown Boveri AG Switzerland
Asea Brown Boveri AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AG Switzerland, Asea Brown Boveri AB filed Critical Asea Brown Boveri AG Switzerland
Publication of DE19612516A1 publication Critical patent/DE19612516A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf das Gebiet der Leistungselektro­ nik. Sie betrifft ein Leistungshalbleitermodul, bei welchem eine Mehrzahl von einzelnen steuerbaren Leistungshalbleitern in Form von Halbleiterchips auf einem gemeinsamen Modulsubstrat nebeneinander angeordnet und elektrisch angeschlossen sind.
STAND DER TECHNIK
Derartige Module sind z. B. aus der EP-A1-0 597 144 bekannt.
Leistungshalbleitermodule, wie sie in der eingangs genannten Druckschrift beschrieben sind, und wie sie zur Zusammenstellung von größeren Funkti­ onsblöcken wie z. B. Halbbrücken für Umrichterzwecke oder dgl. in einem ge­ meinsamen Gehäuse untergebracht werden, umfassen häufig mehrere Halb­ leiterchips, die nebeneinander auf einem gemeinsamen Keramiksubstrat an­ geordnet sind. Das (metallisierte) Keramiksubstrat weist dabei eine Leiter­ bahnstruktur auf.
Diese Leiterbahnstruktur beinhaltet eine relativ große Fläche für das Auflö­ ten der Halbleiterchips (im Falle von IGBTs oder Insulated Gate Bipolar Transistors mit der untenliegenden Kollektor-Anschlußfläche) sowie weitere Bahnen geringerer Fläche für das Bonden oder die Cliplötung und Zwischen­ kontaktierung der oberseitigen Kontakte der Halbleiter und der Steuerelek­ troden (im Fall von IGBTs der Emitter-Anschlußfläche und der Gatean­ schlüsse). Die Bahnen, die auf verschiedenen Potentialen liegen, müssen dabei entsprechend der auftretenden Spannung mit mehr oder weniger Abstand voneinander angeordnet werden.
Im Falle von Modulen für hohe Spannungen im Bereich von 1000 V und höher müssen für die Abstände der Bahnen voneinander erhebliche Flächenanteile auf dem Substrat zur Verfügung gestellt werden. Insbesondere beim Einsatz hochwertiger, teurer Keramiken wie z. B. AlN führt diese Art der Bauweise zu erheblichen zusätzlichen Kosten.
DARSTELLUNG DER ERFINDUNG
Es ist daher Aufgabe der Erfindung, ein Leistungshalbleitermodul zu schaf­ fen, welches für seinen elektrischen Anschluß an die Umgebung mit einer deutlich geringeren Modul- bzw. Substratfläche auskommt.
Die Aufgabe wird bei einem Leistungshalbleitermodul der eingangs genannten Art dadurch gelöst, daß die Steueranschlüsse mehrerer der steuerbaren Lei­ stungshalbleiter auf einer gegenüber der Ebene des Modulsubstrats vertikal versetzten zweiten Ebene zusammengeführt sind. Durch die vertikal versetzte zweite Ebene kann gleichzeitig die lateral Ausdehnung des Substrats klein gehalten und durch den vertikalen Abstand die notwendige Isolation erreicht werden.
Gemäß einer ersten bevorzugten Ausführungsform wird die zweite Ebene durch die Oberseite einer Anschlußschiene bereitgestellt, welche auf das Substrat aufgesetzt und neben den Halbleiterchips angeordnet ist. Hierdurch wird ein stabiler und kompakter Anschlußbereich gebildet.
Besonders günstig hinsichtlich der elektrischen und mechanischen Eigen­ schaften ist der Aufbau, wenn gemäß einer weiteren bevorzugten Ausfüh­ rungsform die Anschlußschiene ein mit einer Metallisierung versehenes Ke­ ramiksubstrat umfaßt, die Dicke des Keramiksubstrats nach Maßgabe der erforderlichen Spannungsfestigkeit gewählt wird, das Modulsubstrat als mit einer Metallisierung versehenes Keramiksubstrat ausgebildet ist, und die An­ schlußschiene auf das Modulsubstrat aufgelötet ist. Das Modulsubstrat kann dabei aus einer hochwertigen Keramik, insbesondere AlN, und die Anschluß­ schiene aus einer weiteren Keramik, insbesondere Al₂O₃, hergestellt sein.
Weitere Vereinfachungen ergeben sich für den Aufbau des Moduls, wenn ge­ mäß einer anderen bevorzugten Ausführungsform zwischen den Halbleiter­ chips und der Anschlußschiene jeweils Vorwiderstände eingefügt sind, wenn die Vorwiderstände als chipförmige Bauteile ausgebildet sind, wenn die Vor­ widerstände nebeneinander mit der Unterseite auf die Anschlußschiene auf­ gelötet sind, und wenn die Anschlußdrähte jeweils an die Oberseite der Vor­ widerstände angeschlossen sind.
Weitere Ausführungsformen ergeben sich aus den abhängigen Ansprüchen.
KURZE ERLÄUTERUNG DER FIGUR
Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen im Zu­ sammenhang mit der Zeichnung näher erläutert werden. Die einzige Figur zeigt in perspektivischer Darstellung ein bevorzugtes Ausführungsbeispiel für ein Modul nach der Erfindung.
WEGE ZUR AUSFÜHRUNG DER ERFINDUNG
In der einzigen Figur ist in perspektivischer Darstellung ein bevorzugtes Aus­ führungsbeispiel für ein Leistungshalbleitermodul nach der Erfindung wie­ dergegeben. Das Leistungshalbleitermodul 10 ist auf einem rechteckigen oder quadratischen Modulsubstrat 11 aufgebaut, welches aus einer Trägerkeramik mit oberseitig aufgebrachter Metallisierung 12 besteht. Als Keramikmaterial wird wegen der günstigen thermischen Eigenschaften vorzugsweise AlN ein­ gesetzt, um eine gute Wärmeableitung der von den Halbleitern erzeugten Verlustwärme nach unten zu ermöglichen.
Auf die Metallisierung 12 des Modulsubstrats 11 sind verschiedene flächige, ebenfalls rechteckige oder quadratische Halbleiterchips 13, 14, 15 und 16 auf­ gelötet. Drei der Halbleiterchips, nämlich die Chips 13, 15, und 16 beinhalten einen steuerbaren Leistungshalbleiter (z. B. in Form eines IGBT). Zum Zwecke der Ansteuerung sind auf der Oberseite dieser Chips Steueranschlüsse 23, 24 und 25 (im Falle von IGBTs sind dies Gateanschlüsse) vorgesehen, die inner­ halb des Moduls und nach außen hin angeschlossen werden müssen. Der Halbleiterchip 14 ist als einfache Diode ausgebildet und hat entsprechend keinen eigenen Steueranschluß.
Die Halbleiterchips 13 bis 16 haben auf ihrer Unterseite eine Metallisierung, die mit einer Elektrode des entsprechenden Bauelements (Kollektor beim IGBT, Kathode bei der Diode) verbunden ist und über die Lötung den An­ schluß zum Modulsubstrat herstellt. Die weiteren Elektroden und deren An­ schlüsse (Emitter beim IGBT, Anode bei der Diode), die auf der Oberseite der Chips angeordnet sind und z. B. durch von oben aufgelötete Laschen kontak­ tiert werden, sind der Einfachheit halber in der Figur weggelassen.
Um die Fläche für die Verdrahtung auf dem Modulsubstrat zu reduzieren, wird auf der Oberseite des Modulsubstrats zwischen den Halbleiterchips 13 bis 16 eine erhabene Anschlußschiene ("Gaterunner") 17 angeordnet. Die An­ schlußschiene 17 umfaßt ein Keramiksubstrat 18, welches auf das Modul­ substrat 11 aufgelötet (oder aufgeklebt) ist und beispielsweise aus einer einfa­ chen Al₂O₃-Keramik besteht. Auf der Oberseite der Anschlußschiene 17 ist eine Metallisierung 19 vorgesehen, die als zweite Ebene oberhalb der Modul­ substratebene für die Zusammenführung der Steueranschlüsse 23-25 der Halbleiterchips 13, 15, 16 dient.
Der Anschluß der einzelnen Halbleiterchips 13, 15, 16 bzw. Steueranschlüsse 23-25 an die Anschlußschiene 17 erfolgt über Anschlußdrähte 26-28, die bo­ genförmig von den Steueranschlüssen 23-25 zu der Anschlußschiene 17 füh­ ren. Mit dem einen Ende sind die Anschlußdrähte auf die Steueranschlüsse 23-25 aufgelötet. Mit dem anderen Ende sind sie auf die Oberseite von chipförmigen Vorwiderständen 20-22 aufgelötet, die nebeneinanderliegend mit ihren Unterseiten auf die Anschlußschiene 17 aufgelötet sind. Jedem der Steueranschlüsse 23-25 ist dabei einer der Vorwiderstände 20-22 zugeordnet.
Die Vorwiderstände 20-22 sind im Mittelbereich der Anschlußschiene 17 zu­ sammengefaßt, so daß an den beiden Querseiten der Schiene jeweils eine Anschlußfläche 29 bzw. 30 auf der Metallisierung frei bleibt, auf der nach oben abgehende Anschlüsse (Drähte oder dgl.) für die Steuerung der Lei­ stungshalbleiter angelötet oder anderweitig befestigt werden können. Die notwendige Isolation der Anschlußschiene 17 zum Potential auf dem Modul­ substrat 11 wird durch die geeignete Wahl der Dicke des Keramiksubstrats 18 erreicht.
Insgesamt ergibt sich mit dem Erfindung ein Leistungshalbleitermodul mit flächensparendem und kompaktem Aufbau bei gleichzeitig hoher mechani­ scher Stabilität und hervorragender Spannungsfestigkeit.
Bezugszeichenliste
10 Leistungshalbleitermodul
11 Modulsubstrat
12 Metallisierung
13-16 Halbleiterchip
17 Anschlußschiene (Gaterunner)
18 Keramiksubstrat (Anschlußschiene)
19 Metallisierung (Anschlußschiene)
20-22 Vorwiderstand
23-25 Steueranschluß (Gafeanschluß)
26-28 Anschlußdraht
29, 30 Anschlußfläche.

Claims (11)

1. Leistungshalbleitermodul (10), bei welchem eine Mehrzahl von einzelnen steuerbaren Leistungshalbleitern in Form von Halbleiterchips (13, 15, 16) auf einem gemeinsamen Modulsubstrat (11) nebeneinander angeordnet und elektrisch angeschlossen sind, dadurch gekennzeichnet, daß die Steuer­ anschlüsse (23-25) mehrerer der steuerbaren Leistungshalbleiter auf einer gegenüber der Ebene des Modulsubstrats (11) vertikal versetzten zweiten Ebene zusammengeführt sind.
2. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeich­ net, daß die zweite Ebene durch die Oberseite einer Anschlußschiene (17) bereitgestellt wird, welche auf das Substrat (11) aufgesetzt und neben den Halbleiterchips (13, 15, 16) angeordnet ist.
3. Leistungshalbleitermodul nach Anspruch 2, dadurch gekennzeich­ net, daß die Anschlußschiene (17) ein mit einer Metallisierung (19) versehe­ nes Keramiksubstrat (18) umfaßt.
4. Leistungshalbleiter nach Anspruch 3, dadurch gekennzeichnet, daß die Dicke des Keramiksubstrats (18) nach Maßgabe der erforderlichen Spannungsfestigkeit gewählt wird.
5. Leistungshalbleitermodul nach Anspruch 3, dadurch gekennzeich­ net, daß das Modulsubstrat (11) als mit einer Metallisierung (12) versehenes Keramiksubstrat ausgebildet ist, und daß die Anschlußschiene (17) auf das Modulsubstrat (11) aufgelötet ist.
6. Leistungshalbleitermodul nach Anspruch 5, dadurch gekennzeich­ net, daß das Modulsubstrat (11) aus einer hochwertigen Keramik, insbeson­ dere AlN, hergestellt ist, und daß die Anschlußschiene aus einer weiteren Keramik, insbesondere Al₂O₃, hergestellt ist.
7. Leistungshalbleitermodul nach Anspruch 2, dadurch gekennzeich­ net, daß die elektrische Verbindung zwischen den Halbleiterchips (13, 15, 16) und der Anschlußschiene (17) über Anschlußdrähte (26-28) erfolgt, welche von dem jeweiligen Halbleiterchip zur Anschlußschiene (17) verlaufen.
8. Leistungshalbleitermodul nach Anspruch 7, dadurch gekennzeich­ net, daß zwischen den Halbleiterchips (13, 15, 16) und der Anschlußschiene (17) jeweils Vorwiderstände (20-22) eingefügt sind.
9. Leistungshalbleitermodul nach Anspruch 8, dadurch gekennzeich­ net, daß die Vorwiderstände (20-22) als chipförmige Bauteile ausgebildet sind, daß die Vorwiderstände (20-22) nebeneinander mit der Unterseite auf die Anschlußschiene (17) aufgelötet sind, und daß die Anschlußdrähte (26- 28) jeweils an die Oberseite der Vorwiderstände (20-22) angeschlossen sind.
10. Leistungshalbleitermodul nach Anspruch 2, dadurch gekenn­ zeichnet, daß auf der Anschlußschiene (17) freie Anschlußflächen (29, 30) für einen Anschluß der Anschlußschiene (17) nach außen vorgesehen sind.
11. Leistungshalbleitermodul nach Anspruch 1, dadurch gekenn­ zeichnet, daß die steuerbaren Leistungshalbleiter als IGBTs (Insulated Gate Bipolar Transistors) ausgebildet sind.
DE19612516A 1995-11-13 1996-03-29 Leistungshalbleitermodul Withdrawn DE19612516A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/558,021 US5744861A (en) 1995-11-13 1995-11-13 Power semiconductor module

Publications (1)

Publication Number Publication Date
DE19612516A1 true DE19612516A1 (de) 1997-05-15

Family

ID=24227846

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19612516A Withdrawn DE19612516A1 (de) 1995-11-13 1996-03-29 Leistungshalbleitermodul

Country Status (2)

Country Link
US (1) US5744861A (de)
DE (1) DE19612516A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576936B1 (en) 1998-02-27 2003-06-10 Abb (Schweiz) Ag Bipolar transistor with an insulated gate electrode
WO2018158449A1 (en) 2017-03-03 2018-09-07 Abb Schweiz Ag Interconnecting member for power module
DE102021213724A1 (de) 2021-12-02 2023-06-07 Zf Friedrichshafen Ag Chipanordnung, leistungsmodul, verfahren zur herstellung einer chipanordnung und verfahren zum montieren eines leistungsmoduls

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020636A (en) * 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241508C2 (de) * 1982-11-10 1989-03-30 Asea Brown Boveri Ag, 6800 Mannheim, De
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
DE4104860A1 (de) * 1990-02-20 1991-08-22 Telemecanique Electrique Verfahren zur verbindung einer metallfolie, insbesondere einer kupferfolie, mit einem substrat aus aluminiumnitrid sowie entsprechend hergestelltes produkt
DE4330070A1 (de) * 1992-09-08 1994-03-10 Hitachi Ltd Halbleitermodul
EP0667641A1 (de) * 1994-02-14 1995-08-16 Delco Electronics Corporation Linearer dualer Schaltmodul

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864841B2 (ja) * 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
EP0597144A1 (de) * 1992-11-12 1994-05-18 IXYS Semiconductor GmbH Hybride leistungselektronische Anordnung
JP3157362B2 (ja) * 1993-09-03 2001-04-16 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241508C2 (de) * 1982-11-10 1989-03-30 Asea Brown Boveri Ag, 6800 Mannheim, De
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
DE4104860A1 (de) * 1990-02-20 1991-08-22 Telemecanique Electrique Verfahren zur verbindung einer metallfolie, insbesondere einer kupferfolie, mit einem substrat aus aluminiumnitrid sowie entsprechend hergestelltes produkt
DE4330070A1 (de) * 1992-09-08 1994-03-10 Hitachi Ltd Halbleitermodul
EP0667641A1 (de) * 1994-02-14 1995-08-16 Delco Electronics Corporation Linearer dualer Schaltmodul

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
57- 30357 A., E-110,June 3,1982,Vol. 6,No. 95 *
JP Patents Abstracts of Japan: 2-132850 A., E-962,Aug. 9,1990,Vol.14,No.368 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576936B1 (en) 1998-02-27 2003-06-10 Abb (Schweiz) Ag Bipolar transistor with an insulated gate electrode
WO2018158449A1 (en) 2017-03-03 2018-09-07 Abb Schweiz Ag Interconnecting member for power module
US11031323B2 (en) 2017-03-03 2021-06-08 Abb Power Grids Switzerland Ag Interconnecting member for power module
DE102021213724A1 (de) 2021-12-02 2023-06-07 Zf Friedrichshafen Ag Chipanordnung, leistungsmodul, verfahren zur herstellung einer chipanordnung und verfahren zum montieren eines leistungsmoduls

Also Published As

Publication number Publication date
US5744861A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
EP0277546B1 (de) Halbleiteranordnung mit mindestens einem Halbleiterkörper
EP0427143B1 (de) Leistungshalbleitermodul
DE10310809B4 (de) Leistungshalbleitereinrichtung
EP1318547B1 (de) Leistungshalbleiter-Modul
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
EP1178595B1 (de) Induktivitätsarme Schaltungsanordnung
DE2542518B2 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
EP0590354A1 (de) Anordnung mit einer Leiterplatte, mindestens einem Leistungsbauelement und einem Kühlkörper
EP1083599B1 (de) Leistungshalbleitermodul
EP0597254A1 (de) Schaltungsanordnung für Leistungshalbleiterbauelemente
EP0776042A2 (de) Leistungshalbleitermodul mit einer Mehrzahl von Submodulen
EP0152818A2 (de) Leistungshalbleitermodul
DE19522173C1 (de) Leistungs-Halbleitermodul
WO1998032213A2 (de) Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu
EP0738008B1 (de) Leistungshalbleitermodul
EP1318545A1 (de) Leistungshalbleiter-Submodul und Leistungshalbleiter-Modul
EP0750344B1 (de) Leistungs-Halbleitermodul mit Anschlussstiften
EP0265833B1 (de) Halbleiterbauelement mit mindestens einem Leistungs-MOSFET
EP0995205B1 (de) Multilayer-planarinduktivität und verfahren zum herstellen einer solchen
DE19549011A1 (de) Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips
EP1209742A1 (de) Hochleistungshalbleitermodul sowie Anwendung eines solchen Hochleistungshalbleitermoduls
EP1187209A2 (de) Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
EP0584668A1 (de) Leistungshalbleiter-Modul
DE3626151A1 (de) Spannungszufuehrung fuer eine integrierte halbleiterschaltung
DE19612516A1 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee