DE4305656A1 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf einen Videospeicher in einem digitalen Bildverarbeitungsgerät, und im besonderen auf ein Datenlesegerät eines Videospeichers, das Daten lesen kann, die in einem Videospeicher in einem bestimmten Verhältnis gemischt aufgezeichnet sind, genau so wie sie vorher in einem ursprünglichen Speicher aufgezeichnet wurden.

Ein Videospeicher ist eine Vorrichtung zum Aufzeichnen oder Speichern eines zusammengesetzten Bildsignals, das in ein digitales Signal umgewandelt worden ist.

Im allgemeinen umfaßt das zusammengesetzte Bildsignal ein Luminanzsignal Y und Chrominanzsignale R-Y und B-Y und, um das digitalisierte zusammengesetzte Bildsignal in einen Speicher aufzuzeichnen, wird besagtes Signal in ein Luminanzsignal Y und in Chrominanzsignale R-Y und B-Y getrennt, so daß die Daten des Luminanzsignals Y und der Chrominanzsignale R-Y und B-Y getrennt gespeichert werden können.

Hier ist ein Datenverhältnis des Luminanzsignals Y und der Chrominanzsignale R-Y und B-Y, die das zusammengesetzte Bildsignal bilden, 4:1:1, das direkt aufgezeichnet wird und auf den Videospeicher ausgelesen wird.

Wenn jedoch die Daten des Luminanzsignals und des Chrominanzsignals, die verschiedene Verhältnisse haben, in einem separaten Speicher gespeichert werden, wobei standardisierte konventionelle Speicher benutzt werden, ergibt sich der Nachteil, daß viel Speicherplatz verschwendet wird.

Als Ergebnis davon, um die Kapazität des Speichers zu optimieren, werden die Daten des Luminanzsignals Y und der Chrominanzsignale R-Y und B-Y auf einem Videospeicher proportional zum Verhältnis des zusammengesetzten Bildsignals gemischt aufgezeichnet.

Demgemäß ist es eine allgemeine Aufgabe der vorliegenden Erfindung ein Datenlesegerät eines Videospeichers zur Verfügung zu stellen, in dem, um eine Verschwendung von Videospeicher zu verringern, R-Y und B-Y, die auf einem Videospeicher gemischt aufgenommen worden sind, gelesen werden, um dadurch eine Signalverarbeitung auszuführen.

Gemäß dieser Erfindung wird obige Aufgabe des Datenlesegeräts eines Videospeichers durch Bereitstellung von Vorrichtungen und Mitteln gelöst, die umfassen:
einen ersten und zweiten Videospeicher, wobei die Luminanzsignaldaten und die Chrominanzsignaldaten des zusammengesetzten Bildsignals in einem vorbestimmten Verhältnis gemischt aufgezeichnet werden;
Takterzeugungseinrichtung zum Erzeugen eines Taktsignals und eines Steuersignals, die durch Eingabe eines Referenztaktsignals, Horizontalsynchronisationssignals und Vertikalsynchronisationssignals eine vorbestimmte Frequenz haben;
Adressenerzeugungseinrichtung zum Erzeugen eines Adreßsignals des ersten und zweiten Videospeichers in Abhängigkeit vom Steuersignal, das von der Takterzeugungseinrichtung erzeugt wird;
Bilddatentrennungseinrichtung zum Trennen beziehungsweise Ausgeben der Luminanzsignaldaten und Chrominanzsignaldaten in Abhängigkeit von dem, von der Takterzeugungseinrichtung ausgegebenen Taktsignal, durch das Empfangen von Eingabedaten, die vom ersten und zweiten Videospeicher ausgegeben werden; und
einen Digital-Analog (D/A) Wandler zum Wandeln der Luminanzsignaldaten und Chrominanzsignaldaten, die von der Bilddatentrennungseinrichtung getrennt worden sind.

Zum besseren Verständnis des Wesens und der Aufgaben der Erfindung wird auf die folgende genaue Beschreibung in Verbindung mit den begleitenden Zeichnungen bezug genommen. Es zeigen:

Fig. 1 ein Blockdiagramm eines Datenlesegerätes eines Videospeichers gemäß der vorliegenden Erfindung;

Fig. 2 ein konkretes Schaltbild der Bilddatentrennungseinrichtung, wie sie in Fig. 1 dargestellt ist;

Fig. 3a bis 3g Datenübersichten eines Bildsignals gemäß der vorliegenden Erfindung; und

Fig. 4a bis 4f Zeitdiagramme eines Datenlesegerätes eines Videospeichers gemäß der vorliegenden Erfindung.

Das Datenlesegerät des Videospeichers gemäß der vorliegenden Erfindung ist mit Vorrichtungen ausgestattet, die umfassen:
Lesevorrichtung zum Lesen vom Daten von einem Videospeicher, in dem ein zusammengesetztes Bildsignal aus Luminanzsignaldaten und Chrominanzsignaldaten in einem bestimmten Verhältnis gemischt aufgezeichnet ist; und
Trennungseinrichtung zum Trennen der gelesenen Daten in Luminanzdaten beziehungsweise Chrominanzdaten.

Fig. 1 ist ein Blockdiagramm eines Datenlesegerätes eines Videospeichers gemäß der vorliegenden Erfindung.

Nach Fig. 1 umfaßt das Datenlesegerät des Videospeichers gemäß der vorliegenden Erfindung:
einen ersten und zweiten Videospeicher 10 und 11, worin die Luminanzsignaldaten und Chrominanzsignaldaten des zusammengesetzten Bildsignals in einem vorbestimmten Verhältnis gemischt aufgezeichnet werden;
Takterzeugungseinrichtung 12 zum Erzeugen eines Taktsignals CKn und Steuersignals SC mit einer bestimmten Frequenz durch Eingabe eines Referenztaktsignals, Horizontalsynchronisationssignals und Vertikalsynchronisationssignals;
Adressenerzeugungseinrichtung 13 zum Erzeugen eines Adreßsignals des ersten und zweiten Videospeichers 10 und 11 in Abhängigkeit vom Steuersignal, das von der Takterzeugungseinrichtung 12 erzeugt wird;
Bilddatentrennungseinrichtung 14 zum Trennen beziehungsweise Ausgeben der Luminanzsignaldaten und Chrominanzsignaldaten in Abhängigkeit vom Taktsignal CKn, das von der Takterzeugungseinrichtung 12 ausgegeben wird durch Empfangen von Eingabedaten, die vom ersten und zweiten Videospeicher 10 und 11 ausgegeben werden; und
einen Digital-Analog (D/A) Wandler 15 zum Wandeln der Luminanzsignaldaten und der Chrominanzsignaldaten, die von der Bilddatentrennungseinrichtung 14 getrennt werden.

Fig. 2 ist ein konkretes Schaltbild einer Bilddatentrennungseinrichtung wie sie in Fig. 1 dargestellt ist.

Nach Fig. 2 umfaßt die Schaltung der Bilddatentrennungseinrichtung:
eine erste Verzögerungseinrichtung 200, die Daten einliest, die vom ersten und zweiten Videospeicher 10 und 11 ausgegeben werden, und in Abhängigkeit von einem ersten Taktsignal arbeitet;
eine erste Latcheinrichtung 201, die Daten einliest, die von der ersten Verzögerungseinrichtung 200 ausgegeben werden, und in Abhängigkeit von einem zweiten Taktsignal arbeitet;
eine zweite Latcheinrichtung 202, die Daten einliest, die von der ersten Latcheinrichtung 201 ausgegeben werden, und in Abhängigkeit von einem dritten Taktsignal arbeitet;
eine erste Trennungseinrichtung 203, die Daten einliest, die von der zweiten Verzögerungseinrichtung 202 ausgegeben werden, und in Abhängigkeit von einem vierten Taktsignal arbeitet; und
eine zweite Trennungseinrichtung 204, die Daten einliest, die von der ersten Trennungseinrichtung 203 ausgegeben werden, und in Abhängigkeit von einem fünften Taktsignal arbeitet.

Der D/A Wandler 15 wandelt digitale Daten, die von der ersten und der zweiten Trennungseinrichtung 203 und 204 ausgegeben werden, in analoge Signale, um selbige danach aus zugeben.

Unterdessen umfaßt die erste Verzögerungseinrichtung 200 ein erstes Flipflop 21, das Daten vom ersten Videospeicher erhält und durch das erste Taktsignal betrieben wird, ein zweites Flipflop 22, das Ausgabedaten vom ersten Flipflop 21 erhält und durch das erste Taktsignal betrieben wird, und ein drittes Flipflop 23, das Daten erhält, die vom zweiten Videospeicher 11 ausgegeben werden und durch das erste Taktsignal betrieben wird.

Die erste Latcheinrichtung 201 umfaßt ein viertes Flipflop 24, das Ausgabedaten vom zweiten Flipflop erhält und durch das zweite Taktsignal betrieben wird und ein fünftes Flipflop 25, das Ausgabedaten vom dritten Flipflop 23 erhält und durch das zweite Taktsignal betrieben wird.

Die zweite Verzögerungseinrichtung 202 umfaßt: Ein sechstes Flipflop 26, das durch das dritte Taktsignal betrieben wird und Ausgabedaten vom vierten Flipflop 24 erhält; ein siebtes Flipflop 27, das durch das dritte Taktsignal betrieben wird und Ausgabedaten vom fünften Flipflop 25 erhält; ein achtes Flipflop 28, das durch das dritte Taktsignal betrieben wird und Ausgabedaten vom siebten Flipflop 27 erhält; und ein neuntes Flipflop 29, das durch das dritte Taktsignal betrieben wird und Ausgabedaten vom achten Flipflop 28 erhält.

Die erste Trennungseinrichtung 203 umfaßt einen ersten und zweiten Multiplexer 32 und 33, die Ausgabedaten vom sechsten und neunten Flipflop 26 und 29 erhalten, und die Daten selektiv in Abhängigkeit vom vierten Taktsignal ausgeben.

Die zweite Trennungseinrichtung 204 umfaßt ein zehntes und elftes Flipflop 30 und 31, die Ausgabedaten des zweiten Multiplexers 33 erhalten und die Daten selektiv in Abhängigkeit vom fünften Taktsignal ausgeben.

Fig. 3a bis 3g sind Datenübersichten eines Bildsignals gemäß der vorliegenden Erfindung.

Fig. 3a stellt einen Zustand einer Bildsignaldatenübersicht dar, der im ersten und zweiten Videospeicher 10 und 11 gespeichert ist.

Fig. 3b bis 3g sind Bildsignaldatenübersichten, die vom ersten beziehungsweise zweiten Videospeicher 10, 11, der ersten Verzögerungseinrichtung 200, der ersten Latcheinrichtung 201, der zweiten Verzögerungseinrichtung 202, der ersten Trennungseinrichtung 203 und der zweiten Trennungseinrichtung 204 ausgegeben werden.

Fig. 4a bis 4f sind Zeitdiagramme eines Datenlesegerätes eines Videospeichers gemäß der vorliegenden Erfindung.

Fig. 4a ist eine Wellenformzeichnung eines seriellen Taktes SC, der von der Takterzeugungseinrichtung 12 ausgegeben wird, um danach an den ersten und zweiten Videospeicher 10 und 11 geliefert zu werden.

Fig. 4b bis 4f sind Wellenformzeichnungen des ersten, zweiten, dritten, vierten und fünften Taktes, CK1, CK2, CK3, CK4 und CK5, die von der Takterzeugungseinrichtung 12 ausgegeben werden, um dann an die Bilddatentrennungseinrichtung 14 geliefert zu werden.

Dementsprechend erzeugt die Takterzeugungseinrichtung 12, in die der Referenztakt, die Horizontal- und Vertikalsynchronisationssignale, wie in Fig. 1 gezeigt ist, eingegeben werden, einen seriellen Takt, wie in Fig. 4a gezeigt ist, einen ersten, zweiten, dritten, vierten und fünften Takt (CKn; CK1, CK2, CK3, CK4 und CK5), wie in Fig. 4b, 4c, 4d, 4e und 4f gezeigt ist, und ein Steuersignal, um selbiges auszugeben.

Zu diesem Zeitpunkt bilden der erste und zweite Videospeicher 10 und 11, worin die zusammengesetzten Bildsignaldaten des Luminanzsignals Y und Chrominanzsignale R-Y und B-Y in Yn, Cm gemischt aufgezeichnet sind, Ausgabedaten (n; 1 ∼ 682, m; 1 ∼ 340) in Abhängigkeit von einer Adresse, die von der Adressenerzeugungseinrichtung 13 ausgegeben wird und einem seriellen Takt SC, der von der Takterzeugungseinrichtung 12 ausgegeben wird.

Mit anderen Worten, das Luminanzsignal Yn und Chrominanzsignal Cm werden in der Form von Y1, Y2, C2, Y5, Y6, C4, . . . . . und C1, Y3, Y4, C3, Y7, Y8, . . . . . im ersten und zweiten Videospeicher 10 und 11 aufgezeichnet, wie in Fig. 3a gezeigt ist.

Wenn der serielle Takt SC, der eine sich wiederholende Periodenform von 2:1:1 hat, wie in Fig. 4a gezeigt ist, in den ersten und zweiten Videospeicher 10 und 11 eingegeben wird, werden Daten ausgegeben, die eine Form haben wie sie in Fig. 3b dargestellt ist.

In diesem Fall ist eine Variable n (1 ∼ 682) des Luminanzsignals Yn, das im ersten und zweiten Videospeicher 10 und 11 aufgezeichnet ist, eine Zahl, wobei 52 µs, was eine Bildsignalperiode der Horizontalsynchronisationssignalperiode ist, durch 76 ns geteilt wird, was eine inverse Zahl der Abtastrate ist, die so gewählt ist, um einen Chrominanzhilfsträger für die Abtasttheorie abzustimmen.

Mit anderen Worten, 52 µs/76 ns = 682.

Weiterhin, da im zusammengesetzten Bildsignal ein Datenverhältnis von 4:1:1 des Luminanzsignals Y und der Chrominanzsignale R-Y und B-Y zu 682 : 170 : 170 wird, ist eine Variable m (1 ∼ 340) des Chrominanzsignals Cm ein Gesamtdatenwert der Chrominanzsignale R-Y und B-Y.

Die Datenadresse des Bildsignals geht für die Reihen bis zu 1022 und da eine Datenadresse, die 512 Abtastzeilen entspricht, ausreicht, wenn Signale, die nichts mit den Bildsignalen zu tun haben, von 525 Abtastzeilen abgezogen werden, bleiben nur Datenadressen übrig, die 512 Abtastzeilen entsprechen, so daß eine Speicherkapazität von 4 Mbit benötigt wird, falls ein 8-bit Datenwort nötig ist, um ein Pixel darzustellen.

Inzwischen werden die Luminanzsignaldaten und die Chrominanzsignaldaten, die vom ersten und zweiten Speicher 10 und 11 in einer sich wiederholenden Periodenform von 2:1:1 ausgegeben werden, wie in Fig. 3b gezeigt ist, in eine Bilddatentrennungseinrichtung 14 eingegeben.

Zu diesem Zeitpunkt werden die Luminanzsignaldaten und die Chrominanzsignaldaten, die vom ersten Videospeicher 10 ausgegeben werden, um danach in die Bilddatentrennungseinrichtung 14 eingegeben zu werden, wie es in Fig. 3b gezeigt ist, in ein erstes Flipflop 21 der ersten Verzögerungseinrichtung 200 eingegeben, wie in Fig. 2 dargestellt ist.

Eine Ausgabe des ersten Flipflops 21 wird in ein zweites Flipflop 22 eingegeben, das durch das erste Taktsignal CK1 betrieben wird, wie in Fig. 4b gezeigt ist.

Ebenso werden die Luminanzsignaldaten und die Chrominanzsignaldaten, die vom zweiten Videospeicher 11 ausgegeben werden, wie in Fig. 3b gezeigt ist, in ein drittes Flipflop 23 der ersten Verzögerungseinrichtung eingegeben, wie in Fig. 2 gezeigt ist.

Hier wird, da das erste und zweite Flipflop 21 und 22, die durch das erste Taktsignal CK1 betrieben werden, wie in Fig. 4b gezeigt ist, in Reihe miteinander verbunden sind, eine Ausgabe des zweiten Flipflops 22 ausgegeben, die um eine Takteinheit stärker verzögert ist, als die des dritten Flipflops 23.

Mit anderen Worten, die Luminanzsignaldaten und die Chrominanzsignaldaten, die vom zweiten und dritten Flipflop 22 und 23 der ersten Verzögerungseinrichtung 200 ausgegeben werden, wie in Fig. 3c gezeigt ist, werden ausgegeben, wobei die Ausgabedaten des ersten Videospeichers 10 um einen Takt stärker verzögert sind, als die des zweiten Videospeichers 11.

Die Luminanzsignaldaten und Chrominanzsignaldaten, die vom zweiten und dritten Flipflop 22 und 23 der ersten Verzögerungseinrichtung 200 ausgegeben werden, wie in Fig. 3c gezeigt ist, werden in die erste Latcheinrichtung 201 eingegeben.

Die Luminanzsignaldaten und Chrominanzsignaldaten, die in die erste Latcheinrichtung 201 eingegeben werden, wie in Fig. 4c gezeigt ist, werden in ein viertes und ein fünftes Flipflop 24 und 25 eingegeben, die durch das zweite Taktsignal betrieben werden, das eine sich wiederholende Periodenform von 2:1:1 besitzt.

Die Daten, die in das vierte und das fünfte Flipflop 24 und 25 der ersten Verzögerungseinrichtung 201 eingegeben werden, wie in Fig. 3c gezeigt ist, werden durch das zweite Taktsignal, wie oben erwähnt ist, in einer Form ausgegeben, wie sie in Fig. 3d gezeigt ist.

Mit anderen Worten, eine Ausgabe des vierten Flipflop 24 wird in einer Form ausgegeben, die um zwei Takte stärker verzögert ist als die Ausgabe des fünften Flipflops 25.

Die Art der Daten, die vom vierten und fünften Flipflop 24 und 25 der ersten Latcheinrichtung 201 ausgegeben werden, wie in Fig. 3d gezeigt ist, wird in ein sechstes beziehungsweise siebtes Flipflop 26 und 27 der zweiten Verzögerungseinrichtung 202 eingegeben.

Eine Ausgabe des siebten Flipflops 27 wird in ein achtes Flipflop 28 eingegeben.

Eine Ausgabe des achten Flipflops 28 wird in ein neuntes Flipflop 29 eingegeben.

Zu diesem Zeitpunkt wird ein drittes Taktsignal, das eine konstante Periode hat, wie in Fig. 4d gezeigt ist, in die jeweiligen Flipflops 26, 27, 28 und 29 der zweiten Verzögerungseinrichtung 202 eingegeben.

Dementsprechend werden die Daten, die durch das siebte, achte und neunte Flipflop 27, 28 und 29 gegangen sind, in einer Form ausgegeben die um zwei Takte stärker verzögert ist, als die des sechsten Flipflops 26.

Fig. 3e stellt eine Datenform dar, die vom sechsten Flipflop 26 und neunten Flipflop 29 ausgegeben wird.

Mit anderen Worten, eine Ausgabe des fünften Flipflops 25, die bei der ersten Latcheinrichtung um zwei Takte weiter vorausläuft als die des vierten Flipflops 24, wird von der zweiten Verzögerungseinrichtung 202 mit zwei Takten Verzögerung ausgegeben.

Die Daten, die vom sechsten und neunten Flipflop 26 und 29 der zweiten Verzögerungseinrichtung 202 ausgegeben werden, wie in Fig. 3e gezeigt ist, werden in den ersten und zweiten Multiplexer (MUX) 32 und 33 der ersten Trennungseinrichtung 203 eingegeben.

Der erste und zweite Multiplexer 32 und 33, wie in Fig. 4e gezeigt ist, wählen mit dem vierten Taktsignal als Adreßsignal eine der beiden Eingaben aus, um diese dadurch auszugeben.

Mit anderen Worten, der erste Multiplexer 32 erhält als jeweilige Eingaben D1 und D2 die Ausgaben des sechsten und neunten Flipflops 26 und 29 wie in Fig. 3e gezeigt ist, und der zweite Multiplexer 33 erhält als jeweilige Eingaben D1 und D2 die Ausgaben des neunten und sechsten Flipflops 29 und 26.

Deshalb gibt der erste Multiplexer 32, wenn das vierte Taktsignal in einem H-Zustand ist, das Luminanzsignal Y1, Y2 aus, das die Eingabe D1 in Fig. 3e ist, und wenn es in einem L-Zustand ist, gibt der erste Multiplexer 32 das Luminanzsignal Y3, Y4 aus, was eine Eingabe D2 ist, wie in Fig. 3e gezeigt ist.

Wie im vorangehenden zu sehen ist, gibt der erste Multiplexer 32 selektiv die Luminanzsignale Y1, Y2, Y3, Y4, Y5, . . . . aus, wie in Fig. 3f dargestellt ist.

Der zweite Multiplexer 33 wählt einen der Eingänge D1 und D2, die durch den Inverter I1 invertiert werden, um selbige dadurch auszugeben.

Dementsprechend gibt der zweite Multiplexer 33, wenn das vierte Taktsignal in einem H-Zustand ist, ein Chrominanzsignal C1 aus, das die Eingabe D2 ist, wie in Fig. 3e gezeigt ist, und wenn es in einem L-Zustand ist, gibt der zweite Multiplexer 33 ein Chrominanzsignal C2 aus, das die Eingabe D1 ist, wie in Fig. 3e gezeigt ist.

Wie im vorangehenden zu sehen ist, gibt der zweite Multiplexer 33 selektiv die Chrominanzsignale C1, C2, C3, . . . . . aus, wie in Fig. 3f gezeigt ist.

Inzwischen wird das Signal, das vom zweiten Multiplexer 33 ausgegeben wird, in die zweite Trennungseinrichtung 204 eingegeben.

Die zweite Trennungseinrichtung 204 umfaßt ein zehntes Flipflop 30, das bei einer ansteigenden Flanke des fünften Taktsignals betrieben wird und ein elftes Flipflop 31, das bei einer fallenden Flanke betrieben wird, wie in Fig. 4f gezeigt ist.

Deshalb verzögert das zehnte Flipflop 30, immer wenn das Chrominanzsignal C1 eingegeben wird, das Chrominanzsignal um 4 Takte, um selbiges danach auszugeben, und das elfte Flipflop 31 verzögert, immer wenn das Chrominanzsignal C2 eingegeben wird, das Chrominanzsignal um 4 Takte, um selbiges danach aus zugeben.

Fig. 3g stellt eine Zeichnung dar, um eine Datenform zu zeigen, die in den D/A Wandler 15 eingegeben wird.

Mit anderen Worten, das Luminanzsignal Yn, das vom ersten Multiplexer 32 der ersten Trennungseinrichtung 203 ausgegeben wird und das Chrominanzsignal Cm, das vom zehnten und elften Flipflop 30 und 31 der zweiten Trennungseinrichtung 204 ausgegeben wird, werden in den D/A Wandler 15 eingegeben.

In Fig. 3g sind die Luminanzsignale Y1, Y2, Y3, . . . die Luminanzsignale des zusammengesetzten Bildsignals.

Die Chrominanzsignale C1, C3 . . . . sind R-Y Signale des zusammengesetzten Bildsignals und die Chrominanzsignale C2, C4, . . . sind B-Y Signale des zusammengesetzten Bildsignals.

Der D/A Wandler 15, wie oben erläutert ist, wandelt das getrennte Luminanzsignal und Chrominanzsignal in analoge Signale um, um dadurch selbige auszugeben.

Wie im vorangehenden beschrieben ist, bewirkt die vorliegende Erfindung eine Ausgabe und Verarbeitung der zusammengesetzten Bildsignaldaten, die im Videospeicher gemischt aufgezeichnet werden, in der gleichen Form wie sie im ursprünglichen Videospeicher gespeichert worden sind, um so eine Verschwendung von Speicher zu verringern.

Obwohl die Erfindung im Detail in Bezug auf die vorliegende bevorzugte Ausführungsform beschrieben ist, ist es für einen Fachmann selbstverständlich, daß verschiedene Modifikationen gemacht werden können ohne von der Lehre und dem Schutzumfang der Erfindung abzuweichen.

Claims (7)

1. Datenlesegerät eines Videospeichers mit:
einer Videospeichereinrichtung (10, 11), worin Luminanzsignaldaten und Chrominanzsignaldaten eines zusammengesetzten Bildsignals in einem bestimmten Verhältnis gemischt aufgezeichnet werden;
einer Takterzeugungseinrichtung (12) zum Erzeugen eines Taktsignals und eines Steuersignals, die bestimmte Frequenzen haben, durch Eingabe eines Referenztaktsignals, eines Horizontalsynchronisationssignals und eines Vertikalsynchronisationssignals;
einer Adressenerzeugungseinrichtung (13) zum Erzeugen eines Adreßsignals der ersten und zweiten Videospeichereinrichtung (10, 11) in Abhängigkeit vom Steuersignal, das von der Takterzeugungseinrichtung (12) erzeugt wird;
einer Bilddatentrennungseinrichtung (14) zum Trennen beziehungsweise Ausgeben der Luminanzsignaldaten und Chrominanzsignaldaten in Abhängigkeit vom Taktsignal, das von der Takterzeugungseinrichtung (12) ausgegeben wird durch Empfangen von Eingabedaten, die von der Videospeichereinrichtung (10, 11) ausgegeben werden; und
einem Digital/Analog Wandler (15) zum Wandeln der Luminanzsignaldaten und der Chrominanzsignaldaten, die von der Bilddatentrennungseinrichtung (14) getrennt werden, in ein analoges Signal.

2. Datenlesegerät nach Anspruch 1, worin die Bilddatentrennungseinrichtung (14) umfaßt:
eine erste Verzögerungseinrichtung (200) zum Verzögern der Auslesedaten einer der beiden Videospeichereinrichtungen (10, 11) um einen Takt;
eine erste Latcheinrichtung (201) zum Anpassen einer Ausgabezeit der um einen Takt verzögerten Daten an die von unverzögerten Daten, um somit durch Empfang von Daten, die von der ersten Verzögerungseinrichtung (200) ausgegeben werden, diese auszugeben;
eine zweite Latcheinrichtung (202) zum Verzögern von Daten, die von der ersten Latcheinrichtung (201) ausgegeben werden, um dadurch die Ausgabezeit anzupassen;
eine erste Trennungseinrichtung (203) zum Trennen der Luminanzsignal- und Chrominanzsignaldaten der Daten, die von der zweiten Verzögerungseinrichtung (202) ausgegeben werden, um selbige danach auszugeben; und
eine zweite Trennungseinrichtung (204) zum Trennen von R-Y und B-Y Daten von den Chrominanzsignaldaten, die von der ersten Trennungseinrichtung (203) ausgegeben werden.

3. Datenlesegerät nach Anspruch 2, worin die erste Verzögerungseinrichtung (200) umfaßt:
ein erstes Flipflop (21), das Daten einliest, die von einem der beiden Videospeicher (10, 11) ausgegeben werden und durch ein Taktsignal betrieben wird, das eine erste Frequenz hat;
ein zweites Flipflop (22), das die Ausgabedaten des ersten Flipflops (21) einliest und von einem ersten Taktsignal betrieben wird; und
ein drittes Flipflop (23), das andere Daten einliest als die Daten, die in das erste Flipflop (21) aus den Videospeichern eingegeben werden, und von einem Taktsignal betrieben wird, das eine erste Frequenz hat.

4. Datenlesegerät nach Anspruch 2 oder 3, worin die erste Latcheinrichtung (201) umfaßt:
ein viertes Flipflop (24) zum Einlesen von Ausgabedaten des zweiten Flipflops (22) und das von einem zweiten Taktsignal betrieben wird; und
ein fünftes Flipflop (25) zum Einlesen von Ausgabedaten des dritten Flipflops (23) und das von einem zweiten Taktsignal betrieben wird.

5. Datenlesegerät nach einem der Ansprüche 2 bis 4, worin die zweite Verzögerungseinrichtung (202) umfaßt:
ein neuntes Flipflop (26) zum Einlesen von Ausgabedaten des vierten Flipflops (24) und das von einem dritten Taktsignal betrieben wird;
ein sechstes Flipflop (27) zum Einlesen von Ausgabedaten des fünften Flipflops (25) und das vom dritten Taktsignal betrieben wird;
ein siebtes Flipflop (28) zum Einlesen von Ausgabedaten des sechsten Flipflops und das vom dritten Taktsignal betrieben wird; und
ein achtes Flipflop (28) zum Einlesen von Ausgabedaten des siebten Flipflops (27) und das vom dritten Taktsignal betrieben wird.

6. Datenlesegerät nach einem der Ansprüche 2 bis 5, worin die erste Trennungseinrichtung (203) einen ersten und zweiten Multiplexer (32, 33) umfaßt, die Ausgabedaten des achten und neunten Flipflops (26, 29) einlesen und mit einem vierten Taktsignal als Adreßsignal arbeiten.

7. Datenlesegerät nach einem der Ansprüche 2 bis 6, worin die zweite Trennungseinrichtung (204) umfaßt:
ein zehntes Flipflop (30), das Ausgabedaten des zweiten Multiplexers (33) einliest und von einer ansteigenden Flanke des fünften Taktsignals betrieben wird; und
ein elftes Flipflop (31), das Ausgabedaten des zweiten Multiplexers (33) einliest und von einer fallenden Flanke des fünften Taktsignals betrieben wird.