DE4228228C2 - Schaltungsanordnung zur Regeneration eines mit Störungen behafteten Oszillatorausgangssignals - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Regeneration eines mit Störungen behafteten Ausgangssignals eines Oszillatorkeises, insbesondere für einen Mikrocomputer.

In jüngster Zeit besteht eine Nachfrage nach Ein-CHIP-Mikrocomputern (nachstehend als "Micom" bezeichnet), die an periphere Geräte wie ein ROM (read only memory) für Speicherprogramme, ein RAM (random access memory) zur Speicherung von Daten, ein Zeitzähler, eine serielle Grenzfläche (Interface) und dergleichen, angeschlossen sind, wobei ein Zeitelement oder dergleichen sowohl für hohe Operationsgeschwindigkeit als auch für niedrigen Leistungsverbrauch vorgesehen ist. Hierzu sind gewöhnlich Oszillatorkreise sowohl für Frequenz-Zeitsteuerung von wenigstens einigen MHz zur Realisierung einer Arbeitsweise mit hoher Geschwindigkeit als auch für Niedrigfrequenz-Zeitsteuerung von etwa einigen zehn KHz zur Erzielung des niedrigen Leistungsverbrauchs in den Micom integriert.

Diese Anliegen sind zum Beispiel für die Stetigkeit einer Zeitzähloperation durch eine Batterie oder dergleichen von großer Bedeutung, wenn der Micom aus irgendwelchen Gründen oder Ereignissen gesperrt wird oder ausfällt. Für den Batteriebetrieb des Micom ist außerdem ein Niedervoltbetrieb von etwa 2 V erforderlich. Das heißt, es wird eine Arbeitsweise in einem weiten Arbeitsspannungsbereich gefordert.

Zur Zeit ist es üblich, den Oszillatorkreis für Hochfrequenz-Zeitsteuerung von einigen MHz zu sperren, um den Niedrigleistungsverbrauch zu erreichen.

In Fig. 1 ist ein herkömmlicher Niedrigfrequenz- Oszillatorkreis 1 für Zählimpulse von etwa einigen 10 kHz gezeigt, der einen Rückkopplungswiderstand R11, einen Inverter I11 in Parallelschaltung zum Rückkopplungswiderstand R11 und einen Quarz-Oszillator 11 aufweist, der über Anschlüsse T11 und T12 parallel zu dem Rückkopplungswiderstand R 11 und dem Quarz-Oszillator 11 geschaltet ist.

Gewöhnlich besitzt der Rückkopplungswiderstand R11 eine Impedanz von 5 bis 10 MΩ, und der Inverter I11 ist so bemessen, daß sein Ansteuerverhalten (drive ability) klein ist. Der Niedrigfrequenz-Oszillatorkreis 1 ist daher so ausgebildet, daß er bei geringer Leistungsaufnahme oszilliert.

In Fig. 2(a) ist die Oszillationswelle am Anschluß T11 gezeigt, wenn kein externes elektromagnetisches Rauschen vorhanden ist. Fig. 2(b) zeigt die Oszillations- Wellenform am Anschluß T11, wenn ein externes elektromagnetisches Rauschen gemischt oder überlappt ist mit einer Oszillationswellenform bei einer bestimmten Zeitsteuerung, und Fig. 2(c) zeigt ein Ausgangssignal des Inverters I11, wenn entsprechend Fig. 2(b) das externe elektromagnetische Rauschen gemischt oder überlappt ist mit der Oszillationswellenform bei einer bestimmten Zeitsteuerung. Das externe elektromagnetische Rauschen kann z. B. erzeugt werden, wenn der Micom selbst mit hoher Geschwindigkeit betrieben wird.

Mehr im einzelnen wird bei einer Oszillatorfrequenz von 32 kHz am Ausgang des Inverters I11 ein nadelförmiger Impuls mit einer Weite von etwa 3 µs erzeugt. Fig. 2(b) zeigt auch, daß die Spannung am Anschluß T11 durch das Rauschen momentan erhöht wird und anschließend die Oszillation von dem erhöhten Punkt aus wieder fortgesetzt wird. In diesem Fall wird die Wiederherstellung der ursprünglichen Oszillation durch eine exponentiale Kurvenfunktion bei einer konstanten Zeit erreicht, die durch eine Floating-Kapazität (nicht gezeigt) des Rückkopplungswiderstandes R11 und den Anschluß T11 bestimmt ist.

Wenn z. B. das Ausgangssignal des Oszillatorkreises als Zählsignal für einen Zeitgeber gebraucht wird, indem ein nadelförmiger Impuls von einigen µs am Ausgang des Inverters aufgrund eines externen elektromagnetischen Rauschens erscheint, läuft das Zeitelement zu schnell.

Da die Eingangsimpedanz des Inverters durch den Rückkopplungswiderstand beeinflußt ist, der einen Widerstnd von 5 bis 10 MΩ aufweist, zeigt sich der Einfluß des externen elektromagnetischen Rauschens besonders deutlich. Wenn außerdem das Ausgangssignal des Inverters als Zählsignal eines Zeitgliedes benutzt wird, das durch den nadelförmigen Impuls von einigen µs aufgrund des elektromagnetischen Rauschens verursacht ist, dann läuft das Zeitelement erheblich zu schnell.

Es ist daher Aufgabe der Erfindung, einen Oszillator der eingangs genannten Art anzugeben, der in der Lage ist, Rauscheinflüsse wie externes elektromagnetisches Rauschen oder dergleichen zu beseitigen, das mit einem Ausgangssignal eines Oszillatorkreises gemischt ist, wobei ein noch zu schnelles Laufen des Zeitelementes vermieden wird, wenn das Ausgangssignal des Inverters als ein Zählsignal des Zeitelementes benutzt wird.

Die Aufgabe wird erfindungsgemäß mit den kennzeichnenden Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausführungen und Weiterbildungen der Erfindung ergeben sich ohne Einschränkung aus den Merkmalen der Unteransprüche und der nachfolgenden Beschreibung.

Mit dem erfindungsgemäßen Oszillatorkreis kann ein externes elektromagnetisches Rauschen unterdrückt werden, das mit dem Ausgang eines Oszillators, vorzugsweise eines Niedrigfrequenzoszillators gemischt oder überlappt ist. Wenn außerdem der Ausgang des Oszillators als Zählsignalimpuls für ein Zeitelement verwendet wird, wobei der nadelförmige Impuls eine Weite von einigen µs aufgrund von elektromagnetischen Rauscheinflüssen aufweist, kann ein zu schnelles Laufen des Zeitelementes erfindungsgemäß wirksam vermieden werden.

Nachfolgend wird die Erfindung in Ausführungsbeispielen näher beschrieben und erläutert. In der Zeichnung zeigt

Fig. 1 ein Blockschaltdiagramm für einen herkömmlichen Oszillator,

Fig. 2(a) bis 2(c) Zeitdiagramme zur Veranschaulichung der Arbeitweise des Oszillators nach Fig. 1,

Fig. 3 ein Blockschaltbild eines erfindungsgemäßen Oszillators gemäß einer ersten Ausführung,

Fig. 4 Zeitdiagramme zur Erläuterung der Arbeitsweise des Oszillators nach Fig. 3,

Fig. 5 ein Blockschaltbild eines erfindungsgemäßen Oszillators gemäß einer zweiten Ausführung,

Fig. 6 einen Ablaufplan zur Erläuterung der Arbeitsweise des Oszillators nach Fig. 5,

Fig. 7 ein Blockschaltbild eines erfindungsgemäßen Oszillators gemäß einer dritten Ausführung und

Fig. 8 ein Blockschaltbild eines erfindungsgemäßen Oszillators gemäß einer vierten Ausführungsform.

In den Figuren sind entsprechende Teile mit den gleichen Bezugszeichen versehen, so daß Wiederholungen zur Beschreibung gleicher Teile der Zeichnung vermieden werden können.

In Fig. 3 umfaßt der Oszillatorkreis einen Niederfrequenzoszillator 1, einen Zeitimpulsgenerator 2 zur Erzeugung von hochfrequenten Zeitsignalen, ein Schieberegister 3, bestehend aus vier D-Flip-Flops F31 bis F34 für Schieberegisterstufen in Verbindung mit dem Niedrigfrequenzoszillator 1, eine ODER-Schaltung 4, die an den Ausgang des Schieberegisters 3 und den Ausgang des Niederfrequenzoszillators 1 angeschlossen ist, eine UND-Schaltung 5, die ebenfalls an den Ausgang des Schieberegisters 3 und den Ausgang des Niederfrequenzoszillators 1 angeschlossen ist. Mit der ODER-Schaltung wird eine logische Summe oder eine ODER-Bedingung und mit der UND-Schaltung wird ein logisches Produkt oder eine UND-Bedingung erzeugt. Ein RS-Flip-Flop 6 wird durch den Ausgang des UND-Gliedes 5 vorgesetzt und durch den Ausgang des ODER-Gliedes 4 rückgesetzt.

Der Niedrigfrequenzoszillator 1 umfaßt einen Rückkopplungswiderstand R11, einen Inverter I11 und einen Quarz-Oszillator 11, die über Anschlüsse T11 und T12 parallel zueinander geschaltet sind.

Der Zeitgenerator 2 schließt einen Rückkopplungswiderstand R21, einen Inverter I21 und einen Quarz-Oszillator 21 ein, der über die Anschlüsse T21 und T22 parallel zu dem Widerstand R21 und dem Inverter I21 geschaltet ist.

Der Rückkopplungswiderstand R21 hat gewöhnlich einen Widerstand von 1 MΩ. Eine Eingangsimpedanz des Anschlusses T21 ist nicht so hoch, so daß das Schieberegister 3 durch ein externes elektromagnetisches Rauschen kaum beeinflußt ist. Der Ausgang des Inverters I21 wird als Zeitsignal z. B. im Zusammenhang mit der Signalverarbeitung eines Befehlsprozesses oder dergleichen des Micom verwendet. Hierzu ist der Ausgang des Inverters I21 an einen Frequenzteiler 22 angeschlossen, und die frequenzunterteilten Ausgänge des Frequenzteilers 22 sind Signal für Signal an die vier D- Flip-Flops F31 bis F34 des Schieberegisters 3 angeschlossen.

Die Arbeitsweise des Oszillators nach Fig. 3 wird anschließend mehr im einzelnen im Zusammenhang mit Fig. 4 beschrieben, in der Signale (a), (b), (c), (d) und (e) gezeigt sind, die beim Oszillator nach Fig. 3 eine Rolle spielen.

Angenommen, die Oszillationsfrequenz des Quarz- Oszillators beträg 4 MHz, so weist die Ausgangsfrequenz des Inverters I21 eine Frequenz von 4 MHz auf. Der Frequenzteiler 22 teilt die Oszillatorfrequenz von 4 MHz in ¹/₁₆ mit einem Ausgangssignal (b), das eine Frequenz von 250 kHz aufweist. Das Ausgangszeitsignal (b) wird den Signaleingängen der vier D-Flip-Flops F31 bis F34 des Schieberegisters 3 zugeführt. In dem Schieberegister 3 wird ein Ausgangssignal (a) des Inverters I11 des Niedrigfrequenzoszillators 1 aufeinanderfolgend von dem Flip-Flop F31 zu dem Flip-Flop F34 verschoben, wobei an jedem Eingang der Flip-Flops F31 bis F34 das Zeitsignal (b) anliegt. Das Ausgangssignal (c) des Flip-Flops F34 bzw. des Schieberegisters 3 und das Ausgangssignal (a) des Inverters I11 des Niedrigfrequenzoszillators 1 werden den Eingängen des ODER-Gliedes 4 und des UND- Gliedes 5 zugeführt, die die logische ODER-Funktion bzw. die UND-Funktion durchführen. Das Ausgangssignal des ODER-Gliedes 4 wird durch einen Inverter (nicht dargestellt) invertiert, und das invertierte Signal wird dem RS-Flip-Flop 6 zugeführt, um das RS-Flip-Flop 6 zurückzusetzen. Das Ausgangssignal (e) des UND-Gliedes 5 wird dem RS-Flip-Flop 6 zugeführt, um es vorzusetzen und dadurch das Ausgangssignal (f) zu erhalten.

Das Ausgangssignal (c) des Schieberegisters 3 wird durch Verschieben des Ausgangssignals (a) des Inverters I11 mit vier Zeitsignalen (b) verschoben. Wenn die Stufen des Ausgangssignals (a) des Inverters I11 und des Ausgangssignals (c) des Schieberegisters 3 beide niedrig sind, ist das Niveau des invertierten Ausgangssignals (d) des ODER-Gliedes 4 niedrig. Wenn das Ausgangssignal (a) des Inverters I11 und das Ausgangssignal (c) des Schieberegisters beide hoch sind, weist das Ausgangssignal (e) des UND-Gliedes 6 ein hohes Niveau auf. Wenn daher das Niveau des Ausgangssignals (e) des UND-Gliedes 5 hoch ist, wird das RS-Flip-Flop 6 vorgesetzt, und wenn das invertierte Ausgangssignal (d) des ODER-Gliedes niedrig ist, wird das RS-Flip-Flop 6 zurückgesetzt, um das Ausgangssignal (f) abzugeben.

Wie Fig. 4 zeigt, sogar wenn externes elektromagnetisches Rauschen gemischt oder überlappt ist mit dem Ausgangssignal (a) des Inverters I11 des Niedrigfrequenzoszillators 1, um einen nadelförmigen Impuls von einigen µs zu erzeugen, wird der nadelförmige Impuls nicht zum Ausgangssignal (f) des RS-Flip-Flops 6 übertragen. Hierdurch wird verständlich, daß externes elektromagnetisches Rauschen erfindungsgemäß unterdrückt werden kann.

Bei der erfindungsgemäßen Ausführung nach Fig. 3 ist es klar, daß das Teilungsverhältnis des Frequenzteilers 22 ⅛ statt ¹/₁₆ und die Zahl der Schieberegisterstufen um das Zweifache erhöht sein kann, um den gleichen Effekt, wie vorstehend beschrieben, zu erhalten. Es wird auch deutlich, daß anstelle des Zeitgenerators 2 Zeitsignale mit dem gleichen Effekt, wie vorstehend beschrieben, von außen dem Frequenzteiler 22 zugeführt werden können.

Fig. 5 zeigt einen weiteren erfindungsgemäßen Oszillator, der wie der Oszillator nach Fig. 3 aufgebaut ist mit dem Unterschied, daß der Zeitgenerator 2 durch den Zeitgenerator 7 ersetzt ist und ein Ausgangssteuerkreis 8 der Ausgangsseite des RS-Flip- Flops 6 hinzugefügt ist.

Bei diesem Ausführungsbeispiel nach Fig. 5 weist der Zeitgenerator 7 gegenüber dem Zeitgenerator 2 zusätzlich ein Übertragungsgatter G71 und ein NICHT/ODER-Glied E71 auf. Das Übertragungsgatter (Transfergatter) G71 wird durch ein Steuersignal ST überwacht, um die Hochfrequenzoszillation für das Zeitsignal am Ausgang des Zeitgenerators zu stoppen, und ist in Serie mit dem Rückkopplungswiderstand geschaltet. Der Ausgang des Inverters I21 und das Signal am Eingang T21 sind an die Eingänge des NICHT/ODER-Gliedes E71 gelegt, dessen Ausgang an den Eingang des Frequenzteilers 22 geschaltet ist.

Der Ausgangssteuerkreis 8 enthält zusätzlich ein D-Flip- Flop F81, um gewisse Daten zu verriegeln, indem ein Schreibsteuersignal WR über einen Datenbus des Micom an den Eingang des D-Flip-Flops F81 gelegt wird. Der Ausgangssteuerkreis 8 enthält weiterhin ein Übertragungsgatter (Transfergatter) G81, das von einem Ausgangssignal des D-Flip-Flops F81 gesteuert ist, einen Inverter I81 zur Umkehrung des Ausgangssignals des D- Flip-Flops F81 und ein Übertragungsgatter G82, das vom Ausgangssignal des Inverters I81 gesteuert ist. In diesem Fall überträgt das Übertragungsgatter G81 das Ausgangssignal des Niedrigfrequenzoszillators 1 direkt, wenn das Niveau des Ausgangssignals des D-Flip-Flops F81 hoch ist, und das Übertragungsgatter G82 überträgt das Ausgangssignal des RS-Flip-Flops 6, wenn das Niveau des Ausgangssignals des D-Flip-Flops F81 niedrig ist. Das D- Flip-Flop F81 wird durch ein Rücksetzsignal eingeleitet und gibt ein Ausgangssignal mit niedrigem Niveau ab, wenn kein Signal über den Datenbus eingeschrieben wird.

Die Arbeitsweise des erfindungsgemäßen Oszillatorkreises nach Fig. 5 wird anhand von Fig. 6 mehr im einzelnen beschrieben.

Gewöhnlich weist der Micom eine Hochfrequenzzeitsignal- Unterbrechungsfunktion zur Reduzierung des Leistungsverbrauches während einer Arbeitsweise mit niedrigem Leistungsverbrauch auf. Bei der diesbezüglichen Oszillations-Unterbrechungszeit weist das Steuersignal ST ein niedriges Niveau auf. Demgemäß wird das Übertragungsgatter G71 gesperrt, und das Ausgangssignal des Inverters I21 weist das hohe Niveau auf. Das Ausgangssignal der NICHT/ODER-Schaltung E71 ist somit an das niedrige Signalniveau gebunden, und die Oszillation ist unterbrochen. Kein Zeitsignal wird zu dem Frequenzteiler 22 abgegeben, und das Schieberegister 3 und die Rauschunterdrückung werden gestoppt.

Um diese Schwierigkeiten zu vermeiden, wird die Steuerung in einer Weise durchgeführt, wie sie sich aus Fig. 6 ergibt.

Wenn die Hochgeschwindigkeitsarbeitsweise in Stufe S1 zur Arbeitsweise mit niedrigem Leistungsverbrauch in Stufe 2 geschaltet ist, wird als erstes über einen Datenbus das hohe Signalniveau in das D-Flip-Flop F81 eingeschrieben, um das hohe Signalniveau an Stufe 3 abzugeben. Das Übertragungsgatter G81 ist eingeschaltet, und das Übertragungsgatter G82 ist abgeschaltet, um das Niedrigfrequenzsignal direkt zu übertragen. Im Ergebnis ist damit die Arbeitsweise des Zeitgebers und dergleichen ermöglicht.

Anschließend wird das Steuersignal ST zu dem niedrigen Signalniveau gesetzt, um das Hochfrequenzzeitsignal in Stufe 4 zu unterbrechen. Während der Unterbrechung des Hochfrequenzzeitsignals ist das Auftreten von Rauschen vom Micom gering und daher kann kein Einfluß auf die Niedrigfrequenzoszillation erfolgen.

Wenn als nächstes erneut die Hochgeschwindigkeitsarbeitsweise in Stufe 5 durchgeführt wird, wird das Steuersignal ST dem hohen Signalniveau zugesetzt, um in Stufe 6 die Oszillation des Zeitgenerators 7 erneut zu öffnen. Dann wird das niedrige Signalniveau in das D- Flip-Flop F81 über den Datenbus eingeschrieben, um das niedrige Signalniveau in Stufe S7 auszugeben. Das Übertragungsgatter G82 wird daraufhin geöffnet und das Übertragungsgatter G81 wird gesperrt, um Rauschen vom Niedrigfrequenzsignal zu unterdrücken. Das Niedrigfrequenzsignal mit unterdrücktem Rauschen wird ausgegeben.

Bei der Ausführung nach Fig. 5 kann das Einschreiben in das D-Flip-Flop F81 und das Setzen des Steuersignals ST zum niedrigen Signalniveau durch vorbestimmte Befehle des Micom erreicht werden.

In Fig. 7 ist eine dritte Ausführung eines Oszillatorkreises nach der Erfindung gezeigt, der wie der Oszillatorkreis nach Fig. 5 ausgebildet ist, ausgenommen, daß ein Ausgangssteuerkreis 9, anders als der Ausgangssteuerkreis 8, eine UND-Schaltung E91 und ein D-Flip-Flop F92 enthält.

Bei dieser Ausführung werden dem UND-Glied E91 der Ausgang des Inverters I11 bzw. des Niedrigfrequenzoszillators 1 und der Ausgang des RS- Flip-Flops 6 aufgegeben. Der Ausgang des UND-Gliedes E91 als Zeitsignal und der Ausgang des D-Flip-Flops F81 werden dem D-Flip-Flop F92 aufgeschaltet, das das Übertragungsgatter G81 und den Inverter I81 treibt.

Der Oszillatorkreis nach Fig. 7 arbeitet wie folgt:

Bei der zweiten Ausführung nach Fig. 5 wird z. B. angenommen, daß durch Ausgabe des hohen Signalniveaus von dem D-Flip-Flop, um das Übertragungsgatter einzuschalten, das Ausgangssignal des Niedrigfrequenzoszillators gewählt wird. Es ist zu berücksichtigen, daß durch bestimmte Befehle des Micom das D-Flip-Flop F81 zu dem niedrigen Signalniveau erneut geschrieben wird, nachdem der Ausgang des Inverters I81 vom hohen zum niedrigen Signalniveau gewechselt hat. Das Übertragungsgatter G82 wird daher eingeschaltet, und der Ausgang des RS-Flip-Flops 6 wird gewählt. In einem Moment, wenn das Ausgangssignal des Inverters I81 vom hohen zum niedrigen Signalniveau geändert wird, wird der Ausgang des RS-Flip-Flops 6 noch auf dem hohen Signalniveau gehalten, und eine Niveauänderung erfolgt daher in dem Signal mehr als notwendig, das durch das Übertragungsgatter G81 oder G82 ausgewählt ist. Diese Tatsache ist nicht so wichtig, sofern die erneut geschriebene Zahl des D-Flip-Flops F81 klein ist. Aber für den Fall einer großen Zahl, wenn das Signal des D- Flip-Flops F81 für ein Zählsignal eines Zeitgliedes oder dergleichen verwendet wird, läuft das Zeitglied zu schnell.

Nach dem Oszillatorkreis in Fig. 7 wird mit der UND- Schaltung E91 abgetastet, ob oder ob nicht das Ausgangssignal des RS-Flip-Flops 6 und das Ausgangssignal des Inverters I11 bzw. des Niedrigfrequenzoszillators 1 das gleiche Signalniveau (in diesem Fall das hohe Niveau) aufweisen. Durch dieses Abtastsignal wird das Ausgangssignal des D-Flip-Flops F81 in dem D-Flip-Flop F92 gespeichert, und bei seiner Ausgabe werden die Übertragungsgatter G81 und G82 gesteuert. Das ist im Einklang mit der Zeit; wenn das Ausgangssignal des RS- Flip-Flops 6 und das Ausgangssignal des Inverters I11 das gleiche Niveau aufweisen, wird ein Ausgangssignal von diesen beiden ausgewählt, und eine mehr als notwendige Änderung des ausgewählten Signals wird verhindert.

In Fig. 8 ist eine vierte Ausführung eines Oszillatorkreises nach der Erfindung gezeigt, die wie die dritte Ausführung nach Fig. 7 ausgebildet ist, ausgenommen, daß ein Zeitgenerator 10 anstelle des Zeitgenerators 7 vorgesehen ist.

Der Zeitgenerator 10 enthält zusätzlich ein D-Flip-Flop F101, einen Frequenzteiler 103 zur Teilung des Ausgangssignals des NICHT/ODER-Gliedes E71 in ¹/₃₂, zwei Übertragungsgatter (Transfergatter) G102 und G103, entweder für ein ¹/₃₂- oder ein ¹/₁₆-Zeitsignal des Ausgangssignals des NICHT/ODER-Gliedes E71, ausgewählt durch ein Ausgangssignal des D-Flip-Flops F101, und einen Inverter I102.

Die Arbeitsweise des Oszillatorkreises nach Fig. 8 wird nachstehend wie folgt beschrieben.

Als erstes wird dem D-Flip-Flop F101, das ähnlich dem D- Flip-Flop F81 ausgebildet ist, das hohe oder das niedrige Signalniveau durch vorbestimmte Befehle des Micom eingeschrieben. Weiter wird das D-Flip-Flop F101 durch das Rücksetzungssignal initialisiert und gibt das niedrige Signalniveau zu dieser Zeit ab. Folglich wird das Übertragungsgatter G103 geöffnet, um den Ausgang des ¹/₁₆-Frequenzteilers 22 dem Schieberegister 3 zuzuleiten.

Das heißt, sogar wenn z. B. die Oszillatorfrequenz des Quarz-Oszillators 21 8 MHz oder 2mal 4 MHz der vorstehend beschriebenen ersten bis dritten Ausführungsbeispiele beträgt, indem das hohe Signalniveau in das D-Flip-Flop F101 eingeschrieben wird, kann der Ausgang des ¹/₃₂-Frequenzteilers 103 und die gleiche Frequenz beim ersten und dritten Ausführungsbeispiel als Zeitsignal dem Schieberegister 3 aufgegeben werden. Somit kann beim Ausführungsbeispiel nach Fig. 8 während des gleichen Zeitabschnittes wie bei dem obigen ersten und dritten Ausführungsbeispiel das Rauschen unterdrückt werden, wobei die Anpassungsfähigkeit erhöht werden kann.

Wie vorstehend beschrieben, kann externes elektromagnetisches Rauschen gemischt oder überlappt mit dem Ausgangssignal des Niedrigfrequenzoszillators wirksam unterdrückt werden, indem der Hochfrequenzgeneratorkreis das Schieberegister zum Verschieben des Niedrigfrequenzsignals mit Zeitsignalen, die logische UND-Schaltung für das Niedrigfrequenzsignal und den Ausgang des Schieberegisters, die logische ODER- Schaltung für das Niedrigfrequenzsignal und den Ausgang des Schieberegisters und die Flip-Flop-Schaltung verwendet wird, der durch das Ausgangssignal der logischen UND-Schaltung oder der logischen ODER- Schaltung vor- oder rückgesetzt wird. Im Falle, daß das Ausgangssignal des Niedrigfrequenzoszillators als Zählsignal des Zeitgliedes verwendet wird, wenn der nadelförmige Impuls von einigen µs aufgrund elektromagnetischen Rauschens gemischt oder überlappt wird, kann das viel zu schnelle Laufen des Zeitgliedes wirksam unterdrückt werden.

Obwohl die Erfindung im Zusammenhang mit Ausführungsbeispielen beschrieben ist, die in einer Zeichnung näher veranschaulicht sind, ist die Erfindung hierdurch nicht beschränkt.

Es ist klar, daß der hier betreffende Fachmann die Ausführungsbeispiele im Rahmen der Erfindung abwandeln oder ergänzen kann, ohne die Zielsetzung der Erfindung und den mit ihr erzielten Erfolg zu verlassen.

Claims (5)

1. Schaltungsanordnung zur Regeneration eines mit Störungen behafteten Ausgangssignals eines Oszillatorkreises, insbesondere für einen Mikrocomputer, gekennzeichnet durch

• - einen Oszillator (1), der ein Oszillator-Ausgangssignal (a) mit einer ersten Frequenz abgibt,
• - einen ersten Taktgenerator (2), der ein erstes Taktsignal (b) mit einer zweiten Frequenz, höher als die erste Frequenz, abgibt,
• - ein Schieberegister (3) mit einer Mehrzahl von Verschiebestufen (F31-F34) zur aufeinanderfolgenden Verschiebung des Oszillator-Ausgangssignals (a) synchron mit dem ersten Zeitsignal (b),
• - eine logische UND-Schaltung (5) und eine logische ODER-Schaltung (4), wobei das Ausgangssignal (a) des Oszillators (1) und das Ausgangssignal (c) des Schieberegisters (3) sowohl der logischen ODER-Schaltung (4) als auch der logischen UND-Schaltung (5) zugeführt ist und wobei das invertierte Ausgangssignal (d) der ODER-Schaltung (4) dem Reset-Eingang (LR) und das Ausgangssignal (e) der UND-Schaltung (5) dem Set-Eingang (S) einer Flip-flop-Schaltung (6) zugeführt ist.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch

• - eine erste Speicherschaltung zur Speicherung von Hoch- und Niedrig-Signalstufen ("1"- und "0"-Signalen) aufgrund vorbestimmter Befehle und
• - ein erster Wählkreis für die Wahl entweder des Ausgangssignals (f) der Flip-Flop-Schaltung (6) oder des Oszillator-Ausgangssignals (a), abhängig von dem gespeicherten Inhalt der ersen Speicherschaltung.

3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch

• - die erste Speicherschaltung,
• - einen Abtastkreis zur Abtastung, ob oder ob nicht der Ausgang (f) der Flip-Flop-Schaltung (6) und der Ausgang (a) des Oszillatorssignals auf einem vorbestimmten Niveau sind,
• - einen Synchronisierkreis zur Synchronisierung des Ausgangs der ersten Speicherschaltung mit dem Ausgangssignal des Abtastkreises, und
• - einen zweiten Wählkreis für die Wahl entweder des Ausgangs der Flip-Flop-Schaltung (6) oder des Oszillator-Ausgangssignals (a) entsprechend einem Ausgangssignal des Synchronisationskreises.

4. Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch

• - einen zweiten Taktgenerator zur Erzeugung eines zweiten Taktsignals mit einer dritten Frequenz höher als die zweite Frequenz;
• - eine zweite Speicherschaltung zur Speicherung von Hoch- und Niedrigsignalstufen ("1" und "0"-Signalen) aufgrund vorbestimmter Befehle, und
• - einen dritten Wählkreis in Verbindung mit dem Schieberegister,
• - der dritte Wählkreis wählt entweder das erste Taktsignal oder das zweite Zählsignal aus, abhängig von dem gespeicherten Inhalt der zweiten Speicherschaltung.

5. Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch einen vierten Wählkreis zur Wahl einer Verschiebestufe des Schieberegisters entsprechend dem gespeicherten Inhalt der zweiten Speicherschaltung.