DD255230A1

DD255230A1 - Schaltungsanordnung zur regenerierung digitaler signale

Info

Publication number: DD255230A1
Application number: DD29799186A
Authority: DD
Inventors: Rolf Walther; Frank Sichla; Andreas Wegner
Original assignee: Elektroprojekt Anlagenbau Veb
Priority date: 1986-12-19
Filing date: 1986-12-19
Publication date: 1988-03-23

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Regenerierung digitaler Signale, die gegenueber einer Ursprungsimpulsfolge Impulsbreitenverzerrungen aufweisen. Sie ist in der digitalen Datenuebertragung, insbesondere in der Optoelektronik einsetzbar. Die erfindungsgemaesse Schaltungsanordnung besteht im wesentlichen aus: - einer Zaehlschaltung, die die Laenge der anliegenden 1-Eingangssignale der zu regenerierenden Impulsfolge misst sowie eine Kombinatorik ansteuert, welche Triggerimpulse zur Steuerung eines retriggerbaren Monoflops bildet,-einem ersten nicht retriggerbaren Monoflop, das durch ein anliegendes Uebertragungssignal der Zaehlschaltung gesetzt wird sowie ein Tor sperrt und einem-zweiten nicht retriggerbaren Monoflop, das mit der 0/1-Flanke des regenerierten Signals getriggert wird, um die Ruecksetzimpulse fuer die Zaehlschaltung zu erzeugen.

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur Regenerierung digitaler Signale, die gegenüber einer Ursprungsimpulsfolge Impulsbreitenverzerrungen aufweisen, und ist in der digitalen Datenübertragung, insbesondere in der Optoelektronik einsetzbar.

Charakteristik des bekannten Standes der Technik

In der Impulstechnik treten im allgemeinen in längeren elektrischen Übertragungsleitungen, in Triggerschaltungen, bei denen der Zeitpunkt der Auslösung bekanntlich nicht nur von dem eingestellten Niveau, sondern auch von der Anstiegsgeschwindigkeit der steuernden Schaltung abhängt und weiterhin in der optoelektronischen Übertragung, bei der im Empfänger oft erhebliche Verzögerungszeiten eintreten, Impulsverzerrungen auf.

Bekannt ist eine Schaltungsanordnung zur Entzerrung sowie Konstanthaltung des Tastverhältnisses-bei zeitlich verzerrten Impulsfolgen. In dieser DE-AS 2061 588 liegt eine verzerrte Impulsfolge an dem !invertierenden Eingang eines ersten Operationsverstärkers an, wobei dessen weiterer Eingang am Ausgang eines zweiten Operationsverstärkers angeschlossen ist. An dem invertierenden Eingang des zweiten Operationsverstärkers liegt eine vorgegebene Spannung an und sein weiterer Eingang ist über ein Glättungsglied am Ausgang eines vom ersten Operationsverstärker gesteuerten Schalters angeschlossen. Der Nachteil dieser Lösung ist die begrenzte Anstiegsgeschwindigkeit der Ausgangsspannung der Operationsverstärker, deren Offesset sowie deren Forderung nach dualer Spannungsversorgung.

Eine weitere bekannte Schaltungsanordnung zum Regenerieren von Eingangsimpulsfolgen DE-OS 3435097 weist eine Zusammenschaltung eines Flankendetektors zum Feststellen des Anstiegs oder Abfalls der Impulse in der Eingangsimpulsfolge, einen Taktgenerator, einen Zähler zum Zählen der nach einem Ausgangssignal des Flankendetektors aufgetretenen Taktimpulse und zum Ausgeben eines Zählendesignals sowie einem Impulsformer, dem das Zählendesignal und die Eingangsimpulsfolge synchron zugeführt werden, um die Impulsbreite zu korrigieren.

Nachteilig ist hierbei der relativ hohe Aufwand an Bauelementen. Weiterhin wirkt sich nachteilig aus, daß die Schaltung an ein bestimmtes Datenformat gebunden und deren Einsatz nur in synchronen Fern regelsystemen geeignet ist.

Ziel der Erfindung

Ziel der Erfindung ist es, eine einfache Schaltungsanordnung zu gestalten, die bis zu den für digitale Schaltkreise zulässigen hohen Frequenzen einsatzfähig ist.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Regenerierung digitaler Signale zu entwickelen, die die insbesondere im NRZ- sowie RZ-Kode stehenden verlängerten und verkürzten 1-Eingahgssignale mit hoher Genauigkeit regeneriert. ,

Erfindungsgemäß wird die Aufgabe zur Regenerierung digitaler Signale, die gegenüber einer Ursprungsimpulsfolge Impulsbreitenverzerrungen aufweisen, dadurch gelöst, daß eine mit verlängerten und/oder verkürzten 1-Eingangssignalen zu regenerierende Impulsfolge an dem ersten Eingang und die von einer nicht dargestellten Baugruppe erzeugten Taktimpulse an dem zweiten Eingang eines Tors anliegen, wobei das Tor durch AND-sowie NAND-Gatter realisiert werden kann. Der Ausgang des Tors ist mit dem steuerbaren Zähleingang einer Zählschaltung, an dem invertierte 1-Eingangssignale bereitstehen, verbunden. Die ersten bis η-ten Zählausgänge der Zählschaltung sowie ihr Übertragungsausgang, sind jeweils an die ersten bis η-ten Eingänge einer Kombinatorik angeschlossen.

Der erste Ausgang der Kombinatorik, an dem erste bis n-te sowie zusätzliche Triggerimpulse bereitstehen, ist mit dem Eingang eines retriggerbaren Monoflops verknüpft und der zweite Ausgang, an dem das Übertragungssignal anliegt, ist mit dem Eingang eines ersten nicht retriggerbaren Monoflops verschaltet, dessen invertierender Ausgang an den dritten Eingang des Tors führt. Weiterhin ist der Ausgang des retriggerbaren Monoflops, der ein fehlerfreies Signal einer regenerierten Impulsfolge abgibt, an den invertierenden Eingang eines zweiten nicht retriggerbaren Monoflops angeschlossen, dessen Ausgang mit dem Rücksetzeingang der Zähischaltung zusammengeschaltet ist.

Zur weiteren erfindungsgemäßen Lösung der Aufgabe ist die Regenerierung von nur verkürzten 1-Eingangssignalen ohne das zweite nicht retriggerbare Monoflop realisierbar.

Mittels Tor werden die 1-Eingangssignale der zu regenerierenden Impulsfolge in eine äquivalente Impulsfolge mit einer hohen Frequenz gewandelt. Die Anzahl der Taktimpulse bestimmt die Länge der zu regenerierenden Impulsfolge und wird über den steuerbaren Zähleingang in die Zählschaltung eingezählt. Durch die Äquivalenz der Anzahl der Taktimpulse und der Länge des 1-Eingangssignals ist es möglich, mittels der Zähischaltung die Länge eines anliegenden zu regenerierenden 1-Eingangssignals zu messen. In Abhängigkeit vom logischen Zustand der Zählausgänge und des Übertragungsausgangs erfolgt über eine Kombinatorik die Erzeugung der ersten bis η-ten sowie zusätzlichen Triggerimpulse. Diese steuern in definierten Zeitabständen ein retriggerbares Monoflop, an dessen Ausgang die Signale der regenerierten Impulsfolge anliegen. Fällt das retriggerbare Monoflop nach seiner Haltezeit ab, liegt das kürzeste 1-Eingangssignal der Ursprungsimpulsfolge an und setzt die Zählschaltung mit der 1/0-Flanke über das zweite nicht retriggerbare Monoflop zurück. Liegt ein längeres als das kürzeste 1-Signal an, so wird das retriggerbare Monoflop regetriggert. Liegt jedoch eine unzulässige Verlängerung des längst möglichen zu regenerierenden 1 -Eingangssignals an, so wird das erste nicht retriggerbare Monoflop gesetzt und über den dritten Eingang das Tor gesperrt, die Haltezeit des retriggerbaren Monoflops entspricht der Lägne des kürzesten 1-Eingangssignals der Ursprungsimpulfsfolge. Eine definierte Anzahl der Taktim pulse des kürzesten 1-Eingangssignals der Ursprungsimpulsfolge bildet jeweils einen ersten Triggerimpuls innerhalb der zu regenerierenden Impulsfolge. Die zusätzlichen Triggerimpulse werden erzeugt, um Übertragungsfehler durch Spike zu vermeiden.

Ausführungsbeispiel . .

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. Die beiliegenden Zeichnungen zeigen:

Fig. 1 Prinzipbild der erfinderischen Lösung .

Fig. 2. Variante zur Realisierung der Erfindung

Zur Realisierung der Erfindung sieht das Prinzipbild eine Verschaltung gemäß Fig. 1 vor: ·

— das Tor 1, das die 1-Eingangssignale der zu regenerierenden Impulsfolge K_2U; L_zu in äquivalente höherfrequente Taktimpulse wandelt, .

— die Zählschaltung 2, die die Länge des 1-Eingangssignals mißt und die Kombinatorik 4 ansteuert,

— die Kombinatorik 4, die die Triggerimpulse TR, TRZ zur Steuerung des retriggerbaren Monoflops 6 bildet,

— das retriggerbare Monoflop 6, das am Ausgang die regenerierte Impulsfolge L_RE,. Kre bereitstellt, wobei gleichzeitig mit der 0/1-F!anke des regenerierten Signals das zweite nicht retriggerbare Monoflop 3 getriggert wird, um die Rücksetzimpulse für die Zählschaltung 2 zu erzeugen und weiterhin Γ

— das erste nicht retriggerbare Monoflop 5, das jeweils bei einer unzulässigen Verlängerung des längst möglichen zu regenerierenden 1-Eingangssignals durch ein Übertragungssignal Ü_s der Zählschaltung 2 gesetzt wird und über den dritten Eingang das Tor 1 sperrt. .

Eine schaltungstechnisch einfache Variante der konkreten Realisierung wird in Fig. 2 dargestellt. Von einer nicht dargestellten optischen Empfängerschaltung liegen zu regenerierende Impulsfolgen mit verkürzten und/oder verlängerten 1-Eingangssignalen an. Liegt am aIs Tor fungierenden NAND-Gatter 1.1 ein 1-Eingangssignal an und ist das retriggerbare Monoflop 6 rückgesetzt, werden über die Länge der 1-Eingangssignale höherfrequente Taktimpulse T am Ausgang zur Verfügung gestellt..Der verwendete Synchronzähler 2.1 zählt die Taktimpulse T, wobei nach 5 Taktimpulsen über die Kornbinatorik 4 ein erster TriggerimpuIsTRi erzeugtwird,derdas retriggerbare Monoflop 6 steuert und am nicht invertierenden Ausgang liegt 1-Pegel an. Nach Ablauf der Haltezeit fällt das Monoflop 6 ab, wen η es nicht regetriggert wird. Die Logikschaltung, die aus einer Verknüpfung von einem ersten sowie zweiten NAND-Gatter 4.2,4.3, einem AND-Gatter 4.1 und einem OR-Gatter 4.4 besteht, ist so ausgelegt, daß das retriggerbare Monofop6 nach 14 und 15 Taktimpulsen T neu getriggertwird. Das heißt bei einem kurzen 1-Eingangssignal wird es nicht regetriggert, jedoch bei einem längeren. Um in vorteilhafterweise Fehlverhalten auszuschließen, wird mit dem 14.Taktimpuls ein zusätzlicher Triggerimpuls TRZ erzeugt. Mit dem 15.Taktimpuls wird das nicht retriggerbare Monoflop 5 gesetzt und damit das NAND-Gatter 1.1 gesperrt. Nach Ablauf der metastabilen Phase des nicht retriggerbaren Monoflops 3 wird der Synchronzähler 2.1 rückgesetzt.

Mit dieser einfachen Ausführungsform gemäß Fig. 2 lassen sich Impulsverzerrungen am optischen Empfängerausgang auf einen Fehler kleiner als die halbe Periodendauer des Taktimpulses T reduzieren, der aufgrund der Zufälligkeit für das Anliegen des 1-Eingangssignals zustande kommt.

In weiterer Ausgestaltung der Zählschaltung 2 und der Kombinatorik 4 sind spezielle Möglichkeiten zur Anwendung in der digitalen Datenübertragung gegeben.

Die Erweiterung der Zäh !schaltung 2 und Kombinatorik können in Abhängigkeit von der Anzahl der auftretenden unterschiedlich langen zu regenerierenden 1-Eingangssignale und damit verbunden von der Anzahl der Triggerimpulse TR, TRZ beliebig

erfolgen.

Claims

1. Schaltungsanordnung zur Regenerierung digitaler Signale, die gegenüber einer Ursprungsimpulsfolge Impulsbreitenverzerrungen aufweisen, gekennzeichnet dadurch, daß

— eine mit verlängerten und/oder mit verkürzten 1-Eingangssignalen zu regenerierende Impulsfolge (K_zu; L_zu) an dem ersten Eingang und die von einer nicht dargestellten Baugruppe erzeugten Taktimpulse (T) an dem zweiten Eingang eines Tors (1) anliegen, wobei der Ausgang des Tors (1) mit dem steuerbaren Zähleingang (Z) einer Zählschaltung (2) verbunden ist und der Zähleingang (Z) invertierte 1-Eingangssignale (KT; LT) führt,

— die ersten bis η-ten Zählausgänge der Zählschaltung (2) sowie ihr Übertragungsausgang (L)) eingangsseitig an eine Kombinatorik (4) angeschlossen sind, wobei der erste Ausgang der Kombinatorik (4), an dem erste bis n-te sowie zusätzliche Triggerimpulse (TRi;...; TR_n;...; TRZ_n _ i) bereitstehen, mit dem Eingang eines retriggerbaren Monoflops (6) verknüpft ist und der zweite Ausgang, an dem das Übertragungssignal (Ü_s) anliegt, mit dem Eingang eines ersten

· „nicht retriggerbaren Monofiops (5) verschaltet ist, dessen invertierender Ausgang an den dritten Eingang des Tors (1) führt,

— weiterhin der Ausgang des retriggerbaren Monoflops (6), der ein fehlerfreies Signal einer regenerierbaren Impulsfolge (L_RE; K_RE) abgibt, an dem invertierenden Eingang eines zweiten nicht retriggerbaren Monoflops (3) angeschlossen ist, dessen Ausgang mit dem Rücksetzeingang (R) der Zählschaltung (2) zuammengeschaltet ist.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet dadurch, daß die Haltezeit des retriggerbaren Monoflops (6) der LÄnge des kürzesten 1-Eingangssignals der Ursprungsimpulsfolge entspricht.

3. Schaltungsanordnung nach Anspruch 1 und 2, gekennzeichnet dadurch, daß durch eine definierte Anzahl der Taktimpulse (T) des kürzesten 1-Eingangssignals der Ursprungsimpulsfolge jeweils ein erster Triggerimpuls (TR-i) innerhalb der zu regenerierenden Impulsfolge (K_zu; L_zu) gebildet wird.

4. Schaltungsanordnung nach Anspruch 1 bis 3, gekennzeichnet dadurch, daß jeweils die ersten Triggerimpulse (TRi) das retriggerbare Monoflop (6) setzen.

5. Schaltungsanordnung nach Anspruch 1 bis 4, gekennzeichnet dadurch, daß bei zu regenerierenden 1-Eingangssignalen, die länger als das kürzeste "!-Eingangssignal sind, durch n-Triggerimpulse das retriggerbare Monoflop (6) regetriggert wird.

6. Schaltungsanordnung nach Anspruch 1 bis 5, gekennzeichnet dadurch, daß (n~¹) zusätzliche Triggerimpulse (TRZ) gebildet werden, um Übertragungsfehler durch Spike zu vermeiden.

7. Schaltungsanordnung nach Anspruch 1 bis 6, gekennzeichnet dadurch, daß bei einer unzulässigen Verlängerung des längst möglichen zu regenerierenden 1-Eingangssignals das erste nicht retriggerbare Monoflop (5) gesetzt und über den dritten Eingang das Tor (1) gesperrt wird.