DE4210859C1 - - Google Patents

Info

Publication number
DE4210859C1
DE4210859C1 DE4210859A DE4210859A DE4210859C1 DE 4210859 C1 DE4210859 C1 DE 4210859C1 DE 4210859 A DE4210859 A DE 4210859A DE 4210859 A DE4210859 A DE 4210859A DE 4210859 C1 DE4210859 C1 DE 4210859C1
Authority
DE
Germany
Prior art keywords
silicon
simox
layer
wafer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4210859A
Other languages
German (de)
English (en)
Inventor
Helmut Dipl.-Phys. 4100 Duisburg De Gassel
Holger Dr.-Ing. 4330 Muelheim De Vogt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Priority to DE4210859A priority Critical patent/DE4210859C1/de
Priority to PCT/EP1993/000734 priority patent/WO1993020584A1/de
Priority to FR9303955A priority patent/FR2689682B1/fr
Application granted granted Critical
Publication of DE4210859C1 publication Critical patent/DE4210859C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
DE4210859A 1992-04-01 1992-04-01 Expired - Fee Related DE4210859C1 (enExample)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4210859A DE4210859C1 (enExample) 1992-04-01 1992-04-01
PCT/EP1993/000734 WO1993020584A1 (de) 1992-04-01 1993-03-25 Verfahren zum herstellen einer monokristallinen siliziumschicht auf einem vergrabenen dielektrikum
FR9303955A FR2689682B1 (fr) 1992-04-01 1993-03-31 Procede de realisation d'une couche de silicium monocristalline sur un dielectrique enseveli.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4210859A DE4210859C1 (enExample) 1992-04-01 1992-04-01

Publications (1)

Publication Number Publication Date
DE4210859C1 true DE4210859C1 (enExample) 1993-06-09

Family

ID=6455732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4210859A Expired - Fee Related DE4210859C1 (enExample) 1992-04-01 1992-04-01

Country Status (3)

Country Link
DE (1) DE4210859C1 (enExample)
FR (1) FR2689682B1 (enExample)
WO (1) WO1993020584A1 (enExample)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19715138A1 (de) * 1997-04-13 1998-10-22 Fraunhofer Ges Forschung Verfahren zur Herstellung einer Anordnung von in Serie bzw. Reihe geschalteten Einzel-Solarzellen
WO2001006546A3 (en) * 1999-07-16 2001-06-07 Massachusetts Inst Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
DE102004029929A1 (de) * 2004-06-21 2006-01-05 Infineon Technologies Ag Verfahren zum Herstellen von Mikrostrukturen

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1710836A4 (en) * 2004-01-30 2010-08-18 Sumco Corp METHOD FOR PRODUCING AN SOI WATER
CN100487885C (zh) * 2005-07-29 2009-05-13 上海新傲科技有限公司 一种绝缘体上硅的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976511A (en) * 1975-06-30 1976-08-24 Ibm Corporation Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment
DE69126153T2 (de) * 1990-02-28 1998-01-08 Shinetsu Handotai Kk Verfahren zur Herstellung von verbundenen Halbleiterplättchen

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A. NAKAGAWA: Impact of dielectric isolation technology on power ICs, in: ISPSD, S. 16-21, 1991 *
D.J. GODBEY, M.E. TWIGG, H.L. HUGHES, L.J. PALCOTIP. LEONOW und J.J. WANG: Fabrication of bond and etch-back silicon on insulator using a strained Si¶0.7¶ Ge¶0.3¶ layer as an etch-stop, in: J. electrochem. Soc. 137, S. 3219-3223, 1990 *
M.A. GUERRA: The status of SiMOX technology in: Silicon-On-Insulator Technology and Devices Bd. 90-6, s. 21-47, The Electrochemical Society Inc., 1990 *
V. LEHMANN, K. MITANI, D. FEJOO und U. GÖSELE: Implanted carbon: An effective etch-stop in silicon, in: J. electrochem. Soc. 138, L3-L4, 1991 *
W.P. MASZARA: Silicon-On-Insulator by Wafer Bonding, A Review, in: J. Electrochem. Soc. 138, S. 341-347, 1991 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19715138A1 (de) * 1997-04-13 1998-10-22 Fraunhofer Ges Forschung Verfahren zur Herstellung einer Anordnung von in Serie bzw. Reihe geschalteten Einzel-Solarzellen
WO2001006546A3 (en) * 1999-07-16 2001-06-07 Massachusetts Inst Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
DE102004029929A1 (de) * 2004-06-21 2006-01-05 Infineon Technologies Ag Verfahren zum Herstellen von Mikrostrukturen

Also Published As

Publication number Publication date
FR2689682B1 (fr) 1998-07-31
WO1993020584A1 (de) 1993-10-14
FR2689682A1 (fr) 1993-10-08

Similar Documents

Publication Publication Date Title
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69710031T2 (de) Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie
DE69025911T2 (de) Verfahren zur Herstellung von CMOS/SOI-Anordnungen mit hoher Geschwindigkeit, niedrigem Leckstrom und verbesserter Strahlungshärte
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE69225650T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE3856075T2 (de) Verfahren zur herstellung dünner einzelkristallsiliciuminseln auf einem isolator
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
DE69425825T2 (de) Herstellung eines soi substrats
DE69317805T2 (de) Substrat für eine Halbleitervorrichtung und Verfahren zur Vorbereitung desselben
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
DE4021541C1 (enExample)
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE69225881T2 (de) Verfahren zur Herstellung eines Substrates vom SOI-Typ mit einer uniformen dünnen Silizium-Schicht
DE69126153T2 (de) Verfahren zur Herstellung von verbundenen Halbleiterplättchen
DE68909021T2 (de) Härtungsverfahren gegen ionisierende Strahlung für aktive elektronische Bausteine und gehärtete grosse Bausteine.
EP0062725B1 (de) Verfahren zum Herstellen eines integrierten Planartransistors
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
WO1993020584A1 (de) Verfahren zum herstellen einer monokristallinen siliziumschicht auf einem vergrabenen dielektrikum
DE4042334C2 (de) Verfahren zum Erzeugen einer isolierten, einkristallinen Siliziuminsel
DE4006158C2 (enExample)
DE4440072C1 (de) Verfahren zur Herstellung einer vergrabenen monokristallinen Siliziumcarbidschicht

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee