DE4133031A1 - Daten-multiplex- und separations-verfahren - Google Patents
Daten-multiplex- und separations-verfahrenInfo
- Publication number
- DE4133031A1 DE4133031A1 DE4133031A DE4133031A DE4133031A1 DE 4133031 A1 DE4133031 A1 DE 4133031A1 DE 4133031 A DE4133031 A DE 4133031A DE 4133031 A DE4133031 A DE 4133031A DE 4133031 A1 DE4133031 A1 DE 4133031A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- time
- frame
- signals
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/0471—Terminal access circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1647—Subrate or multislot multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/214—Phase shifted impulses; Clock signals; Timing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/216—Code signals; Framing (not synchronizing)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/292—Time (de)multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/36—Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Television Systems (AREA)
Description
Die Erfindung betrifft ein Daten-Multiplex- und -Separations-
Verfahren und betrifft insbesondere ein Daten-Multiplex- und
-Separations-Verfahren, welches die nachstehend beschriebene
Verarbeitung durchführt.
Auf der Seite des Daten-Multiplexen werden Synchronisier
(Takt-)Signale erzeugt, um so jedes der Datenbits an den
Bitpositionen anzuordnen, welche vorher an den Rahmenbitsig
nalen gesetzt worden sind, welche eine erforderliche Anzahl
Bits für jeden Takt haben und die dem Datentyp und der Über
tragungsgeschwindigkeit einer Vielzahl von Daten entsprechen,
welche zumindest die Sprachdaten enthalten, welche zu multi
plexen sind; die Daten werden dann von einer Datenerzeugungs
quelle aus durch die Synchronisier-(Takt-)Signale eingegeben.
Ebenso werden auf der Datenseparationsseite die empfangenen
Daten als Basis für die Erzeugung von Synchronisierdaten ver
wendet, und eine Synchronisation jedes Rahmens wird mittels
der Synchronisierdaten festgestellt. Nach Beendigung einer
Rahmensynchronisation werden die Daten nacheinander aus den
Bitpositionen der Rahmendaten, welche empfangen werden,
entsprechend der Vielzahl von Datentypen und Übertragungsge
schwindigkeiten genommen, welche gemultiplext worden sind.
Ferner werden die Daten, welche aufgenommen worden sind, an
eine Dateneingabeeinrichtung abgegeben, welche den Daten ent
sprechen, welche aufgenommen worden sind.
Die Methode, welche durch eine CCITT-(International Tele
graph and Telephone Consultative Committee) Empfehlung H.221
beispielsweise festgesetzt worden ist, ist ein Daten-Multi
plex- und -Separationsverfahren, bei welchem ein einziger
Informationskanal verwendet wird, um Daten mit Hilfe einer
Vielzahl von Kanälen zu übertragen. Diese Empfehlung H.221
setzt fest, daß die Bitpositionen an den Rahmendatensignalen,
welche eine geforderte Anzahl Bits für jeden Takt haben, ent
sprechend der Übertragungsgeschwindigkeit und dem Datentyp
einer Vielzahl von Daten anzuordnen sind, die gemultiplext
werden. Dadurch können folglich Sprachdaten, Film(Aufnahme)
daten und andere Arten von Daten gemultiplext werden.
Jedoch ist gemäß der CCITT-Empfehlung H.221 eine Vielzahl
von Daten zu multiplexen, die jeweils verschiedene Datentypen
und Übertragungsgeschwindigkeiten zueinander haben, und es
werden deshalb eine Vielzahl von Multiplexzuständen gebildet.
Wenn eine Einrichtung geschaffen wird, um diesen verschiedenen
Multiplexzuständen zu entsprechen, wird die Ausführung der
Einrichtung kompliziert und es ergibt sich ferner die Schwie
rigkeit, daß die Kosten der Einrichtung größer werden.
Gemäß der Erfindung soll daher ein Daten-Multiplex- und
Separations-Verfahren geschaffen werden, daß eine preiswerte
Ausführung einer Datenübertragungs- und -empfangseinrichtung
entsprechend der CCITT-Empfehlung H.221 ermöglicht.
Ferner soll ein Daten-Multiplex- und Separations-Verfahren ge
schaffen werden, bei welchem ein einziges Hardwarestück einer
Vielzahl von Multiplex-Zuständen für jedes Datenmultiplexen
entspricht, wenn es um das Multiplexen einer Vielzahl von Da
ten geht, welche verschiedene Datentypen und Übertragungsge
schwindigkeiten haben.
Darüber hinaus soll ein Daten-Multiplex- und Separations-
Verfahren geschaffen werden, welches Daten durch das Fest
stellen einer Bitposition eines Bits multiplexen und trennen
kann, das jeweils mit Daten verknüpft ist, die in Rahmendaten
signalen angeordnet sind. Ferner soll gemäß der Erfindung ein
Daten-Multiplex- und Separations-Verfahren geschaffen werden,
bei welchem Bezugstakte von Rahmendatensignalen verwendet
werden können, um Bitpositionen in den Rahmendatensignalen
festzustellen.
Darüber hinaus soll ein Daten-Multiplex- und -Separations-
Verfahren geschaffen werden, das Zeit(steuer)daten spei
chern kann, um so Bitpositionen in den Rahmendatensignalen
festzustellen. Schließlich soll gemäß der Erfindung ein Da
ten-Multiplex- und Separations-Verfahren geschaffen werden,
welches jeden Schritt parallel zu dem jeweiligen Multi
plexen und Trennen von Daten bezüglich jedes der Daten mit
Hilfe der Zeit(steuer)daten durchführen kann.
Gemäß der Erfindung ist dies bei einem Daten-Multiplex- und
-Separations-Verfahren durch die Verfahrensschritte im kenn
zeichnenden Teil der Ansprüche 1, 6, 11 und 12 erreicht.
Vorteilhafte Weiterbildungen sind Gegenstand der auf einen
der vorstehenden Ansprüche jeweils unmittelbar oder mittel
bar rückbezogenen Ansprüche.
Gemäß einer bevorzugten Ausführungsform ist ein Daten-Multi
plex- und -Separations-Verfahren geschaffen, welches Zeit
(steuer)daten von einem Zeitdatenspeicher nimmt, welcher
Zeit(steuer)daten speichert, um so Bitpositionen in einem
Rahmendatensignal festzustellen, in welchem Bits, die jeweils
mit der Vielzahl Daten verknüpft sind, angeordnet werden,
welches ferner diese Zeit(steuer)daten als die Basis verwen
det, um Bitpositionen in Rahmendatensignalen zu beurteilen,
und welches eine Datentrennung durchführt, wobei Bits, die
jeweils den Daten zugeordnet sind, aus diesen Bitpositionen
genommen werden, und welches diese Zeit(steuer) daten als
Basis nimmt, um Bitpositionen in Rahmendatensignalen zu be
urteilen und um eine Datenmultiplexverarbeitung durchzufüh
ren, bei welcher Bits, die jeweils mit Daten verbunden sind,
diesen Bitpositionen zugeordnet werden.
Hierdurch wird ein Datenmultiplexen und -trennen durchge
führt, indem Zeit(steuer)daten, die jeweils einer Vielzahl
von Daten entsprechen, die abwechselnd verschiedene Datenty
pen und Übertragungsgeschwindigkeiten haben, aus dem Zeitda
tenspeicher genommen werden, so daß die Verarbeitung durch
ein einziges Hardwareteil erfolgen kann und folglich die
Kosten der Einrichtung reduziert werden.
Nachfolgend wird die Erfindung anhand von bevorzugten Ausfüh
rungsformen unter Bezugnahme auf die anliegenden Zeichnungen
im einzelnen erläutert. Es zeigen:
Fig. 1 eine Darstellung eines Beispiels einer Konfigura
tion eines Mehrfachrahmens der CCITT-Empfehlung H.221;
Fig. 2 eine Darstellung eines Beispiels eines Rahmensig
nalformats;
Fig. 3 eine Darstellung eines Beispiels eines Rahmenfor
mats eines Rahmensychronisationssignals (FAS);
Fig. 4 eine Darstellung der Übertragungsprozedur für
Rahmendaten;
Fig. 5 eine Darstellung eines Beispiels eines Datenmu
sters, wenn Signale jedes Unterkanals, ein Rahmen
synchronisationssignal (FAS), ein Anwendungskanal
(AC) und ein Bitraten-Zuordnungssignal (BAS) ge
nommen werden;
Fig. 6A eine Darstellung eines Beispiels eines Multi
plex-Zustands;
Fig. 6B eine Darstellung des Datenmusters, wenn jeweils
die Multiplex-Daten von Fig. 6A genommen werden;
Fig. 7A eine Darstellung eines weiteren Beispiels eines
Multiplex-Zustands;
Fig. 7B eine Darstellung des Datenmusters, wenn jeweils
Multiplex-Daten nach Fig. 7A genommen werden;
Fig. 8A eine Darstellung eines weiteren Beispiels eines
Multiplex-Zustandes;
Fig. 8B eine Darstellung der Datenmuster, wenn jeweils
Multiplex-Daten nach Fig. 8A genommen werden;
Fig. 9 eine Darstellung eines Beispiels von Zeit(steuer)
daten, wenn gemultiplexte Daten entsprechend den
Übertragungsgeschwindigkeiten eines Sprachkanals,
eines Filaufnahmekanals und eines Datenkanals
genommen werden;
Fig. 10 ein Blockdiagramm eines wesentlichen Teils einer
Datenübertragungs- und -empfangseinrichtung gemäß
einer Ausführungsform der Erfindung;
Fig. 11 ein Blockdiagramm eines Beispiels einer Daten-Mul
tiplex- und -Separationsschaltung;
Fig. 12 ein Blockdiagramm eines Beispiels einer Signal
empfang-Verarbeitungsschaltung;
Fig. 13 ein Blockdiagramm eines Beispiels einer Signal
übertragung-Verarbeitungsschaltung;
Fig. 14A bis 14H Betriebswellenformdiagramme, welche die
Arbeitsweise der Einrichtung in Fig. 12 beschreiben,
wenn Daten mit den in Fig. 6A und 6B dargestellten
Multiplex-Zuständen genommen werden;
Fig. 15A bis 15I Betriebswellenformdiagramme, welche die
Arbeitsweise der Einrichtung nach Fig. 12 beschrei
ben, wenn Daten mit den in Fig. 7A und 7B darge
stellten Multiplex-Zuständen genommen werden, und
Fig. 16A bis 16I Betriebswellenformdiagramme, welche die
Arbeitsweise der Einrichtung nach Fig. 12 beschrei
ben, wenn Daten mit den in Fig. 8A und 8B darge
stellten Multiplex-Zuständen genommen werden.
Nachstehend werden Ausführungsformen der Erfindung anhand
der Zeichnungen beschrieben, wobei mit einer Beschreibung
eines Mehrfachrahmens begonnen wird, wie er in den CCITT-
Empfehlungen H.221 definiert ist. Im vorliegenden Fall ist
ein einzelner Rahmen so eingestellt, daß er eine Zeit von
10 ms hat und beispielsweise in den Informationskanälen B1
und B2 in dem Basisinterface von ISDN (International Ser
vice Digital Network) liegt; die Datenübertragungsgeschwin
digkeit beträgt 64 kBits/s und somit ist ein Rahmen aus 640
Bits gebildet. Im folgenden wird ein Anwendungsfall in die
sem ISDN-B-Kanal beschrieben.
Wie in Fig. 1 dargestellt, besteht ein einzelner Mehrfach
rahmen MFL aus acht Unter-Mehrfachrahmen SMF-1 bis SMF-8,
und jeder dieser acht Unter-Mehrfachrahmen SMF-1 bis SMF-8
ist aus zwei Rahmen gebildet. Insbesondere weist ein ein
ziger Mehrfachrahmen MFL die 16 Rahmen FLM1 bis FLM16 auf.
Wie in Fig. 2 dargestellt, bestehen die 16 Rahmen FLM1 bis
FLM16 aus 80 Daten-Oktetts; wenn diese Oktetts in der Bit
reihenfolge angeordnet werden, konfigurieren die jeweiligen
Bitpositionen die Unterkanäle SCH1 bis SCH8. Außerdem
konfigurieren die acht Bits der ersten bis achten Oktetts
ein Rahmensynchronisationssignal (FAS), und die achten Bits
der 9-ten bis 16-ten Oktetts konfigurieren ein Bitraten-
Zuordnungssignal (BAS). Insbesondere ist der Unterkanal SCH8
den achten Bits der 17-ten bis 80-ten Oktetts zugeordnet.
Außerdem wird der Unterkanal SCH8 der Anwendungskanal (AC)
genannt. In den 17-ten bis 24-ten Oktetts des Unterkanals
SCH8 werden wahlweise Daten für den Codierkanal für Transak
tionen für eine Schlüsselinformation zum Codieren der Daten
gesetzt.
In jedem der Rahmen FLM1 bis FLM16 werden die Rahmensynchro
nisations-Signale FAS der acht Bits angeordnet. Wie in Fig.
3 dargestellt, wird diese Bitzuordnung mit Hilfe von Mehrfach
rahmen MFL als Einheiten konfiguriert. Insbesondere in den
zweiten bis achten Oktetts der ungradzahligen Rahmen FLM1,
FLM3, . . . FLM11 werden die horizontalen Synchronisiersig
nale angeordnet, welche das 7Bit-Datenmuster von "0011011"
aufweisen. Ebenso werden in dem ersten Oktett der geradzahli
gen Rahmen FLM2, FLM4, . . . FLM12 die vertikalen Synchroni
siersignale angeordnet, welche das 6-Bit-Datenmuster von
"001011" aufweisen.
Das Feststellen dieser horizontalen und vertikalen Synchroni
siersignale ermöglicht die Synchronisationsfeststellung ei
nes einzelnen Mehrfachrahmens FLM. Außerdem werden die Bits
N1 bis N5 der ersten Oktetts des ersten, dritten, fünften,
siebten und neunten Rahmens für die Darstellung der Mehrfach
rahmenzahl verwendet. Von diesen Bits wird das Bit N5 dazu
verwendet, darzustellen, ob die Mehrfachrahmenzahl verwendet
wird oder nicht.
Ebenso werden die Bits R1 bis R4 der ersten Oktetts des
11-ten, 13-ten, 14-ten und 16-ten Rahmens für die Darstellung
der Verbindungszahl verwendet, welche die Verbindungsordnung
oder -reihenfolge der Informationskanäle, welche die Rahmen
übertragen, unter diesen Informationskanälen ausdrückt, wel
che laufend verwendet werden.
Außerdem wird das Bit TEA des ersten Oktetts des 15-ten
Rahmens dazu verwendet, anzuzeigen, daß dies der Zustand ist,
bei welchem eine Datenübertragung wegen einiger interner Hin
dernisse in dem Datenendgerät nicht möglich ist. Ebenso wird
das Bit A′s des dritten Oktetts der geradzahligen Rahmen
FLM2, FLM4, . . ., FLM16 dazu verwendet, anzuzeigen, ob ein
Synchronisierfehler aufgetreten ist, oder ob eine Rahmen
oder Mehrfachrahmen-Synchronisation vorgesehen ist. Darüber
hinaus liegt ein Synchronisationsfehler in diesem Fall bei
spielsweise dann vor, wenn Daten für einen bestimmten Zyklus
entlang des Datenflusses fehlen, so daß die nächsten Daten
den Platz des Teils einnehmen, der verkürzt ist.
Außerdem sind die Bits C1 bis C4 der fünften bis achten
Oketts der geradzahligen Rahmen FLM2, FLM4, . . . FLM16 für
die Darstellung des zyklischen Redundanz-Prüf-(CRC)Codes
vorgesehen, welcher auf eine Datenfehlerfeststellung von zwei
zusammenhängenden Rahmen (d. h. Unter-Mehrfachrahmen) bezogen
ist. Das Bit E des vierten Oktetts der geradzahligen Rahmen
FLM2, FLM4, . . . FLM16 wird zur Darstellung einer Übertra
gungsfehlerfeststellung auf der Signalempfangsseite verwen
det.
Die Übertragung von Daten des Mehrfachrahmens MFL wird durch
eine Rahmenübertragung in der Reihenfolge der Rahmenzahlen
durchgeführt. Wie in Fig. 4 dargestellt, hat jeder der Rahmen
FLM1 bis FLM16 die Oktetts, welche in der Reihenfolge von
dem ersten bis zu dem 80-sten Oktett gesendet worden sind,
und in jedem Oktett beginnt die Übertragung von dem ersten
Bit an. Insbesondere wird in jedem der Rahmen FLM1 bis FLM16
das erste Bit des ersten Oktetts zuerst übertragen, und das
achte Bit des 80-sten Oktetts wird zuletzt übertragen.
Folglich ist der Zeitablauf, in welchem die Daten des Unter
kanals SCH1 jeder der Rahmen FLM1 bis FLM16 gesendet werden,
so, wie in Fig. 5 dargestellt. Insbesondere erfolgt dieser
Zeitablauf in Übereinstimmung mit dem zeitlichen Ablauf der
Daten 1 (was den Daten "1"-Zustand ausdrückt), das Datenmu
ster 01H (wobei xxH eine hexadezimale Nummerung ausdrückt),
das sich ändert (wobei Ändern einen Zustand dieser Änderungen
bedeutet) mit dem Bezugstakt (64 kBits/s) für jedes der er
sten bis 80-sten Oktette der Rahmendaten. In der gleichen
Weise ist der zeitliche Datenverlauf der Unterkanäle SCH2 bis
SCH7 so, daß er mit dem zeitlichen Ablauf der Daten 1 der
Datenmuster 02H, 04H, 08H, 10H, 20H, 40H, welche sich mit dem
Bezugstakt ändern, für jedes der ersten bis 80-sten Oktette
der Rahmendaten übereinstimmt.
Außerdem ist der Datenverlauf des Datensynchronisationssig
nals FAS so, daß er mit dem zeitlichen Verlauf der Daten 1
des Datenmusters 80H, das sich mit dem Bezugsstakt ändert, für
jedes der ersten bis achten Oktette der Datenrahmen überein
stimmt, und ist so, daß es mit dem zeitlichen Verlauf von Da
ten 1 des Datenmusters 00H (insbesondere desjenigen, welches
nicht aufscheint), welches sich mit dem Bezugstakt ändert,
für jedes der neunten bis 80-sten Oktette der Rahmendaten
übereinstimmt.
Ebenso ist der zeitliche Datenverlauf des Bitrate-Zuordnungs
signals BAS so, daß es mit dem zeitlichen Verlauf der Daten
1 des Datenmusters 80H, welches sich mit dem Bezugstakt ändert,
für jedes der ersten bis achten Oktette und für jedes der
17-ten bis 80-sten Oktette der Rahmendaten übereinstimmt, und
ist so, daß es mit dem zeitlichen Verlauf von Daten 1 des
Datenmusters 80H, welche sich mit dem Bezugstakt ändert, für
jedes der 9-ten bis 16-ten Oktette der Rahmendaten überein
stimmt.
Außerdem ist der zeitliche Datenverlauf des Anwendungska
nals AC so, daß er mit dem zeitlichen Verlauf der Daten 1 des
Datenmusters 00H übereinstimmt, das sich mit dem Bezugstakt
für die ersten bis 16-ten Oktette der Rahmendaten ändert, und
ist so, daß es mit dem zeitlichen Verlauf der Daten 1 des
Datenmusters 80H übereinstimmt, das sich mit dem Bezugstakt
für die 17-ten bis 80-sten Oktette ändert.
Im vorliegenden Fall ist die Übertragungsgeschwindigkeit 64
kBits/s und die Rahmendaten sind 640 Bits und somit hat ein
(1) Bit der Rahmendaten eine Datenübertragungsgeshwindigkeit
von 100 Bits/s (bps=64000/640). Die Übertragungsgeschwin
digkeit der Daten, welche von einem (1) Unterkanal SCH be
nutzt werden ist 8 kBits/s (Kbps=100×80).
Falls beispielsweise, wenn ein Sprachkanal mit einer Daten
übertragungsgeschwindigkeit von 56 kBits/s und ein Datenka
nal mit einer Datengeschwindigkeit von 6,4 kBits/s gemulti
plext wird, dann sind, wie in Fig. 6A dargestellt, die Daten
des Sprachkanals in solche Kanälen SCH1 bis SCH7 angeordnet.
Außerdem sind die Daten des Datenkanals in dem Teil des An
wendungskanals AC angeordnet. Dieser Multiplexmode ist bei
spielsweise in einem Fall anwendbar, wenn Telefone und Bild
fernschreib-Endgerät gleichzeitig benutzt werden.
Folglich entspricht in diesem Fall, wie auch in Fig. 6B dar
gestellt ist, der zeitliche Datenverlauf des Sprachkanals
dem zeitlichen Verlauf der Daten des Datenmusters 7FH, das
sich durch den Referenztakt von 64 kBits/s für die ersten
bis 80-sten Oktette ändert. Außerdem ist der zeitliche Da
tenverlauf des Datenkanals derselbe wie der zeitliche Ver
lauf in dem vorstehend beschriebenen Anwendungskanal AC.
Darüber hinaus haben das Rahmeneinstellsignal FAS und das
Bitraten-Zuordnungssignals BAS feste Positionen und somit
wird deren zeitlicher Datenverlauf immer der vorstehend be
schriebene zeitliche Verlauf.
Außerdem sind bei dem Multiplexen eines Sprachkanals, welcher
eine Datenübertragungsgeschwindigkeit von 48 kBits/s hat,
eines Datenkanals 1, der eine Datenübertragungsgeschwindig
keit von 8kBits/s hat, und eines Datenkanals 2, welcher eine
Datenübertragungsgeschwindigkeit von 8 kBits/s hat, sowie
eines Datenkanals 2, welcher eine Datenübertragungsgeschwin
digkeit von 6,4 kBits/s hat, wie in Fig. 7A dargestellt, die
Daten des Sprachkanals in Unterkanälen SCH1 bis SCH6 ange
ordnet. Außerdem ist ein Datenkanal in einem Unterkanal SCH7
und ein Datenkanal 2 ist in dem Anwendungskanal AC angeordnet.
Dieser Multiplexzustand ist beispielsweise in dem Fall an
wendbar, bei welchem ein Telefon, ein Bildfernschreib-End
gerät und ein Faksimile-Endgerät der Gruppe IV gleichzeitig
benutzt werden.
Folglich entspricht auch in diesem Fall, wie auch in Fig. 7B
dargestellt ist, der zeitliche Datenverlauf des Sprachkanals
dem zeitlichen Verlauf von Daten 1 des Datenmusters 3FH, das
sich durch den Referenztakt für die ersten bis 80-sten Oktette
ändert, und der zeitliche Datenverlauf des Datenkanals 1 ent
spricht dem zeitlichen Verlauf von Daten 1 des Datenmusters
40H, das sich für den Referenztakt für die ersten bis 80-sten
Oktette ändert. Ferner ist der zeitliche Datenverlauf des
Datenkanals 2 derselbe wie der zeitliche Verlauf des vorste
hend beschriebenen Anwendungskanals AC.
Außerdem werden bei einem Multiplexen eines Sprachkanals mit
einer Datenübertragungsgeschwindigkeit von 16 kBits/s und eines
Filmaufnahmekanals mit einer Datengeschwindigkeit von 46,4
kBits/s , wie in Fig. 8A dargestellt, die Daten des Sprach
kanals in Unterkanälen SCH1 und SCH2 angeordnet. Außerdem
werden die Daten des Filmaufnahmekanals in den Unterkanälen
SCH3 bis SCH7 und auch in dem Anwendungskanal AC angeordnet.
Dieser Multiplexmode ist beispielsweise bei Bildtelefon-End
geräten anwendbar.
Folglich entspricht in diesem Fall, wie in Fig. 8B darge
stellt ist, der zeitliche Datenverlauf des Sprachkanals dem
zeitlichen Verlauf von Daten 1 des Datenmusters 03H, das
sich für den Referenztakt für die ersten bis 80-sten Oktette
ändert. Ebenso entspricht der zeitliche Datenverlauf des
Bildaufnahmekanals dem zeitlichen Verlauf von Daten 1 des
Datenmusters 7CH, das sich für den Referenztakt für die
ersten bis 16-sten Oktette ändert, und dem zeitlichen Verlauf
von Daten 1 eines Datenmusters FCH, das sich für einen Re
ferenztakt für die 17-ten bis 80-sten Oktette ändert.
Auf diese Weise werden verschiedene Datenbits in Positionen
gesetzt, die innerhalb von Rahmen angeordnet sind, um so den
jeweiligen Datentypen und Übertragungsgeschwindigkeiten der
Daten zu entsprechen, welche zu multiplexen sind.
In Fig. 9 sind Zeitdaten dargestellt, welche den Datenverlauf
für Übertragungsgeschwindigkeiten darstellen, welche je
weils bei einem Sprachkanal, einem Bildaufnahmekanal und
einem Datenkanal anwendbar sind.
In Fig. 9 drückt beispielsweise FFH * 80, was Zeitdaten
mit einer Datenübertragungsgeschwindigkeit von 64 kBits/s
für den Sprachkanals sind aus, daß für die einzelnen Rahmen
daten ein Datenmuster FFH 80-mal kontinuierlich übertragen
wird. Außerdem drückt (7FH * 16, FFH * 64), welches die Zeitdaten
einer Datenübertragungsgeschwindigkeit von 62,4 kBits/s für
den Bildaufnahmekanal sind, aus, daß das Datenmuster 7FH 16-
mal kontinuierlich übertragen wird, und daß das Datenmuster
FFH 64-mal kontinuierlich übertragen wird.
In dieser Ausführungsform der Erfindung werden diese Zeit
daten zur Beurteilung des zeitlichen Datenverlaufs verwendet,
wenn ein Daten-Multiplexen und eine Daten-Separation für je
den dieser Datenkanäle vorgesehen ist, welche gemultiplext
werden.
In Fig. 10 ist eine Übersicht von wesentlichen Teilen einer
Datenübertragungseinrichtung gemäß einer Ausführungsform der
Erfindung dargestellt. Ferner sind in Fig. 10 ein Steuerteil,
wie beispielsweise eine Zentraleinheit (CPU), eine Ein-/Aus
gabeeinrichtung und einige andere Einrichtungen weggelassen,
welche sich nicht unmittelbar auf die Erfindung beziehen.
In Fig. 10 ist ein Schicht 1-Signalverarbeitungsteil 1 mit
dem Basisinterface des ISDN verbunden. Dieser Schicht 1-
Signalverarbeitungsteil 1 ist mit einer Funktion versehen,
die Signale des Signalkanals D und die zwei Informations
kanäle B1, B2, welche durch das Basisinterface gemultiplext
werden, zu trennen und zu verknüpfen. Ferner trennt und ex
trahiert der Signalverarbeitungsteil 1 den Referenztakt CKa
der Sende- und Empfangsdaten, die Oktett-Takte SO1, SO2,
welche den Oktett-Synchronisier-Zeitverlauf der Informations
kanäle B1, B2 ausdrücken, und die Signalempfangsdaten RD1,
RD2 der Informationskanäle B1, B2. Ferner führt der Signal
verarbeitungsteil 1 Transaktionen mit dem D-Kanal-Übertra
gungssteuerteil für die Signale des Signalkanals D durch.
Darüber hinaus kann der Signalverarbeitungsteil in dieser
Ausführungsform der Erfindung entsprechend ausgelegt werden,
um die Signale von zwei Informationskanälen zu trennen und
zu verknüpfen; jedoch können mit der Schaltungskonfiguration
die Signale von drei oder mehr Informationskanälen getrennt
und verknüpft werden. Die Schaltungskonfigurationen, die an
schließend noch beschrieben werden, können entsprechend aus
gelegt werden, um die Signale der Informationsknäle zu tren
nen und zu verknüpfen, wie vorstehend ausgeführt ist.
Der Referenztakt CKa wird an Synchronisier-Feststellschal
tungen 2, 3, an eine Zwischenkanal-Synchronisierschaltung 4
und an eine Datenmultiplex- und Separationsschaltung 5 an
gelegt. Der Oktett-Takt SO1 wird an die Synchronisier-Fest
stellschaltung 2 und die Daten-Multiplex- und Separations
schaltung 5 angelegt. Der Oktett-Takt SO2 wird an die Syn
chronisier-Feststellschaltung 3 und die Daten-Multiplex- und
Separationsschaltung 5 angelegt.
Die Synchronisier-Schaltungen 2, 3 sind synchron mit dem Re
ferenztakt CKa und dem Oktett-Takt SO1, SO2; der Schicht 1-
Signalverarbeitungsteil 1 stellt die Rahmenstartzeit der
empfangenen Signaldaten RD1, RD2 fest, welche getrennt und
extrahiert worden sind, und beurteilt die Rahmen-Synchroni
sierung. Nach der Beurteilung der Rahmensynchronisierung
geben die Schaltungen 2, 3 die Empfangssignaldaten RD1a,
RD2a und den Oktett-Takt SO1, SO2 an die Zwischenkanal-Syn
chronisierschaltung 4 ab.
Synchron mit dem Referenztakt CKa und dem Oktett-Takt SO1,
SO2 prüft die Zwischenkanal-Synchronisierschaltung 4 die
Bits N1 bis N5 des Rahmen-Synchronisationssignals FAS der
empfangenen Signalrahmen RD1a, RD2a, beurteilt die Ordnungs
zahl der Rahmen der empfangenen Signaldaten RD1, RD2 und
bildet in Übereinstimmung mit diesen Ordnungszahlen einen
Zwischenkanal-Synchronisierzustand. Wenn die Zwischenkanal-
Synchronisierung beendet ist, gibt die Schaltung 4 die
empfangenen Daten RD1b, RD2b, den Oktett-Takt SO1, SO2 und
den Referenztakt CKa an die Daten-Multiplex- und Separations
schaltung 5 ab.
Darüber hinaus arbeitet diese Zwischenkanal-Synchronisier
schaltung 4 in dem Fall wirksam, wenn die zwei Informations
kanäle B1, B2 gleichzeitig verwendet werden und gibt, wenn
sie nicht gleichzeitig verwendet werden den Oktett-Takt SO1,
SO2 und die Empfangssignaldaten RD1b, RD2b eines der Infor
mationskanäle B1, B2, an die Daten-Multiplex- und Separations
schaltung 5 ab. Der Festwertspeicher (ROM) 6 speichert die
in Fig. 9 dargestellten Zeit(steuer)daten, die in dem ROM
gespeichert sind. Die in dem ROM gespeicherten Zeit(steuer)
daten werden durch die Daten-Multiplex- und Separations
schaltung ausgelesen.
Die Daten-Multiplex- und Separationsschaltung 5 liest die
Zeit(steuer)daten der Länge, welche durch die Kopfadresse
spezifiziert ist, die von der Zentraleinheit (CPU) aus abge
geben (posted) worden ist, bei dem Rahmenzyklus aus dem ROM
6 aus. Ferner trennt und extrahiert synchron mit dem Referenz
takt CKa und den Oktett-Takten SO1, SO2 die Daten-Multiplex
und Separationsschaltung 5 die Sprachkanal-Empfangsdaten
RDs, die Empfangssignaldaten RDv des Filmaufnahmekanals,
die Empfangssignaldaten RDd des Datenkanals 1 und die Emp
fangssignaldaten RDe des Datenkanals 2 von den Empfangssig
naldaten RD1b, RD2b, auf der Bais der Lesezeit. Ferner werden
die Empfangssignaldaten RDs an ein Codec 7 angelegt; die
Empfangssignaldaten RDv werden über eine serielle Interface
schaltung 8 an den Filmaufnahme-Verarbeitungsteil 9 ange
legt. Die Empfangssignaldaten RDd werden über eine serielle
Interface-Schaltung 10 an den Datenverarbeitungsteil 11 an
gelegt. Die Empfangssignaldaten RDe werden über eine serielle
Interface-Schaltung 12 an den Datenverarbeitungsteil 13 an
gelegt.
Der Codec 7 setzt zwischen den analogen Sprachsignalen und
den entsprechenden digitalen Signalen für jede Richtung um.
Die Sprachempfangssignale VRs, welche den Empfangssignaldaten
RDs entsprechen, werden an einen Handapparat 14 für Sprache
angelegt. Die Sprachübertragungssignale VTs, welche von dem
Bedienungspersonal mit dem Apparat 14 eingegeben werden, wer
den in Übertragungssignaldaten TDs der entsprechenden digi
talen Daten umgesetzt. Diese Übertragungs-Signaldaten TDs
werden an die Daten-Multiplex- und Separationsschaltung 5
angelegt.
Der Bildaufnahmen-Verarbeitungsteil 9 führt eine Anzeige,
Speicherung und Signalverarbeitung der empfangenen Signale
bilder durch, welche den empfangenen Signaldaten RDv ent
sprechen, und gibt Übertragungssignaldaten TDv, welche vom
Eingang einer Videokamera u.ä. erhalten worden sind, über
das serielle Interface 8 an die Daten-Multiplex- und Separa
tionsschaltung 5 ab.
Die Datenverarbeitungsteile 11, 13 führen eine geforderte
Verarbeitung entsprechend den empfangenen Signaldaten RDd,
RDe durch und stellen sie entweder dar oder geben sie ab und
bilden auch die Übertragungsdaten TDd, TDe und geben sie über
die seriellen Interface-Schaltungen 10 und 12 an die Daten-
Multiplex- und Separationsschaltung 5 ab.
Die Datenmultiplex- und Separationsschaltung 5 liest die Zeit
daten der Länge, welche durch die Kopfadresse von der Zen
traleinheit (CPU) aus spezifiziert worden sind, in Rahmen
einheiten aus dem ROM 6. Ferner arrangiert synchron mit dem
Referenztakt CKa und den Oktett-Takten SO1 und SO2 die Da
ten-Multiplex- und Separationsschaltung 5 die Übertragungs
signaldaten TDs, TDv, TDd und TDe an die geforderte Bit
position von aufeinanderfolgenden Rahmendaten auf der Basis
der gelesenen Zeitdaten und bildet die Übertragungsdaten
TD1 und TD2. Diese Übertragungsdaten TD1 und TD2 werden an
den Schicht 1-Signalverarbeitungsteil 1 abgegeben.
ln Fig. 11 ist ein Beispiel einer Daten-Multiplex- und Se
parationsschaltung 5 dargestellt. In Fig. 11 gibt der Zu
griffsteil 20 der Zentraleinheit die Daten ab, welche von
der Zentraleinheit (CPU) aus eingegeben sind bzw. gibt sie
an den Empfangssignal-Verarbeitungsteil 21 und den Über
tragungssignal-Verarbeitungsteil 22 ab und gibt Daten, wel
che einen Bezug zu der Zentraleinheit haben von dem Empfangs
signal-Verarbeitungsteil 21 und dem Übertragungssignal-Ver
arbeitungsteil 22 ein und überträgt sie an die Zentraleinheit
(CPU).
Die anschließende Verarbeitung wird in dem Empfangssignal-
Verarbeitungsteil 21 durchgeführt. Bezüglich des Sprachka
nals, des Bildaufnahmekanals, des Datenkanals 1 und des Da
tenkanals 2 werden die Zeit(steuer)daten der Länge, welche
aus der von der Zentraleinheit abgegebenen Kopfadresse aus
spezifiziert worden ist, in Byte-Einheiten bei der Rahmen
startzeit gelesen, wobei dies Lesen synchron mit den Oktett-
Takten SO1 und SO2 über den ROM-Zugriffsteil 23 durchge
führt wird. Außerdem werden diese Lesezeitdaten als Basis
für die Separation und Extraktion der Empfangssignaldaten
RDs des Sprachkanals von den Empfangssignaldaten RD1b und
RD2b verwendet. Ebenso werden die Empfangssignaldaten RDv
des Bildaufnahmekanals, die Empfangssignaldaten RDd des
Datenkanals 1 und die Empfangssignaldaten RDe des Datenka
nals 2 getrennt und extrahiert. Darüber hinaus wird der Takt
für die Extraktion von Bits, welche die notwendigen Daten ha
ben, aus diesen Empfangssignaldaten RDv, RDd und RDe gebil
det.
Die nächste Verarbeitung wird in dem Übertragungssignal-Ver
arbeitungsteil 22 durchgeführt. Hierbei erfolgt das Lesen in
byte-Einheiten bei der Rahmenstartzeit der Zeitdaten einer
Länge, welche aus dem von der Zentraleinheit abgegebenen Kopf
adressen spezifiziert worden ist, für den Sprachkanal, den
bildaufnahmenkanal , den Datenkanal 1 und den Datenkanal 2.
Dies Lesen wird synchron mit den Oktett-Takten SO1, SO2 und
über den ROM-Zugriffsteil 23 durchgeführt. Zusätzlich werden
die Zeitdaten, welche gelesen werden, als Basis für das An
ordnen an der geforderten Bitposition der aufeinanderfolgen
den Rahmendaten, der Übertragungsdaten TDs, TDv, TDd und
TDe und des Rahmensynchronisationssignals FAS verwendet, und
das Bitraten-Zuordnungssignal BAS wird an die Rahmendaten an
gehängt, und es werden die Übertragungssignaldaten TD1 und
TD2 gebildet.
Bei einer Anforderung von dem Empfangssignal-Verarbeitungs
teil 21 und dem Sendesignal-Verarbeitungsteil 22 liest der
ROM-Zugriffsteil 23 einzelne byte-Daten der von dem ROM 6
aus spezifizierten Adresse; diese gelesenen einzelnen byte-
Daten werden entweder an dem Empfangssignal-Verarbeitungs
teil 21 oder an den Sendesignal-Verarbeitungsteil 23 über
tragen, welche sie empfangen will.
In Fig. 12 ist ein Ausführungsbeispiel des Empfangssignal-
Verarbeitungsteils 21 dargestellt. In Fig. 12 führt ein
Sprachkanal-Empfangssignal-Verarbeitungsteil 25 die fol
gende Verarbeitung durch, wenn die Daten eines gemultiplex
ten Sprachkanals getrennt werden. Die Zeitdaten der Länge,
welche von der von der Zentraleinheit (CPU) abgegebenen
Kopfadresse spezifiziert worden ist, werden in byte-Einheiten
bei der Rahmenstartzeit gelesen. Dies Lesen wird synchron
mit den Oktett-Takten SO1, SO2 über den ROM-Zugriffsteil
23 durchgeführt. Außerdem werden Empfangssignaldaten des
Sprachkanals auf der Basis der Zeitdaten, welche gelesen wer
den, aus den Empfangssignaldaten RD1b, RD2b extrahiert, und
diese Empfangssignaldaten RDs,der Takt CKa′ (welcher dem
Referenztakt Cka entspricht) und der Oktett-Takt SO werden
an den Codec 7 abgegeben.
Ein Filmaufnahmekanal -Empfangssignal-Verarbeitungsteil 26
führt die folgende Verarbeitung durch, wenn es sich um die
Separation von Bildaufnahmekanaldaten handelt, welche ge
multiplext worden sind. Die Zeitdaten der Länge, welche aus
der von der Zentraleinheit abgegebenen Kopfadresse spezifi
ziert worden sind, werden in Byte-Einheiten bei der Rahmen
startzeit gelesen. Dies Lesen wird synchron mit dem Oktett-
Takten SO1, SO2 über den ROM-Zugriffsteil 23 durchgeführt.
Von den Empfangssignaldaten RD1b und RD2b werden die Empfangs
signaldaten RDv des Bildaufnahmekanals getrennt und extra
hiert. Dies ist beispielsweise die Extraktion eines der Da
ten RD1b und RD2b. Ferner wird der Takt CKb, um das Bit mit
den notwendigen Daten aus den Empfangssignaldaten RDv zu
übernehmen, auf der Basis der vorstehenden Lesezeitdaten
gebildet. Die Empfangssignaldaten RDv und der Takt CKb wer
den an die serielle Interface-Schaltung 8 abgegeben.
Zusätzlich führt der Bildaufnahmekanal-Empfangssignal-Ver
arbeitungsteil 26 die folgende Verarbeitung durch, wenn die
Übertragungsgeschwindigkeit von 108 kbits/s oder 62,4 kbits/s
für die gleichzeitige Verwendung der zwei Informationskanäle
B1 und B2 eingestellt wird. Ein Takt, welcher eine Frequenz
hat, welche das Zweifache derjenigen des Referenztaktes CKa
ist, wird intern aus dem Referenztakt CKa gebildet. Ferner
werden synchron mit dem internen Takt die Empfangssignalda
ten RD1b und RD2b synthetisiert, und die Empfangssignaldaten
RDv, welche eine Übertragungsgeschwindigkeit haben, welche
die Summe aus den jeweiligen Übertragungsgeschwindigkeits- und
der Empfangssignaldaten RD1b und RD2b ist, werden gebildet.
Ferner wird der Takt CKb gebildet, welcher der Übertragungs
geschwindigkeit entspricht.
Ein Datenkanal 1-Empfangssignal-Verarbeitungsteil 27 und ein
Datenkanal 2-Empfangssignal-Verarbeitungsteil 28 führen die
folgende Verarbeitung durch, wenn es um die Datentrennung des
Datenkanals 1 und des Datenkanals 2 geht. Die Zeit(steuer)da
ten mit einer Länge, welche aus der von der Zentraleinheit
erhaltenen Kopfadresse spezifiziert worden ist, wird in byte-
Einheiten bei der Rahmenstartzeit gelesen. Dies Lesen wird
synchron mit den Oktett-Takten SO1 und SO2 über den ROM-
Zugriffsteil 23 durchgeführt. Die Empfangssignaldaten RDd und
RDe, welche sich auf die Kanäle des Datenkanals 1 und des
Datenkanals 2 beziehen, werden von den Empfangsdaten RD1b
und RD2b jeweils getrennt und extrahiert.
Eine spezifische Ausführungsform hierfür ist dieselbe wie für
den vorstehend beschriebenen Filmaufnahmekanal-Verarbeitungs
teil. Die Takte CKc und CKd, um das Bit mit den notwendigen
Daten aus den Empfangssignaldaten RDd und RDe zu nehmen, wer
den auf der Basis der Zeitdaten gebildet, welche gelesen wer
den. Die Empfangssignaldaten RDd und RDe und die Takte CKc
und CKd werden an die seriellen Interface-Schaltungen 10 bzw.
12 abgegeben.
In Fig. 13 ist ein Ausführungsbeispiel eines Übertragungs
signal-Verarbeitungsteil 22 dargestellt. In Fig. 13 führt
beim Multiplexen von Daten eines Sprachkanals der Sprach
kanal-Übertragungssignal-Verarbeitungsteil 30 die folgende
Verarbeitung durch. Der Referenztakt CKa, welcher von einem
Übertragungssignal-Datensynthese-Verarbeitungsteil 31 (wel
cher später noch beschrieben wird) eingegeben wird, wird als
der Datensignaltakt CKa′′ abgegeben. Der Oktett-Takt SO,
welcher von dem Verarbeitungsteil 31 eingegeben worden ist,
wird an die Datenübertragungsseite des Codec 7 abgegeben.
Die Zeit(steuer)daten mit einer Länge, welche durch die
von der Zentraleinheit abgegebene Kopfadresse spezifiziert
ist, wird in byte-Einheiten bei der Rahmenstartzeit gelesen.
Dies Lesen wird synchron mit dem Oktett-Takt SO über den
ROM-Zugriffsteil 23 durchgeführt. Die Übertragungssignal
daten TDs, welche von dem Codec 7 abgegeben werden, werden
auf der Basis der Zeit(steuer)daten eingegeben, welche gele
sen werden. Diese Übertragungsdaten TDs werden an den Ver
arbeitungsteil 31 angelegt.
Ein Filmaufnahmekanal-Übertragungssignal-Verarbeitungsteil
32 führt die folgende Verarbeitung durch, wenn es um das
Multiplexen von Daten von Bildaufnahmedaten geht. Bei der
Rahmenstartzeit werden sie in byte-Einheiten von Zeitdaten
einer Länge gelesen, welche durch die von der Zentraleinheit
abgegebene Kopfadresse spezifiziert ist. Dies Lesen wird syn
chron mit dem Referenztakt CKa durchgeführt, welcher von dem
Verarbeitungsteil 31 eingegeben wird.
Der Takt CKf für eine Filmaufnahme-Übertragung wird aus dem
Referenztakt CKa auf der Basis der Zeit(steuer)daten gebil
det, welche gelesen werden. Dieser Takt CKf wird an die
serielle Interface-Schaltung 8 angelegt. Hierbei gibt der
Bildaufnahmekanal-Übertragungssignal-Verarbeitungsteil 32
nacheinander die Übertragungssignaldaten TDv ein, welche in
der seriellen Interface-Schaltung 8 gehalten werden. Die ein
gegebenen Übertragungsdaten TDv werden als die Übertragungs
signaldaten TD1v oder TD2v dem Verarbeitungsteil 31 zuge
führt.
Zusätzlich führt der Bildaufnahmekanal-Übertragungssignal-
Verarbeitungsteil 32 die folgende Verarbeitung durch, wenn
die Übertragungsgeschwindigkeit von 108 Kbits/s oder 62,4
kbits/s für die gleichzeitige Verwendung der zwei Informa
tionskanäle B1 und B2 eingestellt wird. Der Takt, welcher
eine Frequenz hat, welche das Zweifache derjenigen des Refe
renztaktes CKa ist, wird intern gebildet. Zusätzlich wird
ein Takt CKf für eine Filmaufnahmenübertragung auf der Basis
des internen Taktes und der Zeit(steuer)daten gebildet. Der
Verarbeitungsteil 32 gibt den Takt CKf an die Schaltung 8
ab und wird so mit Übertragungssignaldaten TDv versorgt.
Diese zugeführten Übertragungssignaldaten TDv werden zum
Zeitpunkt des Einfügens von den Rahmen der jeweiligen Infor
mationskanäle B1 und B2 getrennt, und es werden die Übertra
gungssignaldaten TD1v und TD2v gebildet. Diese Übertragungs
signaldaten TD1v und TD2v werden an den Übertragungsdaten-
Synthese-Verarbeitungsteil 31 angelegt.
Ein Datenkanal 1-Übertragungssignal-Verarbeitungsteil 33 und
der Datenkanal 2-Übertragungssignal-Verarbeitungsteil 34
führen die folgende Verarbeitung durch, wenn die Daten des
Datenkanals 1 und des Datenkanals 2 gemultiplext werden. Die
Zeit(steuer)daten der Länge, welche von der von der Zentraleinheit
abgegebenen Kopfadresse aus spezifiziert worden sind, werden
in byte-Einheiten bei der Rahmenstartzeit gelesen. Dies Lesen
wird synchron mit dem Referenztakt CKa durchgeführt, welcher
von dem Verarbeitungsteil 31 eingegeben wird. Ein Takt CKg
zum Übertragen des Datenkanals 1 und ein Takt CKh zum Über
tragen des Datenkanals 2 werden aus dem Referenztakt CKa auf
der Basis der Zeit(steuer)daten gebildet, welche gelesen wer
den. Diese Takte CKg und CKh werden an die seriellen Inter
face-Schaltungen 10 bzw. 11 angelegt. Hierdurch werden die
Übertragungssignal-Verarbeitungsteile 33 und 34 nacheinander
mit Übertragungssignaldaten TDd und TDe versorgt, welche in
den seriellen Interface-Schaltungen 10 und 11 gehalten wer
den. Die zugeführten Übertragungssignaldaten TDd und TDe
werden jeweils an den Übertragungssignaldaten-Synthese-Ver
arbeitungsteil 31 angelegt.
Der Verarbeitungsteil 31 gibt den Referenztakt CKa an den
Sprachkanal-Übertragungssignal-Verarbeitungsteil 30, den
Filmaufnahmekanal-Übertragungssignal-Verarbeitungsteil 32,
den Datenkanal 1-Übertragungssignal-Verarbeitungsteil 33 und
den Datenkanal 2-Übertragungssignal-Verarbeitungsteil 34 ab
und gibt den Oktett-Takt SO an den Sprachkanal-Übertragungs
signal-Verarbeitungsteil 30 ab. Zusätzlich bildet der
Synthese-Verarbeitungsteil 31 die Rahmendaten auf der Basis
der Übertragungssignaldaten TDs, TD1v, TD2v, TDd und TDe,
welche jeweils von den Verarbeitungsteilen 30, 32, 33 und
34 eingegeben worden sind, auf der Basis des Bitraten-Zu
ordnungssignals BAS, das von der Zentraleinheit abgegeben
worden ist und des Rahmensynchronisationssignals FAS, das
auf der Basis jedes der Daten erzeugt worden ist, die ein
gegeben werden. Diese Rahmendaten werden dem Schicht 1-Sig
nalverarbeitungsteil 1 als die Übertragungsdaten TD1 und
TD2 zugeführt.
Im folgenden wird der Betrieb beschrieben, wenn der Sprach
kanal-Empfangssignal-Verarbeitungsteil 25, der Filmaufnahme
kanal-Empfangssignal-Verarbeitungsteil 26, der Datenkanal
1-Empfangssignal-Verarbeitungsteil 27, der Datenkanal 2-
Empfangssignal-Verarbeitungsteil 28, der Sprachkanal-Über
tragungskanal-Verarbeitungsteil 30, der Filmaufnahmesignal-
Verarbeitungsteil 32, der Datenkanal 1-Übertragungssignal-
Verarbeitungsteil 33 und der Datenkanal 2-Übertragungssignal-
Verarbeitungsteil 34 den ROM-Zugriffsteil 23 benutzen, um
auf die Daten des ROM′s 6 zuzugreifen. Die Verarbeitungsteile
25, 26, 27, 28, 30, 32, 33 und 34 liefern dann im Falle des
Eingabeanforderungszustands für die Zeitdaten das Zugriffs-
Anforderungssignal RQ, welches die Erzeugung dieser jeweili
gen Eingabeanforderungszustände ausdrückt, an den ROM-Zu
griffsteil 23.
Dieses Zugriffs-Anforderungssignal RQ wird mit Information
geknüpft, welche Element indentifiziert, welche es abgeben.
Daher kann der ROM-Zugriffsteil 23 indentifizieren, von wel
chem Element aus die Zugriffsanforderung abgegeben worden
ist.
Wenn dies Zugriffs-Anforderungssignal RQ geliefert wird, be
urteilt der ROM-Zugriffsteil 23, ob er sich in einem Zu
stand befindet oder nicht, bei welchem eine Antwort bezüg
lich der Herkunft gegeben werden kann. Wenn er sich in einem Zu
stand befindet, bei welchem eine Antwort gegeben werden kann,
dann wird ein Quittungssignal ACK abgegeben, welches die
Identifizierungsinformation enthält, welche ausdrückt, daß
die Anforderungsherkunft an alle Verarbeitungssteile 25, 26,
27, 28, 30, 32, 33 und 34 gegeben ist. Wenn das Quittungs
signal ACK zugeführt ist, prüfen die Verarbeitungsteile 25,
26, 27, 28, 30, 32, 33 und 34, ob der Inhalt des Bestäti
gungssignals ACK mit der Identifizierungsinformation überein
stimmt, die diesbezüglich gesetzt wird. Wenn Übereinstimmung
besteht, dann wird entschieden, daß die Zugriffsanforderung
empfangen worden ist, und das Adressensignal AD der Lese
zeitdaten wird dem ROM-Verarbeitungsteil 23 zugeführt.
In dem Zustand, bei welchem das zugeführte Adressensignal
an den ROM 6 abgegeben wird, legt der ROM-Zugriffsteil 23
zum entsprechenden Zeitpuntk das Chip-Auswählsignal CS und
das Lesesignal RD an den ROM 6 an, und die Zeit(steuer)daten
DT werden von dem ROM 6 geliefert. Der ROM-Zugriffsteil 23
sendet dann die Zeit(steuer)daten DT zu der Zugriffsanfor
derungsseite. Jeder der Teile, welche die Zugriffsanforderung
empfangen haben, werden mit den Zeit(steuer)daten DT ver
sorgt und halten sie in den internen Puffern des jeweiligen
Teils.
Wenn Zugriffs-Anforderungssignale RQ von einer Vielzahl
Teile gleichzeitig erzeugt werden, beurteilt der RAM-Zu
griffsteil 23 den Teil von ihnen, welcher die Anforderung
entsprechend der Prioritätsreihenfolge empfangen hat, welche
vorher für die Verarbeitungsteile 25, 26, 27, 28, 30, 32,
33 und 34 festgesetzt worden ist. Der ROM-Zugriffsteil 32
gibt nacheinander Quittungssignale ACK auf der Basis dieser
Beurteilungsergebnisse ab.
Auf diese Weise haben die Verarbeitungsteile 25, 26, 27, 28,
30, 32, 33 und 34 Zugriff zu dem ROM zu der jeweiligen Zeit
(steuer)daten-Anforderungszeit und werden mit den notwendi
gen Zeit(steuer)daten versorgt.
Wie in Fig. 14A bis 14H dargestellt ist, werden, wenn Rahmen
daten der in Fig. 6A und 6b dargestellten Multiplex-Zustände
über den Informationskanal B1 in der vorstehend beschriebenen
Konfiguration empfangen werden, die Empfangssignaldaten RD1b,
der Oktett-Takt SO1 und der Referenztakt CKa an den Empfangs
signal-Verabeitungsteil 21 angelegt.
Zu diesem Zeitpunkt wird der Takt (FAS-Takt), um das 8 Bit-
Rahmen-Synchronisationssignal FAS der ersten bis achten
Oktette der Rahmendaten zu extrahieren, intern in dem Empfangs
signal-Verarbeitungsteil 21 gebildet. Zusätzlich wird auch
der Takt (BAS-Takt), um das 8 Bit-Bitraten-Zuordnungssignal
BAS aus den 9-ten bis 16-ten Oktetten der Rahmendaten zu
extrahieren, gebildet. Die Daten des Rahmensynchronisations
signals FAS und des Bitraten-Zuordnungssignals BAS werden
durch diese Takte aus den Empfangssignaldaten RD1b extra
hiert und dann über den Zugriffsteil 20 an die Zentraleinheit
(CPU) übertragen.
Außerdem wird in dem Fall, wie er vorstehend beschrieben
worden ist, das Bitmuster 7FH als Zeit(steuer)daten für die
Extraktion des Sprachkanals für die ersten bis 80-sten
Oktette verwendet. Folglich werden die Empfangssignaldaten
RDs des Sprachkanals Daten, in welchen die achten (8.) Bits
(MSB) der Empfangssignaldaten RDlb abgedeckt werden, und
werden nacheinander synchron mit dem Takt CKa an den Codec
7 abgegeben.
Zusätzlich werden, wie vorstehend beschrieben worden ist,
als die Zeit(steuer)daten für die Extraktion des Datenkanals
die Datenmuster 00H für die ersten bis 16-ten Oktette und
80H für die 17-ten bis 80-sten Oktette verwendet und so wird
der Takt CKc, welcher an die serielle Interface-Schaltung
10 abgegeben wird, ein Takt, bei welchem der Referenztakt
CKa für andere als die achten (8.) Bits der 17-ten bis
80-sten Oktette abgedeckt wird.
Die Empfangsdaten RDs des Sprachkanals, welcher aus den
Rahmendaten, welche der Datenkanal 1 hat, mit einer Über
tragungsgeschwindigkeit von 16 kBits/s extrahiert wird, und
der Sprachkanal, welcher mit einer Übertragungsgeschwindig
keit von 56 kBits/s gemultiplext wird, wird an den Codec 7
abgegeben. Ferner wird der Takt CKc für eine Extraktion des
Datenkanals 1 gebildet und an die serielle Interface-Schal
tung 10 abgegeben. Hierdurch wird das Bit mit den notwendi
gen Daten aus den Empfangssignaldaten RDd des Datenkanals 1
extrahiert und an den Datenverarbeitungsteil 11 angelegt.
Auf dieselbe Weise werden, wenn die in Fig. 7A und 7B darge
stellten Multiplex-Zustände gegeben sind, die Empfangssig
naldaten RDs des Sprachkanals, wie in Fig. 15A bis 15I dar
gestellt ist, gebildet und werden an den Codec 7 abgegeben.
Zusätzlich werden der Takt CKc des Datenkanals 1 und der
Takt CKd des Datenkanals 2 gebildet und an die seriellen In
terface-Schaltungen 11 bzw. 12 abgegeben.
Dabei werden die jeweiligen Kanäle von den Rahmendaten ge
trennt und extrahiert, welche der Sprachkanal, der eine
Übertragungsgeschwindigkeit von 48 kBits/s aufweist, der
Datenkanal 1, welcher eine Übertragungsgeschwindigkeit von
8 kbits/s aufweist, und der Datenkanal 2 hat, der eine Über
tragungsgeschwindigkeit von 6,4 kbits/s aufweist, welche
miteinander gemultiplext worden sind.
Außerdem werden in derselben Weise wie in den Fig. 8A und
8B dargestellten Multiplexzuständen die Empfangssignaldaten
RDs des Sprachkanals, wie in Fig. 16A bis 16H dargestellt ist,
gebildet und an den Codec 7 abgegeben. Zusätzlich wird der
Takt CKd des Filmaufnahmekanals gebildet und an die serielle
Interface-Schaltung 8 abgegeben. Dabei werden die jeweiligen
Kanäle von den Rahmendaten getrennt und extrahiert, welche
der Sprachkanal, der eine Übertragungsgeschwindigkeit von
16 kbits/s aufweist und der Filmaufnahmekanal hat, welcher
eine Übertragungsgeschwindigkeit von 46,4 kBits/s aufweist,
die miteinander gemultiplext waren.
Darüber hinaus ist, wenn die Übertragungsdaten gemultiplext
sind, der Einfügungszeitpunkt der jeweiligen Kanaldaten in
die Rahmendaten derselbe, da es dann die Separation und
Extraktion der Daten gibt; folglich ist hier eine erneute
Beschreibung unterblieben. Auf diese Weise kann bei der er
findungsgemäßen Ausführungsform ein Konfigurationstyp ver
wendet werden, um Rahmendaten zu verarbeiten, die viele Arten
von Multiplex-Zuständen haben und folglich kann eine Daten
übertragungs- und Sendeeinrichtung entsprechend der CCITT
Empfehlung H.221 preiswert realisiert werden.
Die vorstehende Beschreibung der Ausführungsform betraf den
Fall einer Verbindung mit dem Basisinterface eines inte
grierten Sprach- und Datennetzes (ISDN); die vorliegende
Erfindung kann jedoch auch in dem Fall angewendet werden,
daß Datenübertragungswege breiterer Bänder für ein Primär
gruppen-Interface eines integrierten Sprach- und Daten
netzes (ISDN) verwendet wird. In diesem Fall kann ein
ROM, welcher Zeit(steuer)daten speichert, um die jeweiligen
Kanaldaten zu verarbeiten, entsprechend dem Multiplex-Zustand
verwendet werden.
Claims (14)
1. Daten-Multiplex-Verfahren, gekennzeichnet
durch
einen Zeit(steuer)daten-Übernahmeschritt, bei welchem eine Vielzahl von Zeit(steuer)daten aus einem Zeit(steuer)daten- Speicher (6) genommen wird, welcher die Vielzahl von Zeit (steuer)daten speichert, um so Bitpositionen in einem Rahmen datensignal festzustellen, an welchem Bits, die jeweils mit einer Vielzahl von Daten verknüpft sind, von den Rahmendaten signalen aus angeordnet werden, die eine geforderte Anzahl von Bits für jeden Zyklus haben, und
einen Datenanordnungsschritt, bei welchem die Vielzahl Zeit (steuer)daten als Basis genommen wird, um Daten an den Rah mendatensignalen anzuordnen, indem Bits, welche jeweils mit der Vielzahl von Daten verknüpft sind, an den Rahmendatensig nalen nacheinander angeordnet werden, um so die Vielzahl von Daten an den Rahmendatensignalen zu multiplexen.
einen Zeit(steuer)daten-Übernahmeschritt, bei welchem eine Vielzahl von Zeit(steuer)daten aus einem Zeit(steuer)daten- Speicher (6) genommen wird, welcher die Vielzahl von Zeit (steuer)daten speichert, um so Bitpositionen in einem Rahmen datensignal festzustellen, an welchem Bits, die jeweils mit einer Vielzahl von Daten verknüpft sind, von den Rahmendaten signalen aus angeordnet werden, die eine geforderte Anzahl von Bits für jeden Zyklus haben, und
einen Datenanordnungsschritt, bei welchem die Vielzahl Zeit (steuer)daten als Basis genommen wird, um Daten an den Rah mendatensignalen anzuordnen, indem Bits, welche jeweils mit der Vielzahl von Daten verknüpft sind, an den Rahmendatensig nalen nacheinander angeordnet werden, um so die Vielzahl von Daten an den Rahmendatensignalen zu multiplexen.
2. Daten-Multiplex-Verfahren nach Anspruch 1, dadurch ge
kennzeichnet, daß der Datenanordnungsschritt ein
Schritt ist, bei welchem die Vielzahl von Zeit(steuer)-daten
als Basis benutzt wird, um einen entsprechenden Referenzim
puls abzudecken, welcher synchron mit den Rahmendatensignalen
ist, und um nacheinander Bits, welche mit der Vielzahl von
Daten verknüpft sind, an den Rahmendatensignalen anzuordnen,
indem ein Takt an Bitpositionen angeordnet wird, an welchen
Bits, welche mit der Vielzahl von Daten verknüpft sind, an
den Rahmendatensignalen angeordnet sind, um so Daten an den
Rahmendatensignalen anzuordnen.
3. Daten-Multiplex-Verfahren nach Anspruch 1, dadurch ge
kennzeichnet, daß die Vielzahl von Zeit(steuer)
daten entsprechend den jeweiligen Datentypen und Übertra
gungsgeschwindigkeiten der Vielzahl von Daten gesetzt werden.
4. Daten-Multiplex-Verfahren nach Anspruch 1, dadurch
gekennzeichnet, daß die Vielzahl von Daten zu
mindest Sprachdaten aufweist, und die Zeit(steuer)daten, wel
che den Sprachdaten entsprechen, entsprechend einer Übertra
gungsgeschwindigkeit der Sprachdaten eingestellt wird.
5. Daten-Multiplex-Verfahren nach Anspruch 1, dadurch ge
kennzeichnet, daß der Zeit(steuer)daten-Über
nahmeschritt ein Schritt ist, bei welchem die Vielzahl
Zeit(steuer)daten aus dem Zeit(steuer)daten-Speicher (6)
in Rahmeneinheiten des Rahmendaten-Signals genommen wird.
6. Daten-Separationsverfahren, gekennzeichnet
durch
einen Zeit(steuer)daten-Übernahmeschritt, um eine Vielzahl von Zeit(steuer)daten aus einem Zeit(steuer)daten-Speicher (6) zu nehmen, welcher eine Vielzahl von Zeit(steuer)daten speichert, um so Bitpositionen, an welchen Bits, die jeweils mit einer gemultiplexten Vielzahl von Daten verknüpft sind, angeordnet werden, aus Rahmendatensignalen mit jeweils einer geforderten Anzahl bits für jeden Zyklus festzustellen, und
einen Datenextraktionsschritt, bei welchem die Vielzahl Daten aus den Rahmendatensignalen extrahiert wird, indem Bits, die jeweils mit der gemultiplexten Vielzahl von Daten verknüft sind, aus den Rahmendatensignalen auf der Basis der Vielzahl von Zeit(steuer)signalen nacheinander genommen werden, um so die gemultiplexte Vielzahl von Daten von den Rahmendatensignalen zu trennen.
einen Zeit(steuer)daten-Übernahmeschritt, um eine Vielzahl von Zeit(steuer)daten aus einem Zeit(steuer)daten-Speicher (6) zu nehmen, welcher eine Vielzahl von Zeit(steuer)daten speichert, um so Bitpositionen, an welchen Bits, die jeweils mit einer gemultiplexten Vielzahl von Daten verknüpft sind, angeordnet werden, aus Rahmendatensignalen mit jeweils einer geforderten Anzahl bits für jeden Zyklus festzustellen, und
einen Datenextraktionsschritt, bei welchem die Vielzahl Daten aus den Rahmendatensignalen extrahiert wird, indem Bits, die jeweils mit der gemultiplexten Vielzahl von Daten verknüft sind, aus den Rahmendatensignalen auf der Basis der Vielzahl von Zeit(steuer)signalen nacheinander genommen werden, um so die gemultiplexte Vielzahl von Daten von den Rahmendatensignalen zu trennen.
7. Daten-Separationsverfahren nach Anspruch 6, dadurch
gekennzeichnet, daß bei dem Datenextraktions
schritt die Vielzahl von Zeit(steuer)daten als die Basis
verwendet wird, um einen passenden Referenzimpuls abzudecken,
welcher synchron mit den Rahmendatensignalen ist und nachein
ander Bits, welche jeweils mit der gemultiplexten Vielzahl
von Daten verknüpft sind, aus den Rahmendatensignalen genommen wer
den, indem ein Takt an Bitpositionen angeordnet wird, an wel
chen Bits, welche mit der gemultiplexten Vielzahl von Daten
verknüpft sind, an den Rahmendatensignalen angeordnet werden,
um so die Vielzahl von Daten aus den Rahmendatensignalen zu
extrahieren.
8. Daten-Separationsverfahren nach Anspruch 6, dadurch
gekennzeichnet, daß die Vielzahl von Zeit(steuer)
daten entsprechend jeweiliger Datentypen und Übertragungsge
schwindigkeiten der gemultiplexten Vielzahl von Daten gesetzt
werden.
9. Daten-Separationsverfahren nach Anspruch 6, dadurch
gekennzeichnet, daß die Vielzahl von Daten zu
mindest Sprachdaten enthält, und die den Sprachdaten ent
sprechenden Zeit(steuer)daten entsprechend einer Übertra
gungsgeschwindigkeit der Sprachdaten gesetzt werden.
10. Daten-Separationsverfahren nach Anspruch 6, dadurch
gekennzeichnet, daß der Zeit(steuer) daten-
Übernahmeschritt ein Schritt ist, bei welchem die Vielzahl
von Zeit(steuer)daten aus dem Zeit(steuer)daten-Speicher (6)
in Rahmeneinheiten der Rahmendatensignale genommen wird.
11. Daten-Multiplex- und -Separationsverfahren, dadurch
gekennzeichnet, daß
eine Vielzahl von Zeit(steuer)daten aus einem Zeit(steuer) daten-Speicher (6) genommen werden, welcher die Vielzahl von Zeit(steuer)daten speichert, um so Bitpositionen an Rahmendatensignalen festzustellen, an welchen Bits, welche jeweils mit einer Vielzahl von Daten verknüpft sind, von einem Rahmendatensignal mit einer geforderten Anzahl von Bits für jeden Zyklus angeordnet werden;
die Vielzahl von Zeit(steuer)daten als Basis verwendet wird, um Daten an den Rahmendatensignalen anzuordnen, indem Bits, die jeweils mit der Vielzahl von Daten verknüpft sind, an dem Rahmendatensignal anzuordnen, so daß die Vielzahl von Daten mit den Rahmendatensignalen gemultiplext ist;
die Vielzahl von Zeit(steuer)daten aus dem Zeit(steuer)daten- Speicher (6) genommen ist, und
eine Vielzahl von Daten aus den Rahmendatensignalen extrahiert werden, indem Bits, die jeweils mit der gemultiplexten Vielzahl von Daten verknüpft sind, nacheinander aus dem Rahmendatensig nal auf der Basis der Vielzahl von Zeit(steuer)daten genommen werden und eine Vielzahl von gemultiplexten Daten aus den Rah mendatensignalen extrahiert wird, so daß die Vielzahl der ge multiplexten Daten von den Rahmendatensignalen getrennt ist.
eine Vielzahl von Zeit(steuer)daten aus einem Zeit(steuer) daten-Speicher (6) genommen werden, welcher die Vielzahl von Zeit(steuer)daten speichert, um so Bitpositionen an Rahmendatensignalen festzustellen, an welchen Bits, welche jeweils mit einer Vielzahl von Daten verknüpft sind, von einem Rahmendatensignal mit einer geforderten Anzahl von Bits für jeden Zyklus angeordnet werden;
die Vielzahl von Zeit(steuer)daten als Basis verwendet wird, um Daten an den Rahmendatensignalen anzuordnen, indem Bits, die jeweils mit der Vielzahl von Daten verknüpft sind, an dem Rahmendatensignal anzuordnen, so daß die Vielzahl von Daten mit den Rahmendatensignalen gemultiplext ist;
die Vielzahl von Zeit(steuer)daten aus dem Zeit(steuer)daten- Speicher (6) genommen ist, und
eine Vielzahl von Daten aus den Rahmendatensignalen extrahiert werden, indem Bits, die jeweils mit der gemultiplexten Vielzahl von Daten verknüpft sind, nacheinander aus dem Rahmendatensig nal auf der Basis der Vielzahl von Zeit(steuer)daten genommen werden und eine Vielzahl von gemultiplexten Daten aus den Rah mendatensignalen extrahiert wird, so daß die Vielzahl der ge multiplexten Daten von den Rahmendatensignalen getrennt ist.
12. Daten-Multiplex- und -Separations-Verfahren, ge
kennzeichnet durch
einen Empfangssignal-Verarbeitungsschritt, welcher mit einer Vielzahl von Kanälen von Rahmendatensignalen versehen ist, welche mit einer Vielzahl von Daten gemultiplext worden sind, welche eine geforderte Anzahl von Bits für jeden Zyklus haben, und ein Rahmensynchronisationssignal für eine Synchronisation zwischen der Vielzahl von Kanälen einschließen, und welcher die Rahmendatensignale auf die Anzahl Kanäle aufteilt, und jeweils eine Vielzahl von Oktett-Taktsignalen mit einem Zyk lus für jedes Oktett und eine Vielzahl von Referenztakten die einen Zyklus für je ein Bit der Vielzahl von Kanälen haben, von Rahmendatensignalen trennt bzw. extrahiert, welche der Vielzahl von Kanälen der Rahmendatensignale entsprechen;
einen Synchronisierfeststellschritt, bei welchem die Synchro nisation des jeweiligen Rahmens der Rahmendatensignale der Vielzahl von Kanäle, welche jeweils synchron mit der entspre chenden Vielzahl von Oktett-Takten sind, jeweils aus den Rah mendatensignalen der Vielzahl von Kanälen festgestellt wird,
und bei welchem das jeweilige Herstellen der Synchronisa tion jedes der Vielzahl von Kanälen aus den Rahmendatensig nalen verifiziert wird;
einen Zwischenkanal-Synchronisierschritt, bei welchem die Vielzahl von Oktett-Takten und die Vielzahl von Referenz takten sowie die Vielzahl von Kanälen der Rahmentaktsignale eingegeben wird, Rahmensynchronisationssignale synchron mit der Vielzahl von Referenztakten und der Vielzahl von Oktett-Takten gelesen wird und die Reihenfolge der jeweili gen Rahmen der Vielzahl Kanäle der Rahmentaktsignale be urteilt wird und ein Kanal-Synchronisierzustand gebildet wird, wobei eine Zahlenordnung von entsprechenden Rahmen zwischen der Vielzahl von Kanälen der Rahmendatensignale wechselweise übereinstimmt;
einen Daten-Separationsschritt, bei welchen in Rahmen-Ein heiten und entsprechend einer durch eine Zentraleinheit (CPU) spezifizierten Adresse eine Vielzahl von Zeit(steuer) daten aus einem Zeit(steuer)daten-Speicher genommen wird, welcher die Vielzahl von Zeit(steuer)daten speichert, um so Bitpositionen von Bits festzustellen, die jeweils mit einer gemultiplexten Vielzahl von Daten verknüpft sind, welche in der Vielzahl von Kanälen der Rahmendatensignale angeordnet sind, und bei welchem die gemultiplexte Vielzahl von Daten aus der Vielzahl Kanäle der Rahmendatensignale auf der basis der Vielzahl an Zeit(steuer)daten getrennt und extrahiert wird;
einen Datenabgabeschritt, bei welchem eine erforderliche Umsetzung bezüglich der gemultiplexten Vielzahl von Daten durchgeführt wird, welche eine Separation und Extraktion erfahren haben und bei welchem sie nach außen abgegeben wer den;
einen Dateneingabeschritt, bei welchem von außen eine Viel zahl von Daten eingegeben wird, welche zu multiplexen sind, diese in digitale Signale umgesetzt und abgegeben werden;
einen Daten-Multiplexschritt, bei welchem in Rahmen-Einheiten die Vielzahl von Zeit(steuer)daten aus dem Zeit(steuer)daten- Speicher entsprechend der durch die Zentraleinheit spezifi zierten Adresse genommen werden, und auf der Basis der Viel zahl von Zeit(steuer)daten jeweils die Vielzahl von Daten, welche bei dem Dateneingabeschritt geliefert werden, zu einer Vielzahl von Kanälen der Rahmendatensignale gemultiplext wer den, und
einen Übertragungssignal-Verarbeitungsschritt, bei welchem die gemultiplexte Vielzahl von Kanälen hinsichtlich der Rah mendatensignale verknüpft werden.
einen Empfangssignal-Verarbeitungsschritt, welcher mit einer Vielzahl von Kanälen von Rahmendatensignalen versehen ist, welche mit einer Vielzahl von Daten gemultiplext worden sind, welche eine geforderte Anzahl von Bits für jeden Zyklus haben, und ein Rahmensynchronisationssignal für eine Synchronisation zwischen der Vielzahl von Kanälen einschließen, und welcher die Rahmendatensignale auf die Anzahl Kanäle aufteilt, und jeweils eine Vielzahl von Oktett-Taktsignalen mit einem Zyk lus für jedes Oktett und eine Vielzahl von Referenztakten die einen Zyklus für je ein Bit der Vielzahl von Kanälen haben, von Rahmendatensignalen trennt bzw. extrahiert, welche der Vielzahl von Kanälen der Rahmendatensignale entsprechen;
einen Synchronisierfeststellschritt, bei welchem die Synchro nisation des jeweiligen Rahmens der Rahmendatensignale der Vielzahl von Kanäle, welche jeweils synchron mit der entspre chenden Vielzahl von Oktett-Takten sind, jeweils aus den Rah mendatensignalen der Vielzahl von Kanälen festgestellt wird,
und bei welchem das jeweilige Herstellen der Synchronisa tion jedes der Vielzahl von Kanälen aus den Rahmendatensig nalen verifiziert wird;
einen Zwischenkanal-Synchronisierschritt, bei welchem die Vielzahl von Oktett-Takten und die Vielzahl von Referenz takten sowie die Vielzahl von Kanälen der Rahmentaktsignale eingegeben wird, Rahmensynchronisationssignale synchron mit der Vielzahl von Referenztakten und der Vielzahl von Oktett-Takten gelesen wird und die Reihenfolge der jeweili gen Rahmen der Vielzahl Kanäle der Rahmentaktsignale be urteilt wird und ein Kanal-Synchronisierzustand gebildet wird, wobei eine Zahlenordnung von entsprechenden Rahmen zwischen der Vielzahl von Kanälen der Rahmendatensignale wechselweise übereinstimmt;
einen Daten-Separationsschritt, bei welchen in Rahmen-Ein heiten und entsprechend einer durch eine Zentraleinheit (CPU) spezifizierten Adresse eine Vielzahl von Zeit(steuer) daten aus einem Zeit(steuer)daten-Speicher genommen wird, welcher die Vielzahl von Zeit(steuer)daten speichert, um so Bitpositionen von Bits festzustellen, die jeweils mit einer gemultiplexten Vielzahl von Daten verknüpft sind, welche in der Vielzahl von Kanälen der Rahmendatensignale angeordnet sind, und bei welchem die gemultiplexte Vielzahl von Daten aus der Vielzahl Kanäle der Rahmendatensignale auf der basis der Vielzahl an Zeit(steuer)daten getrennt und extrahiert wird;
einen Datenabgabeschritt, bei welchem eine erforderliche Umsetzung bezüglich der gemultiplexten Vielzahl von Daten durchgeführt wird, welche eine Separation und Extraktion erfahren haben und bei welchem sie nach außen abgegeben wer den;
einen Dateneingabeschritt, bei welchem von außen eine Viel zahl von Daten eingegeben wird, welche zu multiplexen sind, diese in digitale Signale umgesetzt und abgegeben werden;
einen Daten-Multiplexschritt, bei welchem in Rahmen-Einheiten die Vielzahl von Zeit(steuer)daten aus dem Zeit(steuer)daten- Speicher entsprechend der durch die Zentraleinheit spezifi zierten Adresse genommen werden, und auf der Basis der Viel zahl von Zeit(steuer)daten jeweils die Vielzahl von Daten, welche bei dem Dateneingabeschritt geliefert werden, zu einer Vielzahl von Kanälen der Rahmendatensignale gemultiplext wer den, und
einen Übertragungssignal-Verarbeitungsschritt, bei welchem die gemultiplexte Vielzahl von Kanälen hinsichtlich der Rah mendatensignale verknüpft werden.
13. Daten-Multiplex- und -Separations-Verfahren nach Anspruch
12, dadurch gekennzeichnet, daß die Vielzahl
Daten zumindest Sprachdaten enthält;
für Daten außer den Sprachdaten bei dem Daten-Separations schritt Zeit(steuer)daten, welche einer Übertragungsgeschwin digkeit und einem Datentyp von Daten außer den Sprachdaten entsprechen, aus dem Zeit(steuer)daten-Speicher (6) auf der Basis der Zeit(steuer)daten genommen werden, entsprechende Takte der Vielzahl Bezugstakte abgedeckt werden, welche der Vielzahl von Kanälen hinsichtlich der Rahmendatensignale entsprechen, Takte an Bitpositionen angeordnet werden, an welchen Bits, welche mit Daten außer den Sprachdaten ver knüpft sind angeordnet sind, und entsprechende Daten außer den Sprachdaten aus der Vielzahl Kanäle aus den Rahmendaten signale extrahiert werden, indem ein Bit, das mit den Daten außer den Sprachdaten verknüpft ist, aus der Vielzahl von Kanälen hinsichtlich der Rahmendatensignale genommen wird;
für die Sprachdaten Zeit(steuer)daten, welche einer Übertra gungsgeschwindigkeit der Sprachdaten entsprechen, aus dem Zeit(steuer)daten-Speicher auf der Basis der Zeit(steuer) daten genommen werden, eine Bitposition, an welcher ein Bit, das mit den Sprachdaten verknüpft ist, angeordnet ist, bei der Vielzahl von Kanälen hinsichtlich Rahmendatensignalen beurteilt wird, und jeweils die Sprachdaten aus der Vielzahl von Kanälen hinsichtlich Rahmendatensignalen extrahiert wer den, indem ein Bit genommen wird, das mit den Sprachdaten verknüpft ist; für Daten außer den Sprachdaten bei dem Daten- Multiplexschritt Zeit(steuer)daten, welche einem Datentyp und einer Datenübertragungsgeschwindigkeit von Daten außer den Sprachdaten entsprechen, aus dem Zeit(steuer)daten- Speicher auf der Basis der Zeit(steuer)daten genommen werden, welche entsprechende Takte der Vielzahl von Bezugstakten aus der Vielzahl Kanäle hinsichtlich der Rahmendatensignale abdecken, Takte an Bitpositionen angeordnet werden, an welchen Bits, welche mit Daten außer den Sprachdaten verknüpft sind, an geordnet sind, und Daten außer den Sprachdaten bei der Viel zahl von Kanälen hinsichtlich der Rahmendatensignale gemulti plext werden, indem Bits, welche mit Daten außer den Sprach daten verknüpft sind, in der Vielzahl von Kanälen hinsichtlich der Rahmendatensignale angeordnet werden, und
für die Sprachdaten Zeit(steuer)daten, welche einer Übertra gungsgeschwindigkeit der Sprachdaten entsprechen, aus dem Zeit(steuer)daten-Speicher genommen werden, und die Zeit (steuer)daten als Basis verwendet werden, um eine Bitposi tion zu beurteilen, an welcher Bits, welche mit den Sprach daten verknüpft sind, bei der Vielzahl von Kanälen hinsicht lich der Rahmendatensignalen angeordnet werden, und die Sprachdaten bei der Vielzahl von Kanälen hinsichtlich der Rahmendatensignale durch Anordnen von Bits, welche mit den Sprachdaten verknüpft sind, gemultiplext werden.
für Daten außer den Sprachdaten bei dem Daten-Separations schritt Zeit(steuer)daten, welche einer Übertragungsgeschwin digkeit und einem Datentyp von Daten außer den Sprachdaten entsprechen, aus dem Zeit(steuer)daten-Speicher (6) auf der Basis der Zeit(steuer)daten genommen werden, entsprechende Takte der Vielzahl Bezugstakte abgedeckt werden, welche der Vielzahl von Kanälen hinsichtlich der Rahmendatensignale entsprechen, Takte an Bitpositionen angeordnet werden, an welchen Bits, welche mit Daten außer den Sprachdaten ver knüpft sind angeordnet sind, und entsprechende Daten außer den Sprachdaten aus der Vielzahl Kanäle aus den Rahmendaten signale extrahiert werden, indem ein Bit, das mit den Daten außer den Sprachdaten verknüpft ist, aus der Vielzahl von Kanälen hinsichtlich der Rahmendatensignale genommen wird;
für die Sprachdaten Zeit(steuer)daten, welche einer Übertra gungsgeschwindigkeit der Sprachdaten entsprechen, aus dem Zeit(steuer)daten-Speicher auf der Basis der Zeit(steuer) daten genommen werden, eine Bitposition, an welcher ein Bit, das mit den Sprachdaten verknüpft ist, angeordnet ist, bei der Vielzahl von Kanälen hinsichtlich Rahmendatensignalen beurteilt wird, und jeweils die Sprachdaten aus der Vielzahl von Kanälen hinsichtlich Rahmendatensignalen extrahiert wer den, indem ein Bit genommen wird, das mit den Sprachdaten verknüpft ist; für Daten außer den Sprachdaten bei dem Daten- Multiplexschritt Zeit(steuer)daten, welche einem Datentyp und einer Datenübertragungsgeschwindigkeit von Daten außer den Sprachdaten entsprechen, aus dem Zeit(steuer)daten- Speicher auf der Basis der Zeit(steuer)daten genommen werden, welche entsprechende Takte der Vielzahl von Bezugstakten aus der Vielzahl Kanäle hinsichtlich der Rahmendatensignale abdecken, Takte an Bitpositionen angeordnet werden, an welchen Bits, welche mit Daten außer den Sprachdaten verknüpft sind, an geordnet sind, und Daten außer den Sprachdaten bei der Viel zahl von Kanälen hinsichtlich der Rahmendatensignale gemulti plext werden, indem Bits, welche mit Daten außer den Sprach daten verknüpft sind, in der Vielzahl von Kanälen hinsichtlich der Rahmendatensignale angeordnet werden, und
für die Sprachdaten Zeit(steuer)daten, welche einer Übertra gungsgeschwindigkeit der Sprachdaten entsprechen, aus dem Zeit(steuer)daten-Speicher genommen werden, und die Zeit (steuer)daten als Basis verwendet werden, um eine Bitposi tion zu beurteilen, an welcher Bits, welche mit den Sprach daten verknüpft sind, bei der Vielzahl von Kanälen hinsicht lich der Rahmendatensignalen angeordnet werden, und die Sprachdaten bei der Vielzahl von Kanälen hinsichtlich der Rahmendatensignale durch Anordnen von Bits, welche mit den Sprachdaten verknüpft sind, gemultiplext werden.
14. Daten-Multiplex- und -Separationsverfahren nach Anspruch
12, dadurch gekennzeichnet, daß
ein Daten-Separationsschritt und ein Daten-Multiplexschritt bezüglich der Vielzahl an Daten parallel durchgeführt werden, und in einem Daten-Separationsschritt und einem Daten-Multi plexschritt bezüglich der Vielzahl an Daten eine Vielzahl von eingegebenen Anforderungssignalen erzeugt wird, um eine Vielzahl von Zeit(steuer)daten, welche jeweils der Vielzahl an Daten entsprechen, aus dem Zeit(steuer)daten-Speicher (6) zu lesen;
eine Vielzahl von Bestätigungssignalen, um die Vielzahl an Zeit(steuer)daten entsprechend einem Daten-Separationsschritt und einem Daten-Multiplexschritt bezüglich der Vielzahl an Daten aus dem Zeit(steuer)daten-Speicher gemäß einer vorher bestimmten Reihenfolge zu lesen, nacheinander bezüglich der Vielzahl an eingegebenen Anforderungsdaten und bezüglich des Daten-Separationsschrittes und des Daten-Multiplexschrittes für jede der Vielzahl an Daten nacheinander erzeugt werden;
bei einem Daten-Separationsschritt und einem Daten-Multiplex schritt hinsichtlich der Vielzahl an Daten eine Vielzahl an Adressensignalen, um die Vielzahl an Zeit(steuer)daten zu le sen, nacheinander entsprechend der jeweiligen Erzeugung der Vielzahl von Bestätigungssignalen erzeugt werden, und der Zeit(steuer)daten-Speicher der die Vielzahl an Adressen signalen erhält, nacheinander die Vielzahl an Zeit(steuer) daten hinsichtlich eines Daten-Separationsschrittes bzw. eines Daten-Multiplexschrittes für die Vielzahl an Daten überträgt.
ein Daten-Separationsschritt und ein Daten-Multiplexschritt bezüglich der Vielzahl an Daten parallel durchgeführt werden, und in einem Daten-Separationsschritt und einem Daten-Multi plexschritt bezüglich der Vielzahl an Daten eine Vielzahl von eingegebenen Anforderungssignalen erzeugt wird, um eine Vielzahl von Zeit(steuer)daten, welche jeweils der Vielzahl an Daten entsprechen, aus dem Zeit(steuer)daten-Speicher (6) zu lesen;
eine Vielzahl von Bestätigungssignalen, um die Vielzahl an Zeit(steuer)daten entsprechend einem Daten-Separationsschritt und einem Daten-Multiplexschritt bezüglich der Vielzahl an Daten aus dem Zeit(steuer)daten-Speicher gemäß einer vorher bestimmten Reihenfolge zu lesen, nacheinander bezüglich der Vielzahl an eingegebenen Anforderungsdaten und bezüglich des Daten-Separationsschrittes und des Daten-Multiplexschrittes für jede der Vielzahl an Daten nacheinander erzeugt werden;
bei einem Daten-Separationsschritt und einem Daten-Multiplex schritt hinsichtlich der Vielzahl an Daten eine Vielzahl an Adressensignalen, um die Vielzahl an Zeit(steuer)daten zu le sen, nacheinander entsprechend der jeweiligen Erzeugung der Vielzahl von Bestätigungssignalen erzeugt werden, und der Zeit(steuer)daten-Speicher der die Vielzahl an Adressen signalen erhält, nacheinander die Vielzahl an Zeit(steuer) daten hinsichtlich eines Daten-Separationsschrittes bzw. eines Daten-Multiplexschrittes für die Vielzahl an Daten überträgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02266682A JP3092850B2 (ja) | 1990-10-05 | 1990-10-05 | 多重化データ分離方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4133031A1 true DE4133031A1 (de) | 1992-04-16 |
DE4133031C2 DE4133031C2 (de) | 1994-06-01 |
Family
ID=17434232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4133031A Expired - Fee Related DE4133031C2 (de) | 1990-10-05 | 1991-10-04 | Daten-Multiplex- und Trennverfahren |
Country Status (3)
Country | Link |
---|---|
US (1) | US5228033A (de) |
JP (1) | JP3092850B2 (de) |
DE (1) | DE4133031C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0642239A1 (de) * | 1993-09-06 | 1995-03-08 | Alcatel Mobile Communication France | Synchronisierungsbitssubstitution in einem Übertragungsrahmen |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5566301A (en) * | 1992-02-11 | 1996-10-15 | Futuretel, Inc. | ISDN audiovisual teleservices interface subsystem |
JP3002348B2 (ja) * | 1992-11-30 | 2000-01-24 | シャープ株式会社 | 画像通信システム |
US5461619A (en) * | 1993-07-06 | 1995-10-24 | Zenith Electronics Corp. | System for multiplexed transmission of compressed video and auxiliary data |
FR2709626B1 (fr) * | 1993-09-03 | 1995-10-13 | Alcatel Mobile Comm France | Transmission de messages au moyen d'une trame de longueur variable. |
US5506866A (en) * | 1993-11-15 | 1996-04-09 | At&T Corp. | Side-channel communications in simultaneous voice and data transmission |
JPH07284077A (ja) * | 1994-04-06 | 1995-10-27 | Matsushita Electric Ind Co Ltd | 電子会議端末 |
DE19535123A1 (de) * | 1995-09-21 | 1997-03-27 | Siemens Ag | Verfahren zur Steuerung der Übertragung von digitalen Nachrichtensignalen über ein Zeitmultiplex-Übertragungsmedium |
JP3156611B2 (ja) * | 1996-11-22 | 2001-04-16 | 日本電気株式会社 | データ多重分離装置 |
JP4000895B2 (ja) * | 2002-04-23 | 2007-10-31 | 日本電気株式会社 | リアルタイム通信のためのビットレート制御方法および装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4658152A (en) * | 1985-12-04 | 1987-04-14 | Bell Communications Research, Inc. | Adaptive rate multiplexer-demultiplexer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2296973A1 (fr) * | 1974-12-31 | 1976-07-30 | Telecommunications Sa | Systeme de transmission numerique permettant le transfert de voies composantes entre voies multiplexees |
SE381394B (sv) * | 1975-02-14 | 1975-12-01 | Ellemtel Utvecklings Ab | Sett och anordning for adressering av en kopplingsminne i en formedlingsstation for synkrona datasignaler |
JPH0624341B2 (ja) * | 1986-12-18 | 1994-03-30 | 三菱電機株式会社 | マルチメディアデータ伝送方式 |
FR2625054B1 (fr) * | 1987-12-18 | 1990-05-04 | Trt Telecom Radio Electr | Dispositif de transformation de paquets de donnees en un multiplex regulier pour systeme de transmission utilisant le principe d'a.m.r.t. |
US4939723A (en) * | 1989-06-07 | 1990-07-03 | Ford Aerospace Corporation | Bit-channel multiplexer/demultiplexer |
-
1990
- 1990-10-05 JP JP02266682A patent/JP3092850B2/ja not_active Expired - Fee Related
-
1991
- 1991-09-30 US US07/767,379 patent/US5228033A/en not_active Expired - Fee Related
- 1991-10-04 DE DE4133031A patent/DE4133031C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4658152A (en) * | 1985-12-04 | 1987-04-14 | Bell Communications Research, Inc. | Adaptive rate multiplexer-demultiplexer |
Non-Patent Citations (1)
Title |
---|
CCITT-Empfehlung H.221, Frame Structure for a 64 Kbit/sec Channel in Audiovisual Teleservies, Fascicle III.6-Rec. H.221, Melbourne, 1988, S.106-118 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0642239A1 (de) * | 1993-09-06 | 1995-03-08 | Alcatel Mobile Communication France | Synchronisierungsbitssubstitution in einem Übertragungsrahmen |
FR2709900A1 (fr) * | 1993-09-06 | 1995-03-17 | Alcatel Mobile Comm France | Substitution des bits de synchronisation dans une trame de transmission. |
US5687199A (en) * | 1993-09-06 | 1997-11-11 | Alcatel Mobile Communication France | Substitution of synchronization bits in a transmission frame |
Also Published As
Publication number | Publication date |
---|---|
US5228033A (en) | 1993-07-13 |
JP3092850B2 (ja) | 2000-09-25 |
JPH04144438A (ja) | 1992-05-18 |
DE4133031C2 (de) | 1994-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3850067T2 (de) | Demultiplexeranordnung. | |
DE4228583A1 (de) | System zur Schaffung einer Vielzahl von gleichzeitig an einer ISDN-Basisraten-S/T-Schnittstelle operierenden durchgeschalteten Kommunikationskanälen | |
DE3130170C2 (de) | Zeit-Multiplexeinrichtung | |
DE2838757C2 (de) | Schaltungsanordnung zur Umsetzung von auf einer PCM-Leitung übertragenen PCM-Wörtern | |
DE69633970T2 (de) | Verfahren und Vorrichtung zur Synchronisationsrückgewinnung in einem Datenübertragungssystem | |
DE2424960C3 (de) | Einrichtung zur Verarbeitung kontinuierlicher Audiosignale und zugehöriger Stehbüder | |
DE2918539C2 (de) | Paket-Übertragungssystem für Ton- und Datensignale | |
DE4133031C2 (de) | Daten-Multiplex- und Trennverfahren | |
DE2832855C3 (de) | Verfahren zum Übertragen von Daten | |
DE19680352C2 (de) | Verfahren und System für die zeitliche Ausrichtung eines Rahmens in einem Kommunikationssytem | |
DE69433770T2 (de) | Verfahren und Vorrichtung zur Korrektur der Rahmenphase in einem System mit Teilnehmeranschlussleitung mit Träger | |
DE3230943C2 (de) | ||
EP0680215A2 (de) | Verfahren zur Aufbereitung und Wiedergewinnung von Daten sowie Anordnungen hierzu | |
DE2529420C3 (de) | Schaltungsanordnung zur automatischen fernmündlichen Auskunft | |
DE2801870A1 (de) | Verfahren zur signalerkennung und vorrichtung zur durchfuehrung des verfahrens | |
DE2849744C2 (de) | Schaltungsanordnung zum Überwachen der Verbindungen in einer Zeitvielfach-Vermittlungsstelle | |
EP0143268A2 (de) | Verfahren und Anordnung zum Einfügen eines digitalen binären Schmalbandsignals in ein oder zum Abtrennen dieses Schmalbandsignals aus einem Zeitmultiplexsignal | |
DE69027804T2 (de) | Kanalzugriffssystem | |
DE3534581C2 (de) | ||
DE2814000A1 (de) | Demultiplex-anordnung | |
DE4105468C2 (de) | Verfahren und Schaltungsanordnung zum Übertragen von asynchronen Datensignalen über eine 2-Draht-Übertragungsleitung | |
DE3248566C2 (de) | Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen | |
DE3335675C2 (de) | Verfahren und Vorrichtung zur geschlossen und getrennt codierten Farbbildübertragung | |
WO1999012299A1 (de) | Verfahren und kommunikationssystem zur synchronisation zweier vorrichtungen auf ein vorgebbares datenübertragungsverfahren | |
DE19961147B4 (de) | Datenübertragungsschnittstelle für ein Koppelnetzwerk sowie dazugehöriges Testverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |