DE2918539C2 - Paket-Übertragungssystem für Ton- und Datensignale - Google Patents

Description

Die Erfindung bezieht sich auf ein Paketübertragungssystem nach dem Oberbegriff des Anspruchs 1.

Ein Paketübertragungssystem gehört zu den Übertragungssystemen, die zur wirkungsvollen Nutzung einer Leitung geschaffen wurden. Das Paketübertragungssystem erreicht einen hohen Wirkungsgrad der Leitungsausnutzung, indem es erlaubt, die Übertragungsverzögerungszeit auf eine praktisch zulässige Grenze zu vergrößern. In einem Fall, bei dem verschiedene, ein Tonsignal enthaltende Datensignale innerhalb eines gegebenen Paket-Leitungsnetzes übertragen werden, ist es nachteilig, daß es unmöglich ist solch ein paketiertes Tonsignal an ein Durchschaltenetzwerk zu koppeln, wenn ein Tonsignal einmal paketiert ist

Eine bekannte Technik, dem oben erwähnten Nachteil des Paketübertragungssystems Rechnung zu tragen, besteht darin, zwischen Tonsignalen, die eine strenger begrenzte Übertragungsverzögerungszeit er fordern, und anderen Datensignalen, deren Übertrags gungsverzögerungszeit bis zu einer gewissen Größe relativ verlängert sein kann, zu unterscheiden und diesen beiden Signalarten feste Zeitspalte getrennt zuzuweisen, so daß beide Signalarten in entsprechender Weise so übertragen werden können, daß sie die

so geforderte Übertragungszeit-Charakteristik innerhalb der zugewiesenen Zeitspalte erfüllen. Die Zahl der Tonsignale verringert sich jedoch nachts, was eine Verringerung der Nutzungsrate des für die Datensignale, die eine beschränkte Übertragungsverzögerungszeit haben, zugewiesenen Kanals zur Folge hat Die oben erwähnte, bekannte Technik bewirkt somit, daß sich die Rate der Leitungsbelegung des gesamten Systems verringert und verhindert, die wirkungsvolle Nutzung des Paketübertragungssystems zu erreichen, was die Anwendung eines Paketübertragungssystems unpraktisch macht

Als Stand der Technik gilt auch eine Vorrichtung zur Paketübertragung von Sprache, bei der die Menge der zu übertragenden Daten verringert wird, um Tonsignale übertragen zu können (DE-OS 28 18 505).

Der Erfindung liegt die Aufgabe zugrunde, ein Paketübertragungssystem nach dem Oberbegriff des Anspruchs 1 zu schaffen, durch das Tonsignale und

Datensignale mit verbesserter Qualität übertragen Damit kann ein bidirektionaler Informationaustausch werden. Gelöst wird diese Aufgabe durch die Merkmale zwischen einem beliebigen Telefonapparat der linken des Anspruchs 1. Weiterbildungen der Erfindung sind in Seite der F i g. 1 und einem beliebigen Telefonapparat

den Unteransprüchen angegeben. der rechten Seite der F i g. 1 ausgeführt werden.

Die Erfindung wird beispielhaft anhand der Zeich- 5 Obgleich die von einem Telefonapparat gelieferten nung beschrieben. übertragenen Signale Tonsignal Faksimile-Signale F i g. 1 ist ein allgemeines Blockdiagramm eines oder dergleichen sind, wird ein festgelegter, individuel-Paketübertragungssystems der Erfindung. ler Code denjenigen Signalen hinzugefügt, die eine F i g. 2 ist ein Blockdiagramm einer Sendestation in strenger begrenzte Obertragungsverzögerungszeit for-F i g. 1. ίο dem, wie einige Arten von Tonsignalen, um solche von F i g. 3A bis 3F zeigen Impulsfolgen der Signale des den Telefonapparaten ankommenden Signale als Taktgeneravors in F i g. 2. Signale zu kennzeichen, die eine strenger begrenzte F i g. 4 ist ein detailliertes Blockdiagramm des Obertragungsverzögerungszeit fordern. In diesem Aus-Signaldetektors in F i g. 2. führungsbeispiel wird für alle Tonsignale festgelegt, daß Fig.5A bis 5F zeigen Impulsfolgen der in Fig.4 15 sie mit einer strenger begrenzten Übertragungsver-H angegebenen Signale. zögerungszeit übertragen werden und daß es für H Fig.6 ist ein detailliertes Blockdiagramm eines Signale, die keine Tonsignale sind, keine solche p Belegungszustandsdetektors in F i g. 2. Begrenzung der Obertragungsverzögerungszeit gibt §| Fig. 7A bis 7E sind Impulsfolgen der in F i g. 6 Deshalb besitzen nur Tonsignale von Telefonapparaten Ja angegebenen Signale. 20 den festgelegten, individuellen Code. Dieser festgelegte, Ja Fig.8 ist ein detailliertes Blockdiagramm der individuelle Code wird in der Wahlnummerninforma- ^ Verbindungssteuerschaltung in F ig. 2. tion der Tonsignale in der Art zur Verfügung gestellt, p F i g. 9A bis 9H sind Impulsübersichten zur Erklärung daß die erste Ziffer der Wahlnummer Null ist Deshalb f| der Arbeitsweise der Verbindungssteuerschaltung in ist es einfach, daraus durch Prüfen der Wahlnummer zu || Fig.8. 25 erkennen, ob das zu übertragende Signal ein Tonsignal I^ Fig. 1OA bis 1 OB sind Stromlaufpläne eines Schalt- ist oder nicht

J3§ kreises von F i g, 2. Wenn der Tonsignal-Ruf an einer beliebigen An-5i Fig. 11 ist ein detailliertes Blockdiagramm eines schlußstelle, z.B. einem Eingangskanal, erzeugt wird, ;.;' Tonsignal-ProzessorvonFig. 2. wird für das Tonsignal ein reeller Kanal in der Weise ρ Fig. 12A bis 12L sind Impulsübersichten zur Erklä- 30 eingerichtet daß dem Tonsignal in jedem Übertra- ^S rung der Arbeitsweise des Tonsignal-Prozessors der gungsrahmen der gleiche Übertragungskanal oder die f*' Fig. 11. gleiche Adresse zugeteilt wird. Ein Ubertragungsrahff Fig. 13 ist ein Blockdiagramm, das detaillierter eine men besitzt η Übertragungskanäle. Wenn andererseits <*· Speicher-Steuerschaltung und eine Paketierungsschal- der Datensignal-Ruf an einer beliebigen Anschlußstelle i| tungvonFig.2zeigt 35 erzeugt wird, wird dem Datensignal in Form von || Fig. 14 ist ein Blockdiagramm einer Empfangsschal- konventionellen Paketdaten ein nicht durch ein ■'; tung von F i g. 1. Tonsignal belegter Zeitschlitz zugeteilt.
i'·■ Fig. 15 ist ein Blockdiagramm, das detailliert einen Da die Arbeitsweise in dem Fall, wo das Signal von if' Tonsignal-Detektor und eine Status-Registerschaltung der Station 3 zur Station 2 übertragen wird, die gleiche \,jf nachFig. 14darstellt 40 ist wie im Fall, wo das Signal von der Station 2 zur Ά Fig. 16 ist ein Blockdiagramm einer Speicher-Steuer- Station 3 übertragen wird, wird die detaillierte fe schaltung und eines Pufferspeichers nach F ig. 14. Arbeitsweise nur für den Fall der Übertragung des

Fig. 17A bis 17C und 18A bis 18F sind Impulsüber- Signals von der Station 2 zur Station 3 erklärt.
jfjf sichten zur Erklärung der Arbeitsweise der Übertra- In F i g. 2 ist das Blockdiagramm der Übertragungs- £> gungseinrichtung, und 45 einrichtung 6 der F i g. 1 im Detail dargestellt ;,) Fig. 19A bis 19C sind Impulsübersichten zur Erklä- Entsprechend der Fig.2 werden die Signale S\ bis S24 ü rung der Arbeitsweise der Empfangseinrichtungen. von den Telefonapparaten 4| bis 4j4 über die Anschlüsse yi Nach F i g. 1 hat ein Paket-Übertragungssystem 12 5_t bis 5₂« an A/D-Wandlern 2Oi bis 20₂4 zugeführt und :^; Stationen 2 und 3 gemäß der vorliegenden Erfindung, unter Benutzung einer Puls-Code-Modulations-Technik .; zwischen denen Paket-Übertragungen ausgeführt wer- so (PCM) in entsprechender Weise in Digitalsignale ■ den. Die Station 2 besitzt eine Kanalkapazität von 24 umgewandelt Um diesen Umwandlungsvorgang durchKanälen, und 24 Telefonapparate 4\ bis 4?₄ sind in zuführen, wird von dem Taktgenerator 21 ein J entsprechender Weise durch die Anschlüsse 5) bis 5_M Rahmensynchronisierimpulssignal FS als Abtastimpulse .; daran angeschlossen. Von diesen Telefonapparaten an diese A/D-Wandler geliefert. Der Taktgenerator 21 übertragene Signale, die unter Benutzung der Übertra- 55 erzeugt ein Sendetaktsignal CL mit konstanter Periode, gungseinrichtung 6 multiplexiert sind, werden über die Auf der Basis des Signals CL werden ein Kanaltaktsi- ; i Übertragungsleitungen 7 zur Station 3 übertragen. Die gnal CHQ eine Gruppe von Kanalimpulssignalen CP I Multiplex-Signale werden durch eine Empfangseinrich- und das Rahmensynchronisierimpulssignal FS erzeugt ;t tung 8 der Station 3 empfangen, um die Demultiplex- Das Signal FS ist, wie in F i g. 3 gezeigt, eine :^; operation durchzuführen, und die demultiplexierten 60 Impulsserie, die aus Impulsen zusammengesetzt ist, die :K Signale werden in entsprechender Weise zu den alle 125 μβ erzeugt werden und eine festgelegte ;: ausgewählten der Telefonapparate 9i bis 9₂4, die durch Impulsbreite besitzen. Jeder dieser Impulse definiert den ' die Anschlüsse IO1 bis IO24 mit der Station 3 verbunden Beginn jedes Rahmens. Das Signal FS wird aus dem sind, verteilt. Von der Station 3 zur Station 2 Sendetaktsignal CL unter Benutzung eines geeigneten übertragene Signale werden andererseits unter der 65 Frequenzteilers erzeugt. Der Taktgenerator 21 erzeugt Benutzung der Übertragungseinrichtung 11 der Station ebenfalls das Kanaltaktsignal CWC das eine dem 3 übertragen und werden unter Benutzung der Rahmensynchronisiersignal FS gegenüber /?-fache Fre-Empfangseinrichtung 12 dsr Station 2 empfangen. quenz besitzt und mit dem Signal FS synchronisiert

• wird, wie in F i g. 3 dargestellt ist

Um bei Erzeugung eines Tonsignal-Rufes die Bereitstellung eines reellen Kanals für ein Tonsignal zu ermöglichen, wird jeder Rahmen gleichmäßig in η Kanäle unterteilt. Eine Gruppe von Kanalimpulsen CP ist aus η Kanalimpulsen CP\ bis CP_n zusammengesetzt, die zur Auswahl des Zeitintervalles eines beliebigen Kanals in jedem Rahmen benutzt wird. In F i g. 2 sind nur die Kanalimpulse CPi, Cftund CP_n gezeigt.

Die Übertragungseinrichtung 6 besitzt nach Fig.2 Sprachsignal-Prozessoren 231 bis 23„ zum Verarbeiten der eintreffenden Tonsignale und Paketiereinrichtungen 24| bis 24m zur Verarbeitung der eintreffenden Datensignale, die keine Tonsignale sind. Zur Weiterleitung der Signale DSi bis DS^ an die Tonsignal-Prozessoren oder an die Paketierungseinrichtungen. in Abhängigkeit von der Art der Signale, ist eine Auswahlschaltung 22 vorgesehen. Die Auswahlschaltung 22 ermittelt, ob das an einzelne Anschlüsse 5| bis 524 zugeführte Signal ein Tonsignal ist oder nicht. Die Auswahlschaltung 22 liefert eines der Signale DS\ bis DSn an einen freien Tonsignal-Prozessor, wenn das eintreffende Signal ein Tonsignal ist, oder an eine freie Paketierungseinrichtung, wenn das eintreffende Signal ein Daten-Signal ist, und trifft damit eine Auswahl und sichert einen für das 2s eintreffende Signal geeigneten Kanal. Die Auswahlschaltung 22 besitzt einen Signal-Detektor 25 zur Auswertung der Wählnummerninformation und zur Erkennung, an welchen der Anschlüsse ein Ton liegt.

Fig.4 stellt ein detailliertes Blockdiagramm des Signal-Detektors 25 dar. Der Signal-Detektor 25 besitzt Detektoren 261 bis 262 zum Erkennen, ob abgehoben wurde, entsprechend den Anschlüssen 5| bis 524. Der Detektor 26t zum Erkennen, ob abgehoben wurde, enthält einen Integrator 27i zur Integrierung eines Schleifensignales, das erzeugt wird, wenn ein Handapparat abgenommen wird, und ein NAND-Gatter 28i, dem das Ausgangssignal des Integrators 27, zugeführt wird. Die anderen Detektoren 262 bis 2624 sind in der gleichen Weise wie Detektor 26] aufgebaut. Es sind R-S-Flip-Flops 29i bis 29₂4 vorgesehen entsprechend den Detektoren zum Erkennen, ob abgehoben wurde, und jedes Ausgangssignal des Detektors zum Erkennen, ob abgehoben wurde, wird einem Rücksetzeingang R des entsprechenden R-S-Flip-Flops zugeführt Die Signale 5t bis 524 der Anschlüsse 5t bis 524 werden in entsprechender Weise auch Wähl-Daten-Detektoren 30t bis 3Ο24 entsprechend den Anschlüssen 5 t bis 524 zugeführt Jeder Wahl-Daten-Detektor hat nicht nur die Aufgabe der Erkennung der von dem entsprechenden Anschluß gesendeten Wählnummerninformation, sondern hat such die .Aufgabe der Erzeugung eines Erkennungssignals, wenn die erste Nummer der Wählnummer eine Null ist Diese Erkennungssignale werden in entsprechender Weise den Setzeingängen S der R-S-Flip-Flops 29t bis 2924 zugeführt Infolgedessen wird das in Fig.5 gezeigte Signal Si durch den Integrator 27| integriert, um das integrierte Signal Su zu erhalten, wenn das Signal Si (Fig.5A) von dem Telefonapparat 4| an den Signal-Detektor 25 angelegt wird. Da die Impulsform des integrierten Signals Su durch das NAND-Gatter 28t geformt wird, gibt der Detektor 26_t zum Erkennen, ob abgehoben wurde, das Ausgangssignal Su, ab. Der Pegel des Signals Sj 4 wird nur niedrig, wenn der Handapparat des Telefonapparates 4t im abgenommenen Zustand ist Wenn andererseits der Wähl-Daten-Detektor 3Oi erkennt, daß die erste Nummer der Wählnummer Null ist, setzt der Detektor 3O₁ den Pegel des Setz-Anschlusses S vom R-S-FHp-Flop durch das Erkennungcsignal Si _c für kurze Zeit hoch. Damit wird bei der Erzeugung eines Rufes an dem Anschluß 5i das R-S-Flip-flop 29, durch die Vorderflanke des Signals Sic (F i g. 5E) gesetzt, wenn das Signal Si ein Tonsignal ist, und durch die Vorderflanke des Signals S\b rückgesetzt. Das bedeutet, daß der Pegel des Ausgangssignals Sm des Flip-Flops 29| in der Zeit vom Erkennen der Null in der ersten Nummer der Wählnummer bis zur Wegnahme des Schleifensignals hochgehalten wird. Wenn andererseits das Signal St kein Tonsignal ist, wird das Signal Std(Fig. 5F) in der Zeit zwischen Ruferzeugung und -beendigung niedrig gehalten, da der Pegel des Signals Si _c niedrig bleibt Alle Flip-Flops 29₂ bis 29« arbeiten in gleicher Weise wie Flip-Flop 29t. Auf diese Weise geht der Pegel jedes Ausgangssignals Si</ bis Sn_d hoch, wenn an den entsprechenden Anschluß ein Tonsignal angelegt wird. Um Eingangskanäle zu erkennen, an denen Daten-Signale anliegen, sind Erkennungsschaltungen 129t bis 129₂4 vorgesehen, die in entsprechender Weise den Signalen St bis .S24 zugeordnet sind. Die Erkennungsschaltung 129| enthält einen Inverter 130ι und ein UND-Gatter 1311. Wenn ein Eingang des UND-Gatters das Signal Si_d und der andere Eingang des UND-Gatters das invertierte Signal SwT (F i g. 5C), das durch Verwendung des Inverters 130t erzeugt wird, empfängt, geht der Ausgangspegel des UND-Gatters 13Ii nur dann hoch, wenn der Eingangsanschluß 5-, das Daten-Signal empfängt Die Ausgangssignale HRSi bis HRS24 der UND-Gatter 13I₁ bis I3I24 werden einer Verbindungs-Steuerschaltung 32 (siehe F i g. 2) zugeführt Die Signale Sm bis S24<* (F i g. 2) werden zur Erkennung des Zustandes zugewiesen.

Frei des Tonsignales in jedem Eingangskanal oder Eingangsanschluß an einen Belegungszustandsdetektor 31 übergeben. Ein Eingangskanal-Zustandssignal ICS und Zustandswechselsignale SCSt, SCS₂ und SCS₃ werden zur Steuerung eines Schaltkreises 33 an die Verbindungssteuerschaltung 32 übertragen. Zur Steuerung des Schaltkreises 33 in der Weise, daß der Eingangskanal, dem ein Tonsignal zugeführt wird, an einen freien Tonsignal-Prozessor und der Eingangskanal, dem ein Datensignal zugeführt wird, an eine freie Paketierungsschaltung angeschlossen wird, erzeugt die Verbindungs-Steuerschaltung 32 Schaltsignale Sfl bis SP24 und Zuweisungs-Zustandssignale ASi bis AS_n auf der Basis der Signale des Belegungs-Zustandsdetektors 31 und erzeugt außerdem auf der Basis des Signals HRS des Signal-Detektors 25 eine Gruppe von Steuersignalen CS. Die Schaltsignale SPi bis SP₂4 und die Kanalimpulse CP\ bis CPn werden dem Schaltkreis 33 übergeben.

In Fig.6 ist der Stromlaufplan des Belegungs-Zustands-Detektors 31 dargestellt Dieser Detektor 31 besitzt den Ausgangssignalen Sm bis S24d zugeordnete Änderungs-Zeit-Detektoren 34t bis 3424. Der Änderungs-Zeit-Detektor 34i enthält eine Verzögerungsleitung 35, um für das Ausgangssignal Sm(Fig.7A) eine festgelegte Verzögerungszeit zu erzielen, Inverter 36, 37, UND-Gatter 38, 39 und ein ODER-Gatter 40. Ein Signal S_)e (F i g. 7B), das durch die Verzögerungsleitung 35 läuft, wird über einen Inverter 36 an einen Eingang des UND-Gatters 38 gelegt Da das Signal Sm dem anderen Eingang des UND-Gatters 38 zugeführt wird, gibt das UND-Gatter 38 ein Signal Su(F i g. 7C) ab, das den Zeitpunkt angibt, wo der Pegel des Ausgangssignals Strfhoch geht In gleicher Weise gibt das UND-Gatter

39 ein Signal Si^(F i g. 7D) ab, das den Zeitpunkt angibt, wo der Pegel des Ausgangssignals Si </ niedrig wird. Die Signale S^und Si_g werden jeweils an einen Eingang des ODER-Gatters 40 gelegt, um ein Signal S_1n (F i g. 7E) zu erzeugen, das die Zeiten angibt, wo der Pegel des Signals Si </ hoch wird (nachstehend als Zeit der Vorderflanke bezeichnet) und wo der Pegel des Signals S]d niedrig wird (nachstehend als Zeit der Rückflanke bezeichnet). Wie aus der vorangegangenen Beschreibung hervorgeht, gibt die Zeit der Vorderflanke den Zeitpunkt an, wo der Tonsignal-Ruf an den Eingangskanal gelangt, und andererseits gibt die Zeit der Rückflanke den Zeitpunkt, wo der Tonsignal-Ruf vom Eingangskanal weggenommen wird. Die Signale Su, S\_g und Si/, werden in entsprechender Weise von den Ausgängen 34,,, 34u, und 34_tc abgegeben. Der Aufbau der anderen Änderungs-Zeit-Detektoren 34₂ bis 3424 ist der gleiche wie der des Detektors 34|. Alle von den Ausgängen 311„ 342«, ··· 3424« abgegebenen Signale werden in entsprechender Weise an die Eingänge eines ODER-Gatters 41 gelegt; alle von den Ausgängen 34ih 3424 ... 3424(> abgegebenen Signale werden in entsprechender Weise an die Eingänge eines ODER-Gatters 42 gelegt; und alle von den Ausgängen 34_)o 34_2cv ... 3424c abgegebenen Signale werden in entsprechender Weise an die Eingänge eines ODER-Gatters 43 gelegt Bei Abgabe eines Tonsignals an einen beliebigen Eingangskanal oder an einen beliebigen Anschluß der Anschlüsse 5i bis 524 werden damit nach dem Empfang solch eines Signals vom Ausgang der ODER-Gatter 41 und 43 Zeitimpulse erzeugt Wenn ein Tonsignal nach der Trennung von einem beliebigen Eingangskanal weggenommen wird, werden von den Ausgängen der ODER-Gatter 42 und 43 Zeitimpulse erzeugt Diese Zeitimpulse werden als Signale SCSi, SCS₂ und SCS₃ abgegeben. Die Signale der Anschlüsse 34i_o 34_2o ... 3424c werden an eine Ausgangs-Flip-Flop-Anordnung 44 übergeben, die entsprechend diesen Signalen aus 24 Flip-Flops besteht Das Rahmensynchronisiersignal FS (vergl. F i g. 3) wird als Freigabeimpuls der Ausgangs-Flip-Flop-Anordnung 44 zugeführt. Damit werden die Signalinhalte von den Anschlüssen 34ι_η 34_2n ... 34₂«_r synchron mit dem Zeitraster des Rahmensynchronisiersignals FSaIs Signale /CSi bis /CS₂₄ abgegeben.

Nach Fig.8, in der ein Blockdiagramm der Verbindungs-Steuerschaltung 32 dargestellt ist besitzt die Verbindungs-Steuerschaltung 32 einen Code-Wandler 45, an den die Signale /CSi bis ICS₂* übergeben werden. Der Code-Wandler 45 erzeugt auf der Basis der Signale /CSi bis ICS₂A ein binäres Signal mit 5 bit, das die Nummer des Eingangskanals, an den ein Tonsignal-Ruf abgegeben oder von dem ein solcher Ruf weggenommen wird, wiedergibt Da der Pegel des Signals /CSi hoch geht, wenn ein Tonsignal-Ruf am Anschluß 5i erzeugt wird, ist damit z.B. das 5-bit Binär-Signal A (0000I)₂. Andererseits werden in entsprechender Weise das Signal SCSi über die Verzögerungsleitung 47 an einen Eingang der UND-Gatter 46i bis 4624 und die Signale SCS₂ und SCS₃ den D-Eingänge der D-Flip-Flops 48 und 49 zugeführt Die Flip-Flops 48 und 49 sind eingefügt, um durch Anlegen des Rahmensynchronisiersignals FS an die Takt-Eingänge der Flip-Flops 48 und 49 die Signale SCS₂ und SCS₃ zu speichern. Ein Q-Ausgang des Flip-Flops 49 wird mit einem Eingang eines UND-Gatters 150 verbunden, dessen Ausgangssignal einem Speicher mit wahlfreiem Zugriff (RAM) 50 zugeführt wird. An den anderen Eingang des UND-Gatters 150 wird über eine Verzögerungsleitung 151 das Signal FS gelegt. Das an den RAM 50 in paralleler Form durch die Gatter 51i bis 51s übergebene 5-bit Binärzeichen wird in dem RAM 50 gespeichert, wenn der Ausgang des UND-Gatters 150 hoch ist. Wenn der

s Ausgangspegel des UND-Gatters 150 niedrig ist, arbeitet der RAM im Ausgabe-Modus. Während der Speicher- und Ausgabe-Operation des RAM 50 wird die Adresse durch ein Adreß-Daten ADt von einem Multiplexer (MPX) 52 festgelegt, an den ein Adreß-Da turn AD₂ von einem Code-Wandler 53 und ein Adreß-Datum AD₃ von einem Adreß-Zähler 53j angelegt werden. Der Adreß-Datenwert AD₃ entsteht durch Zählen des Kanaltaktsignals CHC unter Benutzung des Adreß-Zählers 53_a und, wie in den F i g. 9A und 9B dargestellt, ist ein Adreß-Abtastsignal, das in Reihe pro einem Rahmen die Übertragungskanal-Adressen 1 bis π bestimmt. Andererseits ist der Code-Wandler 53 aus einem Lesespeicher (ROM) aufgebaut, an den die Zuweisungszustands-Signale .4Si bis AS_n geführt wer den. Die Zuweisungszustands-Signale ASi bis AS_n werden von einem Zustands-Register 54 abgegeben, das aus R-S-Flip-Flops 55i bis 55„ entsprechend der in jedem Rahmen vorgesehenen η Übertragungskanäle TCH\ bis TCH_n besteht. Wie nachfolgend noch im Detail beschrieben wird, kann allgemein gesagt werden, daß der Flip-Flop 55, bei der Erzeugung eines Tonsignals an einem beliebigen Anschluß gesetzt und das Tonsignal dem Übertragungskanal TCH, zugeteilt wird. Der aus einem Lesespeicher (ROM) aufgebaute Code-Wandler 53 wandelt die Signale AS\ bis .AS_n in einen 5-bit-Binär-Datenwert um, der den am niedrigsten nummerierten Übertragungskana! in den noch nicht für Tonsignale zugeteilten Übertragungskanälen angibt. Der 5-bit Binär-Datenwert wird dem Multiplexer 52 als Adreß- Datenwert AD₂ übergeben. Der Multiplexer 52 erhält ausgewählt und abwechselnd entweder der Adreß-Datenwert AD₂ oder AD₃. Die abwechselnde Auswahl-Operation wird unter Anwendung des Signals CHC in dem Multiplexer 52 ausgeführt Wie in den F i g. 9B bis 9D dargestellt, wird der Adreß-Datenwert AD₂ als Adreß-Datenwert ADi ausgewählt, wenn der Pegel des Signals CHCniedrig ist, während der Adreß-Datenwert AD₃ als Adreß-Datenwert AD\ ausgewählt wird, wenn der Pegel des Signals CHC hoch ist Der Adreß-Daten wert AD₂ wird außerdem an einen τι Ausgangsleitungen 56| bis 56„ besitzenden Code-Wandler 56 übergeben. Jede Ausgangsleitung 56, bis 56„ ist mit einem der anderen Eingänge der UND-Gatter 46, bis 46„ verbunden. Der Code-Wandler 56 arbeitet in der Weise, daß nur der Pegel für die Ausgangsleitung hoch geht, für die die kennzeichnend angefügte Nummer identisch ist mit der durch das Adreß-Datum AD₂ dargestellten Nummer. Damit ist der andere Eingang des UND-Gatters gemäß Flip-Flop in dem Zustands-Register 54 auf hohem Pegel, für den die angefügte Nummer dieses Flip-Flops identisch ist mit der niedrigsten Kanalnummer in den noch nicht für Tonsignale zugeteilten Übertragungskanälen. Die Ausgänge der UND-Gatter 46| bis 46„ sind mit den Setz-Eingängen S der Flip-Flops

so 55, bis 55_n in entsprechender Weise verbunden, so daß das Flip-Flop gemäß der Ausgangsleitung des Code-Wandlers 56 gesetzt wird, wenn das Signal SCSi über die Verzögerungsleitung 47 an jedes UND-Gatter 4O₁ bis 46„ abgegeben wird. Der Q-Ausgang des Flip-Flops 49 geht hoch, wenn ein Ruf für ein Tonsignal an einem beliebigen Eingangsanschluß oder Eingangskanal erzeugt wird, so daß der Ausgangspegel des UND-Gatters 150 zu einer Zeit hoch geht wenn das von der

9 10

Verzögerungsleitung 151 erhaltene Gatter-Signal Sui wird der Übertragungskanal, dem kein Tonsignal

einen hohen Pegel annimmt. Wie aus der F i g. 9E zugeteilt ist, ermittelt, und der Pegel des Zuweisungszu-

ersichtlich ist, wird die Verzögerungszeit td so angepaßt, stand-Signals wird dem ermittelten Übertragungskanal

daß das Signal S151 in der Zeit hoch geht, wo der entsprechend hoch gesetzt Wenn andererseits der

Multiplexer 52 das Adreß-Datum A D₂ auswählt. Da das 5 Tonsignal-Ruf von dem Eingangskanal weggenommen Signal 5i5i (F i g. 9G) zur gleichen Zeit hoch geht wie die wird, wird der Pegel des Zuweisungszustand-Signals Signale S151 und S», arbeitet folglich der RAM 50 im dem Übertragungskanal, dem der Ruf zugewiesen Schreib-Modus, so daß das Datum von den UND-Gat- wurde, entsprechend herunter gesetzt Folglich ist es

tern 51i bis 5I₅ gemäß dem Adreß-Datum AD₂ in den durch den Zustands-Pegel der Zuweisungszustands-Si-

RAM 50 geschrieben wird. In diesem Fall wird das 5-bit 10 gnale AS] bis 4S_n möglich, herauszufinden, welcher Binärsignal Di über jedes der Gatter 511 bis 5I₅ dem Übertragungskanal dem Tonsignal zugewiesen wird. RAM 50 als Schreib-Datum übergeben, da der Die Schaltung 32 besitzt außerdem einen Decoder 65 Ausgangspegel eines UND-Gatters 57 infolge des zur Decodierung des vom RAM 50 ausgelesenen

niedrigen Pegels am Q-Ausgang des Flip-Flops 48 Datums D₂. Der Decoder 65 hat η Ausgangsleitungen

niedrig ist Dann wird das Binärsignal Di gemäß dem 15 65i bis 6S_n. Wenn das Datum D₂ an den Decoder 65

Adreß-Datum ,4D₂, da* an den RAM 50 als Adreß-Da- übergeben wird, ist dessen Ausgangsleitung, deren

tu—1 .AOi übergeben ν ird, in den RAM 50 geschrieben.. angefügte Nummer identisch mit dem Inhalt des

Nach einer solchen Speicher-Operation wird das dem Datums D₂ ist, auf hohem Pegel. Daher ist z. B. in dem Übertragungskanal, der dem Eingangskanal zugeteilt Fall, wo der Eingangskanal χ dem Übertragungskanal y

wurde, entsprechende Flip-Flop in dem Zustands-Regi- 20 zugewiesen wird, wenn der Inhalt des Adreß-Datums

ster 54 wie oben beschrieben durch den Ausgang des ADi ist das Datum D₂ x. Daher wird der Pegel des

Code-Wandlers 56 und den Ausgang der Verzögerungs- Signals SP_x hoch.

leitung 47 gesetzt In diesem Fall wird für die Das Bezugszeichen 152 bezeichnet einen Decoder, an

Verzögerungszeit t_x der Verzögerungsleitung 47 festge- den das Signal HRS übergeben wird. Der Decoder 152

legt, daß sie größer ist als die der Verzögerungsleitung 25 wandelt das Signal HRS in ein zur Steuerung des

151, was durch Vergleich der Impulsform des Signals Schaltkreises 33 benutztes Steuersignal CS um. Das

Ski mit der Impulsform des Signals Sx₂ der Verzöge- bedeutet daß die Datensignale der Eingangsanschlüsse

rungsleitung 47 (F i g. 9H) ersichtlich ist. Daher wird die in entsprechender Weise durch den Schaltkreis 33 und

Rücksetz-Operation in dem Zustands-Register 54 nach den Decoder 152 mit den Paketierungseinrichtungen

der Speicher-Operation in dem RAM 50 durchgeführt. 30 verbunden werden.

Wenn ein Tonsignal-Ruf von dem Eingangsanschluß In den Fig. 1OA und 1OB ist ein Stromlaufplan des weggenommen wird, gehen die Q-Ausgänge der Schaltkreises 33 dargestellt Der Schaltkreis 33 besteht Flip-Flops 48 und 49 hoch, da die Signale SCSi und SCS₂ aus einem Ton-Schaltkreis-Teil 33a und einem Datenhoch sind, so daß das Signal D\ infolge des hohen Pegels Schaltkreis-Teil 33fc. Der Ton-Schaltkreis-Teil 33a ist am Q-Ausgang des Flip-Flops 48 in einer Flip-F!op-An- 35 eine Anordnung zur Anschaltung des Tonsignales an Ordnung 58 gespeichert wird. Dann arbeitet der RAM 50 einen beliebigen Tonsignal-Prozessor und besitzt π infolge des hohen Pegels des Signals S150 im Schreib- Schaltblöcke 62₍ bis 62„ entsprechend den Ausgangslei-Modus. Das Ausgangsdaten-Signal D_x der Flip-Flop- tungen 63, bis 63„. Der Schaltblock 62, besitzt Anordnung 58 wird in einem Vergleicl.er 59 mit dem UND-Gatter 64) bis 64j₄ entsprechend den Eingängen Lese-Datum D₂ verglichen. Durch die Verwendung des 40 33, bis 33*. und ein ODER-Gatter 65. an das die Adreß-Datums AD₃ für den RAM 50 werden alle Inhalte Ausgänge der UN D-Gatter 64₍ bis 6*24 angeschlossen des RAM 50 innerhalb einer Rahmenzeit gelöscht und sind. In diesen UND-Gattern 64| bis6424 empfängt jeder alle Ausgänge der Gatter 511 bis 5I₅ werden infolge des erste Eingang jedes Signal DSi bis DS₂*, jeder zweite Ausgangspegels des Vergleichers 59 niedrig, wenn das Eingang jedes Signal SPi bis SP₂* und alle dritten Signal D₁ mit dem Datum D₂ übereinstimmt Zu dieser 45 Eingänge empfangen das Signal CPi. Die anderen Zeit wird das Datum (0000O)₂ gemäß der durch das Schaltblöcke 62₂ bis 62„ sind wie der Schaltblock 62| Adreß-Datum AD₃ dieser Zeit gekennzeichneten aufgebaut außer daß deren dritte Eingänge der Adresse in dem RAM 50 gespeichert. Das Adreß-Datum UND-Gatter nicht das Signal CPi, sondern in AD₃ wird an den Code-Wandler 60 übergeben, der wie entsprechender Weise die Signale CP₂ bis CP_n der Code-Wandler 56 aufgebaut ist. Folglich geht in 50 empfangen. Da jeder der Kanalimpulse CPi bis CP_n Übereinstimmung mit dem Inhalt des Adreß-Datums einen Schaltbiock der Schaltblöcke 62, bis 62„ und jedes AD₃ nur eine Ausgangsleitung der Ausgangsleitungen der Schaltsignale SP\ bis SP₂* ein UND-Gatter der eo, bis €0_n des Codc-Wandlcrs 60 hoch. Diese UND-Gatter 64j bis 64« in jedem Schaltblock freigibt Ausgangsleitungen SOi bis 60„ sind in entsprechender werden daher mit dem Ton-Schaltkreis-Teil 33a die Weise mit den Rücksetz-Anschlüssen R der Flip-Flops 55 ankommenden digitalen Tonsignale zwischen den 55i bis 55„ durch die UND-Gatter 6I1 bis 61„ verbunden. Eingängen 33_t bis 33₂4 und den Ausgängen 661 bis 66_n in Da jeweils einer der Eingänge der UND-Gatter 611 bis Übereinstimmung mit den in dem RAM 50 registrierten 61« mit dem Ausgang des UND-Gatters 57 verbunden Inhalten durchgeschaltet Für den Fall des oben ist, sind diese UND-Gatter nur offen, wenn der erwähnten Beispiels ergibt sich, daß das an den Eingang Q-Ausgang des Flip-Flops 48 und der Ausgang des 60 33, übergebene Tonsignal DS_x von dem Ausgang 66y Vergleichers 59 hoch sind. Im Falle der Übereinstim- übernommen wird, da der Pegel des Signals SP_y hoch mung des Signals Di mit dem Datum D₂ wird folglich das geht, wenn der Pegel des Signals CP_y hoch ist Damit Ffip-Flop in dem Zustands-Register 54 rückgesetzt, das kann der Ton-Schaltkreis-Teil 33a so behandelt werden, eine angefügte Nummer besitzt, die identisch mit dem daß er jedes der eintreffenden digitalen Tonsignale Inhalt des Adreß-Datums AD₃ zu dieser Zeit ist 65 gemäß der durch die Verbindungs-Steuerschaltung 32

Wie aus der obigen Beschreibung hervorgeht bestimmten, resultierenden Zuweisung mit einem der

arbeitet die Verbindungs-Steuerschaltung 32 in folgen- Ausgänge 661 bis 66_n verbindet Andererseits besitzt der

der Weise. Bei der Erzeugung eines Tonsignal-Rufes Daten-Schaltkreis-Teil 336, m Schaltblöcke 16Oi bis

160_m entsprechend den Ausgangsleitungen 63_π+ι bis 63„ + m. Der Schaltblock 160, besitzt entsprechend den Eingängen 311 bis 3I₂₄ UND-Gatter 161i bis 161₂4 und ein ODER-Gatter 162, an das die Ausgänge der UND-Gatter 1611 bis 16I₂* angeschlossen sind. Das Signal DSi bis DSn wird an einen der Eingänge der UND-Gatter 1611 bis 16I₂₄ in entsprechender Weise angelegt Die anderen Schaltblöcke 16O₂ bis 16O_n, sind wie der Schaltblock 160_t aufgebaut An die anderen Eingänge der UND-Gatter in diesen Schaltblöcken 16Oi bis 16O_n, wird das Signal CS angelegt und die an diese Eingänge angelegten Datensignale werden in entsprechender Weise zu den Paketierungseinrichtungen, die mit den Ausgangsleitungen 63_n+i bis 63_η+Πι verbunden sind, verteilt. Das bedeutet, daß der konventionelle Konzentrator durch Verwendung des Schalt-Teiles 33b und des Decoders 152 aufgebaut ist Ein solcher Konzentrator ist für den oben beschriebenen Zweck bekannt Zum Beispiel kann der Decoder unter Benutzung eines ROM (Lese-Speicher), an den das Signal HRS als Adreß-Datun» angelegt wird, realisiert werden. Darin wird zur Steuerung der UND-Gatter in dem Schalt-Teil 33fc eine Gruppe von Signalen gespeichert und diese gespeicherten Signale können gemäß dem Inhalt des Signals HRS ausgelesen werden.

Wie aus der Fig.2 zu entnehmen ist sind die Ausgangsleitungen 63, bis 63„ mit den Eingängen der Tonsignal-Prozessoren 23| bis 23„ und die Ausgangsleitungen 63,,+I bis 63,,+m mit je einem Eingang der Paketierungseinrichtung 24| bis 24_m in entsprechender Weise verbunden. Damit wird der von einem Eingang kommende Tonsignal-Ruf einem beliebigen der Übertragungskanäle 1 bis π zugewiesen, d. h. er wird an einen beliebigen der Ausgänge 63i bis 63„ übergeben. Auf diese Weise werden die Tonsignale den Tonsignal-Prozessoren 23| bis 23„ übergeben. Andererseits werden die Datensignal-Rufe den Paketierungseinrichtungen 24i bis 24_m in geeigneter Weise zur Verfügung gestellt. Die Zahl der Tonsignal-Prozessoren und Paketierungseinrichtungen kann so festgelegt werden, daß das effektivste und ökonomischste Datenübertragungssystem erreicht wird.

F i g. 11 stellt ein Blockdiagramm des Tonsignal-Prozessors 23i dar, der eine aus den UND-Gatter 68 und 69, den Invertern 70 und 71 und siner Verzögerungsleitung 72 zusammengesetzte Zeit-Erkennungs-Schaltung 67 besitzt Das Signal Sw von dem Signal-Detektor 25 wird an die Schaltung 67 übergeben und das gleiche Signal wie das in Fig.7 angegebene Signal Si/wird von dem UND-Gatter 68 empfangen. Andererseits wird von dem UND-Gatter 69i das gleiche Signal wie das Signal S^_g empfangen. Da die Arbeitsweise der Schaltung 67 gleich ist der des Änderungs-Zeit-Detektors 34_!: wird eine detaillierte Erklärung der Schaltung 67 hier weggelassen. In der Schaltung 23₍ bezeichnen die Bezugszeichen 73,74 und 75 R-S-Flip-Flops, 76 bis 81 UND-Gatter 82 ein ODER-Gatter 83 und 84 Rückflanken-Detektoren. Der Rückflankendetektor 83 ist eine Schaltung zum Erkennen der Zeit, wenn der Ausgangspegel des UND-Gatters 76 sich von hohem zum niedrigen Zustand ändert, und der Rückflankendetektor 84 ist eine Schaltung zum Erkennen der Zeit, wenn der Ausgangspegel des UND-Gatters 77 sich von hoch nach niedrig ändert Ein Vorcodegenerator 85 ist ein spezieller 8-Bit Codegenerator, der einen Vorcode (11111111) erzeugt, der den Anfang des Aussendens des Tonsignals darstellt Ein Nachcodegenerator 86 ist ein spezieller 8-Bit Codegenerator, der einen Nachcode (00000000) erzeugt, der das Ende des Aussendens des Tonsignals darstellt

Die Arbeitsweise des Tonsignal-Prozessors 23i wird nunmehr unter Bezugnahme auf die Fig. 11 und 12 beschrieben. Am Anfang sind alle Flip-Flops zurückgesetzt so daß der Ausgang Q\ des Flip-Flops 73 und der Ausgang Q₂ des Flip-Flops 74 und der Ausgang Qj des Flip-Flops 75 auf einem niedrigem Pegel sind. Wenn das Ausgangssignal See von dem UND-Gatter 68 zum Zeitpunkt fi in F i g. 12 einen hohen Pegel annimmt wird

ίο das Flip-Flop 73 gesetzt, so daß der Pegel des Ausgangs Qi hoch wird und der Pegel eines Eingangs des UND-Gatters 76 hoch ist Wenn in diesem Zustand die Kanalimpulse CPi zum Zeitpunkt t₂ hoch gehen, geht der Pegel des Ausgangssignals Sj* des UND-Gatters 76

is hoch. Wenn dann der Pegel der Kanalimpulse CPi zum Zeitpunkt (3 niedrig wird, dann wird zur gleichen Zeit der Pegel des Ausgangssignals S76 niedrig, so daß der Ruckflankendetektor 83 einen Erkennungsimpuls S₈₃ erzeugt um das Flip-Flop 73 zurückzusetzen. Dadurch können die Kanalimpulse CPi, weil der Ausgang <?i niedrig gehalten wird, nicht durch das UND-Gatter 76 laufen. Da der Erkennungsimpuls S₈₃ zum Zeitpunkt h außerdem dem Setzeingang S des Flip-Flops 75 zugeführt wird, wird das Flip-Flop 75 gesetzt, so daß der Ausgang Q₁ auf einen hohen Pegel geht Als Folge davon können die Kanalimpulse CPi nach dem Zeitpunkt f₃ durch das UND-Gatter 78 einem Eingang des UND-Gatters 81 zugeleitet werden, so daß das Tonsignal DS von dem Anschluß 61 durch das UND-Gatter 81 laufen kann. Wenn am Ende des Rufes das Ausgangssignal S₆₉ von dem UND-Gatter 69 zum Zeitpunkt U auf einen hohen Pegel geht, wird das Flip-Flop 75 zurückgesetzt und das Flip-Flop 74 gesetzt Folglich wird durch den hohen Pegelwert des Ausgangs Q₂ das UND-Gatter 78 gesperrt und das UND-Gatter 77 geöffnet. Weil der Rückflankendetektor 84 zwischen den Ausgang des UND-Gatters 77 und den Rücksetzeingang R des Flip-Flops 74 geschaltet ist, wird das Flip-Flop 74 durch das Anlegen eines Erkennungsimpulses Sm zurückgesetzt wenn die Kanalimpulse CPi zum Zeitpunkt fs hoch gehen. Deshalb wird nach der Zeit U nur ein Impuls der Kanalimpulse CPi von dem UND-Gatter 77 als Ausgangssignal S77 erhalten.

Wie aus der obigen Beschreibung hervorgeht werden zuerst während des Zeitabschnittes zwischen t₂ und h die Vorcodedaten S₈₅ von dem ODER-Gatter 82 abgegeben, und dann werden während des Zeitabschnittes für den Übertragungskanal TCH\ die an dem Anschluß 661 anliegenden Daten des Tonsignals von dem ODER-Gatter 82 abgegeben. Wenn der Ruf von dem Eingangskanal getrennt wird, um das Signal S& zu erzeugen, werden während des Zeitabschnittes zwischen u und fs die Nachcodedaten 5% von dem ODER-Gatter 82 abgegeben. Das zugehörige Signal von dem ODER-Gatter 82 wird im Folgenden als Datum VDi bezeichnet

Andere Tonsignalprozessoren 23₂ bis 23„ haben den gleichen Aufbau wie der Tonsignalprozessor 23i und auf eine detaillierte Beschreibung derselben werden deshalb hier verzichtet

Nach F i g. 2 hat die Sendeeinrichtung 6 UND-Gatter 87] bis 87_ft entsprechend den Tonsignalprozessoren 23i bis 23_n und die Signale VD\ bis VD_n werden in entsprechenderweise je einem Eingang der UND-Gatter 87i bis 87„ zugeführt Die anderen Eingänge der UND-Gatter 87i bis 87„ erhalten in entsprechender Weise die Zuweisungszustands-Signale AS; bis AS_n, wie in F i g. 2 gezeigt ist Weil nur dasjenige Zuweisungszu-

Staudssignal das dem Übertragungskanal entspricht, der dem Tonsignal des Rufes entspricht, ansteigt, ist nur dasjenige UND-Gatter, oder diejenigen UND-Gatter, geöffnet, das dem Übertragungskanal entspricht, der dem Tonsignal des Rufes zugeordnet ist Deshalb wird jedes Signal VjD von dem Tonsignalprozessor unter Verwendung des ODER-Gatters 88 gemultiplext

Das paketweise zu übertragende Datensignal wird einer freien Paketierungsschaltung 24) bis 24„ durch den Schaltkreis 33 zugeführt nachdem es in digitalen Daten umgewandelt worden ist Die Datensignale werden in den Paketierungsschaltungen paketiert und in einen Pufferspeicher 90 gegeben, der durch eine Speichersteuerschaltung 91 gesteuert wird. Die Speichersteuerung 91' steuert die Paketierungsschaltungen 24t bis 24„ so, daß is die in den Paketierungsschaltungen paketierten Datensignale niemals gleichzeitig ausgegeben werden, und steuert außerdem den Pufferspeicher 90, um die Signale von diesen Paketierungsschaltungen zu speichern und die gespeicherten Signale auszulesen während eines Zeitabschnittes, dem kein Tonsignal zugeteilt ist

In Fig. 13 sind die Paketierungsschaltungen 24|, 242, .., die Speichersteuerung 91 und der Pufferspeicher 90 mehr ins Einzelne gehend dargestellt Die Paketierungsschaltung 24| enthält einen Paketierer 92 und eine 2s Verzögerungsschaltung 93. Der Paketierer 92 paketiert das von dem Schaltkreis 33 kommende Datensignal, und das paketierte Datensignal von dem Paketierer 92 wird in der Verzögerungsschaltung 93 um eine bestimmte Zeit verzögert Die neben der Paketierungsschaltung 24i vorhandenen weiteren Paketierungsschaltungen sind ebenfalls so wie oben beschrieben aufgebaut Um zu vermeiden, daß die paketierten Signale von den Schaltungen 24₍ bis 24„ gleichzeitig abgegeben werden, besitzt die Speichersteuerung 91 eine Paketübertragungssteutrung 94, der Signale S92 _ 1 bis S92 - m von den Paketierern zugeleitet werden. Jedes der Signale S92 -1 bis S92-171 wird zu der Zeit ausgegeben, wo das Paket mit einer bestimmten Länge in dem zugehörigen Paketierer gebildet wird, und die Paketübertragungssteuerung 94 erzeugt eine Gruppe von Verzögerungssteuersignalen S94 -1 bis S94 - m, die den Verzögerungsschaltungen der Paketierungsschaltungen 24) bis 24_m zugeleitet werden, um die Verzögerungszeit jeder Verzögerungsschaltung zu steuern. Als Folge davon werden die in jeder Paketierungsschaltung gepackten Daten von jeder Paketierungsschaltung ohne Überlappung abgegeben, und die auf der Leitung 95 erscheinenden Daten werden, wie oben beschrieben, in dem Pufferspeicher 90 gespeichert. Die Paket-Übertragungssteuerung 94 ist die gleiche wie die normalerweise in den konventionellen Paket-Übertragungseinrichtungen verwendeten.

Die Speichersteuerung 91 hat einen Schreibadressenzähler 96, dem das Taktimpulssignal CL als Zählsignal zugeführt wird, und einen Leseadressenzähler 97, dem das Taktimpulssignal CL über ein UND-Gatter 98 als Zählsignal zugeführt wird. Die Zähler 96 und 97 erzeugen Zähldaten AD*, und AL\ die einem Multiplexer 99 zugeführt werden. Das Taktimpulssignal CL wird außerdem dem Multiplexer 99 als Durchschaltesteuersignal zugeleitet. Der Multiplexer 99 wird so betrieben, daß das Datum ADs von ihm als Adreßdatum ADi abgeleitet wird, wenn das Signal CL einen hohen Pegel hat, und das Datum AD₅ von ihm als Adreßdatum AD₇ abgeleitet wird, wenn das Signal CL niedrig ist. Das Taktimpulssignal CL wird außerdem dem Pufferspeicher 90 als Schreibsteuersignal zugeführt. Der Puffer speicher 90 wird durch das Signal CL derart gesteuert daß die gespeicherten gepackten Daten entsprechend dem Zähldatum AD₆ ausgelesen werden, wenn das Signal CL einen hohen Wert hat, und die auf der Leitung 95 anliegenden gepackten Daten entsprechend dem Zähldatum ADj gespeichert werden, wenn das Signal CL niedrig ist Um das Lesen der gespeicherten gepackten Daten aus dem Pufferspeicher 90 während des Zeitabschnitts, der durch das Tonsignal belegt ist, und des Zeitabschnitts für die Rahmensynchronisierungsimpulse zu stoppen, wird dem Eingang des UND-Gatters 98 ein Gattersperrsignal GIS zugeführt Das Gattersperrsignal G/5 wird durch eine logische Schaltung 100 erzeugt, die aus UND-Gattern 1011 bis 10I_n und einem ODER-Gatter 102 besteht Je einer der Eingänge der UND-Gatter 1011 bis 10I_n erhält das entsprechende Zuweisungsstatussignal ASi bis AS_n, und die Signale CPi bis CP_n werden in entsprechender Weise den anderen Eingängen der UND-Gatter 1011 bis 10I_n zugeführt Die Ausgangssignale von diesen UND-Gattern 1011 bis 10I_n werden der. π Eingängen des ODER-Gatters 102 in entsprechender Weise zugeführt, und das Ausgangssignal von dem ODER-Gatter 102 wird durch einen Inverter 103 invertiert Das Ausgangssignal von dem Inverter 103 wird dem einen Eingang eines ODER-Gatters 104 zugeführt, dessen anderem Eingang das invertierte Rahmensynchronisationssignal FS von einem NAND-Gatter 105 zugeleitet wird. Weil der Pegel des Signals GIS für den Zeitabschnitt, der dem Übertragungskanai entspricht, der dem Tonsignal zugeteilt ist und für den Zeitabschnitt der Rahmensynchronisationsimpulse des Signals FS niedrig wird, läßt das UND-Gatter 98 das Taktimpulssignal CL nicht hindurch, wenn das oben beschriebene Signal VD von dem ODER-Gatter 88 abgeleitet wird. Mit anderen Worten, die in dem Pufferspeicher 90 gespeicherten Paketdaten werden unter Verwendung des Signals GIS während des Zeitabschnitts ausgelesen, der dem Übertragungskanal entspricht dem kein Tonsignal zugeteilt ist, und des Zeitabschnitts für das Rahmensynchronisationssignal.

Wie in F i g. 2 gezeigt ist, werden das zugeteilte Signal von dem ODER-Gatter 88, die Daten von dem Pufferspeicher 90 und das Rahmensynchronisationssignal FS dem ODER-Gatter 89 zugeführt so daß diese Signale in einer Reihe angeordnet werden, um ein Multiplexübertragungssignal zu bilden, welches über eine Übertragungsleitung 7 zu der Station 3 gesendet wird.

Wie oben beschrieben, wird ein Tonsignal, das von irgend einem der Fernsprechapparate 4) bis 4?4 erzeugt wird, einem der vorgegebenen η Übertragungskanäle in jedem Rahmen zugeteilt, und danach wird unter Verwendung dieses zugeteilten Übertragungskanals das Tonsignal über das Vermittlungssystem übertragen, bis das Tonsignal von dem Eingangskanal getrennt wird. Bei diesem Ausführungsbeispiel ist die Zahl der Übertragungskanäle für die Zuteilung zu Tonsignalen n, und die Tonsignalprozessoren sind derart vorgesehen, daß die Zahl der Tonsignalprozessoren gleich der Maximalzahl der Übertragungskanäle ist Es ist jedoch nicht immer erforderlich, π Tonsignalprozessoren vorzusehen. So ist es manchmal ausreichend, eine Zahl von Tonsignalprozessoren vorzusehen, die kleiner als π ist. Andererseits werden andere Datensignale als die Tonsignale in der Art konventioneller Paketübertragungssysteme unter Benutzung irgendeines Zeitabschnitts übertragen, mit Ausnahme des Zeitabschnittes,

15 16

der dem Tonsignal und den Rahmensynchronisationsim- gnal TS~ einem Eingang eines UND-Gatters 208

pulsen zugeteilt ist zugeführt, und das Signal SD, in welchem das

In dieser Beschreibung wird dasjenige Datensignal, Rahmensynchronisierimpulssignal FS von dem Multi-

für das eine spezielle Übertragungsverzögerungseigen- plexübertragungssignal auf der Leitung 7 eliminiert ist,

schaft nicht erforderlich ist, als Datensignal bezeichnet 5 wird von dem UND-Gatter 208 erhalten. Dann wird das

Weil der Obertragungska?al für ein Tonsignal Signal SD dem Tonkanaldetektor 205 zugeführt,

ausgelegt und immer dann durch ein Tonsignal besetzt In Fig. 15 sind der Tonkanaldetektor 205 und das

ist, wenn ein Tonsignal in irgendeinem Telefonapparat Statusregister 206 mehr im Detail dargestellt Der

erzeugt wird, und weil der Übertragungskanal für das Tonkanaldetektor 205 besitzt ein 8-Bit Schieberegister

Tonsignal aus der Belegung freigegeben wird, wenn der io 209, dem das Signal SD als Datensignal und das Signal Tonsignalruf von dem Eingang getrennt wird, kann CL als Schiebecaktimpulse zugeführt wird. Die in dem

vermieden werden, immer die vorbestimmte Anzahl von Schieberegister 209 gespeicherten 8-Bit Daten werden

Übertragungskanälen für die Tonsignalrufe zu reservie- parallel in ein 8-BH Register 210 eingegeben, welchem

ren. das Signal CHC von dem Zeitgeber 201 als Übernah-

AIs Nächstes wird die Empfangseinrichtung 8 zum 15 meimpulse zugeführt werden. Die von dem Schieberegi- Empfangen des Signals von dem ODER-Gatter 89 ster 209 ankommenden 8-Bit parallelen Daten werden

erläutert jedesmal dann gespeichert, wenn der Pegel des Signals

Fig. 14 ist ein Blockdiagramm der Empfangseinrich- CHCvon einem hohen auf einen niedrigen Wert geht

tung 8, die so arbeitet daß sie die durch die Die von dem Register 210 abgeleiteten 8-Bit parallelen

Übertragungseinrichtung 6 gemultiplexten Signale 20 Daten werden in entsprechender Weise den Eingängen

trennt und die getrennten Signale zu den notwendigen eines UND-Gatters 211 und gleichzeitig in entsprechen-

D/A-Wandlern 200, bis 20O₂₄ leitet Die Empfangsein- der Weise den Eingängen eines UND-Gatters 212

richtung 8 besitzt einen Zeitgeber 201, um das zugeleitet nachdem jedes Bit der 8-Bit parallelen Daten

Rahmensynchronisationsimpulssignal FS abzuleiten, das durch einen der Inverter 213 bis 220 invertiert worden

in dem als Eingangssignal von der Übertragungsleitung 25 ist Deshalb steigt der Ausgangspegel des UND-Gatters

7 gelieferten gemultiplexten Übertragungssignal enthal- 211 nur dann an, wenn die 8-Bit Daten von dem Register

ten ist und um ein Rahmensynchronisationsimpulssignal 210 (111111U)₂ lauten, und der Ausgangspegel des

zu erzeugen, das mit der Übertragungseinrichtung UND-Gatters 212 steigt nur dann an, wenn die 8-Bit

synchronisiert ist Der Eingang des Zeitgebers 201 ist Daten von dem Register 210 (0000000O)₂ lauten. Als

mit der Übertragungsleitung verbunden, und der 30 Folge davon kann, weil das durch Benutzung des

Zeitgeber hat neben der Aufgabe der Erzeugung des Vorcodegenerators 85 eingefügte Vorcoüesignal Su und

oben erwähnten Rahmensynchronisierimpulssignals FS das durch Benutzung des Nachcodegenerators 86

die Aufgabe, ein Taktimpulssignal CL und ein eingefügte Nachcodesignal 5m durch den Tonkanalde-

Kanaltaktsignal CHC zu erzeugen, die mit den in der tektor 205 leicht erkannt werden können, die Tatsache, Übertragungseinrichtung 6 in entsprechender Weise 35 daß ein Tonsignalruf einem Übertragungskana] zuge-

erzeugten Signalen CL und CHC synchronisiert sind. teilt ist durch den Pegelzustand des UND-Gatters 211,

Der Zeitgeber hat außerdem die Aufgabe, die und die Tatsache, das ein Tonsignalruf von e?nem Adressenbits der Tonfrequenzsignale des im Multiplex- Eingangskanal abgeschaltet worden ist, durch den

betrieb übertragenen Signals zu decodieren, das im Pegelzustand des UND-Gatters 212 erkannt werden.

Falle des in F i g. 2 gezeigten Ausführungsbeispiels als 40 Die Statusregisterschaltung 206 enthält D-Flip-Flops Eingangssignal über die Übertragungsleitung 7 angelie- 2211 bis 22I_n, die in Reihe geschaltet sind, um ein

fert wird. Die decodierte Information wird in einen Schieberegister 225 zu bilden. Um die Daten in diesen

Adressengenerator 202 eingegeben. Der Adressengene- Flip-Flops zu verschieben, wird das Kanaltaktsignal

rator 202 hat 24 Ausgangsleitungen 202, bis 202₂4, die CHC von dem Zeitgeber 201 an den Takteingang C

den Ausgangskanälen 1 bis 24 entsprechen, und jede 45 jedes der Flip-Flops 2211 bis 221 „angelegt, die alle durch'

dieser Ausgangsleitungen ist mit einem Eingang eines Vorderflanken getriggerte Flip-Flops sind. Der Q-Aus-

der UND-Gatter 203; bis 20324 verbunden. Der andere gang des Flip-Fiops 22124 ist derart mit dem D-Eingang

Eingang jedes dieser UND-Gatter ist mit der Übertra- des Flip-Fiops 2211 verbunden, daß das Schieberegister

gungsleitung 7 verbunden, und der Pegel lediglich der 225 als zyklisches Schieberegister arbeitet Der Q-Aus-

Ausgangsleitung des Adreßgenerators 202 steigt ent- so gang des Flip-Flops 22I_n ist außerdem mit einem

sprechend der decodierten Information des Zeitgebers Eingang eines UND-Gatters 222 und mit einem Inverter

201 an. Dadurch werden die Tonfrequenzsignale mit 223 verbunden, dessen Ausgang mit einem Eingang

Hilfe des Adressengenerators 202 durch ODER-Gatter eines UND-Gatters 224 verbunden ist Der Ausgang des*

204i bis 204₂4 auf die gewünschte D/A-Wandler verteilt UND-Gatters 211 ist mit dem anderen Eingang des

Die Empfangseinrichtung 8 besitzt außerdem einen 55 UND-Gatters 224 und der Ausgang des UND-Gatters Tonkanaldetektor 205 zum Feststellen des Übertra- 224 ist mit dem Setzeingang S des Flip-Flops 22I_n

gungskanals, mit welchem das Tonsignal verbunden verbunden. Der Ausgang des UND-Gatters 212 ist mit.

oder von welchem das Tonsignal getrennt ist Wenn das dem anderen Eingang des UND-Gatters 222 verbunden,

Tonsignal irgendeinem Übertragungskanal zugeteilt ist, dessen Ausgang mit dem Rücksetzeingang R des

wird ein Reservesignal S_n, erzeugt und dem Statusregi- 60 Flip-Flops 22I_n verbunden ist

ster 206 zugeführt, in welchem die für Tonfrequenzsi- Als Nächstes werden die Wirkungsweise des Detek-

gnale verwendeten Übertragungskanäle gespeichert tors 205 und der Schaltung 206 anhand eines konkreten^

werden. Wenn das Tonsignal von einem Übertragungs- Beispiels erläutert. In dem Schieberegister 225 werden π

kanal abgeschaltet wird, wird ein Auslösesignal S_n Datenbits zyklisch verschoben und der logische Zustand

erzeugt und dem Statusregister 206 zugeleitet. Um diese 65 der η Datenbits stellt einen zugeteilten Zustand in jedem

Operation auszuführen, werden das Multiplexübertra- Übertragungskanal dar. Das Datenbit wird »1«, wenn

gungssignal auf der Leitung 7 und das von einem der entsprechende Übertragungskanal einem Tonsignal

Inverter 207 invertierte Rahmensynchronisierimpulssi- zugeteilt worden ist, und das Datenbit wird »0«, wenn

17 18

der entsprechende Übertragungskantl nicht einem Adreß-Datenwert zum Bestimmen der Adresse des

Tonsignal zugeordnet ist Angenommen das Tonsignal Pufferspeichers 230, und das Signal S₂₃, wird von der

ist dem Übertragungskanal TCH, zugeteilt und die Speichersteuerung 231 erzeugt

Daten für den Kanal TCH, werden in dem Schieberegi- In Fig. 16 sind der Pufferspeicher 230 und die

ster 225 von dem Flip-Flop 221,-/zudem Flip-Flop 5 Speichersteuerung 231 im Detail dargestellt Die I

221, in dem Zeitpunkt verschoben, wo der Pegel des Speichersteuerung 231 hat einen Leseadressenzähler I

Signals CHC von niedrig nach hoch geht, dann ist der 232. einen Schreibadressenzähler 233 und einen Q-Ausgang des Flip-Flops 221_Λ auf niedrigem Pegel, so Multiplexer 234. Das Signal 227 wird den Zählen 232

daß ein Eingang des UND-Gatters 224 auf hohem Pegel und 233 als Zählimpulse zugeführt Der Multiplexer 234

ist In diesem Augenblick wird, weil die Daten des io gibt als Signal S₂₃, entweder einen Adreß-Datenwert

Kanals TCH, auf der Leitung 7 übertragen werden, das RAD von dem Zähler 232 oder einen Adreß-Datenwert Vorcodesignal Sis dem Schieberegister 203 als Signal WRD von dem Zähler 233 ab. Diese selektive SD zugeführt als Folge der Zuteilung dieses Tonsignals. Ausgangsoperation wird unter Ausnutzung des Signals Dadurch wird das Vorcodesignal 5» in dem Augenblick CL ausgeführt, das dem Pufferspeicher 230 ebenfalls als

in dem Reg'ster 210 gespeichert, wo der Pegel des 15 Schreibimpuls zugeführt wird. Wenn das Signal CL auf

Signals CHC von hoch nach niedrig geht, und das hohem Pegel ist, leitet der Multiplexer 234 das Ausgangssignal des UND-Gatters 211 steigt an. Als Adreßdatum WRD als Signal S₂₃, ab und der Speicher Folge davon wird das Flip-Flop 22I₂₄ gesetzt, so daß der 230 arbeitet so, daß er das Signal S₂₂₉ entsprechend der Q-Ausgang desselben auf hohen Fegel geht Danach Bestimmung des Signals S₂₃I speichert Wenn das Signal

geht dar Q-Ausgang des Flip-Flops 221„ immer dann 20 CL auf niedrigem Pegel ist, leitet der Multiplexer 234

hoch, wenn die Leitung 7 wieder durch den Übertra- den Adreß-Datenwert RAD als Signal S₂₃, ab und der

gungskanal 7CHi besetzt wird, weil die Daten in dem Speicher 230 arbeitet so, daß er die in der durch den

Schieberegister 225 durch Zuführen von ω Impulsen des Adreß-Datenwert RAD bestimmten Adresse gespei- Signals CHC immer in die gleiche Stellung zurückkeh- cherten Daten ausliest Das Signal S₂₂₇ wird dem

ren. Wie aus der obigen Beschreibung hervorgeht, geht 25 Pufferspeieher 230 zugeleitet, um die SchreuWLeseope-

°ξ* ^Pe8^{el der} Leitung 226 immer dann hoch, wenn die ration zu steuern. Das heißt, wenn das Gatter 227

Übertragungsleitung 7 dem Übertragungskanal züge- gesperrt ist, wird der Pufferspeicher 230 infolge der

wiesen wird, die den Tonsignalen zugeteilt sind. Weil das Tatsache, daß die Taktimpulse nicht an den Speicher 230

Nachcodesignal Sm in dem Register 210 gespeichert geliefert werden, veranlaßt, jede Operation zu stoppen.

wird, wenn der Tonsignalruf von dem Eingangskanal 30 Ein Auslesedatum ROD wird von dem Speicher 230

abgeschaltet wird, steigt andererseits der Ausgangspe- an einen Adressengenerator 235 und an je einen der

gel des UND-Gatters 212 an, und das Flip-Flop 221„ Eingänge von UND-Gattern 236, bis 236» geliefert Der

wird wegen des hohen Pegels auf der Leitung 226 Adressengenerator 235 hat 24 Ausgangsleitungen 235,

zurückgesetzt Als Folge davon werden die als Antwort bis 235₂₄, die den 24 Ausgangskanälen 1 bis 24

auf den Empfang des Vorcodesignals in das Schieberegi- 35 entsprechen, und je eine dieser Ausgangsleitungen ist

ster 225 eingeschriebenen Daten durch den Empfang mit einem der anderen Eingänge der UND-Gatter 236,

des Nachcodesignals gelöscht, das unter Verwendung bis 236» verbunden. Der Adressengenerator 235 hat die

des gleichen Ubertragungskanals ausgesendet wird, der Aufgabe der Decodierung der in den Daten von dem

für das oben erwähnte Nachcodesignal verwendet wird. Speicher 230 enthaltenen Ausgangskanalinformationen;

Durch Überwachen des Pegels der Leitung 226 wird 40 und nur die Ausgangsleitung oder -leitungen des

,u i^st8^{estel l}< ^{ob der} Übertragungskanal irgend- Adressengenerators 235 gehen entsprechend der

welchen Tonsignalen zugeteilt ist oder nicht decodierten Information auf einen hohen Pegel.

NachFig. 14 ist der Ausgang der Statusregisterschal- Dadurch werden die Datensignale von dem Speicher

tung 206 mit einem Eingang eines Gatters 227 230 entsprechend dem Ausgangssignal von dem

verbunden, deren anderen Eingängen die Signale FS 45 Adressengenerator 202 durch die Verzögerungsschal-

und CL,zugeführt werden. Daher kann das Taktimpuls- tungen 237, bis 237₂₄ und die ODER-Gatter 204, bis

signal CL nur dann durch das Gatter 227 laufen, wenn 204» auf die D/A-Wandler verteilt

sich das Signal FS an Zustand niedrigen Pegels befindet Im Folgenden wird die Arbeitsweise des dargestellten

und der Pegel auf der Leitung 226 niedrig ist Das Signal Ausführungsbeispiels des Paket-Übertragungssystems

S₂₂₇ wird dann von dem Gatter 227 einem Paketsignal- so erläutert Prozessor 229 und einer Speichersteuerung 231 Angenommen, daß das Signal Sg das Tonsignal ist, das

zugeführt Die Signale FS und das Signal von der dem Übertragungskanal 7CH₂ zugeteilt ist, und daß Statusregisterschaltung 206 werden Eingängen eines keine Tonsignale den anderen Übertragungskanälen Gatters 228 zugeführt, dessen einer Eingang mit der TCH_U TCH₃, 7CH₄, ... zugeteilt sind, dann wird das . Leitung 7 verbunden ist Deshalb läßt das Gatter 228 das 55 signal GIS (Fig. 13) so aussehen, wie in Fig 17A Signa auf der Leitung 7 nur durchlaufen, wenn das gezeigt ist Das Ausgangssignal S* von dem UND-Gat-Signal FS auf niedrigem Pegel und das auf der Leitung ter 98 wird daher so sein, wie in F i g. 17B gezeigt ist Aus erscheinende Signal niedrig ist Das heißt das Signal diesem Grunde wird der Inhalt des Pufferspeichers 90 wird mit Ausnahme der Rahmensynchronisierimpulse d. h. die gepackten Datensignale, mit Hilfe dieses Signals und des Tonsignals dem Paketsignal-Prozessor 229 60 S_x während der Zeitabschnitte ausgelesen, in denen zugeleitet Das Signal S₂₂₈ von dem Gatter 228 wird in kein Tonsignal und kein Rahmensynchronisierimpuisdem Prozessor 229 verarbeitet, um in der gleichen signal vorhanden ist, und das Tonsignal sowie die Weise wie in konventionellen Paket-Übertragungssy- Datensignale werden so gemultiplext, daß dem Übertrastemen die gepackten Daten in dem Signal S₂₂₈ in gungskanal Priorität gegeben wird, der dem Tonsignal ungepackte digitale Daten umzuwandeln. Das Signal 65 zugeteilt ist Das Format des gemultiplexten Signals ist von dem Paketsignal-Prozessor 229 wird einem in F i g. 17C gezeigt

Pufferspeicher 230 zugeführt, der durch die Signale S₂₃₁, Wenn die Tonsignale VD. und VD₄ und die S₂₂₇ und CL gesteuert wird. Das Signal S₂₃, ist ein Datensignale PS. bis PS_a wie sie in < 18 gezeigt sind als

ti

19 20

Eingangssignale an die wie oben beschrieben aufgebau- dem Paket von Datensignalen beigegebenen Identifizie-

ten Übertragungseinrichtung 6 geliefert werden, dann rungscode (z. B. 01111110)2 fest, zieht nur die mit diesem

werden die Tonsignale VD, und VD₆ den freien Identifizierungscode versehenen Pakete heraus und gibt

Übertragungskanälen (TCH\ und TCH₂ im Fallendes sie in den Pufferspeicher 230 ein. Das Ausgangssignal

Beispiels von Fig. 18) entsprechend ihrer Eingangsrei- 5 S229 des Paketsignal-Prozessor 229 wird deshalb wie in

henfolge zugeteilt und wie oben beschrieben mit Hilfe Fig. 19A gezeigt aussehen. Die is dem Pufferspeicher

der Schaltungsanordnung 33 zu Tonsignal-Prozessoren 230 eingeschriebenen Daten werden mit Hilfe des

durchgeschaltet Die Datensignale PS, bis PS_C werden Leseimpulssignals Sn, von der Speichersteuerung 231

ebenfalls mit Hilfe der Schaltungsanordnung 33 zu (Fig. 19B) kontinuierlich ausgelesen und wie oben

freien Paketierungsschaltungen durchgeschaltet Die 10 beschrieben verteilt Im Falle des Beispiels von Fig. 19

Datensignale werden durch die Verzögerungsschaltun- werden deshalb die Signale PS* PSb und PSa wie in

gen in ihren entsprechenden Paketierungsschaltungen Fig. 19C gezeigt, von den UND-Gattern ohne irgendei-

um den notwendigen Betrag verzögert und anschlie- ne Überlappung der Signale erhalten.

Bend in den Pufferspeicher 90 eingegeben. Im Falle des Das Paket-Obertragungssystem, aufgebaut wie oben

Beispiels von Fig. 18 überlappen die Signale PS₄ und 15 beschrieben, erzielt einen sehr hohen Obertragungswir-

PSb teilweise einander; deshalb wird das Signal PSb um kungsgrad. Dies deshalb, weil Tonsignale und Datensi-

die Zeit f* verzögert und dann in den Pufferspeicher 90 gnale in beliebiger Weise in die Obertragungseinrich-

eingegeben. Die Tondatensignale VD, und VDb werden tung gegeben werden, und weil die Tonsignale, deren

nicht verzögert und unter Verwendung der Kanäle zulässiger Wert an Zeitverzögerung klein ist, mit

TCH_x bzw. TCH₂ unverändert übertragen. Die Daten- 20 Priorität geeigneten Übertragungskanälen in einem

signale PS„ PSi, und PSc werden unter Verwendung der Rahmen zugeteilt und zu der Empfangseinrichtung

Kanäle TCH₃, TCHt, bzw. TCH₆ übertragen. Daher gesendet werden. Die Datensignale, bei denen eine

werden die Signale entsprechend dem in Fig. 18F Zeitverzögerung in einem gewissen Maße zulässig ist,

gezeigten Datenformat gemultiplext, um zu der werden zur Kombination in einem Multiplexübertra-

Übertragungsleitung 7 gesendet zu werden. 25 gungssignal anderen Zeitabschnitten als die Kanäle

Wenn das oben beschriebene Multiplexsignal in der zugewiesen, die den Tonsignalen zugewiesen sind.

Empfangseinrichtung 8 empfangen wird, ist deshalb das Deshalb kann die erforderliche Übertragungsqualität

auf der Leitung 226 erscheinende Statussignal S2» in für die Übertragung der Tonsignale immer aufrecht

dem Teil der Zeitabschnitte niedrig, die den Übertra- erhalten werden, und die Datensignale werden, anders

gungskanälen TCH\ und TCH₂ entsprechen, und in den 30 als bei konventionellen Systemen, in denen im voraus

anderen Zeitabschnitten hoch. exclusive Kanäle vorgesehen sind, freien Kanälen

Als Folge davon wird das Multiplexsignal, von dsm zugewiesen, wenn wenige Tonsignale vorhanden sind,

das Rahmensynchronisierimpulssignal FS und die Als Folge davon ist der Wirkungsgrad der Übertragung

Tonsignale entfernt sind, als Eingangssignal an einen auch in dem Fall, wenn eine Mischung von Ton- und

Paketsignal-Prozessor 229 gegeben. Zur Unterschei- 3s Datensignalen übertragen wird, nicht geringer als

dung des Paketes von Datensignalen von den derjenige von konventionellen Systemen.
Tonsignalen stellt der Paketsignal-Prozessor 229 den

Hierzu 24 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Paketübertragungssystem mit einer Senderstation und einer Empfängerstation, bei dem Tonsignale und Datensignale gepackt und übertragen werden und entweder die Tonsignale oder die Datensignale wahlweise von der Senderstation zu der Empfangerstation über dieselbe Übertragungsleitung abertragen werden, dadurch gekennzeichnet, daß die Senderstation (2) enthält:

eine Auswahlverbindungseinrichtung (22) mit einer Verbindungseinheit zum Zuweisen des Tonsignals zu einer vorbestimmten Adresse in jedem Rahmen, um die Adresse nach einer Zeit zu belegen, zu der ein besonderes Rufeinleitungssignal, welches das Ton signal anzeigt, festgestellt worden ist, und mit einer Freigabeeinheit zu:n Freigeben der Adresse aus dem Besetztzustand, wenn ein Schlußsignal des Datensignal; festgestellt wird,

eine Erkennungseinrichtung (2S₁ 31, 32) zum Unterscheiden der Art jedes an jedem Eingangskanal ankommenden Eingangssignals, eine Einrichtung (23, 24) zum Verarbeiten des ankommenden Signals entsprechend der durch die Erkennungseinrichtung unterschiedenen Art des ankommenden Signals und eine Multiplexeinrichtung (21, 87 bis 91) zum Zuweisen der von der Verarbeitungseinrichtung verarbeiteten Tonsignale zu einer bestimmten Adresse in jedem Rahmen, um die Adresse vor der Zuweisung des Datensignals zu belegen und die durch die Verarbeitungseinrichtung gepackten Datensignale derjenigen Adresse zuzuweisen, für die keine Prioritätszuweisung für die Tonsignale durchgeführt wird, entsprechend dem Unterscheidungsergebnis der Erkennungseinrichtung, wodurch die ankommenden Signale multiplexiert werden.

2. Paketübertragungssystem nach Anspruch t, dadurch gekennzeichnet, daß die Verarbeitungseinrichtung (23,24) eine Vielzahl von Tonsignalprozessoren (23) zum Verarbeiten der Tonsignale und eine Vielzahl von Paketierungsschaltungen (24) zum Paketieren der Datensignale enthält und daß eine Schaltungsanordnung (33) zum selektiven Zuführen der ankommenden und zu verarbeitenden Signale zu den Tonsignalprozessoren oder Paketierungsschaltungen entsprechend der Steuerung der Erkennungseinrichtung (25,31,32) vorgesehen ist

3. Paketübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Erkennungseinrichtung (25, 31, 32) einen Signaldetektor (25) zum Unterscheiden, ob ein ankommender Ruf ein Tonsignal ist oder nicht, ein Belegungsstatusregister (31) zum Speichern des Ergebnisses der Unterscheidung durch den Signaldetektor und eine Verbindungssteuereinrichtung (32) zum Erzeugen von Daten, welche die Beziehung zwischen einem Eingangskanal eines Tonsignals und einer Adresse darstellen, der das Tonsignal zugewiesen ist, enthält.

4. Paketübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Multiplexeinrichtung (21, 87 bis 91) einen Pufferspeicher (90) zum zeitweisen Speichern der paketierten JDatensignale und eine Speichersteuerschaltung (91)*zum Steuern der Ausleseoperation des Pufferspeichers derart, daß der Inhalt des Pufferspeichers Adressen zugewiesen wird, denen kein Tonsignal zugewiesen ist. enthält.

5. Paketübertragungssystem nach Anspruch 3, dadurch gekennzeichnet, daß die Verbindungssteuereinrichtung (32) eine Auswahlschaltung, die für die Zuweisung eines Tonsignals eine freie Adresse auswählt, wenn das Tonsignal beginnt, einen Zuweisungsspeicher zum Speichern der Beziehung zwischen einem Eingangssignal des Tonsignals und einer Adresse, der das Tonsignal zugeteilt ist, eine Schreibeinrichtung, die die Adresse schreibt, der das Tonsignal entsprechend der Information von der Auswahlschaltung zugeteilt worden ist, und eine Löscheinrichtung, welche die dem Tonsignal entsprechende Information löscht, wenn das Tonsignal vorüber ist, enthält

6. Paketübertragungssystem nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß jedem Tonsignal ein besonderer Code hinzugefügt ist, um zwischen dem Tonsignal und dem Datensignal zu unterscheiden, unä daß die Erkennungseinrichtung (25, 31, 32) das Tonsignal durch Feststellen des besonderen Codes erkennt