JPS585541B2

JPS585541B2 - パケット伝送方式

Info

Publication number: JPS585541B2
Application number: JP53053776A
Authority: JP
Inventors: 高橋修; 筆本一三生
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1978-05-08
Filing date: 1978-05-08
Publication date: 1983-01-31
Also published as: GB2025735B; GB2025735A; DE2918539C2; DE2918539A1; NL7903584A; JPS54145406A; US4238851A; CA1147875A; FR2425778B1; FR2425778A1

Description

【発明の詳細な説明】本発明はパケット伝送方式に関し、更に詳細に述べると
、音声データ信号を含む各種データ信号を所要の伝送品
質で効率よくパケット伝送することができるパケット伝
送方式に関する。

回線の有効利用を図るために企図された伝送方式の１つ
にパケット伝送方式があるが、パケット伝送方式は伝送
遅延時間が実用上許される限度にまで大きくなることを
許容することにより回線の利用効率を高めるものである
から、例えば、音声データ信号を含む各種デイジタルデ
ータ信号が所定のパケット通信網内において伝送されて
いる場合において、パケット化された音声データ信号を
より厳しい伝送遅延時間に関する制限が要求される回線
に接続することができないという不便さを有していた。

そこで従来、この不便を解消するために、パケット伝送
方式において、例えば所望により公衆回線に接続される
音声データ信号の如き伝送遅延時間が厳しく制限されて
いるデータ信号と、伝送遅延時間がある程度大きくなる
ことを許されるその他のデータ信号との２種類にデータ
信号を分類し、これらの２種類のデータ信号に対して夫
々別個の固定したタイムスロットを割り当ててこれらの
データ信号を各タイムスロツト内において夫々所要の伝
送遅延時間特性が満足されるように伝送する方式が用い
られている。

併し乍ら、この従来の方式では、音声データ信号等は夜
間になると通話数が減少するので、伝送遅延時間の大き
くなることが許されないようなデータ信号に対して割り
当てられたチャンネルの利用率が低下し、従ってシステ
ム全体として見た場合にも回線の占有率が低下し、パケ
ット通信網の有効利用を図ることができず、パケット伝
送方式を採用した意味がなくなってしまうという欠点を
有している。

音声データを含む各種データをパケットに伝送するパケ
ット伝送方式に存在する相反する上記２つの問題点を解
消し、適切かつ最小規模の設備構成において、伝送効率
を低下させることなく、音声データなどのように遅延時
間許容値の小さい特定種類のデータ信号の伝送特性を高
品質に維持できるパケット伝送方式を得ることにある。

本発明の方式によるパケット伝送方式の特徴は、音声デ
ータを含む各種データ信号をパケットにして伝送するパ
ケット伝送方式において、特別な伝送遅延特性が要求さ
れる呼の発生があった場合に該呼を該呼の性質に応じて
伝送路に接続する送信側選択接続手段と、該呼のみを予
め定められた各フレーム内の所定の同一アドレスに優先
的に割り当てて専有させ該呼が終了した時に該アドレス
の専有状態を解除するようにして前記各種データ信．号
をパケット多重化する多重化手段であって、前記各種デ
ータ信号の種類を識別する信号検出回路と、前記各種デ
ータ信号を前記各種データ信号の種類に応じて処理しう
る受信回路と、前記信号検出回路からの出力により制御
され前記各種データ．信号を該信号の性質に応じた前記
受信回路に接続する選択切換回路と、前記受信回路から
の出力のうち伝送遅延の許容量が小さい出力をそのまま
出力して優先的に所定フレーム内のアドレス割り付けを
行なえるように前記出力のうち大きな伝送迦延が許され
る出力の出力タイミングを可変しうる遅延手段と、多重
化する目的で伝送遅延許容量か少ない前記出力と前記遅
延手段を介してとり出された出力とを合成する手段を包
含するもの、とを有する多重化装置、及び、前記多重化
手段により多重化された多重信号を前記フレーム内のア
ドレスとパケット化されている前記データ信号の各々の
属性とに基づいて分離する多重分離手段であつて、前記
多重信号に含まれる個々の信号の性質を識別する検出回
路と、前記個々の信号を分離する手段と、前記個々の信
号に適応する複数の送信回路と、前記検出回路からの信
号により分離された前記個々の信号を適応する前記送信
回路に接続するための接続回路とを包含するものと、前
記多重分離手段によって多重分離された各データ信号を
夫々所要の送出装置に接続する受信側選択接続手段、と
を有する多重分離装置、とを備え、前記各種データ信号
の状態に適応した伝送フレームフオーマットによるパケ
ット多重化を行うことにある。

以下、図示の実施例により本発明を詳細に説明する。

本発明によるパケット伝送装置の一実施例の送信部１が
第１図に、同装置の受信部２が第２図に夫々ブロック図
にて示されている。

このパケット伝送装置は、伝送品質が厳しく規定されて
いる回線にも接続するために伝送遅延時間の長さに対し
て厳しい制限が課されていて特別な伝送品質が要求され
ている音声データ信号と、特別な伝送品質が要求されて
いない通常のデータ信号とが入力端子３１，３２，・・
・・・・，３２４に最大２４チャンネル分まで適宜に入
力されるようになっており、これらの音声データ信号の
所要の伝送品質を損うことなく、通常のデータ信号と共
にパケット多重化してパケット伝送を行うものである。

第１図を参照すると、送信部２は音声データ信号用の受
信回路４１，４２，・・・４ｎと、通常のデータ信号用
の受信回路５１，５２，・・・５ｍとを有し、入力端子
３１乃至３２４とこれらの受信回路４１乃至４ｎ及び５
１乃至５ｍの各入力端子とは送信側の選択接続装置６を
介して接続されるようになっている。

選択接続装置６は、各入力端子に入力された信号が音声
データ信号か通常のデータ信号かを判別して、入力信号
が音声データ信号である場合にはその該当入力端子を音
声データ信号用の受信回路４１乃至４ｎのうちの空いて
いる受信回路の入力端子に接続し、一方、入力信号が通
常のデータ信号である場合にはその該当入力端子を通常
のデータ信号用の受信回路５１乃至５ｍのうちの空いて
いる受信回路の入力端子に先着順に接続して、入力信号
に対する適切なチャンネルを選択確保するためのもので
ある。

このため、選択接続装置６は、入力される各データ信号
のフラグビットを解読してその入力データ信号が音声デ
ータ信号か通常のデータ信号かを識別すると共に発呼が
あったことを検出するための発呼信号検出回路７を含ん
で成る信号検出回路８を備えている。

発呼信号検比回路７からの発呼検出信号Ｓ１は、各チャ
ンネルの占有状態を記憶しているステイタスレジスタ９
からの占有状態信号Ｓ２と共に望アドレス割け回路１０
に入力されており、この回路１０において、ある発呼信
号に対して、その発呼信号に適するチャンネルが空いて
いるかどうかを調べ、若して空いているチャンネルがあ
れば、当該発呼信号がそのチャンネルに割り付けられる
。

チャンネルの割り付けが決定されると、そのチャンネル
に対応するステイタスレジスタ９中の所定のレジスタに
対し回路１０からセット信号Ｓ３が出力され、その所定
のレジスタの内容を「０」から「１」に変更する。

従って、レジスタの内容が「０」又は「１」のどちらで
あるかによって或るチャンネルが占有されているか否か
を知ることができる。

信号検出回路８は、更に、このようにして呼接続された
信号の呼が終了した場合にチャンネルの占有を解除でき
るようにするため、各入力データ信号が入力されている
解放信号検出回路１１を有しており、この回路１１によ
って、各入力データ信号の終端に挿入されている解放信
号（例えば電話機のフツクオン状態に応答して発生する
フラッグビット）が検出され終了検出信号Ｓ４を空アド
レス割付回路１０に送る。

空アドレス割付回路１０はこの信号Ｓ４を受けとると、
ステイタスレジスタ９に対してリセット信号Ｓ５を出力
し、ステイタスレジスタ９内のこのチャンネルに対応し
たレジスタの内容を「１」から「０」に変える。

このステイタスレジスタの内容は夫々対応する受信回路
４１乃至４ｎ及び５１乃至５ｍに夫々入力されており、
後で詳しく述べるようにして、各受信回路内において占
有状態信号を基にチャンネルの予約、解除が行なわれる
。

占有状態信号Ｓ２は、また、各入力端子３１乃至３２４
に入力された信号を所要の受信回路に夫々選択的に接続
するスイッチ回路１２を含む送信側の選択切換回路１３
を制御するために、選択切換回路１３内の制御回路１４
及び受信回路割当回口５に入力されている。

受信回路割り当て回路１５は占有状態信号Ｓ２を受け取
り、使用されている受信回路はどれかを判別し、その判
別結果を判別信号Ｓ６として制御回路１４に供給してい
る。

そして制御回路１４では、占有状態信号Ｓ２と判別信号
Ｓ６とを基に、いずれかの入力端子に入力された発呼入
力データ信号をどの受信回路に接続すべきかを判別し、
その入力データ信号を適応する受信回路グループの空い
ている受信回路に接続するための接続制御信号群Ｓ７を
スイッチ回路１２に供給する。

尚、呼が生じた場合に、その呼に適する受信回路が全て
他の呼のために占有されている場合には、空アドレス割
り付け回路１０から要求拒否の返送信号（図示せず）が
発呼側に向けて送出される。

音声データ信号用の受信回路４１は、スイッチ回路１２
の接続によって入力された音声データ信号Ｓ８のフレー
ム同期パルスのタイミングをこのパケット伝送装置内に
設けられたタイミング発生淵６からのフレーム同期パル
ス信号Ｓ９のタイミングに一致させるためのフレーム同
期回路１７を有し、フレーム同期回路１７によりフレー
ム同期パルス信号Ｓ９にフレーム同期した音声データ信
号Ｓ８はオア回路１８の１つの入力に印加される。

受信回路４１は更に、ステイタスレジスタ９からのその
受信回路に対応する占有状態信号Ｓ２が入力され、信号
Ｓ２が「０」から「１」に変化したことに応答してパル
ス出力を発生する予約検出回路１９と、信号Ｓ２が「１
」から「０」に変化したことに応答してパルス出力を発
生する解放検出回路２０とを有し、予約検出回路１９か
らのパルス出力はこの受信回路が予約された旨の予約指
示信号Ｓ１０を出力する予約指示信号発生器２１に入力
され、一方、解放検出回路２０からのパルス出力はこの
受信回路が解放された旨の解放指示信号Ｓ１１を出力す
る解放指示信号発生器２２に入力される。

これらの各指示信号Ｓ１０，Ｓ１１はオア回路１８の他
の入力に夫々接続されている。

上記では音声データ用受信回路グループのうちの１つの
受信回路について説明したが他の受信回路４２，・・・
４ｎも同一の構成となっている。

一方、通常のデータ信号用の受信回路５１は、スイッチ
回路１２の接続によって入力される通常のデータ信号８
１２をメモリ制御回路２３（後述）からの遅延制御信号
８１５によって所定時間だけ遅延させるための遅延回路
２４と、通常のデータ信号８１２に対して相手先アドレ
スをつけてパケット組立を行なうパケット化回路２５と
から成っている他の受信回路５２，・・・５ｍも全く同
一の構成であるこれらの受信回路４、乃至４ｎ及び５，
乃至５ｍは、アンド回路２６１，２６２，・・・２６ｎ
、オア回路２７、２８、バツファメモリ２９及び前述の
メモリ制御回路２３と共に、音声データ信号のみをフレ
ーム同期信号Ｓ９により定められたフレーム内の所定の
同一アドレスに優先的に割り当てて専有させ、いずれか
の音声データ信号の呼が終了した時にこの音声データ信
号に対するアドレスの専有状態を解除するようにして、
各種データ信号、即ち音声データ信号と通常のデータ信
号とをパケット多重化する多重化装置３０を構成してい
る。

即ち、各受信回路４１乃至４ｎの出力は夫々対応して設
けられたアンド回路２６１乃至２６ｎの各一方の入力に
接続されており、その各他方の入力にはステイタスレジ
スタ９内の対応するレジスタからの出力が入力されてい
て、入力端子３，乃至３２４に入力された音声信号に対
してアドレス割りけけされた受信回路の出力に対応する
アンド回路の他方の入力のみが「１」となって、その受
信回路の出力がオア回路２７、２８を介して伝送ライン
３１に送出されるようになっている。

そして、音声データ信号用の受信回路のそれぞれは、各
々のフレーム同期回路１７によって、フレーム同期パル
ス信号Ｓ９により規定される所定のフレーム内の２４個
のアドレスのうち相互に重複しないｎ個のアドレスを夫
々専有して入力された音声データ信号を送ることができ
るようになっているため、音声データ信号に関しては、
空アドレス割付回路１０によって１つの音声データ信号
用の受信回路が割り当てられると、１フレーム中の１つ
のアドレスが定められ、従って殆んど伝送遅延時間の発
生なく伝送ライン３１に送出される。

このようにして、殆んど伝送遅延時間の発生なく所定の
アドレスに割り当てられて送られる音声データ信号に通
常のデータ信号を多重化するために、遅延回路２４を介
して所要の遅延時問わ与えられて取り出された通常のデ
ータ信号はワイヤードオア回路３２を介してバツファメ
モリ２９に入力されてストアされる。

遅延回路２４は、パケット化された複数の通常のデータ
信号が受信回路５１乃至５ｍのうちの一部又は全部にラ
ンダムに入力された場合に、これらのパケット化データ
信号が同時にバツファメモリ２９に入力されるのを防止
するために設けられたものである。

各受信回路におけるパケット化回路２５では、パケット
化データ信号のパケットフラグを解読して、各受信回路
は入力されるパケット化データ信号の入力タイミングを
検出し、そのタイミング検出信号Ｓ１４はメモリ制御回
路２３に入力される。

第１図では、受信回路５１からのタイミング検出信号８
１４のみがメモリ制御回路２３に入力されているように
図示されているが、他の受信回路５２，・・・，５ｍの
各４ット回路２５からも同様のタイミング検出信号Ｓ１
４が取出され、夫々メモリ制御回路２３に入力されてい
て、これらのタイミング検出信号Ｓ１４を基に、各受信
回路から出力データ信号が時間的に重複することなく取
出されるようにするための各受信回路の遅延回路の遅延
時間量が決定され、これに従った遅延量を各遅延回路に
与えるための遅延量制御信号Ｓ１５がメモリ制御回路２
３から各遅延回路２４に夫々送られる（第１図では受信
回路５１についてのみ示してある）。

従って、各遅延回路２４を通して相互に重複しないよう
に各受信回路から取出された通常のデータ信号は、メモ
リ制御回路２３からの書込信号Ｓ１６によってパツファ
メモリ２９内にストアされる。

バツファメモリ２９内にこのようにしてストアされたデ
ータ信号は、オア回路２７から出力される多重化音声デ
ータ信号Ｓ１７と、フレーム同期パルス信号Ｓ９と共に
オア回路２８の各入力に夫々入力されており、オア回路
２８の出力からこれらの信号の多重化信号が取出せるよ
うになっている。

バツファメモリ２９内のデータ信号を多重化音声データ
信号Ｓ１７の空アドレス内に順次挿入するため、メモリ
制御回路２３にはパケット禁止回路３３からのパケット
禁止信号Ｓ１８とフレーム同期パルス信号Ｓ９が入力さ
れている。

パケット禁止回路３３はステイタスレジスタ９からの出
力が入力されており、１フレーム中のどのアドレスが割
り当てられているかを検出して、通常のデータ信号を１
フレーム中のどのアドレスに選出してはならないかを示
すパケット禁止信号Ｓ１８を出力するものである。

メモリ制御回路２３は、このパケット禁止信号Ｓ１８と
フレーム同期パルス信号Ｓ９とに基づいて読出しパルス
信号Ｓ１９をバツファメモリ２９に送出し、バツファメ
モリ２９の内容を多重化音声データ信号Ｓ１７の空アド
レス内に順次挿入することができる。

この多重化処理動作を第３図を用いて更に詳しく説明す
る。

今、多重化音声データ信号８１７において、１フレーム
中のアドレス＃２に音声データ信号Ｓ８が割り当てられ
ており、他のアドレス＃１、＃３、＃４、・・・には如
何なる音声データ信号も割り当てられていないものとす
る。

従って、パケット禁止信号ＳｔＳは第３図ａに示すよう
にアドレス＃２のタイミングの時にのみ「１」となる信
号として出力される。

この時フレーム同期パルス信号Ｓ９は第３図ｂのように
なる。

従って読出しパルス信号８１９は信号Ｓ１８，Ｓ９が共
に「０」にある期間中においてのみ出力される（第３図
ｅ）。

従ってバツファメモリ２９の内容は、即ちパケット化さ
れた通常のデータ信号はこの読出しパルス信号Ｓ１９に
よって音声データ信号及びフレーム同期パルス信号の存
在しないタイムスロット中に読出され、音声データ信号
に割当てられたアドレスを優先するようにして音声デー
タ信号と通常のデータ信号が多重化される。

この多重化の様子が第３図ｄにこの場合のデータフォー
マットとして示されている。

このような構成によると、送信部２に対し、第４図ａ乃
至第４図ｅに夫々示される音声データ信号Ｓ８１，Ｓ８
２，及び通常のデータ信号Ｓ１２１，乃至Ｓ１２−３が
入力されると、音声データ信号Ｓ８１，Ｓ８２はすでに
説明したように選択接続装置６によってその入力タイミ
ングに応じた空アドレス（図示の例では＃２，＃１）に
夫々割当てられて所定の音声データ用の受信回路に接続
される。

一方、通常のデータ信号Ｓ１２１乃至Ｓ１２３は、同じ
く選択接続装置６によって空いているいずれかの通常の
データ信号用の受信回路に接続される。

通常のデータ信号は各受信回路内の遅延回路において夫
々所要の遅延時間が与えられて順次バツファメモリ２９
に入力される。

図示の例では、信号Ｓ１２１とＳ１２２とが一部重複し
ているので、信号Ｓ１２２が時間ｔ１だけ遅延されてバ
ツファメモリ２９に入力されることになる。

音声データ信号Ｓ８１，Ｓ８２は夫々そのまま何ら時間
遅延を生ずることなく、アドレス＃２、＃１に割り当て
られて伝送される。

データ信号Ｓ１２１，Ｓ１２２，Ｓ１２３はすでに述べ
たように、夫々アドレス＃３、＃４、＃６に割りつけさ
れ、結局第４図ｆによって示されるデータフォーマット
に従って多重化されて伝送ライン３１に送出される。

次に、第２図により受信部３について説明する。

受信部３は、送信部２において多重化された多重信号を
フレーム内のアドレスと、パケット化されているデータ
信号の夫々の属性とに基づいて分離する多重分離装置３
４と、この多重分離装置３４によって多重分離された各
データ信号を夫々所要の送信回路に接続する受信側の選
択接続装置３５とを備えている。

多重分離装置３４は、伝送ライン３１から入力される信
号に含まれるフレーム同期パルス信号Ｓ９を取出して送
信部と同期したフレーム同期パルス信号Ｓ２１を作るた
めのタイミング発生回路３６を有している。

このタイミング発生回路３６の入力は伝送ライン３１に
接続されており、上述のフレーム同期パルス信号８２１
を発生させる列、図示の実施例では伝送ライン３１を介
して入力される多重信号Ｓ２０における音声データ信号
のアドレスビットを解読する機能をも有しており、解読
内容はアドレス発生器３７に入力される。

アドレス発生器３７は、音声データ信号用のアドレスに
夫々対応したｎ個の出力を有しており、これらの出力は
、夫々、アンド回路３８１，３８２，・・・，３８ｎの
各一方の入力に接続されている。

これらのアンド回路の各他方の入力は伝送ライン３１に
接続されており、タイミング発生回路３６における解読
内容に従ってアドレス発生器３７の所定の出力のみが「
１」となり、これにより音声データ信号のみが、アドレ
ス別に選択接続装置３５のスイッチ回路３９に入力され
る。

多重分離装置３４は更に、伝送ライン３１から入力され
る多重化されたデータ信号のうちの個々のデータ信号に
ついてその属性、即ち、音声データ信号と通常のデータ
信号との識別、検知するための検出回路４０を有してい
る。

検出回路４０において、多重信号中の音声データ信号の
タイミングを検知するために、多重信号Ｓ２０とフレー
ム同期パルス信号Ｓ２１とがゲート回路４１に夫々入力
されており、これにより多重信号Ｓ２０よりフレーム同
期パルス信号Ｓ２１を除去した信号を発呼解放検出回路
４２に入力している。

この回路４２は、送信部において各受信回路４１，４２
，・・・，４ｎから出力される予約指示信号８１９及び
解放指示信号８１１を検出して、各アドレスに対する音
声データ信号の予約、解放状態を記憶するステイタスレ
ジスタ４３に予約のためのセット信号８２２及び解放の
ためのリセット信号Ｓ２３を入力する。

従って、ステイタスレジスタ４３には、送信部２におい
て呼が生じた場合に発生される発呼信号、及び呼が終了
した場合に発生される解放信号に基づいて発生する予約
指示信号Ｓ１０、及び解放指示信号Ｓ１１による予約、
解放情報は受信側のステイタスレジスタ４３にストアさ
れ、このストアされた内容に従ってアドレス割り付けが
受信側において行なわれることになる。

このステイタスレジスタ４３は、第１図に示すステイタ
スレジスタ９と同じものを使うことができる。

ステイタスレジスタ４３の内容はフレーム同期パルス信
号に同期して直列に続出され、例えば音声データ信号Ｓ
８１，Ｓ８２が夫々アドレス＃２、＃１に割けけられて
いる場合には、ステイタスレジスタ４３から出力される
ステイタス信号Ｓ２４は第５図ａに示すようにアドレス
＃１、＃２に対応するタイムスロットの部分は「１」で
あり、他のタイムスロットは「０」である信号となる。

ステイタス信号Ｓ２４は、フレーム同期パルス信号Ｓ２
１、多重信号Ｓ２０と共にゲート回路４４に入力され、
多重信号Ｓ２０からフレーム同期パルス信号Ｓ２１と、
割付けされたアドレスに挿入された信号を除いたものが
パケット検出回路４５に入力される。

パケット検出回路４５は、通常のデータ信号のパケット
と音声データ信号のパケットとを区別するために、通常
のデータ信号のパケットに付されている識別符号（例え
ば（０１１１１１１０）２）を検出し、この識別符号か
けされているパケットのみを抽出してパツファメモリ４
６に入力する。

従って、フレーム同期パルス信号Ｓ２１の状態が第５図
ｂに示されるものとし、この時のデータフォーマットが
第４図ｆに示される状態であるとすると、パケット検出
回路４５からの出力信号Ｓ２５は第５図Ｃのようになる
。

このパツファメモリ４６の読出し、書込み制御を行なう
ために、メモリ書込み禁止回路４７とメモリ制御回路４
８が設けられており、メモリ書込み禁止回路４１にはフ
レーム同期パルス信号Ｓ２１とステイタス信号Ｓ２４と
が入力されており、これらの信号のいずれか一方が「１
」である場合にはパツファメモリ４６の書込み動作を禁
止する禁止信号Ｓ２６をメモリ制御回路４８に出力し、
その書込動作を禁止する。

従ってメモリ制御回路４８からの書込みパルス信号Ｓ２
７は第５図ｄに示すタイミングで出力され、通常のデー
タ信号Ｓ１２１，Ｓ１２２，Ｓ１２３のみがバックアメ
モリ４６に書込まれる。

このようにしてバツファメモリ４６内に書込まれたデー
タはメモリ制御回路４８からの読出しパルス信号Ｓ２８
によって連続的に読出され、これらの信号は通常のデー
タ信号の各チャンネルに対応して設けられたアンド回路
４９１，４９２，・・・，４９ｍの各一方の入力に印加
されると共に、パケットアドレスデコーダ５０に入力さ
れて、各パケット毎に付されているアドレスが解読され
る。

パケットアドレスデコーダ５０は、この解読結果に従っ
て、その解読されたアドレスに対応するアンド回路を開
くように、その出力からゲート開閉信号Ｓ２８１，Ｓ２
８２，・・・，Ｓ２８ｍを出力し、この結果、バツファ
メモリ４６から取出されたパケット信号であるＳ１２１
，Ｓ１２２，Ｓ１２３は、同一のアドレス宛のものを同
一のアンド回路の出力側に取出すようにしてふり分けら
れる。

即ち、第５図に示肇場合には、信号Ｓ１２１，Ｓ１２２
，Ｓ１２３は夫々別のアンド回路の出力から取出される
ことになる。

しかし乍ら、例えば第６図ａに示すように、アドレス＃
３にある音声データ信号Ｓ８ｎが割り当てられている場
合に、この音声データ信号Ｓ８ｎと重複する時間に通常
のデータ信号Ｓ１２ｍが入力されたため、第６図ｂに示
す如く音声データ信号が優先され、データ信号Ｓ１２ｍ
がＳ１２ｍ１とＳ１２ｍ２とに分割されて音声データ信
号Ｓ８−ｎと多重化されたような場合には、バツファメ
モリ４６Ｇこより、これらの分割されたデータ信号Ｓ１
２−ｍとＳ１２ｍ２とは連続した形でアンド回路４９ｍ
の出力から取出されることになる。

各アンド回路４９１，４９２，・・・，４９ｍの出力は
スイッチ回路３９に夫々出力される。

このようにして各アンド回路３８１，３８２，・・・，
３８ｎ及び４９１，４９２，・・・，・４９ｍから出力
サれる各データ信号は、スイッチ制御回路５１により制
御されるスイッチ回路３９により、整合回路として働く
音声送出回路５２１，５２２，・・・，５２ｎ及びパケ
ット送信回路５３１，５３２，・・・，５３ｍに夫々選
択的に接続される。

このため、スイッチ制御回路５１は、音声データ信号の
割け状態を示すステイタス信号Ｓ２４と、送信回路割当
回路５４からの割当信号Ｓ２９とが入力されており、こ
れらの信号に基づいて出力される制御信号Ｓ３０により
アンド回路からの出力をどの送信回路に接続されるかが
決定される。

尚、スイッチ制御回路５１によって割当てられた送信回
路についての情報はスイッチ制御回路５１からの割当終
了信号Ｓ３１により送信回路割当回路５４に記憶される
。

各音声送信回路は、本装置と端末装置との間のマッチン
グをとるためのものであり、例えば、第７図に示すよう
に、タイミング発生回路３６からのフレーム同期パルス
信号Ｓ２１と端末装置側のフレーム同期パルス信号Ｓ３
２とを入力して音声送信回路５２１に入力される入力信
号Ｓ３２のフレーム同期を端末装置側のフレーム同期に
一致させるためのフレーム同期回路５５と、信号の速度
を端末装置における所定の速度に変換するための速度変
換回路５６とから成っている。

このような構成によると、送信部に対して音声データ信
号と通常のデータ信号とが任意に入力された場合、時間
遅延の許容値が小さい音声データ信号は１フレーム内の
所定のアドレスに優先的にアドレス割付けされて受信部
に送出され、ある程度時間遅延が許される通常のデータ
信号は、音声データ信号の割当てられたアドレス以外の
アドレスに適宜割当てられて多重化されるので、音声デ
ータ信号の伝送に関しては常に所定の伝送品質を保てる
と共に、従来のような専用アドレスを予め設ける方式と
異なり、通常のデータ信号は音声データ信号が少なけれ
ば空いているアドレスに適宜割り当てられて多重化され
るので伝送効率が著しく高められる。

従って、例えば音声データ信号を公衆回線に送出するこ
とが可能となり、音声デー夕と通常データが混在して伝
送されるような場合が考えられるが、この場合において
も伝送効率は従来に比し低下することがない。

本発明によれば、上記の如く、適切かつ最小規模の設備
構成において、伝送効率を低下させることなく、音声デ
ータなどのように遅延時間許容値の小さい特定種類のデ
ータ信号の伝送特性を高品質に維持できるパケット伝送
方式が得られる。

【図面の簡単な説明】

第１図は本発明の実施例の送信部のブロック図、第２図
は本発明の実施例の受信部のブロック図、第３図ａ乃至
第３図ｄ及び第４図ａ乃至第４図ｆは第１図に示す送信
部の多重化動作を説明するためのタイムチャート、第５
図ａ乃至第５図ｄ及び第６図ａ乃至第６図Ｃは第２図に
示す受信部の動作を説明するためのタイムチャート、第
７図は第２図に示す音声送信回路の一例を更に詳細に示
すブロック図である。１・・・・・・送信部、２・・・・・・受信部、３１，
３２，・・・，３２４・・・・・・入力端子、４１，４
２，・・・，４ｎ・・・・・・受信回路、５１，５２，
・・・，５ｍ・・・・・・受信回路、６・・・・・・選
択接続装置、７・・・・・・発呼信号検出回路、８・・
・・・・信号検出回路、９・・・・・・ステイタスレジ
スタ、１０・・・・・・空アドレス割付回路、１１・・
・・・・解放信号検出．回路、１２・・・・・・スイッ
チ回路、１３・・・・・・選択切換回路、１４・・・・
・・制御回路、１５・・・・・・受信回路割当回路、１
６・・・・・・タイミング発生器、１７・・・・・・フ
レーム同期回路、２９・・・・・・バツファメモリ、３
４・・・・・・多重分離装置，３５・・・・・・選択接
続装置、４０・・・・・・検出回路、４６・・・・・・
バツファメモリ、４７・・・・・・メモリ書込禁止回路
、４８・・・・・・メモリ制御回路、３９・・・・・・
スイッチ回路、５１・・・・・・スイッチ制御回路、Ｓ
１・・・・・・発呼検出回路、Ｓ６・・・・・・判別信
号、Ｓ７・・・・・・接続制御信号群、Ｓ８・・・・・
・音声データ信号、Ｓ９・・・・・・フレーム同期パル
ス信号、Ｓ１０・・・・・・予約階示信号、Ｓ１１・・
・・・・解放指示信号、Ｓ１２・・・・・・通常のデー
タ信号、Ｓ１３・・・・・・遅延制御信号、Ｓ１７・・
・・・・多重化祈声データ信号、Ｓ２０・・・・・・多
重信号、Ｓ２１・・・フレーム同期パルス信号、Ｓ３０
・・・・・・制御信号。

Claims

【特許請求の範囲】１音声データを含む各種データ信号をパケットにして
伝送するパケット伝送方式において、特別な伝送遅延特
性が要求される呼の発生があった場合に該呼を該呼の性
質に応じた伝送路に接続する送信側選択接続手段と、該
呼のみを予め定められた各フレーム内の所定の同一アド
レスに優先的に割り当てて専有させ該呼が終了した時に
該アドレスの専有状態を解除するようにして前記各種デ
ータ信号をパケット多重化する多重化手段であって、前
記各種データ信号の種類を識別する信号検出回路と、前
記各種データ信号を前記各種データ信号の種類に応じて
処理しうる受信回路と、前記信号検出回路からの出力に
より制御され前記各種データ信号を該信号の性質に応じ
た前記受信回路に接続する選択切換回路と、前記受信回
路からの出力のうち伝送遅延の許容量が小さい出力をそ
のまま出力して優先的に所定フレーム内のアドレス割り
付けを行なえるように前記出力のうち大きな伝送遅延が
許される出力の出力タイミングを可変しうる遅延手段と
、多量化する目的で伝送遅延許容量が少ない前記出力と
前記遅延手段を介してとり出された出力とを合成する手
段を包含するもの、とを有する多重化装置、及び、前記多重化手段により多重化された多重信号を前記フレ
ーム内のアドレスとパケット化されている前記データ信
号の各々の属性とに基づいて分離する多重分離手段であ
って、前記多重信号に含まれる個々の信号の性質を識別
する検出回路と、前記個々の信号を分離する手段と、前
記個々の信号に適応する複数の送信回路と、前記検出回
路からの信号により分離された前記個々の信号を適応す
る前記送信回路に接続するための接続回路とを包含する
ものと、前記多重分離手段によって多重分離された各デ
ータ信号を夫々所要の送出装置に接続する受信側選択接
続手段、とを有する多重分離装置、とを備え、前記各種データ信号の状態に適応した伝送フレームフォ
ーマットによるパケット多重化を行うことを特徴とする
パケット伝送方式。