SE448198B - Telekommunikationssystem for vexelvis overforing av kretsformedlad resp paketformedlad information - Google Patents

Description

448 198 10 15 20 25 buffertminne PS (Packet Switch) i en sändare för paketförmedling. Krets- förmedlingsminnet CS har prioritet över paketförmedlingsminnet PS, vilket senare minne endast far sända da en ledig tidlucka detekterats vid scanningen av minnet CS. Därefter återgår sändningsrätten direkt till kretsförmedlings- minnet CS. Minnet PS sänder ett segment som är lika stort som tidluckan exklusive statusbiten.

Fördelen med anordningen enligt uppfinningen är således att en tekniskt enkel och okomplicerad lösning erhålls under utnyttjande av minimal maskinvara, varvid lediga tidluckor kan utnyttjas till att avveckla paketinformation som står i kö i paketförmedlingsbufferten PS. Detta ger da en effektivare ut- nyttjning av systemkapaciteten än i känd teknik, där respektive minne mäste .scannas i tur och ordning med åtföljande tidsfördröjning.

FIGURBESKRIVNING Anordningen enligt uppfinningen beskrivs närmare med hjälp av ett utförings- exempel under hänvisning till bifogad ritning i vilken Figur 1 utgör en enkel skiss över ett konventionellt statiskt TDM-system, Figur 2 utgör en enkel skiss över ett konventionelltjdynamiskt TDM-system, Figur 3 utgör ett blockschema över ett system inkluderande anordningen enligt uppfinningen samt Figur 4 visar ett implementeringsexempel av systemet enligt figurß.

FÖREDRAGEN UTFÖRINGSFORM I figur l visas principen för multiplexering i ett statiskt TDM-system av känt slag.

En sändare CSS sänder data på flera kanaler över en länk L till en mottagare CSR, på följande sätt. Ett synkroniseringsmönster definierar befintligheten av en ram i bitströmmen. Ramen är indelad i ett antal tidluckor, en tidlucka per kanal. Varje tidlucka innehåller ett antal bitar. Mottagaren detekterar ram- synkronisering och kan därefter genom avläsning av tidluckenumret se vilken kanal tidluckan tillhör. Varje tidlucka överför ett bestämt antal bitar per sekund och ger därvid en kanal med statisk kapacitet. Denna multiplexerings- form används i system av kretsförmedlingstyp (Circuit Switching). 10 15 20 25 30 448 198 i figur 2 visas principen för multiplexering i ett dynamiskt TDM-system av känt slag.

En sändare PS5 sänder data hörande till en viss kanal över en länk L till en mottagare PSR. Nämnda data ingår i en ram som även innehåller ett adressfält.

En ramavgränsningsmekanism gör det möjligt för mottagaren att känna igen ramen i den mottagna bitströmmen, och adressfältet anger aktuell kanal.

Sändaren sänder endast pâ en kanal ät gängen vid behov och möjlighet. Härvid belägger varje kanal en varierande del av länkens kapacitet.

Några kända ramavgrënsningsmekanismer är START/STOP-bit och HDLC-flag- ga.

Adrossfältet kan ange sändare eller mottagare (HDLC) eller logiskt kanal- nummer (X.25 lag 3).

Denna multiplexeringsform används i Switching). paketförmedlande system (Packet I anordnlngen enligt uppfinningen kombineras utrustning för överföring av kretsförmedlad information (tal) med utrustning för överföring av paket- förmedlad information (data), på sådant sätt att ett hybridsystem erhålls vilket under styrning av en statusbit växelvis överför information från respektive utrustning i beroende av statusbitens polaritet. Figur 3 visar blockschemat för ett sådant system.

En sändare TE och en mottagare RE innehåller vardera en CS (Circuit Switch)- del och en PS (Packet Switch)-del. Sändarens CS-del skiljer sig från den kända CS-sändaren (fig l) genom att den har en markering på varje CS-kanal som visar om kanalen är ledig eller upptagen. (JS-sändaren sänder i varje tidlucka denna markering i form av en statusbit (SB) till en hybridmultiplexor D51. Om markeringen anger att tidluckan är upptagen, väljer multiplexorn DS1 ett sampel (ord) från motsvarande CS-kanal. Om markeringen däremot anger att tidluckan är ledig, väljer multíplexorn ett sampel fran PS-sändaren, vilket sampel har samma antal bitar som det fran CS-kanalen utsända. Hybrid- multiplexorn DSl sänder data på en länk L i en tidluckeindelad ramstruktur. 448 198 10 15 20 25 30 Varje tidlucka som uppträder pa länken innehåller saledes förutom kon- ventionella bitar, även en statusbit SB som anger om tidluckan innehåller ett sampel fran CS-sändaren eller PS-sändaren. Mottagaren RE detekterar ram- synkronisering och tidluckenummer i en synkroniseringskrets SD av känt slag och undersöker statusbitens polaritet i en detektorlogik MD (se fig 4) för att fastställa om tidluckans innehåll skall styras till en kretsförmedlíngsmottagare CR eller till en paketförmedlingsmottagare PR. En hybriddemultiplexor D52 kopplar informationen i tidluckan vidare till mottagaren CR eller till mot- tagaren PR i beroende av tillståndet hos statusbiten. Mottagaren PR samman- ställer mottagna PS-sample (ord) till en bitström som uppbär ramar med adresser sa som i ett dynamiskt TOM-system.

I överensstämmelse med den övergripande figur 3 visas i figur 4, i block- schemaform, ett exempel pa implementering av en hybridmultiplexor/demulti- plexor i enlighet med uppfinningen. Dessutom beskrivs ett förlopp för infor- mationsöverföring i enlighet med uppfinningen. För skrivning och läsning i minnen redogörs ej eftersom detta tillhör känd teknik, ej heller visas de klocksignaler som pa känt sätt styr de olika enheternas funktion.

Talsändaren, dvs .circuit switchingsëndaren, symboliseras i figur 4 av ett RAM- minne CS av typ INTEL 2148 i vilket kan lagras ett ord per tidlucka, där varje tidlucka motsvarar en kanal. Minnet CS utpekas sekventiellt pa känt sätt med hjälp av tidluckenummer. Varje ord innehåller dels ett talsamspel dels en statusbit som visar om den mot den utpekade tidluckan svarande kanalen är ledig eller upptagen. Denna statusbít tillförs en styríngang pa en multiplexor i form av en dataväljare DS1 av typ 74LSl57 till vars dataingangar data- utgangarna fran minnet CS är anslutna. Till ytterligare dataingangar pa vâljaren DSl är anslutna datautgangar fran ett buffertminne PS en F IF O-buffert av typ MONOLITHIC MEMORIES 067401 för lagring av paketförmedlade dataord i en kö. Datavëljaren DSl har till uppgift att, i beroende av den styrande status- bitens SB polaritet, sköta CS/PS-växlingen, dvs växlingen mellan circuit- respektive paketinformation. Circuit (tal) har prioritet. Vid ledig tidlucka i circuitminnet CS sker omkoppling till paketbufferten PS som da sänder första segmentet i kön ut pa ledningen under den lediga tidluckan. Da bufferten PS inte har nagon ny information att sända i den lediga tidluckan aterutsänds, enligt exemplet, det senast utlästa ordet. Fran datautgangarna pa väljaren DSl 10 15 20 25 30 35 448 198 sänds de valda dataorden vidare i parallell form till ingangarna på en parallelll- serieomvandlare PSC. En av dessa ingångar tar emot statusbiten från minnet CS. Omvandlaren PSC, av typ 74166 omvandlar de mottagna bitarna till serieform och sänder dem vidare genom en ledning L till en synkroniseringskrets SD på mottagarsidan. Pa känt sätt erhålls enligt exemplet ramsynkronisering genom att ord O i minnet CS alltid innehåller ett för mottagaren känt bitmönster. Synkroniseringskretsen detekterar tidluckenummer, tidlucketakt och bittakt i tidluckan. Bittakten styr en i en demultiplexor D52 befintlig serie/parallellomvandlare SPC av typ 74LSl64 som mottager bitströmmen från synkroniseringskretsen SD och omvandlar denna seriella bitström till parallella signaler. Tidluckenumret ger mottagaren information om aktuell kanal. Tid- lucketakten styr överföringen av datalnformation från serielparallellomvand- laren SPC till mottagarna CR och PR. Den i serie/parallellomvandlaren SPC mottagna, från sändarsidan utsända statusbiten sänds vidare från seriel- parallellomvandlaren till en detektorlogik MD som även mottager tidlucke- takten från synkroniseringskretsen SD. Statusbiten styr därvid utmatningen ur demultiplexorn. I beroende av statusbitens polaritet styrs informationen an- tingen till en mottagare CR för circuitswitchad information eller till en mottagare PR för paketswitchad information. De enligt exemplet valda, och i figur 4 visade, komponenterna är på figuren utritade som enstaka enheter men kan naturligtvis för varje funktion bestå av ytterligare likadana komponenter om detta av kapacitetsskäl är nödvändigt. I exemplet enligt figur 4 består ledningen L av en tråd som överför data i serieform. Den kan dock bestå av flera trådar för överföring av data i parallell form. Vidare enligt exemplet, väljer CS/PS-väljaren DS1 "PS" (packet switch) när "CS" (circuit switch) är ledig oavsett om "PS" har behov eller ej, dvs oavsett om det finns något ord i kö i bufferten PS eller ej. Det finns möjlighet att utnyttja en annan lösning som väljer "CS" när varken "CS" eller "PS" har behov. Enligt exemplet överförs en (1) statusbit per tidlucka. CS/PS-indikationen kan emellertid överföras på andra sätt till exempel genom a) flera statusbitar per tidlucka b) en annan egenskap i tidluckan, exempelvis - jämn paritet = "CS" - udda paritet = "PS" c) generell kodning. Tidluckan innehåller n bitar. De 2" bitmönstren är delade i p PS-kodord och c CS-kodord sa att p + c = 2".. CS/PS-multiplexorn DSl avbildar d! 448 198 PS- och CS-sampel på respektive PS- och CIS-kodord. CS/PS demultiplexorn DS2 gör den omvända avbildningen och avger det avkodade samplet till PS respek- tive CS-mottagaren. fm

Claims (6)

10 15 20 25 30 448 198 PATENTKRAV 1 Telekommunikationssystem i vilket växelvis överförs kretsförmedlad res- pektive paketförmedlad information, i tidsuppdelad form, mellan sändarutrust- ningar och mottagarutrustningar, kännetecknatdäravatt nämnda sändarutrustning (TE) innefattar ett multiplexeringsorgan (DSl) för Sekventiell avsökning av mot tidluckor svarande kanaler i ett första minnes- organ (CS), varvid vid påträffad, upptagen tidlucka, ett till tidluckan hörande, i nämnda första minnesorgan (CS) lagrat ord under styrning av en utpeknings- signal utläses ur minnet och överförs via multiplexeringsorganat (DSl) och en till detta ansluten parallell/serieomvandlare (PSC) i serieform genom en ledning (L) till en första mottagare (CR) i en mottagarutrustning (RE), och att vid påträffad ledig tidlucka i nämnda första minnesorgan (CS), information från ett andra minnesorgan (PS) utläsas under nämnda lediga tidlucka och överförs till en andra mottagare (PR) i nämnda mottagarutrustning (RE) via nämnda multiplexor (DSl), parallell/serieomvandlaren (PSC) och ledningen (L) och att i varje tidlucka i nämnda första minnesorgan (CS) är inskriven en separat statusinformation (SB) för fastställande av tidluckans upptaget- respektive ledigtillstand, varvid en första typ av information markerar upptagen tidlucka och en andra typ av information markerar ledig tidlucka, varvid växling mellan nämnda första och nämnda andra minnesorgan (CS, PS) sker under styrning av nämnda första respektive nämnda andra typ av information, och att nämnda mottagarutrustning (RE) innefattar detekteringsorgan (SD) för detektering av fràn sändaren mottagen data- och synkroniaeringsinformation, vilken detektor är ansluten till en i en demultiplexor (D52) befintlig seriel- parallellomvandlare (SPC) som via synkdetektorn mottager den från sändarsidan utsända informationen och omvandlar denna till parallella signaler under styrning från synkdetektorn, och att en detektorlogik (MD) i nämnda demultiplexor (D52) styr utmatningen från demultiplexorn som i beroende av innehållet i nämnda separata information (SB) avger ett ord till antingen nämnda första mottagare (CR) eller nämnda andra mottagare (PR).

2 Telekommunikationssystem i enlighet med patentkrav 1, k ä n n e t e c k - n a t därav att nämnda separata information (SB) utgörs av en, i en bestämd 448 198 minnesposition i varje tidlucka i nämnda första minnesorgan (CS) inskriven, statusbit vars ena polaritet motsvarar nämnda första typ av information och vars motsatta polaritet motsvarar nämnda andra typ av information.

3 Telekommunikationssystem enligt patentkrav 1, k ä' n n e t e c k n a t därav att nämnda tidluckor innefattar såväl data/adressinformation som status- information.

4 Telekommunikationssystem enligt patentkrav 1, k ä n n e t e c k n a t~dârav att nämnda första minnesorgan (CS) och nämnda första mottagare (CR) ingår i en förbindelse för kretsförmedling.

5 Telekommunikationssystem enligt patentkrav 1, k ä n n e t e c k n a t därav att nämnda andra minnesorgan (PS) och nämnda andra mottagare (PR) ingar i en förbindelse för paketförmedling.

6 Telekommunikationssystem enligt patentkrav 1, k ä n n e t e c k n a t därav att information från nämnda första minnesorgan (CS) har högre prioritet än information fràn nämnda andra minnesorgan (PS), varvid efter avslutad sändning i en bestämd tidlucka från nämnda andra minnesorgan, sändningsrätten återgår till nämnda första minnesorgan (CS). å)