KR0146992B1

KR0146992B1 - 에이티엠 셀 역다중화 제어장치

Info

Publication number: KR0146992B1
Application number: KR1019950037733A
Authority: KR
Inventors: 이호근; 이미혜; 송광석
Original assignee: 양승택; 한국전자통신연구원; 이준; 한국전기통신공사
Priority date: 1995-10-27
Filing date: 1995-10-27
Publication date: 1998-08-17
Also published as: US5708661A; KR970024742A; JPH09149052A

Abstract

본 발명은 ATM 교환 시스템에서 분산되어 있는 프로세서간의 통신을 위한 ATM 셀 역다중화 제어 장치에 관한 것으로서, ATM 스위치 링크와의 정합 기능을 수행하고, 수신된 데이터와 시작 신호를 출력하는 ATM 스위치 정합 수단(301); 상기 ATM 스위치 정합 수단(301)으로부터 시작 신호에 의해 동작하여 유효 ATM 셀을 입력받아 쉬프트시켜 가상 경로 표시(VPI)필드를 검출하여 출력하고, 입력된 유효 데이터를 출력하는 레지스터 수단(302); VPI 테이블을 업데이트 하는 로칼 프로세서 수단(304); 상기 로칼 프로세서 수단(304)에 의해 업데이트되고, 상기 레지스터 수단(302)의 VPI 값을 입력받아 VPI 테이블에 등록된 정보를 이용하여 프로세서 라우팅 비트 맵을 출력하는 메모리 수단(303); 상기 메모리 수단 (303)으로 부터 프로세서 라우팅 비트 맵을 입력받아 상기 레지스터 수단(302)의 출력을 라우팅하기 위한 수신 FIFO 선택 신호를 출력하는 프로세서 셀 전송 수단(305); 및 상기 프로세서 셀 전송 수단(305)의 수신 FIFO 선택 신호에 의해 인에이블 되어 상기 레지스터 수단(302)의 출력을 저장하여 출력하는 다수의 프로세서 수신 FIFO 수단(306)을 구비하여 155Mbps의 속도로 들어오는 ATM셀을 VPI별로 구분된 프로세서 링크로 전송을 연속적으로 수행할 수가 있으며, ATM 교환 시스템내 분산된 프로세서를 ATM 스위치를 통하여 통신할때 스위치의 자원을 절약하고 기타 방송기능이 가능한 효과가 있다.

Description

에이티엠(ATM) 셀 역다중화 제어 장치

제1도는 일반적인 ATM 교환 시스템의 구성도,

제2도는 일반적인 ATM 교환 시스템의 내부 셀 포맷 구성도,

제3도는 본 발명의 일실시예에 따른 전체 구성도,

제4도는 본 발명의 일실시예에 따른 ATM 스위치 정합부의 타이밍도,

제5도는 본 발명의 일실시예에 따른 ATM 스위치 정합부의 정합도,

제6도는 본 발명의 일실시예에 따른 레지스터부의 정합도,

제7도는 본 발명의 일실시예에 따른 프로세서 셀 전송부의 정합도,

제8도는 본 발명의 일실시예에 따른 셀 전송 예시도,

*도면의 주요부분에 대한 부호의 설명

301:ATM스위치 정합부 302:레지스터부

303:메모리부 304:로칼 프로세서

305:프로세서 셀 전송부 306,307:프로세서 수신 FIFO

308:하부 프로세서 링크

본 발명은 ATM 교환 시스템에서 분산되어 있는 프로세서간의 통신을 위한 ATM 셀 역다중화 제어 장치에 관한 것이다.

ATM 스위치 링크는 데이터 전송율이 155 Mbps의 고속임에도 불구하고 일반적으로 제어계 프로세서간의 메시지 전송은 저속통신이다. 따라서 향후 저속통신을 원하는 프로세서가 늘어날 경우 그 프로세서 갯수 만큼 ATM 스위치 포트를 할당 받는 것은 자원면에서 좋지 않으며, 다수개의 저속 프로세서간 통신망을 한 개의 스위치 링크와 공유하여 사용하기 위한 장치가 요구된다.

따라서, 본 발명은 ATM 스위치 한 링크에서 ATM 셀의 가상 경로 표시(VPI)필드를 이용한 역다중화를 수행하여 원하는 갯수만큼의 다수개의 프로세서로 셀 복사가 가능하고, 조합에 따라 셀 다중 복사 기능도 수행하는 ATM 셀 역다중화 제어 장치를 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은 ATM 스위치 링크와의 정합기능을 수행하고, 수신된 데이터와 시작 신호를 출력하는 ATM 스위치 정합 수단; 상기 ATM 스위치 정합 수단으로부터 시작 신호에 의해 동작하여 유효 ATM 셀을 입력받아 쉬프트시켜 가상 경로 표시(VPI)필드를 검출하여 출력하고, 입력된 유효 데이타를 출력하는 레지스터 수단; VPI 테이블을 업데이트 하는 로칼 프로세서 수단; 상기 로칼 프로세서 수단에 의해 업데이트되고, 상기 레지스터 수단의 VPI 값을 입력받아 VPI 테이블에 등록된 정보를 이용하여 프로세서 라우팅 비트 맵을 출력하는 메모리 수단; 상기 메모리 수단으로부터 프로세서 라우팅 비트 맵을 입력받아 상기 레지스터 수단의 출력을 라우팅하기 위한 수신 FIFO 선택 신호를 출력하는 프로세서 셀 전송 수단; 상기 프로세서 셀 전송 수단의 수신 FIFO 선택 신호에 의해 인에이블 되어 상기 레지스터 수단의 출력을 저장하여 출력하는 다수의 프로세서 수신 FIFO 수단을 구비하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 일반적인 ATM 교환 시스템의 구성도로서, 도면에서 101은 ATM 중앙 스위치, 102는 셀 역다중화 장치, 103은 ATM 단위 스위치, 104는 가입자, 105는 프로세서를 각각 나타낸다. 분산된 프로세서(105)는 동일 ATM 중앙 스위치(101)내에 있는 모든 자원을 각 기능별로 구분하여 제어를 한다. 제1도에서 서로 간의 분산된 프로세서(105)가 각 서브 시스템의 제어 및 상태 정보를 다른 프로세서에게 주고 받는 기능을 프로세서간 통신이라 한다. 제1도에서는 각 기능별로 늘어난 프로세서에게 각각 스위치 링크를 한 개씩 할당하는 것은 자원면에서 비효율적이다. 따라서 본 발명에서는 각 서브 시스템에 속한 프로세서 군은 한 개의 셀 역다중화 장치(102)를 통하여 서로간의 메시지를 교환한다.

제2도는 일반적인 ATM 교환 시스템의 내부 셀 포맷을 나타낸다. 도면에서 상위 3바이트는 상기 ATM 중앙 스위치(101) 내부 셀프 라우팅을 위한 어드레스이며, 이중 첫째 바이트의 최상위 비트인 IDL(201)은 동기화된 ATM 셀 플레임상에서 셀의 유효, 무효를 판단하기 위한 비트이다. 그리고, 전송 셀의 멀티 캐스팅을 나타내는 1비트의 MTC(Culticast Cell ID), 발신 ATM 단위 스위치(ASW)의 셀프 라우팅을 위한 주소를 나타내는 6비트의 ASW_ORG, 셀의 지연 우선 순위를 나타내는 1비트의 CD(Cell Delay Priority ID), ATM 중앙 스위치(CSW)이 셀프 라우팅을 위한 주소를 나타내는 7비트의 CSW, 사용자 정보용 셀과 다른 셀을 구분하기 위한 2비트의 CET(Cell type ID), 착신 ATM 단위 스위치(ASW)의 셀프 라우팅을 위한 주소를 나타내는 6비트의 ASW_DES로 구성되고, 나버지 53바이트는 ITU 표준안인 ATM 셀 포맷 53바이트이다.

제3도는 본 발명의 일실시예에 따른 ATM 셀 역다중화 제어 장치의 구성도로서, 도면에서 301은 ATM 스위치 정합부, 302는 레시스터부, 303은 메모리부, 304는 로칼 프로세서, 305는 프로세서 셀 전송부, 306, 307은 프로세서 수신 FIFO, 308은 하부 프로세서 링크를 각각 나타낸다.

본 발명의 동작을 살펴보면, 먼저 ATM 스위치 링크를 통해서 ATM 스위치 정합부(301)로 ATM 셀 데이터가 입력되면 입력된 ATM 셀의 첫 번째 바이트의 첫째 비트인 IDL 비트를 체크하여 휴지셀(IDLE)인지 유효셀(BUSY) 인지 구분하여 유효셀이면 레지스터부(302)를 인에이블 시키기 위한 시작 신호를 출력한다. 상기 레지스터부(302)에서는 상기 ATM 스위치 정합부(301)로부터 시작 신호에 의해 구동되어 상기 ATM 스위치 정합부(301)의 출력 셀 데이터를 입력받이 쉬프트하여 프로세서 라우팅 정보인 가장 경로 표시(VPI)를 추출하여 그 값을 VPI 테이블이 저장된 메모리부(303)에 전송한다. 상기 레지스터부(302)는 상기 메모리부(303)가 입력된 VPI 값을 참조하여 ATM 셀을 라우팅하기 위한 프로세서 라우팅비트 맵을 출력할 때 까지 ATM 셀 데이터를 쉬프트 한다. 상기와 같이 상기 ATM 스위치 정합부(301)에서 FIFO를 사용하지 않고 단순히 상기 레지스터부(302)를 사용하여 원하는 VPI를 추출하기 때문에 별도로 FIFO 정합에 따른 읽기/쓰기 관리를 수행하지 않는다.

상기 메모리부(303)는 VPI 테이블을 저장하기 이해 이중 포트 램(DPRAM)으로 구성되어 초기에 VPI 값에 따라 라우팅 맵이 초기화 되어 있고, 셀 역다중화 장치 내부의 로칼 프로세서(304)에 의해서 업데이트가 가능하다. 상기 메모리부(303)는 상기 레지스터부(302)로부터 입력된 VPI 값을 참조하여 프로세서 셀 전송부(305)로 프로세서 라우팅 비트맵을 출력한다. 상기 프로세서 셀 전송부(305)는 상기 메모리부(303)로부터 입력받은 프로세서 라우팅 비트맵을 보고 해당하는 프로세서 링크를 미리 선택하기 위한 수신 FIFO 선택 신호를 다수의 프로세서 수신FIFO(306)에 출력한다. 상기 프로세서 수신 FIFO(306)는 상기 프로세서 셀 전송부(305)의 수신 FIFO 선택 신호에 의해 자신이 인에이블 되면 상기 레지스터부(302)의 출력을 저장하여 하부 프로세서 링크(308)로 출력한다. 또한 셀 역다중화 장치는 자기 자신을 위한 프로세서 수신 FIFO(307)를 두어 외부 다른 프로세서가 셀 역다중화 장치로 VPI 테이블 업데이트 명령 또는 기타 메시지를 송신할 때 이를 수신하여 상기 로칼 프로세서(304)에게 전송한다. 또한 셀 데이터 이동이 시작될 때 상기 레지스터부(302)는 한 비트를 더 추가하여 셀 간격 구분 비트로 사용하여 최초의 셀 전송시 이 비트를 세팅하므로서, 셀 전송이 잘못 되었을 때 하부에 FIFO를 클리어 한다.

제4도는 본 발명의 일실시예에 따른 ATM 스위치 정합부(301)의 타이밍도를 나타낸다. 여기서 MCS(401)는 셀의 송신 구간을 나타내기 위한 셀 동기 클럭이고, MCLK(402)는 데이터 전송을 위한 바이트 클럭을 나타낸다. 상기 MCS(401) 기준으로 항상 셀의 첫 번째 바이트가 로딩되어 차례로 두 번째, 세 번째순으로 진행되고, 다음 MCS(401)의 하강 에지가 시작되기 전까지 셀의 마지막 바이트를 로딩한다. ATM 스위치 정합부(301)에서는 상기 MCS(401)의 하강에지에는 데이터를 렛치하여 IDL 비트를 체크하여 휴지 셀 또는 유효 셀을 구분한다.

제5도는 본 발명의 일실시예에 따른 ATM 스위치 정합부(301)의 정합도를 나타낸다. 먼저 ATM 스위치 링크를 통해 ATM 셀이 수신될 때 ATM 스위치 정합부(301)에서 바이트 단위로 출력되는 데이터중 첫째 바이트의 최상위 비트인 IDL 비트를 비지셀 검출기(501)에서 검출하여 이 비트가 휴지 셀이 아니고 유효 셀이면 레지스터부(302)를 인에이블 시키기 위한 시작 신호를 전송한다.

제6도는 본 발명의 일실시예에 따른 레지스터부(302)의 정합도를 나타낸다. 레지스터부(302)는 ATM 스위치 정합부(301)의 시작 신호에 의해 인에이블 되어 바이트 클럭(MCLK)을 입력받아 바이트간 셀 간격 비트를 삽입하기 위한 비트를 발생하는 셀 간격 비트 발생부(602)와 상기 ATM 스위치 정합부(301)의 시작 신호에 의해 인에이블 되어 셀 동기 클럭(MCS)을 입력받아 상기 ATM 스위치 정합부(301)의 8비트 셀 데이터와 상기 셀 간격 비트 발생부(602)의 출력을 입력받아 9비트 쉬프트하여 출력하는 쉬프트 레지스터(601) 및 상기 9비트 쉬프트 레지스터(601)에서 VPI 필드를 랫치하여 이를 메모리부(303)로 출력하는 VPI 레지스터(603)를 구비한다.

9비트 쉬프트 레지스터(601)는 ATM 스위치 정합부(301)에서 시작 신호를 입력받아 인에이블 되어 ATM 내부 셀을 쉬프트 시키면서 그중에서 VPI 정보를 추출하여 메모리부(303)에 전송한다. 9비트 쉬프트 레지스터(601)는 셀 데이터를 쉬프트할 때 별도의 한 비트를 셀 간격 비트 발생부(602)로부터 입력받아 셀의 첫째 바이트일 때 1로 세트시켜서 하부에서 셀 데이터 이동시 셀 데이터 정렬을 점검할 수 있다. 또한 상기 9비트 쉬프트 레지스터(601)의 쉬프트되는 데이터에서 VPI 필드를 랫치하여 VPI 레지스터(603)에 저장하여 메모리부(303)로 출력한다. 상기 9비트 쉬프트 레지스트(601)의 셀 데이터 쉬프트 횟수는 최소한 프로세서 셀전송부(305)에서 셀을 어느 프로세서 링크에 전송할지를 결정하는 상기 메모리부(303)의 프로써 라우팅 비트 맵이 유효화될 때 까지 쉬프트 한다.

제7도는 본 발명의 일실시예에 따른 프로세서 셀 전송부(305)의 정합도를 나타낸다. 메모리부(303)로부터 프로세서 라우팅 비트 맵이 전송되면 FIFO 선택 회로(701)는 라우팅할 프로세서 수신 FIFO(306)를 인에이블시켜 상기 레지스터부(302)에서 출력되는 셀 데이터가 프로세서 수신 FIFO(306)에 저장될 수 있도록 한다. 이 경우 상기 메모리부(303)에 수신된 프로세서 라우팅 비트 맵이 한 개 이상이라면 다수개의 프로세서 링크로 셀을 전송하는 방송 기능도 수행할 수 있다. 상기 프로세서 셀 전송부(305)에서 라우팅 되는 실제 프로세서 링크 수는 VPI 값에 따라 256 종류의 단독 라우팅 또는 다중 라우팅으로 조합할 수 있으며 프로세서의 링크수가 늘어 나는 만큼 상기 메모리부(303)의 VPI 테이블 데이터 비트는 링크수 만큼 확장되어야 한다.

제8도는 본 발명의 일실시에에 따른 셀 전송 예시도를 나타낸다.

메모리부(303)의 VPI 테이블의 데이터 비트가 8비트이고, 어드레스 라인이 8비트로서 셀 다중화 장치에 프로세서 링크가 실제로 8개가 물려있는 것을 예로 보여 주고 있다. 수신된 ATM 셀의 VPI가 '100'이고, VPI 테이블에 100번지에 저장된 데이터 비트값이 1111이라면 차례로 8번째, 7번째, 6번째, 5번째 링크는 셀 복사가 이루어지지 않고 4번째, 3번째, 2번째, 1번째 프로세서 링크만 셀 복사 기능이 이루어 진다. 즉 프로세서 셀 전송부(305)는 VPI 테이블에서 읽은 프로세서 라우팅 비트맵에 따라 프로세서 수신 FIFO(306)를 인에이블 시켜 프로세서로 셀 데이터를 전송한다.

상기와 같이 구성되어 동작하는 본 발명은 155Mbps의 속도로 들어오는 ATM셀을 VPI별로 구분된 프로세서 링크로 전송을 연속적으로 수행할 수가 있으며, ATM 교환 시스템내 분산된 프로세서를 ATM 스위치를 통하여 통신할 때 스위치의 자원을 절약하고 기타 방송기능이 가능한 효과가 있다.

Claims

ATM 스위치 링크와의 정합 기능을 수행하고, 수신된 데이터와 시작 신호를 출력하는 ATM 스위치 정합 수단(301); 상기 ATM 스위치 정합 수단(301)으로부터 시작 신호에 의해 동작하여 유효 ATM 셀을 입력받아 쉬프트시켜 가상 경로 표시(VPI)필드를 검출하여 출력하고, 입력된 유효 데이터를 출력하는 레지스터 수단(302); VPI 테이블을 업데이트 하는 로칼 프로세서수단(304); 상기 로칼 프로세서 수단(304)에 의해 업데이트되고, 상기 레지스터 수단(302)의 VPI 값을 입력받아 VPI 테이블에 등록된 정보를 이용하여 프로세서 라우팅 비트 맵을 출력하는 메모리 수단(303); 상기 메모리 수단(303)으로부터 프로세서 라우팅 비트 맵을 입력받아 상기 레지스터 수단(302)의 출력을 라우팅하기 위한 수신 FIFO 선택 신호를 출력하는 프　세서 셀 전송 수단(305); 및 상기 프로세서 셀 전송 수단(305)의 수신 FIFO 선택 신호에 의해 인에이블 되어 상기 레지스터 수단(302)의 출력을 저장하여 출력하는 다수의 프로세서 수신 FIFO 수단(306)을 구비하는 것을 특징으로 하는 에이티엠(ATM) 셀 역다중화 제어 장치.
제1항에 있어서, 상기 ATM 스위치 정합 수단(301)으로부터 셀의 첫 번째 바이트의 최상위 비트인 IDL을 랫치하여 휴지셀인 유효셀인지 판단하여 유효셀이면 상기 레지스터 수단(302)에 시작 신호를 출력하는 비지셀 검출 수단(501)을 더 구비한 것을 특징으로 하는 에이티엠(ATM) 셀 역다중화 제어 장치.
제1항에 있어서, 상기 레지스터 수단(302)은 상기 ATM 스위치 정합 수단(301)의 시작 신호에 의해 인엥이블 되어 바이트 클럭(MCLK)을 입력받아 바이트간 셀 간격 비트를 삽입하기 위한 비트를 발생하는 셀 간격 비트 발생 수단(602); 상기 ATM 스위치 정합 수단(301)의 시작 신호에 의해 인에이블 되어 셀 동기 클럭(MCS)을 입력받아 상기 ATM 스위치 정합 수단(301)의 8비트 셀 데이터와 상기 셀 간격 비트 발생 수단(602)의 출력을 입력받아 9비트 쉬프트하여 출력하는 9비트 쉬프트 레지스터 수단(601); 및 상기 9비트 쉬프트 레지스터 수단(601)에서 VPI 필드를 랫치하여 이를 메모리 수단(303)으로 출력하는 VPI 레지스터 수단(603)을 구비하는 것을 특징으로 하는 에이티엠(ATM) 셀 역다중화 장치.
제1항에 있어서, 상기 메모리 수단(303)은, VPI 테이블을 저장하는 이중 포트 램(DPRAM)으로 구성된 것을 특징으로 하는 에이티엠(ATM) 셀 역다중화 제어 장치.
제1항에 있어서, 상기 프로세서 셀 전송 수단(305)은, 상기 메모리 수단(303)으로부터 프로세서 라우팅 비트 맵을 입력받아 라우팅할 프로세서 수신 FIFO 수단(306)을 선택하기 위한 수신 FIFO 선택신호를 출력하는 FIFO 선택 수단(701)을 구비한 것을 특징으로 하는 에.이티엠(ATM) 셀 역다중화 제어 장치.