KR100241763B1 - 에이티엠 셀 다중화/역다중화 장치 - Google Patents

에이티엠 셀 다중화/역다중화 장치 Download PDF

Info

Publication number
KR100241763B1
KR100241763B1 KR1019970028647A KR19970028647A KR100241763B1 KR 100241763 B1 KR100241763 B1 KR 100241763B1 KR 1019970028647 A KR1019970028647 A KR 1019970028647A KR 19970028647 A KR19970028647 A KR 19970028647A KR 100241763 B1 KR100241763 B1 KR 100241763B1
Authority
KR
South Korea
Prior art keywords
cell
unit
demultiplexing
multiplexing
routing information
Prior art date
Application number
KR1019970028647A
Other languages
English (en)
Other versions
KR19990004523A (ko
Inventor
박경용
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970028647A priority Critical patent/KR100241763B1/ko
Priority to US09/079,930 priority patent/US6430197B1/en
Publication of KR19990004523A publication Critical patent/KR19990004523A/ko
Application granted granted Critical
Publication of KR100241763B1 publication Critical patent/KR100241763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • H04J3/247—ATM or packet multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
    • H04L2012/562—Routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5628—Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야]
에이티엠 시스템
[발명이 해결하고자 하는 기술적 과제]
종래 에이티엠 셀 다중화/역다중화 장치에서 하나의 에이티엠 계층 디바이스와 다수개의 물리계층 디바이스간의 접속을 통한 에이티엠 셀의 다중화/역다중화 동작을 수행하지 못하는 문제를 해결하고자 하는 것이다.
[발명의 해결방법의 요지]
저속으로 에이티엠셀을 전송하는 다수개의 물리계층 디바이스(400)와 고속으로 에이티엠 셀을 전송하는 에이티엠 계층 디바이스(100)를 구비한 에이티엠(ATM)시스템에 있어서, 상기 에이티엠 계층 디바이스(100)로부터 전달된 에이티엠 셀의 헤더에서 역다중화하기 위해 설정된 라우팅 정보를 추출하고 추출된 라이팅 정보에 따라 에이티엠 셀을 역다중화하여 유토피아(UTOPIA) 인터페이스를 통해 상기 다수개의 물리계층 디바이스(400)로 전달하며 상기 다수개의 물리계층 디바이스(400)로부터 전달되어 다중화된 에이티엠 셀의 헤더에 라우팅 정보를 삽입하는 라우팅 정보 생성/해석부(200)와; 유토피아(UTOPIA) 인터페이스 상에서 상기 다수개의 물리계층 디바이스(400)로부터 전달된 에이티엠 셀을 다중화하여 상기 에이티엠 계층 디바이스(100)로 전달하는 에이티엠셀 다중화부(300)와; 상기 에이티엠 계층 디바이스(100)의 마이크로 버스 인터페이스를 통해 상기 다수개의 물리계층 디바이스(400)를 제어하는 마이크로 버스 인터페이스부(500)로 이루어짐을 특징으로 하는 것이다.
[발명의 중요한 용도]
에이티엠 시스템의 셀 전송속도가 빠른 에이티엠 계층 디바이스와 셀 전송속도가 느린 다수개의 물리계층 디바이스간에 셀 다중화/역다중화에 적용되는 것이다.

Description

에이티엠 셀 다중화/역다중화 장치
일반적으로 에이티엠(ATM) 셀 다중화/역다중화 장치는 각 가상회선마다 에이티엠 셀을 버퍼링하는 역다중셀버퍼를 구비하고 각 역다중셀버퍼에서 버퍼링된 에이티엠 셀을 다중화하여 다중셀버퍼로 출력하게 된다.
제1도는 이러한 일반적인 에이티엠 셀 다중화/역다중화 장치의 블록 구성도이다. 도시된 바와 같이, 각 가상회선마다 에이티엠 셀을 버퍼링하기 위한 다수개의 역다중셀퍼버(1-N)와, 상기 역다중셀버퍼(1-N)에서 각각 버퍼링된 에이티엠 셀을 다중화하고 다중화된 셀을 역다중화하여 상기 역다중셀버퍼(1-N)로 전달하는 다중화/역다중화부(10)와, 상기 다중화/역다중화부(10)에 다중화된 에이티엠셀을 버퍼링하는 다중셀버퍼(20)로 구성되었다.
이러한 일반적인 에이티엠 셀 다중화/역다중화 장치는, 가상회선마다 구비된 각 역다중셀버퍼(1-N)에서 해당 가상회선을 통해 전달되는 에이티엠 셀을 버퍼링한다. 그러면 다중화/역다중화부(10)는 각 가상회선의 트래픽(Traffic) 특성에 맞게 제어된 역다중셀버퍼(1-N)에서 출력되는 에이티엠 셀을 다중화하게 된다. 이리하여 다중화/역다중화부(10)에서 다중화된 에이티엠 셀은 다중셀버퍼(20)로 전달되어 버퍼링되는 것이다.
또한 일반적인 에이티엠 셀 다중화/역다중화 장치의 역다중화 동작도 전술한 다중화 동작 방식과 동일하게 이루어진다.
이러한 일반적인 에이티엠 셀 다중화/역다중화 장치는 가상 경로 식별자 및 가상 채널 식별자 단위로 다중화/역다중화 동작이 수행되며 가상회선마다 버퍼를 구비해야 한다.
아울러 에이티엠 계층 디바이스와 물리계층 디바이스간에 에이티엠 셀의 송수신시 UTOPIA(Universal Test and Operation Physical Interface for ATM) 인터페이스를 통해 이루어진다. 그러나 UTOPIA 인터페이스는 다수의 물리 접속 동작을 지원하지 않고 또한 일반적인 에이티엠 셀 다중화/역다중화 장치도 하나의 에이티엠 계층 디바이스와 다수개의 물리계층 디바이스간에 송수신되는 에이티엠 셀을 다중화/역다중화하지 못한다.
따라서 상기와 같은 일반적인 에이티엠 셀 다중화/역다중화 장치는 가상회선마다 버퍼를 구비해야 하므로 버퍼가 많이 필요하다는 단점이 있었다.
더불어 가상회선 단위로 다중화/역다중화 동작을 수행해야 하므로 다중화/역다중화 동작 제어가 복잡하다는 문제가 있었다.
또한 UTOPIA 인터페이스 상에서 하나의 에이티엠 계층 디바이스와 다수개의 물리계층 디바이스간에 송수신되는 에이티엠 셀을 다중화/역다중화하지 못함으로써 하나의 에이티엠 계층 디바이스와 다수개의 물리계층 디바이스가 접속될 수 없다는 단점이 있었다.
이에 본 발명은 상기와 같은 제반 문제점을 해결하고자 하는 것으로, 본 발명의 목적은 UTOPIA 인터페이스 상에서 하나의 에이티엠 계층 디바이스로부터 전달된 에이티엠 셀을 역다중화하여 다수개의 물리계층 디바이스로 전송해주며 다수개의 물리계층 디바이스로부터 전달된 에이티엠 셀을 다중화하여 하나의 에이티엠 계층 디바이스로 전송해 주도록 하는 에이티엠 셀 다중화/역다중화 장치를 제공하는 데 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적인 수단은, 에이티엠 계층 디바이스로부터 전달된 에이티엠 셀의 헤더에서 역다중화하기 위해 설정된 라우팅 정보를 추출하고 추출된 라우팅 정보에 따라 에이티엠 셀을 역다중화하여 유토피아(UTOPIA) 인터페이스를 통해 다수개의 물리계층 디바이스로 전달하며, 상기 다수개의 물리계층 디바이스로부터 전달되어 다중화된 에이티엠 셀의 헤더에 라우팅 정보를 삽입하는 라우팅 정보 생성/해석부와; 유토피아(UTOPIA) 인터페이스 상에서 상기 다수개의 물리계층 디바이스로부터 전달된 에이티엠 셀을 다중화하여 상기 에이티엠 계층 디바이스로 전달하는 에이티엠셀 다중화부와; 상기 에이티엠 계층 디바이스의 마이크로 버스 인터페이스를 통해 상기 다수개의 물리계층 디바이스를 제어하는 마이크로 버스 인터페이스부로 이루어진다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 종래 에이티엠 셀 다중화/역다중화 장치 블록 구성도.
제2도는 본 발명에 의한 에이티엠 셀 다중화/역다중화 장치 블록 구성도.
제3(a)도는 에이티엠셀 다중화부의 블록 구성도이고,
제3(b)도는 바이트 카운터 블록 구성도이며,
제3(c)도는 다중화 제어부의 발생신호와 에이티엠셀 다중화부의 동작관계를 나타내는 도표이다.
제4도는 제2도의 각 부 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 에이티엠 계층 디바이스 200 : 라우팅정보 생성/해석부
300 : 에이티엠셀 다중화부 400 : 물리계층 디바이스부
500 : 마이크로 버스 인터페이스부
제2도는 본 발명에 의한 에이티엠 셀 다중화/역다중화 장치의 블록 구성도이다.
도시된 바와 같이, 에이티엠 응용계층에서 전달된 데이터에 5바이트 헤더를 첨가하여 53바이트의 셀을 생성하며 생성된 셀을 물리계층 디바이스부(400)로 전달하고 물리계층 디바이스부(400)로부터 전달된 셀의 헤더를 분석하여 셀을 에이티엠 응용계층으로 전달해 주는 에이티엠 계층 디바이스(100)와; 상기 에이티엠 계층 디바이스(100)로부터 전달된 에이티엠 셀의 헤더에서 라우팅 정보를 추출하고 추출한 라우팅 정보에 따라 에이티엠 셀을 역다중화하여 유토피아(UTOPIA) 인터페이스를 통해 물리계층 디바이스부(400)로 전달하며 물리계층 디바이스부(400)로부터 전달되어 다중화된 에이티엠 셀의 헤더에 라우팅 정보를 삽입하는 라우팅 정보 생성/해석부(200)와; 유토피아(UTOPIA) 인터페이스 상에서 물리계층 디바이스부(400)로부터 전달된 에이티엠 셀을 다중화하여 상기 에이티엠 계층 디바이스(100)로 전달하는 에이티엠셀 다중화부(300)와; 에이티엠 계층 디바이스(100)로부터 전달된 에이티엠 셀을 전송라인으로 전송하고 전송라인으로부터 전달된 에이티엠 셀을 상기 에이티엠셀 다중화부(300)로 전달하는 물리계층 디바이스부(400)와; 상기 에이티엠 계층 디바이스(100)의 마이크로 버스 인터페이스를 통해 상기 물리계층 디바이스부(400)를 제어하는 마이크로 버스 인터페이스부(500)로 구성된다.
상기에서 에이티엠셀 다중화부(300)는 제3(a)도에 도시된 바와 같이, 물리계층 디바이스부(400)에서 각각 전달된 에이티엠 셀을 버퍼링하여 선입선출하는 버퍼부(310)와, 다중화 제어부(330)의 제어에 따라 상기 버퍼부(310)에서 에이티엠셀을 선입선출하여 다중화하는 다중화부(320)와, 상기 버퍼부(310)로부터의 에이티엠 셀 선입선출을 제어하는 다중화 제어부(330)로 구성된다.
상기 다중화 제어부(330)는, 버퍼부(310)로부터의 에이티엠 셀 선입선출을 제어하는 제1 및 제2선입선출 제어신호를 발생하는 선입선출 제어부(335)와, 상기 선입선출 제어부(335)에서 발생된 제1 및 제2선입선출 제어신호를 디코딩하여 제1 내지 제4디코딩신호(R0-R3)를 발생하는 디코더(340)로 구성된다.
또한 선입선출 제어부(335)는, 셀을 53바이트씩 카운팅하는 바이트 카운터(331)와, 상기 바이트 카운터(331)에서 출력되는 카운트 신호에 따라 제1선입선출 제어신호를 출력하는 제1티플립플롭(332)과, 상기 제1티플립플롭(332)의 출력신호에 따라 제2선입선출 제어신호를 출력하는 제2티플립플롭(333)과, 상기 제1선입선출 제어신호와 제2선입선출 제어신호를 부정논리곱하여 그 결과치로 상기 제1 및 제2티플립플롭(332)(333)을 리셋시키는 부정논리곱소자(334)로 구성된다.
상기에서 물리계층 디바이스부(400)는, 유토피아(UTOPIA) 인터페이스상에서 하나의 에이티엠 계층 디바이스(100)와 에이티엠 셀을 송수신하는 제1내지 제4물리계층 디바이스(410-440)로 구성된다.
상기에서 라우팅 정보 생성/해석부(200)는, 상기 에이티엠 계층 디바이스(100)로부터 전달된 에이티엠 셀의 헤더에서 라우팅 정보를 추출하며 추출한 라우팅 정보에 따라 에이티엠 셀을 역다중화하여 유토피아(UTOPIA) 인터페이스를 통해 물리계층 디바이스부(400)로 전달하는 디코딩/역다중화부(250)와, 상기 에이티엠 셀 다중화부(300)에서 다중화된 에이티엠 셀의 헤더에 그 셀이 어느 물리계층 디바이스로부터 전달된 것인지를 알리는 라우팅 정보를 삽입하는 수신 라우팅부(270)로 구성된다.
또한 디코딩/역다중화부(250)는, 물리계층 디바이스부(400)내 제1내지 제4물리계층 디바이스(410-440)에서 셀수신이 가능하다는 신호를 에이티엠 계층 디바이스(100)로 전달하는 수신가능신호 발생부(205)와, 에이티엠 계층 디바이스(100)에서 물리계층 디바이스부(400)로 전송되는 에이티엠 셀의 헤더내 지에프시(GFC) 필드나 브이피아이(VPI) 필드중 사용되지 않는 첫 번째 4비트에서 라우팅 정보를 추출하는 라이팅 정보 추출부(220)와, 물리계층 디바이스부(400)로 전송되는 에이티엠 셀의 헤더내 지에프시(GFC) 필드나 브이피아이(VPI) 필드중 사용되지 않는 첫 번째 4비트에서 라우팅 정보를 삭제하는 라우팅 정보 삭제부(240)로 구성된다. 본 발명의 예에서는 브이피아이(VPI) 필드의 처음 4비트에 라우팅 정보를 삽입 및 삭제한다.
또한 수신가능신호 발생부(205)는, 각 물리계층 디바이스(410-440)에서의 에이티엠셀 수신 가능 상태를 나타내는 신호를 논리곱하여 물리계층 디바이스부(400)가 셀수신이 가능한 상태임을 나타내는 신호를 발생하는 논리곱소자(201)로 구성된다.
더불어 라우팅 정보 추출부(220)는, 에이티엠 계층 디바이스(100)에서 발생하는 송신셀 첫 번째 바이트 신호를 위상반전시켜 다수개의 디플립플롭(212-215)의 클럭핀으로 제공하는 위상반전소자(211)와, 상기 위상반전소자(211)를 통한 신호의 클럭킹에 따라 에이티엠셀의 헤더내 첫 번째 바이트중 다섯 번째 비트를 버퍼링하여 송신되는 셀이 유효함을 나타내는 신호를 제1물리계층 디바이스(410)로 출력하는 제1디플립플롭(212)과, 상기 제1디플립플롭(212)의 동작방법과 동일하게 상기 위상반전소자(211)를 통한 신호의 클럭킹에 따라 에이티엠셀의 헤더내 첫 번째 바이트 중 여섯 번째 내지 여덟 번째 비트를 선택적으로 버퍼링하여 송신되는 셀이 유효함을 나타내는 신호를 각각 제2 내지 제4물리계층 디바이스(420-440)로 출력하는 제2내지 제4디플립플롭(213-215)으로 구성된다.
또한 라우팅 정보 삭제부(240)는, 에이티엠 계층 디바이스(100)에서 발생하는 송신셀 첫 번째 바이트 신호를 위상반전시켜 다수개의 논리곱소자(232-235)로 제공하는 위상반전소자(231)와, 상기 위상반전소자(231)의 출력신호와 에이티엠 셀의 헤더내 첫 번째 바이트중 다섯 번째 비트를 논리곱하여 라우팅 정보를 삭제하는 제1논리곱소자(232)와, 상기 제1논리곱소자(232)의 동작방식과 동일하게 상기 위상반전소자(231)의 출력신호와 에이티엠 셀의 헤더내 첫 번째 바이트중 여섯 번째 내지 여섯번째 비트를 선택적으로 논리곱하여 라우팅 정보를 삭제하는 제2내지 제4논리곱소자(233-235)로 구성된다.
상기에서 수신 라우팅부(270)는, 상기 에이티엠 계층 디바이스(100)의 수신 에이티엠 셀의 첫 번째 바이트를 나타내는 신호(RX-SOC)를 에이티엠 계층 디바이스(100)의 셀수신시 제공되는 클럭(RX-CLK)에 따라 버퍼링하는 디플립플롭(261)과, 상기 디플립플롭(261)의 출력신호와 상기 에이티엠셀 다중화부(300)내 디코더(340)에서 출력되는 다중화 제어신호를 각각 논리곱하는 제1 내지 제4논리곱소자(262-265)와, 상기 에이티엠셀 다중화부(300)에서 다중화된 셀의 헤더내 설정된 비트와 상기 제1 내지 제4논리곱소자(262-265)의 출력신호를 선택적으로 각각 논리합하여 그결과치로 상기 다중화된 셀을 송신한 물리계층 디바이스를 나타내도록 라우팅 정보를 생성하는 제1 내지 제4논리합소자(266-269)로 구성된다.
상기에서 마이크로버스 인터페이스부(500)는, 상기 다수개의 물리계층 디바이스(400)의 인터럽트 요청을 논리합하여 그 결과치를 상기 에이티엠 계층 디바이스(100)로 전달해주는 논리합소자(521)로 구현된 인터럽트 수용부(520)와; 상기 에이티엠 계층 디바이스(100)에서 출력되는 제1 및 제2디바이스 제어신호(UT-CSO)(UT-CS1)를 각각 위상반전시키는 제1 및 제2위상반전소자(501)(502)와, 상기 제1 및 제2위상반전소자(501)(502)의 출력신호를 각각 위상반전시키는 제3 및 제4위상반전소자(503)(504)와, 상기 제1 내지 제4위상반전소자(501-504)의 출력신호를 선택적으로 각각 논리곱하여 그결과치로 마이크로버스 인터페이스를 통하여 제어하기 위한 물리계층 디바이스를 선택하도록 제1 내지 제4디바이스 선택신호를 출력하는 제1 내지 제4논리곱소자(505-508)를 구비한 물리디바이스 선택부(510)로 구성된다.
이와 같이 구성된 본 발명에 의한 에이티엠 셀 다중화/역다중화 장치의 작용을 설명하면 다음과 같다.
먼저, 유토피아(UTOPIA) 인터페이스를 기반으로 하나의 에이티엠 계층 디바이스(100)에서 4개의 물리계층 디바이스(410-440)로 에이티엠셀을 역다중화하여 송신할 경우를 설명하면, 에이티엠 계층 디바이스(100)는 역다중화된 셀이 해당 물리계층 디바이스로 전달될 수 있도록 에이티엠 셀의 헤더내 브이피아이(VPI) 필드중 첫 번째 4비트에 라우팅 정보를 삽입한다.
이후 물리계층 디바이스부(400)에서 셀수신이 가능함을 나타내는 신호(TX0-CLAV)를 디코딩/역다중화부(250)내 수신가능신호 발생부(205)를 통해 에이티엠 계층 디바이스(100)로 전달하면, 에이티엠 계층 디바이스(100)는 이 에이티엠셀을 디코딩/역다중화부(250)를 통해 역다중화하여 물리계층 디바이스부(400)로 전달하게 된다. 즉, 에이티엠 계층 디바이스(100)는 송신되는 셀의 첫 번째 바이트를 나타내는 신호(TX-SOC)를 물리계층 디바이스부(400)로 전달하게 되는데, 라우팅 정보 추출부(220)내 위상 반전소자(211)는 이신호를 위상반전시켜 제1 내지 제4디플립플롭(212-215)의 클릭핀으로 제공하게 된다. 그러면 제1 내지 제4디플립플롭(212-215)은 송신 에이티엠 셀의 헤더내 첫 번째 바이트중 다섯 번째 비트 내지 여덟 번째 비트에 삽입되어 있는 라우팅 정보를 상기 위상반전소자(211)에서 출력되는 신호의 클럭킹에 따라 각각 버퍼링하게 된다. 여기서 에이티엠 계층 디바이스(100)로부터 전달되는 에이티엠셀이 물리계층 디바이스부(400)내 제1물리계층 디바이스(410)로 송신되는 경우 셀의 헤더내 첫 번째 바이트중 다섯 번째 비트만 하이신호로 설정되어 있으므로 제1디플립플롭(212)만이 송신셀이 유효함을 나타내는 신호(TX0-ENB)를 하이신호로 제1물리계층 디바이스(410)에 전달하게 된다.
이리하여 에이티엠 셀이 제1물리계층 디바이스(410)로 전달되며, 이때 라우팅 정보 삭제부(240)는 에이티엠 셀이 가입자에게로 정확히 전달되도록 셀의 헤더내 브이피아이(VPI)필드중 첫 번째 4비트에 삽입되어 있던 라우팅 정보를 삭제한다. 즉, 라우팅 정보 삭제부(240)내 위상반전소자(231)는 상기 송신되는 셀의 첫 번째 바이트를 나타내는 신호(TX-SOC)를 위상반전시키며, 이에 제1 내지 제4논리곱소자(232-235)는 위상반전소자(231)를 통한 신호와 상기 셀의 헤더내 첫 번째 바이트중 다섯 번째 비트 내지 여덟 번째 비트를 각각 논리곱하여 로우신호를 발생함으로써 라우팅 정보를 삭제하게 되는 것이다. 그리하여 디코딩/역다중화부(250)는 에이티엠셀의 헤더내 브이피아이(VPI) 필드중 첫 번째 4비트에 삽입되어 있는 라우팅 정보에 따라 에이티엠 계층 디바이스(100)에서 해당 물리계층 디바이스로 에이티엠셀을 전달하게 되는 것이다.
다음으로, 에이티엠 계층 디바이스(100)에서 유토피아(UTOPIA)인터페이스를 기반으로 물리 계층 디바이스부(400)로부터 에이티엠 셀을 수신하는 경우를 설명하면, 물리계층 디바이스부(400)는 에이티엠셀 다중화부(300)를 통해 에이티엠셀을 에이티엠 계층 디바이스(100)로 전달하게 된다. 즉, 제1물리계층 디바이스(410)가 에이티엠셀 다중화부(300)내 제1선입선출부(301)로 에이티엠 셀 전송 준비 신호(RX-CLAV)를 전달하면 제1선입선출부(301)는 셀수신 가능 신호(RX-ENB)를 제1물리계층 디바이스(410)로 전달하게 된다. 이에 제1물리계층 디바이스(410)는 에이티엠 셀과 함께 셀의 첫 번째 바이트를 나타내는 신호(RX-SOC)를 제1선입선출부(301)로 전달하게 된다. 상기와 같은 방법으로 제2 내지 제4물리계층 디바이스(420-440)는 에이티엠셀 다중화부(300)내 제2 내지 제4선입선출부(302-304)로 에이티엠 셀을 각각 전달하게 된다. 이러하여 제1 내지 제4선입선출부(301-304)는 제1 내지 제4물리계층 디바이스(410-440)로부터 에이티엠 셀을 각각 수신하여 버퍼링하게 되는 것이다.
그러면 에이티엠셀 다중화부(300)내 다중화부(320)는 제1 내지 제4선입선출부(301-304)에 버퍼링되어 있는 에이티엠셀을 다중화 제어부(330)의 제어에 따라 다중화하여 에이티엠 계층 디바이스(100)로 전달하게 된다. 즉, 다중화부(320)는 에이티엠 계층 디바이스(100)로 셀전송 가능 신호(RX-CLAV)를 전달하며 이에 에이티엠 계층 디바이스(100)는 셀 수신 가능 신호(RX-ENB)를 다중화부(320)로 전달한다.
그러면 다중화제어부(330)는 에이티엠 계층 디바이스(100)에서 제공하는 수신클럭(RX-CLK)에 따라 상기 셀 수신 가능 신호(RX-ENB)를 받아들여 다중화부(320)를 제어하게 된다. 즉, 다중화제어부(330)내 선입선출 제어부(335)의 바이트 카운터(331)는 상기 셀 수신 가능 신호(RX-ENB)에 의해 동작하게 되며 상기 수신클럭(RX-CLK)에 동기되어 카운팅을 하게 된다. 그리하여 바이트 카운터(331)는 로우신호를 출력하고 이에 제1티플립플롭(332)은 제1선입선출 제어신호(S0)를 로우신호로 출력한다. 또한 제2티플립플롭(333)도 상기 제1티플립플롭(332)의 출력신호를 입력받아 제2선입선출 제어신호(S1)를 로우신호로 출력하게 된다. 더불어 디코더(330)는 제1 및 제2선입선출 제어신호(S0)(S1)를 디코딩하여 제1디코딩 신호(R0)만을 하이신호로 출력하게 된다.
그러면 다중화부(320)는 제3(c)도에 도시된 바와 같이, 선입선출제어부(335)에서 출력되는 제1 및 제2선입선출 제어신호(S0)(S1)에 의해 제1선입선출부(301)로부터 에이티엠 셀을 인출하며, 셀 첫 번째 바이트 신호(RX-SOC)와 인출된 에이티엠 셀을 수신 라우팅부(270)로 전달하게 된다.
그리하여 수신 라우팅부(270)는 다중화부(320)로부터 전달되는 에이티엠셀에 라우팅 정보를 삽입하여 셀 첫 번째 바이트 신호(RX-SOC)와 함께 에이티엠 계층 디바이스(100)로 전달하게 된다. 즉, 디플립플롭(261)은 에이티엠 계층 디바이스(100)에서 제공되는 수신클럭(RX-CLK)에 따라 상기 셀 첫 번째 바이트 신호(RX-SOC)를 래치하여 하이신호를 발생한다. 그러면 제1 논리곱소자(262)는 디풀립플롭(261)의 출력신호와 다중화 제어부(330)내 디코더(340)에서 출력된 제1 디코딩 신호(R0)를 논리곱하여 하이신호를 출력하게 된다. 이리하여 제1 논리합소자(266)는 에이티엠셀 다중화부(300)로부터 전달되는 셀의 헤더내 첫 번째 바이트중 다섯 번째 비트와 제1 논리곱소자(262)의 출력신호를 논리합하여 그 결과치로 제1 물리계층 디바이스(410)의 송신 셀임을 나타내는 라우팅 정보를 생성하게 된다. 상기 제1 논리곱소자(262)의 동작방법과 같은 방법으로 제2 내지 제4 논리곱소자(263-265)는 디플립플롭(261)의 출력신호와 제2 내지 제4 디코딩신호(R1-R3)를 각각 논리곱하여 로우신호를 출력하게 된다. 또한 제1 논리합소자(266)의 동작방법과 동일하게 제2 내지 제4 논리합소자(267-269)는 제2 내지 제4 논리곱소자(263-265)의 출력신호와 에이티엠셀 다중화부(300)로부터 전달되는 셀의 헤더내 첫 번째 바이트중 여섯 번째 비트 내지 여덟 번째 비트를 각각 논리합하여 그 결과치로 라우팅 정보를 생성하게 되는 것이다. 이리하여 에이티엠 계층 디바이스(100)는 에이티엠셀의 헤더내 라우팅 정보에 의해 에이티엠셀이 제1 물리계층 디바이스(410)로부터 전달된 것임을 알게 되는 것이다.
상기 다중화 제어부(330)내 바이트 카운터(331)는 계속 카운팅하여 셀의 바이트 개수인 53까지 카운팅하게 되면 하이신호를 출력하게 되며, 이에 제1 및 제2 티플립플롭(332)(333)은 제1 선입선출 제어신호(S0)를 하이신호로, 제2 선입선출 제어신호(S1)를 로우신호로 출력하게 된다. 그러면 다중화부(320)는 제3(c)도에 도시된 바와 같이 제2 선입선출부(302)로부터 에이티엠셀을 선입선출하며, 제1 선입선출부(301)로부터 선입선출된 셀을 에이티엠 계층 디바이스(100)로 전달하는 상기 동작 방법과 동일하게 에이티엠 셀을 에이티엠 계층 디바이스(100)로 전달하게 되는 것이다. 이리하여 다중화부(320)는 다중화 제어부(330)의 제어에 따라 에이티엠셀을 다중화하며, 수신 라우팅부(270)는 다중화된 셀에 라우팅 정보를 삽입하여 에이티엠 계층 디바이스(100)로 전달하게 되는 것이다.
한편 물리계층 디바이스부(400)에서 인터럽트 요청이 있을 경우 인터럽트 수용부(520)내 논리합소자(521)에 의해 에이티엠 계층 디바이스(100)로 인터럽트 요청이 전달된다. 그러면 에이티엠 계층 디바이스(100)는 마이크로 버스 인터페이스를 통해 제어할 물리계층 디바이스를 선택하는 제1 및 제2 디바이스 제어신호(UT-CS0)(UT-CS1)를 출력하게 된다. 그러면 제1 내지 제2 디바이스 제어신호(UT-CS0)(UT-CS1)는 제1 내지 제4 위상반전소자(501-504)와 제1 내지 제4 논리곱소자(505-508)를 선택적으로 통해 해당 물리계층 디바이스로 전달되는 것이다.
더불어 상기한 에이티엠 셀 다중화/역다중화 회로를 확장하면 하나의 에이티엠 계층 디바이스와 다수개의 물리계층 디바이스간에 에이티엠셀의 다중화/역다중화 동작이 가능하게 된다.
이와 같이 본 발명에 의한 에이티엠(ATM) 셀 다중화/역다중화 장치는 유토피아(UTOPIA) 인터페이스 상에서 하나의 에이티엠 계층 다바이스와 다수개의 물리계층 디바이스간에 에이티엠 셀을 다중화/역다중화하여 전송하게 되는 것이다.
또한 622Mbps 급의 패브릭(Fabric) 포트와 155Mbps 급의 포트를 연결하는 경우 또는 155Mbps 급의 패브릭 포트와 25Mbps 급의 포트를 연결하는 경우와 같이 에이티엠 스위치의 라인 인터페이스 모듈(LIM)의 구성을 다양화할 수 있게 된다.
이상에서 설명한 바와 같이 본 발명은 에이티엠 셀의 헤더에 다중화/역다중화를 위해 설정된 라우팅 정보를 삽입함으로써 유토피아(UTOPIA) 인터페이스를 기반으로 하나의 에이티엠 계층 디바이스와 다수개의 물리계층 디바이스간에 에이티엠셀을 다중화/역다중화하여 전송하는 효과가 있다.
또한 고속으로 전송되는 에이티엠셀과 저속으로 전송되는 에이티엠셀간에 다중화/역다중화동작이 수행되는 효과도 있다.
더불어 에이티엠 다중화/역다중화 장치를 단순한 구조로 구현함으로써 에이티엠 워크그룹(Workgroup) 스위치를 저비용으로 구현할 수 있는 효과도 있다.
본 발명은 UTOPIA(Universal Test and Operation Physical Interface for ATM)인터페이스 상에서 하나의 에이티엠 계층 디바이스로부터 전달된 에이티엠 셀을 역다중화하여 다수개의 물리계층 디바이스로 전송해주며 다수개의 물리계층 디바이스로부터 전달된 에이티엠 셀을 다중화하여 하나의 에이티엠 계층 디바이스로 전송해 주도록 하는 에이티엠 셀 다중화/역다중화 장치를 제공하고자 하는 것이다.

Claims (9)

  1. 저속으로 에이티엠셀을 전송하는 다수개의 물리계층 디바이스(400)와 고속으로 에이티엠 셀을 전송하는 에이티엠 계층 디바이스(100)를 구비한 에이티엠(ATM)시스템에 있어서, 상기 에이티엠 계층 디바이스(100)로부터 전달된 에이티엠 셀의 헤더에서 역다중화하기 위해 설정된 라우팅 정보를 추출하고 추출된 라우팅 정보에 따라 에이티엠 셀을 역다중화하여 유토피아(UTOPIA) 인터페이스를 통해 에이티엠 셀을 상기 다수개의 물리계층 디바이스(400)로 전달하며, 상기 다수개의 물리계층 디바이스(400)로부터 전달되어 다중화된 에이티엠 셀의 헤더에 라우팅 정보를 삽입하는 라우팅 정보 생성/해석부(200)와; 유토피아(UTOPIA) 인터페이스 상에서 상기 다수개의 물리계층 디바이스(400)로부터 전달된 에이티엠 셀을 다중화하여 상기 에이티엠 계층 디바이스(100)로 전달하는 에이티엠셀 다중화부(300)와; 상기 에이티엠 계층 디바이스(100)의 마이크로 버스 인터페이스를 통해 상기 다수개의 물리계층 디바이스(100)를 제어하는 마이크로 버스 인터페이스부(500)로 구성된 것을 특징으로 하는 에이티엠(ATM)셀 다중화/역다중화 장치.
  2. 청구항1에 있어서, 상기 에이티엠셀 다중화부(300)는, 상기 다수개의 물리계층 디바이스(400)에서 각각 전달된 에이티엠 셀을 버퍼링하여 선입선출하는 버퍼부(310)와, 다중화 제어부(330)의 제어에 따라 상기 버퍼부(310)에서 에이티엠 셀을 선입선출하여 다중화하는 다중화부(320)와, 사이 버퍼부(310)로부터의 에이티엠 셀 선입선출을 제어하는 다중화 제어부(330)로 구성된 것을 특징으로 하는 에이티엠 셀(Cell) 다중화/역다중화 장치.
  3. 청구항 2에 있어서, 상기 다중화 제어부(330)는 에이티엠셀을 53바이트씩 카운팅하는 바이트 카운터(331)와 상기 바이트 카운터(331)에서 출력되는 신호에 따라 셀 다중화 동작을 제어하는 제1 및 제2 선입선출 제어신호를 각각 발생하는 제1 및 제2 티플립플롭(332)(333)을 구비한 선입선출 제어부(335)와, 상기 선입선출 제어부(335)에서 발생된 제1 및 제2 선입선출 제어신호를 디코팅하여 수신 셀의 라우팅 정보를 생성하도록 제1 내지 제4 디코딩신호(R0-R3)를 발생하는 디코더(340)로 구성된 것을 특징으로 하는 에이티엠 셀 다중화/역다중화 장치.
  4. 청구항 1에 있어서, 상기 라우팅 정보 생성/해석부(200)는 상기 에이티엠 계층 디바이스(100)로부터 전달된 에이티엠 셀의 헤더에서 역다중화를 위해 삽입된 라우팅 정보를 추출하며 추출한 라우팅 정보에 따라 에이티엠 셀을 역다중화하여 유토피아(UTOPIA) 인터페이스를 통해 다수개의 물리계층 디바이스(400)로 전달하는 디코팅/역다중화부(250)와, 상기 에이티엠 셀 다중화부(300)에서 다중화된 에이티엠 셀의 헤더에 그 셀이 어느 물리계층 디바이스로부터 전달된 것인지를 알리는 라우팅 정보를 삽입하는 수신 라우팅부(270)로 구성된 것을 특징으로 하는 에이티엠 셀 다중화/역다중화 장치.
  5. 청구항 4에 있어서, 상기 디코딩/역다중화부(250)는 상기 다수개의 물리계층 디바이스(400)로부터 출력되는 셀수신 가능 신호를 논리곱하여 그 결과치를 상기 에이티엠 계층 디바이스(100)로 전달하는 논리곱소자(201)를 구비한 수신가능신호 발생부(205)와 상기 에이티엠 계층 디바이스(100)에서 상기 다수개의 물리계층 디바이스(400)로 전송되는 에이티엠 셀의 헤더로부터 역다중화 동작을 위해 삽입된 라우팅 정보를 추출하는 라우팅 정보 추출부(220)와, 상기 전송 에이티엠셀의 헤더내 라우팅 정보를 삭제하는 라우팅 정보 삭제부(240)로 구성된 것을 특징으로 하는 에이티엠 셀 다중화/역다중화 장치.
  6. 청구항 5에 있어서, 상기 라우팅 정보 추출부(220)는, 상기 에이티엠 계층 디바이스(100)에서 발생되는 송신셀 첫 번째 바이트 신호를 위상반전시켜 다수개의 디플립플롭(212-215)의 클럭핀으로 제공하는 위상반전소자(211)와, 에이티엠셀의 헤더에 역다중을 위해 삽입된 라우팅 정보를 상기 위상반전소자(211)를 통한 신호의 클럭킹에 따라 각각 버퍼링하여 해당 물리계층 디바이스에서 셀을 송신하도록 하는 제1내지 제4디플립플롭(212-215)으로 구성된 것을 특징으로 하는 에이티엠 셀 다중화/역다중화 장치.
  7. 청구항 5에 있어서, 상기 라우팅 정보 삭제부(240)는, 상기 에이티엠 계층 디바이스(100)에서 발생하는 송신셀 첫 번째 바이트 신호를 위상반전시켜 다수개의 논리곱소자(232-235)로 제공하는 위상반전소자(231)와, 상기 위상반전소자(231)의 출력신호와 에이티엠 셀의 헤더에 삽입된 상기 라우팅 정보를 각각 논리곱하여 삭제하는 제1 내지 제4논리곱소자(232-235)로 구성된 것을 특징으로 하는 에이티엠 셀 다중화/역다중화 장치.
  8. 청구항 4에 있어서, 상기 수신 라우팅부(270)는, 상기 에이티엠 계층 디바이스(100)의 수신 에이티엠 셀의 첫 번째 바이트를 나타내는 신호(RX-SOC)를 에이티엠 계층 디바이스(100)의 셀수신시 제공되는 클럭(RX-CLK)에 따라 버퍼링하는 디플립플롭(261)과, 상기 디플립플롭(261)의 출력신호와 상기 에이티엠셀 다중화부(300)내 디코더(340)에서 출력되는 다중화 제어신호를 각각 논리곱하는 제1 내지 제4논리곱소자(262-265)와, 상기 에이티엠셀 다중화부(300)에서 다중화된 셀의 헤더내 설정된 비트와 상기 제1내지 제4논리곱소자(262-265)의 출력신호를 선택적으로 각각 논리합하여 그결과치로 상기 다중화된 셀을 송신한 물리계층 디바이스를 나타내도록 라우팅 정보를 생성하는 제1 내지 제4논리합소자(266-269)로 구성된 것을 특징으로 하는 에이티엠 셀 다중화/역다중화 장치.
  9. 청구항 1에 있어서, 상기 마이크로버스 인테페이스부(500)는, 상기 다수개의 물리계층 디바이스(400)의 인터럽트 요청을 논리합하여 그 결과치를 상기 에이티엠 계층 디바이스(100)로 전달해주는 논리합소자(521)로 구현된 인터럽트 수용부(520)와; 상기 에이티엠 계층 디바이스(100)에서 출력되는 제1 및 제2디바이스 제어신호(UT-CS0)(UT-CS1)를 각각 위상반전시키는 제1 및 제2위상반전소자(501)(502)와, 상기 제1 및 제2위상반전소자(501)(502)의 출력신호를 각각 위상반전시키는 제3 및 제4위상반전소자(503)(504)와, 상기 제1 내지 제4위상반전소자(501-504)의 출력신호를 선택적으로 각각 논리곱하여 그결과치로 마이크로버스 인터페이스를 통하여 제어하기 위한 물리계층 디바이스를 선택하도록 제1 내지 제4디바이스 선택신호를 출력하는 제1내지 제4논리곱소자(505-508)를 구비한 물리디바이스 선택부(510)로 구성된 것을 특징으로 하는 에이티엠 셀 다중화/역다중화 장치.
KR1019970028647A 1997-06-28 1997-06-28 에이티엠 셀 다중화/역다중화 장치 KR100241763B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970028647A KR100241763B1 (ko) 1997-06-28 1997-06-28 에이티엠 셀 다중화/역다중화 장치
US09/079,930 US6430197B1 (en) 1997-06-28 1998-05-15 Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028647A KR100241763B1 (ko) 1997-06-28 1997-06-28 에이티엠 셀 다중화/역다중화 장치

Publications (2)

Publication Number Publication Date
KR19990004523A KR19990004523A (ko) 1999-01-15
KR100241763B1 true KR100241763B1 (ko) 2000-02-01

Family

ID=19512028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028647A KR100241763B1 (ko) 1997-06-28 1997-06-28 에이티엠 셀 다중화/역다중화 장치

Country Status (2)

Country Link
US (1) US6430197B1 (ko)
KR (1) KR100241763B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202720B2 (ja) * 1999-02-25 2001-08-27 日本電気株式会社 複数ユーザ・デバイスへのｖｐｉ値割付方法およびネットワークシステム
KR100617723B1 (ko) * 1999-04-26 2006-08-28 삼성전자주식회사 공통버스를 이용한 데이터 전송장치 및 방법
AU4773599A (en) * 1999-06-17 2001-01-09 Nokia Corporation Multiplexing and demultiplexing method and apparatus
KR20010027608A (ko) * 1999-09-14 2001-04-06 서평원 교환기에서의 패킷 메시지 스위칭 시스템
US6678735B1 (en) * 2000-01-26 2004-01-13 Nortel Networks Limited Method and apparatus for a sip client manager
AUPQ883200A0 (en) * 2000-07-18 2000-08-10 Telefonaktiebolaget Lm Ericsson (Publ) Telecommunication system and method of communicating protocol information
KR100364744B1 (ko) * 2000-12-19 2002-12-16 엘지전자 주식회사 동기전송모듈(ｓｔｍ) 링크 포트 이중화 장치
FR2823037B1 (fr) * 2001-03-27 2003-06-20 Thomson Csf Procede d'optimisation de la gestion de la bande passante d'un canal de transmission numerique
US8625586B2 (en) * 2010-12-31 2014-01-07 Stmicroelectronics International N.V. Generic bus de-multiplexer/port expander with inherent bus signals as selectors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch
JPH04248729A (ja) 1991-02-05 1992-09-04 Fujitsu Ltd Ａｔｍ交換機
US5390184A (en) * 1993-09-30 1995-02-14 Northern Telecom Limited Flexible scheduling mechanism for ATM switches
US5450411A (en) 1994-09-02 1995-09-12 At&T Global Information Solutions Company Network interface for multiplexing and demultiplexing isochronous and bursty data streams in ATM networks
KR0157152B1 (ko) * 1995-12-23 1998-11-16 양승택 확장 구조를 갖는 에이티엠 계층 기능 처리 장치
US5784370A (en) * 1995-12-29 1998-07-21 Cypress Semiconductor Corp. Method and apparatus for regenerating a control signal at an asynchronous transfer mode (ATM) layer or a physical (PHY) layer

Also Published As

Publication number Publication date
US6430197B1 (en) 2002-08-06
KR19990004523A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US5812550A (en) Asynchronous transfer mode (ATM) layer function processing apparatus with an enlarged structure
EP0518199A2 (en) A cross-connection apparatus for B-ISDN
KR880001123A (ko) 회로 스위치 정보 및 패킷 정보 송수신 장치 및 송수신 방법
US6345052B1 (en) Method and apparatus for the reliable transition of status signals from an interface device when using a localized sampling architecture
US6356557B1 (en) Hot insertable UTOPIA interface with automatic protection switching for backplane applications
KR100241763B1 (ko) 에이티엠 셀 다중화/역다중화 장치
KR0174690B1 (ko) 교환기에서 비동기 전송모드 인터프로세서 통신셀의 다중화/역다중화방법 및시스템
KR100336593B1 (ko) 에이티엠 다중화/역다중화 장치에서 유토피아 레벨2수행부와 유토피아 레벨1 수행부간 정합 장치
KR0146992B1 (ko) 에이티엠 셀 역다중화 제어장치
KR100194607B1 (ko) Pstn 연동용 atm 스위치 정합장치
KR100232496B1 (ko) 비동기 전송 모드의 사용자 망 인터페이스 장치
KR100272568B1 (ko) 사설 교환기의 셀 스위칭 장치 및 방법
KR970002748B1 (ko) 에이티엠(atm) 교환기의 내부셀 생성장치
KR100248548B1 (ko) 큐빗 칩과 알리25씨 칩을 이용한 비동기 전송 모드 데이터 셀의생성 및 캡쳐 회로
KR100333713B1 (ko) 비동기 전달 모드 스위치 정합 장치
KR100258071B1 (ko) 4 채널을 다중화하기 위한 유티오피아이에이 인터페이스용 읽기제어 신호 발생회로
US20080291942A1 (en) Atm cell data transmission control
KR19980017801A (ko) 유토피아 인터페이스에 있어서 통합버퍼를 갖춘 분할 및 조립 계층과 물리계층간의 접속장치
KR100204489B1 (ko) 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치
KR19990065448A (ko) 비트 스트림 동기 회로를 구비한 비동기 전송 방식 시스템
JPH09153903A (ja) 制御信号転送システム
JP2000324131A (ja) Ｕｔｏｐｉａ変換回路
KR20000031826A (ko) 셀 발생 속도 조절이 가능한 비동기전달모드 트래픽 발생 장치및 그 방법
JPH05327757A (ja) 監視セル挿入制御方式
JP2000134223A (ja) Ａｔｍセル多重分離システム及びａｔｍセル多重分離方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee